CN107302022A - 低损伤表面处理高效率器件及其制作方法 - Google Patents

低损伤表面处理高效率器件及其制作方法 Download PDF

Info

Publication number
CN107302022A
CN107302022A CN201710549518.4A CN201710549518A CN107302022A CN 107302022 A CN107302022 A CN 107302022A CN 201710549518 A CN201710549518 A CN 201710549518A CN 107302022 A CN107302022 A CN 107302022A
Authority
CN
China
Prior art keywords
potential barrier
layer
region
gate
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710549518.4A
Other languages
English (en)
Inventor
郝跃
马晓华
宓珉瀚
武盛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201710549518.4A priority Critical patent/CN107302022A/zh
Publication of CN107302022A publication Critical patent/CN107302022A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种低损伤表面处理的高效率器件及其制作方法，主要解决现有同类器件频率低、效率低、功耗大的问题。该器件自下而上包括衬底(1)、AlN成核层(2)、GaN缓冲层(3)、AlN插入层(4)、AlGaN势垒层(5)和钝化层(7)，GaN缓冲层(3)的两端设有源电极(8)和漏电极(9)，源电极和漏电极上设有金属互联层(11)，其中AlGaN势垒层的栅下区域设有凹槽，凹槽内引入低损伤的栅介质层(6)，钝化层位于凹槽外的势垒层表面，栅介质层(6)的上方设有栅电极(10)。本发明减小了栅极漏电和寄生电容，抑制了电流崩塌，提高了器件的功率转换效率和频率特性，降低了器件的功耗，可用作高频高效功率器件。

Description

低损伤表面处理高效率器件及其制作方法
技术领域
本发明属于半导体器件技术领域，具体地说是一种高电子迁移率晶体管，可用于制作高频高效率功率放大器模块。
背景技术
继第一代元素半导体材料Si、Ge和第二代化合物半导体材料GaAs、InP等之后，第三代半导体GaN、AlN、InN及其合金具有直接带隙、禁带宽度宽且连续可调制范围大、击穿场强高、饱和电子漂移速度快、热导率高、抗辐照性能好等优点。随着科学技术和社会发展水平的提高，基于氮化物半导体材料的电子器件填补了第一、二代半导体材料无法满足更高频率、更高功率领域的需求，其大大提高了器件性能。同时GaN基高电子迁移率晶体管HEMT的结构能够最大限度发挥氮化物材料的优势，其与Si基MOS和GaAs基HEMTs相比，具有异质结沟道二维电子气密度高、饱和电流和输出功率大、开关速度快、击穿电压高等优点，并能够适应高压、高温、辐照等恶劣工作环境，在有源相控阵雷达、电子战系统、5G通信、智能电网、4C产业等军民两用领域具有非常广阔的应用前景。
然而，为了适应不断增加的工作频率，目前的主流做法是不断减小柵长以及源漏间距，这就导致其工作电压很低，基本输出不了大功率，同时为了追求高频率，器件一般都未引入钝化从而降低寄生电容，而未进行钝化的势垒层表面很容易发生电流崩塌效应，从而严重影响器件功率的输出及效率的提升。
目前，在国内和国际上，主要包括栅下刻蚀凹槽以提高栅控能力，栅下添加栅介质以减小漏电，表面引入钝化层来抑制电流崩塌，这些方法包括：
2005年J.S.Moon等人在“Gate-Recessed AlGaNGaN HEMTs for High-Performance Millimeter-Wave Applications.IEEE ELECTRON DEVICE LETTERS,VOL.26,NO.6,JUNE2005.”中提出采用AlGaN-GaN异质结结构，使用栅下刻蚀凹槽和SiN掩膜场板结构等措施，在4H-SiC衬底上生长了栅长为200nm，栅下刻蚀凹槽为源漏间距为1.7μm的AlGaN/GaN HEMT器件，其中器件的跨导为635mS/mm，30GHz下连续波功率为5.7W/mm，功率附加效率为45％，输出功率密度为6.9W/mm。
2013年，D.Denninghoff等人在“N-polar GaN/InAlN/AlGaN MIS-HEMTs with1.89S/mm extrinsic transconductance,4A/mm drain current,204GHz fT and 405GHzfmax.IEEE，2013.”中提出了一种跨导高达1.89S/mm，漏电流密度高达4A/mm，开态电阻为0.23Ω·mm的耗尽型n面GaN/AlGaN/InAlN-MISHEMT器件。该器件采用T形槽栅结构，栅长为70nm，截止频率为204GHz。
同年，B.H.Lee等人在“High RF performance improvement using surfacepassivation technique of AlGaN/GaN HEMTs at K-band application.ELECTRONICSLETTERS 1st August 2013Vol.49No.16.”中提出了一种采用PECVD淀积SiO2钝化薄膜、电子束光刻等技术，在6H-SiC衬底上生长了栅长为150nm的AlGaN/GaN-HEMT器件，其中器件的饱和漏电流为900mA/mm，跨导为320mS/mm，fT和fmax分别达到了55GHz和130GHz。
综上所述，当前，国际上毫米波GaN基器件的制作都是采用栅下刻蚀凹槽，栅下添加栅介质，势垒表面生长钝化层的方法，以提高栅控能力、减小漏电和抑制电流崩塌，从而降低器件动态功耗并提高器件的效率，但是这些方法均存在以下不足：
一是当器件栅下刻蚀凹槽以后，由于势垒层变薄，栅控能力降低，栅漏电增大，导致跨导的线性度降低，静态功耗变大；
二是在器件栅下添加栅介质以后，栅金属-介质层-势垒层的寄生电容对器件频率特性的影响会增强；
三是在器件表面引入钝化层之后，增加了寄生电容，导致器件频率特性退化。
发明内容
本发明的目的在于针对以上结构的缺点，提出一种低损伤表面的高效率毫米波器件及其制作方法，以减小栅极漏电，降低静态功耗，提高栅控能力；减小栅极寄生电容和柵源柵漏寄生电容，提高器件频率特性；抑制高频下电流崩塌，降低器件动态功耗，提高器件功率转化效率。
为实现上述目的，本发明的高效率毫米波GaN器件，自下而上包括衬底1、AlN成核层2、GaN缓冲层3、AlN插入层4、AlGaN势垒层5和钝化层7，GaN缓冲层3的两端设有源电极8和漏电极9，源电极8和漏电极9上设有金属互联层11，其特征在于AlGaN势垒层5的栅下区域设有凹槽，凹槽内引入低损伤的栅介质层6，以抑制栅极漏电降低关态漏电降低静态功耗；钝化层7位于凹槽外的势垒层表面，栅介质层6的上方设有栅电极10。
为实现上述目的，本发明制作低损伤表面高效率器件的方法，包括如下步骤：
1)在依次包括衬底1、AlN成核层2、GaN缓冲层3、AlN插入层4和AlGaN势垒层5外延基片样品的GaN缓冲层上制作源电极和漏电极；
2)在AlGaN势垒层5上光刻有源区的电隔离区域，利用感应耦合等离子刻蚀ICP工艺或离子注入工艺制作器件有源区的电隔离；
3)在AlGaN势垒层5上光刻宽度为0.1μm～0.12μm的凹槽区域，再利用ICP工艺将该凹槽区域内的AlGaN势垒层5刻蚀至5nm～10nm的深度；
4)在凹槽内进行等离子体氧化，形成厚度为2nm～5nm栅介质层6；
5)在栅介质层表面光刻出浮空T型栅电极图形，再利用电子束蒸发工艺，在栅电极图形区蒸发栅金属制作栅电极10；
6)在完成栅电极制作的样品表面进行240℃～260℃的低温等离子体处理，形成2nm～4nm的薄层钝化层7；
7)在形成钝化层的样品表面光刻金属互连层区域，利用ICP刻蚀工艺和电子束蒸发工艺制作金属互连层11，用于引出源电极8和漏电极9，完成器件制作。
本发明与现有技术相比具有如下优点：
1.本发明对栅下AlGaN势垒层5进行凹槽刻蚀，而其他区域AlGaN势垒层5保持原有厚度，这样可以保证栅控能力的同时不降低器件输出电流。
2.本发明对凹槽刻蚀区域进行N2O等离子体处理，形成一层低损伤栅介质层6，这样可以抑制由于凹槽刻蚀引起的栅极漏电增大，从而减小器件直流功耗，提高器件效率。
3.本发明对AlGaN势垒层5表面进行N2O等离子体处理，形成钝化层7，抑制电流崩塌，钝化层7厚度相比常规SiNx钝化层减小一个数量级以上，有效降低了栅极寄生电容，提高器件频率特性。
附图说明
图1是本发明的低损伤表面处理高效率器件横截面示意图；
图2是本发明制作低损伤表面处理高效率器件的工艺流程框图。
具体实施方式
参照图1，本发明的低损伤表面处理高效率器件，自下而上依次包括衬底1、AlN成核层2、GaN缓冲层3、AlN插入层4、AlGaN势垒层5、栅介质层6和钝化层7，GaN缓冲层3的两端设有源电极8和漏电极9，AlGaN势垒层5表面刻有凹槽结构，以提高器件栅控能力，低损伤的栅介质层设在6凹槽中，以抑制栅极漏电降低关态漏电及静态功耗，提高器件的功率装换效率，栅介质6的上方设有栅电极10，源电极8和漏电极9上设有金属互联层11。
所述衬底1采用厚度为400μm～500μm的绝缘蓝宝石或Si或SiC衬底，AlN成核层2厚度为180nm，GaN缓冲层3厚度为1.5μm～2μm；AlN插入层4的厚度为1nm；AlGaN势垒层5的厚度为20nm～25nm，铝组分为20％～30％，其表面上的凹槽结构宽度为0.1μm～0.12μm、深度为5nm～10nm；栅介质层6的厚度为2～5nm；钝化层7的厚度为2～4nm；栅电极10的栅脚101长度为100nm～120nm，栅脖子102的高度为120nm～160nm，栅帽103的宽度为0.5μm～0.6μm。
参照图2，本发明制作一种具有低损伤表面的高效率器件，按照不同的衬底材料、不同的有源区电隔离工艺和不同栅介质层厚度，给出如下三种实施例。
本发明制作叠层栅介质GaN基绝缘栅高电子迁移率晶体管的初始材料是购买的外延基片，该外延基片由下向上依次包括衬底1、AlN成核层2、GaN缓冲层3、AlN插入层4和AlGaN势垒层5。
实施例一，在SiC衬底上制作凹槽深度为5nm，栅介质层厚度为2nm，钝化层厚度为5nm的低损伤表面处理高效率器件。
步骤1，在外延基片的GaN缓冲层3上制作源电极8和漏电极9。
1a)在AGaN势垒层5上光刻源电极8区域和漏电极9区域：
首先，将外延基片放在200℃的热板上烘烤5min；
然后，在AlGaN势垒层5上进行剥离胶的涂胶和甩胶，其甩胶厚度为0.35μm，并将样品放在200℃的热板上烘烤5min；
接着，在剥离胶上进行光刻胶的涂胶和甩胶，其甩胶厚度为0.77μm，并将样品放在90℃的热板上烘烤1min；
之后，将完成涂胶和甩胶的样品放入光刻机中对源电极8区域和漏电极9区域内的光刻胶进行曝光；
最后，将完成曝光的样品放入显影液中移除源电极8区域和漏电极9区域内的光刻胶和剥离胶，并对其进行超纯水冲洗和氮气吹干；
1b)在源电极8区域和漏电极9区域内的AlGaN势垒层5上以及源电极8区域和漏电极9区域外的光刻胶上蒸发源电极8和漏电极9：
首先，将有源电极8和漏电极9光刻图形的样品放入等离子去胶机中进行底膜处理，其处理的时间为5min；
然后，将样品放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10-6Torr之后在源电极8区域和漏电极9区域内的AlGaN势垒层5上以及源电极8区域和漏电极9区域外的光刻胶上蒸发欧姆金属，该欧姆金属是由下向上依次由Ti、Al、Ni和Au四层金属组成的金属堆栈结构，其中Ti/Al/Ni/
接着，对完成欧姆金属蒸发的样品进行剥离，以移除源电极8区域和漏电极9区域外的欧姆金属、光刻胶和剥离胶；
最后，用超纯水冲洗样品并用氮气吹干；
1c)将完成欧姆金属蒸发和剥离的样品放入快速热退火炉中进行退火处理，以使源电极8和漏电极9区域内AlGaN势垒层5上的欧姆金属下沉至GaN缓冲层3，从而形成欧姆金属与异质结沟道之间的欧姆接触，其退火的工艺条件为：退火气氛为N2，退火温度为840℃，退火时间为30s。
步骤2，在AlGaN势垒层5上光刻有源区的电隔离区域，利用ICP工艺制作器件有源区的电隔离。
2a)在AlGaN势垒层5上光刻电隔离区域：
首先，将样品放在200℃的热板上烘烤5min；
然后，进行光刻胶的涂胶和甩胶，其甩胶转速为3500转/mim，并将样品放在90℃的热板上烘烤1min；
接着，将样品放入光刻机中对电隔离区域内的光刻胶进行曝光；
最后，将完成曝光后的样品放入显影液中以移除电隔离区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干；
2b)在AlGaN势垒层5上刻蚀电隔离区域：
首先，利用ICP工艺依次刻蚀电隔离区域的AlGaN势垒层5、AlN插入层4和GaN外延层3，以实现有源区的台面隔离，其总的刻蚀深度为120nm；
然后，将样品依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗，以移除电隔离区域外的光刻胶；
最后，用超纯水冲洗样品并用氮气吹干。
步骤3，在AlGaN势垒层5上光刻凹槽区域，并利用ICP工艺对该凹槽区域内的AlGaN势垒层5进行刻蚀。
3a)AlGaN势垒层5上光刻凹槽区域：
首先，将样品放在200℃的热板上烘烤5min；
然后，进行光刻胶的涂胶和甩胶，其甩胶转速为4000转/mim，并将样品放在150℃的热板上烘烤1min；
接着，将样品放入光刻机中对凹槽区域内的光刻胶进行曝光；
最后，将完成曝光后的样品放入显影液中以移除凹槽区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干；
3b)利用ICP刻蚀工艺移除凹槽区域内的AlGaN势垒层5，刻蚀的深度为5nm。
步骤4，在凹槽区域内的AlGaN势垒层5上，生长栅介质层6。
首先，将样品放入化学等离子增强淀积PECVD设备中，对凹槽区域的AlGaN势垒层5进行处理，形成2nm厚的栅介质层6；
然后，将样品依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗，以移除凹槽区域外的光刻胶；
最后，用超纯水冲洗样品并用氮气吹干。
步骤5，在栅介质层6上光刻栅电极10区域，并利用电子束蒸发工艺制作栅电极10。
5a)在栅介质层6上光刻栅电极10区域：
首先，将完成栅介质层6生长的样品放在200℃的热板上烘烤5min；
然后，在样品表面上进行PMMA胶的涂胶和甩胶，其甩胶厚度为0.16μm，并将样品放在180℃的热板上烘烤2min；
接着，在PMMA胶上进行PMMA/MAA胶的涂胶和甩胶，其甩胶厚度为0.7μm，并将样品放在180℃的热板上烘烤2min；
之后，将完成涂胶和甩胶的样品放入光刻机中对栅电极10区域内的光刻胶进行曝光；
最后，将完成曝光的样品放入显影液中移除栅电极10区域内的PMMA胶和PMMA/MAA胶，并对其进行超纯水冲洗和氮气吹干；
5b)在栅电极10区域内的栅介质层6和栅电极10区域外的光刻胶上蒸发栅电极10：
首先，将有栅电极10光刻图形的样品放入等离子去胶机中进行底膜处理，其处理的时间为1min；
然后，将样品放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10-6Torr之后在栅电极10区域内的栅介质层6和栅电极10区域外的光刻胶上蒸发栅金属，该栅金属是由下向上依次由Ni、Au和Ni三层金属组成的金属堆栈结构，其中Ni/Au/
接着，对完成栅金属蒸发的样品进行剥离，以移除栅电极10区域外的栅金属、PMMA胶和PMMA/MAA胶；
最后，用超纯水冲洗样品并用氮气吹干。
步骤6，在AlGaN势垒层5上，利用PECVD设备进行等离子处理形成钝化层7。
将样品放入化学等离子增强淀积PECVD设备中，对AlGaN势垒层5进行处理，形成5nm厚的钝化层7。
步骤7，在金属互联层开孔区的源电极8和漏电极9上光刻金属互联层区域，并利用电子束蒸发工艺制作金属互联层11。
7a)在金属互联层开孔区的源电极8和漏电极9上光刻金属互联层11区域：
首先，将完成金属互联层开孔刻蚀的样品放在200℃的热板上烘烤5min；
然后，在金属互联层开孔区的源电极8和漏电极9上进行剥离胶的涂胶和甩胶，其甩胶厚度为0.35μm，并将样品放在200℃的热板上烘烤5min；
接着，在剥离胶上进行光刻胶的涂胶和甩胶，其甩胶厚度为0.77μm，并将样品放在90℃的热板上烘烤1min；
之后，将完成涂胶和甩胶的样品放入光刻机中对金属互连11区域内的光刻胶进行曝光；
最后，将完成曝光的样品放入显影液中移除金属互联层11区域内的光刻胶和剥离胶，并对其进行超纯水冲洗和氮气吹干；
7b)在金属互连11区域内的电极以及金属互连11区域外的光刻胶上蒸发金属互连11：
首先，将有金属互连11光刻图形的样品放入等离子去胶机中进行底膜处理，其处理的时间为5min；
然后，将样品放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10-6Torr之后在互连金属11区域内的电极和金属互连11区域外的光刻胶上蒸发互联金属，该互联金属是由下向上依次由Ti和Au两层金属组成的金属堆栈结构，用于引出源电极8和漏电极9；
接着，对完成互联金属蒸发的样品进行剥离，以移除金属互联层11区域外的互联金属、光刻胶和剥离胶；
最后，用超纯水冲洗样品并用氮气吹干，完成器件制作。
实施例二，在Si衬底上制作，凹槽深度10nm，栅介质层厚度3nm，钝化层厚度5nm的低损伤表面处理高效率器件。
步骤一，在外延基片的GaN缓冲层3上制作源电极8和漏电极9。
1.1)在AGaN势垒层5上光刻源电极8区域和漏电极9区域：
本步骤的具体实现与实施例一中的步骤1a)相同；
1.2)在源电极8区域和漏电极9区域内的AlGaN势垒层5上以及源电极8区域和漏电极9区域外的光刻胶上蒸发源电极8和漏电极9：
本步骤的具体实现与实施例一中的步骤1b)相同；
1.3)将完成欧姆金属蒸发和剥离的样品放入快速热退火炉中进行退火处理，以使源电极8和漏电极9区域内AlGaN势垒层5上的欧姆金属下沉至GaN缓冲层3，从而形成欧姆金属与异质结沟道之间的欧姆接触，其退火的工艺条件为：退火气氛为N2，退火温度为840℃，退火时间为30s。
步骤二，在AlGaN势垒层5上光刻有源区的电隔离区域，利用离子注入工艺制作器件有源区的电隔离。
2.1)在AlGaN势垒层5上光刻电隔离区域：
本步骤的具体实现与实施例一中的步骤2a)相同；
2.2)在AlGaN势垒层5上刻蚀电隔离区域：
利用离子注入工艺依次将N离子注入到电隔离区域的AlGaN势垒层5、AlN插入层4和GaN外延层3，以实现有源区的电隔离，其注入的深度为120nm，然后将样品依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗，以移除电隔离区域外的光刻胶，最后用超纯水冲洗样品并用氮气吹干。
步骤三，在AlGaN势垒层5上光刻凹槽区域，并利用ICP工艺对该凹槽区域内的AlGaN势垒层5进行刻蚀。
3.1)AlGaN势垒层5上光刻凹槽区域：
本步骤的具体实现与实施例一中的步骤3a)相同；
3.2)利用ICP刻蚀工艺移除凹槽区域内的AlGaN势垒层5，刻蚀的深度为10nm。
步骤四，在凹槽区域内的AlGaN势垒层5上，生长栅介质层6。
4.1)将样品放入化学等离子增强淀积PECVD设备中，对凹槽区域的AlGaN势垒层5进行处理，形成3nm厚的栅介质层6；
4.2)将样品依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗，以移除凹槽区域外的光刻胶；
4.3)用超纯水冲洗样品并用氮气吹干。
步骤五，在栅介质层6上光刻栅电极10区域，并利用电子束蒸发工艺制作栅电极10。
5.1)在栅介质层6上光刻栅电极10区域：
本步骤的具体实现与实施例一中的步骤5a)相同；
5.2)在栅电极10区域内的栅介质层6和栅电极10区域外的光刻胶上蒸发栅电极10：
本步骤的具体实现与实施例一中的步骤5b)相同。
步骤六，在AlGaN势垒层5上，利用PECVD设备进行等离子处理形成钝化层7。
将样品放入化学等离子增强淀积PECVD设备中，对AlGaN势垒层5进行处理，形成5nm厚的钝化层7。
步骤七，在金属互联层开孔区的源电极8和漏电极9上光刻金属互联层区域，并利用电子束蒸发工艺制作金属互联层11。
7.1)在金属互联层开孔区的源电极8和漏电极9上光刻金属互联层11区域：
本步骤的具体实现与实施例一中的步骤7a)相同；
7.2)在金属互连11区域内的电极以及金属互连11区域外的光刻胶上蒸发金属互连11：
本步骤的具体实现与实施例一中的步骤7b)相同，完成器件制作。
实施例三，在SiC衬底上制作，凹槽深度10nm，栅介质层厚度5nm，钝化层厚度5nm的低损伤表面处理高效率器件。
步骤A，在外延基片的GaN缓冲层3上制作源电极8和漏电极9。
本步骤的具体实现与实施例一中的步骤1相同。
步骤B，在AlGaN势垒层5上光刻有源区的电隔离区域，利用离子注入工艺制作器件有源区的电隔离。
本步骤的具体实现与实施例二中的步骤二相同。
步骤C，在AlGaN势垒层5上光刻凹槽区域，并利用ICP工艺对该凹槽区域内的AlGaN势垒层5进行刻蚀。
本步骤的具体实现与实施例二中的步骤三相同。
步骤D，在凹槽区域内的AlGaN势垒层5上，生长栅介质层6。
首先将样品放入化学等离子增强淀积PECVD设备中，对凹槽区域的AlGaN势垒层5进行处理，形成5nm厚的栅介质层6；然后，将样品依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗，以移除凹槽区域外的光刻胶；最后，用超纯水冲洗样品并用氮气吹干。
步骤E，在栅介质层6上光刻栅电极10区域，并利用电子束蒸发工艺制作栅电极10。
本步骤的具体实现与实施例二中的步骤五相同。
步骤F，在AlGaN势垒层5上，利用PECVD设备进行等离子处理形成钝化层7。
本步骤的具体实现与实施例二中的步骤六相同。
步骤G，在金属互联层开孔区的源电极8和漏电极9上光刻金属互联层区域，并利用电子束蒸发工艺制作金属互联层11，完成器件制作。
本步骤的具体实现与实施例二中的步骤七相同。
以上描述仅是本发明的三个具体实例，并不构成对本发明的任何限制，显然对于本领域的专业人员来说，在了解了本发明内容和原理后，都可能在不背离本发明原理、结构的情况下，进行形式和细节上的各种修正和改变，但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。

Claims (9)

1.一种低损伤表面处理的高效率器件，自下而上包括衬底(1)、AlN成核层(2)、GaN缓冲层(3)、AlN插入层(4)、AlGaN势垒层(5)和钝化层(7)，GaN缓冲层(3)的两端设有源电极(8)和漏电极(9)，源电极(8)和漏电极(9)上设有金属互联层(11)，其特征在于AlGaN势垒层(5)的栅下区域设有凹槽，凹槽内引入低损伤的栅介质层(6)，以抑制栅极漏电降低关态漏电；钝化层(7)位于凹槽外的势垒层表面以抑制电流崩塌，栅介质层(6)的上方设有栅电极(10)。
2.根据权利要求1所述的器件，其特征在于钝化层(7)的厚度为2～4nm。
3.根据权利要求1所述的器件，其特征在于凹槽宽度为0.1μm～0.12μm，凹槽的深度为5nm～10nm。
4.根据权利要求1所述的器件，其特征在于低损伤的栅介质层(6)的厚度为2nm～5nm。
5.根据权利要求1所述的器件，其特征在于AlGaN势垒层(5)的厚度为20nm～25nm。
6.根据权利要求1所述的器件，其特征在于栅电极(10)的栅脚(101)长度为100nm～120nm，栅脖子(102)的高度为120nm～160nm，栅帽(103)的宽度为0.5μm～0.6μm。
7.根据权利要求1所述的器件，其特征在于衬底(1)采用SiC或蓝宝石或Si衬底。
8.一种低损伤表面处理高效率器件的制作方法，包括如下步骤：
1)在依次包括衬底、AlN成核层、GaN缓冲层、AlN插入层和AlGaN势垒层外延基片样品的GaN缓冲层上制作源电极和漏电极；
2)在AlGaN势垒层上光刻有源区的电隔离区域，利用感应耦合等离子刻蚀ICP工艺或离子注入工艺制作器件有源区的电隔离；
3)在AlGaN势垒层上光刻宽度为0.1μm～0.12μm的凹槽区域，再利用ICP工艺将该凹槽区域内的AlGaN势垒层刻蚀至5nm～10nm的深度；
4)在凹槽内进行等离子体氧化，形成厚度为2nm～5nm栅介质层；
5)在栅介质层表面光刻出浮空T型栅电极图形，再利用电子束蒸发工艺，在栅电极图形区蒸发栅金属制作栅电极；
6)在完成栅电极制作的样品表面进行60℃的低温等离子体处理，形成2nm～4nm的薄层钝化层；
7)在形成钝化层的样品表面光刻金属互连层区域，利用ICP刻蚀工艺和电子束蒸发工艺制作金属互连层，用于引出源电极和漏电极，完成器件制作。
9.根据权利要求8所述的方法，其中步骤5)中的T型柵工艺，其特征在于柵帽宽度为0.5μm～0.6μm，柵脖子高度为120nm～160nm，，柵脚长度为栅脚(101)长度为100nm～120nm。
CN201710549518.4A 2017-07-07 2017-07-07 低损伤表面处理高效率器件及其制作方法 Pending CN107302022A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710549518.4A CN107302022A (zh) 2017-07-07 2017-07-07 低损伤表面处理高效率器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710549518.4A CN107302022A (zh) 2017-07-07 2017-07-07 低损伤表面处理高效率器件及其制作方法

Publications (1)

Publication Number Publication Date
CN107302022A true CN107302022A (zh) 2017-10-27

Family

ID=60132794

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710549518.4A Pending CN107302022A (zh) 2017-07-07 2017-07-07 低损伤表面处理高效率器件及其制作方法

Country Status (1)

Country Link
CN (1) CN107302022A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108172511A (zh) * 2017-12-27 2018-06-15 成都海威华芯科技有限公司 一种具备空气沟结构的t型栅制作方法
CN109216332A (zh) * 2018-07-23 2019-01-15 西安电子科技大学 一种基于肖特基二极管的毫米波线性化方法
WO2020052204A1 (zh) * 2018-09-10 2020-03-19 西安电子科技大学 一种基于电荷分部调制的高线性毫米波器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101924129A (zh) * 2010-07-20 2010-12-22 范爱民 一种场效应晶体管
CN102646705A (zh) * 2012-04-29 2012-08-22 西安电子科技大学 MIS栅GaN基增强型HEMT器件及制作方法
CN103117221A (zh) * 2011-11-16 2013-05-22 中国科学院微电子研究所 Hemt器件及其制造方法
CN106373884A (zh) * 2016-09-08 2017-02-01 西安电子科技大学 复合栅介质GaN基绝缘栅高电子迁移率晶体管的制作方法
CN106887454A (zh) * 2017-03-14 2017-06-23 西安电子科技大学 GaN基鳍栅增强型器件及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101924129A (zh) * 2010-07-20 2010-12-22 范爱民 一种场效应晶体管
CN103117221A (zh) * 2011-11-16 2013-05-22 中国科学院微电子研究所 Hemt器件及其制造方法
CN102646705A (zh) * 2012-04-29 2012-08-22 西安电子科技大学 MIS栅GaN基增强型HEMT器件及制作方法
CN106373884A (zh) * 2016-09-08 2017-02-01 西安电子科技大学 复合栅介质GaN基绝缘栅高电子迁移率晶体管的制作方法
CN106887454A (zh) * 2017-03-14 2017-06-23 西安电子科技大学 GaN基鳍栅增强型器件及其制作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
HSIEN-CHIN CHIU,ETAL: "Characterization of enhancement-mode AlGaN/GaN high electron mobility transistor using N2O plasma oxidation tchonology", 《APPLIED PHYSICS LETTERS》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108172511A (zh) * 2017-12-27 2018-06-15 成都海威华芯科技有限公司 一种具备空气沟结构的t型栅制作方法
CN108172511B (zh) * 2017-12-27 2020-11-24 成都海威华芯科技有限公司 一种具备空气沟结构的t型栅制作方法
CN109216332A (zh) * 2018-07-23 2019-01-15 西安电子科技大学 一种基于肖特基二极管的毫米波线性化方法
CN109216332B (zh) * 2018-07-23 2020-06-09 西安电子科技大学 一种基于肖特基二极管的毫米波线性化方法
WO2020052204A1 (zh) * 2018-09-10 2020-03-19 西安电子科技大学 一种基于电荷分部调制的高线性毫米波器件

Similar Documents

Publication Publication Date Title
CN107393959A (zh) 基于自对准栅的GaN超高频器件及制作方法
CN106887454B (zh) GaN基鳍栅增强型器件及其制作方法
CN106847895B (zh) 基于TiN/Cu/Ni栅电极的GaN基高电子迁移率晶体管及制作方法
CN107369704B (zh) 含有铁电栅介质的叠层栅增强型GaN高电子迁移率晶体管及制备方法
CN101414633B (zh) 凹槽绝缘栅型复合栅场板高电子迁移率器件
CN107958928A (zh) 一种基于横向沟道调制的增强型场效应晶体管及其制作方法
CN106229345A (zh) 叠层栅介质GaN基绝缘栅高电子迁移率晶体管及制作方法
CN106373884A (zh) 复合栅介质GaN基绝缘栅高电子迁移率晶体管的制作方法
CN107248528B (zh) 低频率损耗GaN基微波功率器件及其制作方法
CN111430458B (zh) 多沟道绝缘鳍式栅复合槽栅的AlGaAs/GaAs高电子迁移率晶体管及其制备方法
CN113284948B (zh) 一种GaN器件及其制备方法
CN107302022A (zh) 低损伤表面处理高效率器件及其制作方法
WO2020052204A1 (zh) 一种基于电荷分部调制的高线性毫米波器件
CN106876351B (zh) 一种射频功率半导体器件的金属互联结构及制作方法
CN113594226B (zh) 一种基于平面纳米线沟道的高线性hemt器件及制备方法
CN108598000A (zh) GaN基增强型MISHEMT器件的制作方法及器件
CN106449737B (zh) 低接触电阻型GaN基器件及其制作方法
CN101414628B (zh) 凹槽г栅高电子迁移率晶体管及其制作方法
CN107919397A (zh) 一种高线性场效应晶体管器件及其制作方法
CN113555430B (zh) 一种通过渐变栅实现多阈值调制技术的hemt器件及制备方法
CN115274851A (zh) 基于P-GaN帽层和Fin结构的增强型射频器件及其制备方法
CN211929494U (zh) 一种具有П型栅的GaN基射频器件
CN114361032A (zh) 一种低接触电阻型GaN基器件及其制作方法
CN103779409B (zh) 基于耗尽型AlGaN/GaN HEMT器件结构及其制作方法
CN101414637A (zh) 凹槽绝缘交叠栅异质结场效应晶体管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20171027