CN114361032A - 一种低接触电阻型GaN基器件及其制作方法 - Google Patents

一种低接触电阻型GaN基器件及其制作方法 Download PDF

Info

Publication number
CN114361032A
CN114361032A CN202111397906.8A CN202111397906A CN114361032A CN 114361032 A CN114361032 A CN 114361032A CN 202111397906 A CN202111397906 A CN 202111397906A CN 114361032 A CN114361032 A CN 114361032A
Authority
CN
China
Prior art keywords
layer
gan
drain electrode
region
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111397906.8A
Other languages
English (en)
Inventor
祝杰杰
马晓华
郭静姝
徐佳豪
刘思雨
宓珉瀚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202111397906.8A priority Critical patent/CN114361032A/zh
Publication of CN114361032A publication Critical patent/CN114361032A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H01L29/454—Ohmic electrodes on AIII-BV compounds on thin film AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供一种低接触电阻型GaN基器件及其制作方法。所述方法包括在包括衬底层、成核层、缓冲层、沟道区、插入层、势垒层和GaN帽层的外延基片上沉积氧化硅掩膜；在氧化硅掩膜上刻蚀向下延伸至沟道区的凹槽；利用湿法工艺在氧化硅掩膜边缘制作出顶切结构；在凹槽中生长重掺杂的n+材料；利用湿法腐蚀与机械剥离去除掩膜及掩膜上的多晶材料；制备源漏金属电极；沉积钝化层并在钝化层上制备通孔和凹槽；在所述凹槽上制备栅电极；进行金属互连。本发明可以明显改善外延n+材料与沟道之间的接触。

Description

一种低接触电阻型GaN基器件及其制作方法
技术领域
本发明属于微电子技术领域，涉及一种低接触电阻型GaN基器件及其制作方法。
背景技术
GaN由于其优异的材料特性，如高迁移率，高击穿电场，高电子饱和速率等，在毫米波以及太赫兹放大器领域显示出极大的应用潜能。氮化镓HEMTs器件相比砷化镓器件拥有更高的击穿电压，能够提供更高的输出阻抗和更高的功率密度，在5G时代以及即将到来的6G通信时代具有广泛的发展前景。自从氮化镓基HEMTs器件第一次被报道至今，材料和器件工艺不断成熟，GaN基微波功率器件的频率、效率等指标不断刷新，目前的GaN基毫米波器件已经向E波段、W波段甚至更高频段发展。在更高的频段有更丰富的频谱资源，可以实现更高的频谱效率、更高的数据传输速率和更高的能量效率。在卫星通讯、无人机、汽车雷达、超高铁等高移动性场景，可以降低时延，实现更快的数据传输速度。但是随着波长的不断减小，信号传输过程的衰减愈发显著，对器件的工作效率也提出了更高的要求。
提高器件频率特性和工作效率主要途径包括减小寄生电阻、减小寄生电容和增大跨导。随着器件源漏间距的不断缩小，器件的寄生电阻尤其是欧姆接触电阻的影响日益明显。在GaN基毫米波器件中主要利用欧姆再生长技术减小欧姆接触电阻和沟道电阻。目前的欧姆再生长技术主要是利用氧化硅作为二次外延的掩膜，在源电极和漏电极区域刻蚀出延伸至沟道区的凹槽，然后利用MBE(Molecular Beam Epitaxy，分子束外延)或MOCVD(Metalorganic chemical vapor deposition，金属有机化学气相沉积)进行二次外延，在外延完成后再利用湿法工艺将氧化硅掩膜以及掩膜上覆盖的多晶材料去除，实现高掺杂n+材料的选择性外延。为了将氧化硅上的n+材料与凹槽内的n+材料分离，该工艺使用的氧化硅掩膜的厚度一般不小于200nm，这就导致凹槽深度在200nm以上，向凹槽中填充n+材料时在凹槽底部靠近边缘的位置容易产生缝隙，导致欧姆接触电阻偏大。
因此，提供一种能够减小源漏接触电阻，提高器件的频率特性和高频下的工作效率的GaN基器件成为了亟待解决的问题。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种低接触电阻型GaN基器件及其制作方法。本发明要解决的技术问题通过以下技术方案实现：
本发明实施例提供了一种低接触电阻型GaN基器件的制备方法，包括以下步骤：
选取衬底层；
在衬底层上从下至上依次生长成核层、缓冲层、GaN沟道层、AlN插入层、势垒层和GaN帽层；
在所述GaN帽层上生长SiO2掩膜层；
在所述SiO2掩膜层上光刻出源电极图形区域和漏电极图形区域；
利用干法刻蚀方法去除源电极图形区域和漏电极图形区域内的部分所述GaN沟道层、所述AlN插入层、所述势垒层、所述GaN帽层和所述SiO2掩膜层，以形成源电极区域和漏电极区域，其中，所述GaN沟道层的第二表面至所述GaN沟道层底面的厚度小于所述GaN沟道层的第一表面至所述GaN沟道层底面的厚度；
利用HF溶液对所述SiO2掩膜层进行横向湿法腐蚀，去除源区域和漏电极区域边缘的SiO2掩膜层，暴露处于端部的所述GaN帽层，以在SiO2掩膜层边缘处形成顶切结构；
在所述源电极区域和所述漏电极区域的所述GaN沟道层的第二表面和暴露的所述GaN帽层上外延n+-GaN层；
去除剩余的所述SiO2掩膜层和所述SiO2掩膜层上的所述n+-GaN层；
在所述n+-GaN层上制备源电极和漏电极；
去除无源区的部分所述GaN沟道层、所述AlN插入层、所述势垒层和所述GaN帽层，以暴露所述GaN沟道层的所述第三表面，所述GaN沟道层的第三表面至所述GaN沟道层底面的厚度小于所述GaN沟道层的第二表面至所述GaN沟道层底面的厚度，其中，所述第一表面位于所述第二表面之间，所述第二表面位于所述第三表面之间，所述第三表面位于所述GaN沟道层的两端；
在所述GaN帽层和部分所述n+-GaN层上制备钝化层；
在贯通所述钝化层至所述GaN帽层表面的凹槽区域中制备栅电极，所述栅电极位于所述源电极和所述漏电极之间。
在本发明的一个实施例中，在衬底层上从下至上依次生长成核层、缓冲层、GaN沟道层、AlN插入层、势垒层和GaN帽层，包括：
利用MOCVD工艺在衬底层上从下至上依次生长成核层、缓冲层、GaN沟道层、AlN插入层、势垒层和GaN帽层。
在本发明的一个实施例中，利用干法刻蚀方法去除源电极图形区域和漏电极图形区域内的部分所述GaN沟道层、所述AlN插入层、所述势垒层、所述GaN帽层和所述SiO2掩膜层，以形成源电极区域和漏电极区域，包括：
利用F基干法刻蚀去除光刻后暴露出来的SiO2掩膜层；
利用Cl基刻蚀去除所述源电极图形区域和所述漏电极图形区域对应的部分所述GaN沟道层、所述AlN插入层、所述势垒层和所述GaN帽层，以形成所述源电极区域和所述漏电极区域。
在本发明的一个实施例中，在所述源电极区域和所述漏电极区域的所述GaN沟道层的第二表面和暴露的所述GaN帽层上外延n+-GaN层之前，还包括：
对已经制备的衬底层、成核层、缓冲层、GaN沟道层、AlN插入层、势垒层和GaN帽层进行湿法处理。
在本发明的一个实施例中，在所述源电极区域和所述漏电极区域的所述GaN沟道层的第二表面和暴露的所述GaN帽层上外延n+-GaN层，包括：
利用MOCVD或MBE工艺在所述源电极区域和所述漏电极区域的所述GaN沟道层的第二表面和暴露的所述GaN帽层上外延n+-GaN层。
在本发明的一个实施例中，去除剩余的所述SiO2掩膜层和所述SiO2掩膜层上的所述n+-GaN层，包括：
利用HF溶液去除剩余的所述SiO2掩膜层和所述SiO2掩膜层上的所述n+-GaN层。
在本发明的一个实施例中，在所述n+-GaN层上制备源电极和漏电极，包括：
在所述n+-GaN层上光刻源电极图形与漏电极图形；
在所述源电极图形与所述漏电极图形的所述n+-GaN层上分别制备所述源电极和所述漏电极。
在本发明的一个实施例中，去除无源区的部分所述GaN沟道层、所述AlN插入层、所述势垒层和所述GaN帽层，以暴露所述GaN沟道层的所述第三表面，包括：
在无源区光刻台面隔离图形；
利用干法刻蚀方法去除所述台面隔离图形对应的部分所述GaN沟道层、所述AlN插入层、所述势垒层和所述GaN帽层，以暴露所述GaN沟道层的所述第三表面。
在本发明的一个实施例中，在贯通所述钝化层至所述GaN帽层表面的凹槽区域中制备栅电极，包括：
在所述源电极和所述漏电极之间的所述钝化层光刻出凹槽图形；
利用干法刻蚀方法去除所述凹槽图形对应的所述钝化层至暴露所述GaN帽层，以形成所述凹槽区域；
在所述凹槽区域制备所述栅电极。
本发明的另一个实施例提供的一种低接触电阻型GaN基器件，所述器件由上述任一项实施例所述的制备方法制备形成，所述器件包括：
衬底层；
成核层，所述成核层位于所述衬底层上；
缓冲层，所述缓冲层位于所述成核层上；
GaN沟道层，所述GaN沟道层位于所述缓冲层上，所述GaN沟道层包括第一表面、第二表面和第三表面，所述第一表面位于所述第二表面之间，所述第二表面位于所述第三表面之间，所述第三表面位于所述GaN沟道层的两端，所述第二表面至所述GaN沟道层底面的厚度小于所述第一表面至所述GaN沟道层底面的厚度，所述第三表面至所述GaN沟道层底面的厚度小于所述第二表面至所述GaN沟道层底面的厚度；
AlN插入层，所述AlN插入层位于所述GaN沟道层的第一表面上；
势垒层，所述势垒层位于所述AlN插入层上；
GaN帽层，所述GaN帽层位于所述势垒层上；
n+-GaN层，所述n+-GaN层位于所述GaN沟道层的所述第二表面上和部分所述GaN帽层上；
源电极和漏电极，所述源电极和所述漏电极分别位于所述源电极区域和所述漏电极区域的所述n+-GaN层之上；
钝化层，所述钝化层位于所述GaN帽层和部分所述n+-GaN层之上；
栅电极，所述栅电极位于从所述钝化层贯通至所述GaN帽层表面的凹槽区域，所述栅电极位于所述源电极和所述漏电极之间。
与现有技术相比，本发明的有益效果：
1.本发明的顶切结构欧姆接触在台阶处覆盖性良好，形成更好的欧姆接触，可以有效减小寄生电阻，改善器件的频率特性，增大输出功率，提高器件工作效率。
2.本发明的顶切结构通过湿法腐蚀工艺实现，对势垒层没有损伤，且操作简单，具有非常好的可重复性。
3.本发明中顶切结构的尺寸可以通过调整所用HF浓度和腐蚀时间实现精确的控制，可以实现50nm以下的超小尺寸控制，可以实现超小的源漏间距。
通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。
附图说明
图1为本发明实施例提供的一种低接触电阻型GaN基器件的制备方法的流程示意图；
图2为本发明实施例提供的一种低接触电阻型GaN基器件的结构示意图；
图3a-图3h为本发明实施例提供的一种低阻欧姆接触制备流程示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1、图2，图1为本发明实施例提供的一种低接触电阻型GaN基器件的制备方法的流程示意图，图2为本发明实施例提供的一种低接触电阻型GaN基器件的结构示意图，图3a-图3h为本发明实施例提供的一种低阻欧姆接触制备流程示意图。本发明提供一种低接触电阻型GaN基器件的制备方法，该制备方法包括以下步骤：
步骤1、选取衬底层1。
优选地，衬底层1的材料为蓝宝石。
步骤2、请参见图3a，在衬底层1上从下至上依次生长成核层2、缓冲层3、GaN沟道层4、AlN插入层5、势垒层7和GaN帽层8。
具体地，利用MOCVD工艺在衬底层1上从下至上依次生长成核层2、缓冲层3、GaN沟道层4、AlN插入层5、势垒层7和GaN帽层8。
优选地，成核层2的材料为AlN。
优选地，缓冲层3的材料为GaN。
优选地，势垒层7的材料为InAlN。
步骤3、请参见图3b，在GaN帽层8上生长SiO2掩膜层13。
具体地，利用PECVD在GaN帽层8上沉积SiO2掩膜层13。
优选地，SiO2掩膜层13的厚度为40nm-400nm。
步骤4、请参见图3c，在SiO2掩膜层上光刻出源电极图形区域和漏电极图形区域。
具体地，在SiO2掩膜层上涂光刻胶，然后进行前烘，之后用光刻机通过掩膜对源电极图形区域和漏电极图形区域进行曝光；曝光完成后进行后烘；后烘结束等样片温度降到室温后进行显影，去除源电极图形区域和漏电极图形区域的光刻胶，光刻完成。
光刻完成后，利用等离子去胶机对完成光刻的样片进行O2等离子体处理，去除显影后图形边缘残留的光刻胶，该步工艺可以有效提高光刻胶边缘的垂直度，提高光刻图形质量，优化刻蚀边缘台阶陡峭程度，改善刻蚀边缘沟道区二维电子气耗尽现象。
步骤5、请参见图3d，利用干法刻蚀方法去除源电极图形区域和漏电极图形区域内的部分GaN沟道层4、AlN插入层5、势垒层7、GaN帽层8和SiO2掩膜层，以形成源电极区域和漏电极区域，其中，GaN沟道层4的第二表面42至GaN沟道层4底面的厚度小于GaN沟道层4的第一表面41至GaN沟道层4底面的厚度，GaN沟道层4的第二表面42即为源电极区域和漏电极区域对应的GaN沟道层4的表面，GaN沟道层4的第一表面41即为中间未被刻蚀的部分。
步骤5.1、利用F基干法刻蚀去除光刻后暴露出来的SiO2掩膜层。
具体地，刻蚀前先利用热板对样片进行烘烤，以增强光刻胶的耐刻蚀性。然后通过电感耦合等离子体(inductively coupled plasma，ICP)刻蚀工艺进行F基干法刻蚀，去除光刻后暴露出来的SiO2掩膜层。
步骤5.2、利用Cl基刻蚀去除源电极图形区域和漏电极图形区域对应的部分GaN沟道层4、AlN插入层5、势垒层7和GaN帽层8，以形成源电极区域和漏电极区域。
具体地，通过电感耦合等离子体刻蚀工艺进行Cl基干法刻蚀，去除SiO2掩膜层下的GaN帽层8、势垒层7、AlN插入层5和部分GaN沟道层4。
步骤6、请参见图3e，利用HF溶液对SiO2掩膜层进行横向湿法腐蚀，去除源电极区域和漏电极区域边缘的SiO2掩膜层，暴露处于端部的GaN帽层8，以在SiO2掩膜层边缘处形成顶切结构(即lip结构)。
优选地，lip结构的长度为20-400nm。
具体地，将干法刻蚀完的样片浸泡在稀释的HF溶液中，对光刻胶覆盖下的SiO2掩膜层进行横向湿法腐蚀，腐蚀时间30s，然后用超纯水冲洗2min，用N2吹干。
之后，将样片依次放入丙酮、剥离液、丙酮和异丙醇中进行超声清洗，去除表面光刻胶，然后用超纯水冲洗后吹干。
步骤7、对已经制备的衬底层1、成核层2、缓冲层3、GaN沟道层4、AlN插入层5、势垒层7和GaN帽层8进行湿法处理。
具体地，将样片在氨水中进行水浴加热，加热完成后用超纯水冲洗并用N2吹干。
步骤8、请参见图3f，在源电极区域和漏电极区域的GaN沟道层4的第二表面4和暴露的GaN帽层8上外延n+-GaN层6。
具体地，利用MOCVD或MBE工艺在源电极区域和漏电极区域的GaN沟道层4的第二表面42和暴露的GaN帽层8上外延生长掺Si的n+-GaN层6。
步骤9、请参见图3g，去除剩余的SiO2掩膜层和SiO2掩膜层上的n+-GaN层6。
具体地，利用HF溶液去除剩余的所述SiO2掩膜层和所述SiO2掩膜层上的所述n+-GaN层6。
在一个具体实施例中，将样片放入HF溶液中浸泡,使SiO2掩膜层完全被腐蚀，之后用超纯水冲洗后用N2吹干；通过机械剥离去除上层残留的n+-GaN层6；将样片依次放入丙酮、剥离液、丙酮和异丙醇中进行超声清洗，然后用超纯水冲洗后吹干。
步骤10、请参见图3h，在n+-GaN层6上制备源电极9和漏电极10。
步骤10.1、在n+-GaN层6上光刻源电极图形与漏电极图形。
具体地，在样片上涂双层光刻胶，然后用光刻机通过掩膜对源电极图形与漏电极图形区域进行曝光，曝光完成后进行后烘，后烘结束等样片温度降到室温后进行显影，去除源电极图形与漏电极图形区域的光刻胶，光刻完成。
步骤10.2、在源电极图形与漏电极图形的n+-GaN层6上分别制备源电极9和漏电极10。
具体地，先使用等离子去胶机去除曝光区域残留的光刻胶，然后依次使用电子束蒸发设备蒸发Ti和Au，以在n+-GaN层6上分别制备源电极9和漏电极10。
步骤10.3、将完成金属蒸发的样片放入丙酮中浸泡，然后进行超声，直至未曝光区域金属完全脱落；将样片放入剥离液中进行水浴加热；将样片依次放入丙酮和异丙醇中进行超声清洗，然后用超纯水冲洗后用N2吹干。
步骤11、去除无源区的部分GaN沟道层4、AlN插入层5、势垒层7和GaN帽层8，以暴露GaN沟道层4的第三表面43。
步骤11.1、在无源区光刻台面隔离图形。
具体地，在样片表面涂单层抗刻蚀胶，然后用光刻机通过掩膜对样片无源区进行曝光，曝光完成后进行后烘，后烘结束等样片温度降到室温后进行显影，去除无源区表面光刻胶，光刻完成。
步骤11.2、利用干法刻蚀方法去除台面隔离图形对应的部分GaN沟道层4、AlN插入层5、势垒层7和GaN帽层8，以暴露GaN沟道层4的第三表面43。
具体地，刻蚀前先利用热板对样片进行烘烤，增强光刻胶的耐刻蚀性。然后通过ICP进行干法刻蚀，去除无源区表面的部分GaN沟道层4、AlN插入层5、势垒层7和GaN帽层8。
步骤11.3、将样片依次放入丙酮、剥离液、丙酮和异丙醇中进行超声清洗，去除表面光刻胶，然后用超纯水冲洗后吹干。
步骤12、在GaN帽层8和部分n+-GaN层6上制备钝化层11。
步骤12.1、使用PECVD在GaN帽层8、部分n+-GaN层6、源电极9和漏电极10上沉积SiN作为钝化层。
步骤12.2、在源电极9和漏电极10表面光刻出源电极通孔图形区域和漏电极通孔图形区域。
具体地，在样片表面涂单层抗刻蚀胶，然后用光刻机通过掩膜对样片源漏金属电极表面进行曝光；曝光完成后进行后烘；后烘结束等样片温度降到室温后进行显影，去除金属电极表面光刻胶，光刻完成。
步骤12.3、利用干法刻蚀去除源电极通孔图形区域和漏电极通孔图形区域内的钝化层11。
具体地，刻蚀前先利用热板对样片进行烘烤，增强光刻胶的耐刻蚀性。然后通过ICP进行干法刻蚀，去除金属电极表面覆盖的钝化层11。
步骤12.4、将样片依次放入丙酮、剥离液和异丙醇中进行超声清洗，去除表面光刻胶，然后用超纯水冲洗后吹干。
步骤13、在贯通钝化层11至GaN帽层8表面的凹槽区域中制备栅电极12，栅电极12位于源电极9和漏电极10之间。
步骤13.1、在源电极9和漏电极10之间的钝化层11光刻出凹槽图形。
具体地，在样片表面涂单层光刻胶，然后用光刻机通过掩膜对凹槽图形处的光刻胶表面进行曝光，曝光完成后进行后烘，后烘结束等样片温度降到室温后进行显影，去除凹槽图形处的光刻胶，光刻完成。
步骤13.2、利用干法刻蚀方法去除凹槽图形对应的钝化层11至暴露GaN帽层8，以形成所述凹槽区域。
具体地，对完成凹槽图形光刻的样片，采用ICP工艺干法刻蚀钝化层11至暴露GaN帽层。
步骤13.3、将完成凹槽刻蚀的样片依次放入丙酮、剥离液、丙酮溶液和乙醇溶液中进行超声清洗，以去除刻蚀区域以外的光刻胶，然后用超纯水清洗并用氮气吹干。
步骤13.4、在凹槽区域制备栅电极12。
步骤13.41、在样片上涂双层光刻胶，然后用光刻机通过掩膜对栅电极图形区域进行曝光，曝光完成后进行后烘，后烘结束等样片温度降到室温后进行显影，去除栅电极图形区域光刻胶，光刻完成。
步骤13.42、先使用等离子去胶机去除曝光区域残留的光刻胶，然后依次使用电子束蒸发Ni和Au，以在凹槽区域制备栅电极12。
步骤13.43、将完成金属蒸发的样片放入丙酮中浸泡，然后进行超声，直至未曝光区域金属完全脱落，将样片放入剥离液中进行水浴加热，将样片依次放入丙酮和异丙醇中进行超声清洗，用超纯水冲洗后用N2吹干。
步骤14、进行金属互连，引出源电极9、漏电极10和栅电极12。
步骤14.1、在样片上光刻出互连图形。
具体地，在样片上涂光刻胶，然后用光刻机通过掩膜对金属电极区域进行曝光；曝光完成后进行后烘；后烘结束等样片温度降到室温后进行显影，去除曝光区域光刻胶，光刻完成。
步骤14.2、通过电子束蒸发设备蒸发Ti/Au金属电极：
具体地，先使用等离子去胶机去除曝光区域残留的光刻胶，然后依次使用电子束蒸发Ti和Au。
步骤14.3、将完成金属蒸发的样片放入丙酮中浸泡，然后进行超声，直至未曝光区域金属完全脱落；将样片放入剥离液中进行水浴加热；将样片依次放入丙酮和异丙醇中进行超声清洗，用超纯水冲洗后用N2吹干，完成器件的制作。
1.本发明的lip结构欧姆接触在台阶处覆盖性良好，形成更好的欧姆接触，可以有效减小寄生电阻，改善器件的频率特性，增大输出功率，提高器件工作效率。
2.本发明的lip结构通过湿法腐蚀工艺实现，对势垒层没有损伤，且操作简单，具有非常好的可重复性。
3.本发明中lip结构的尺寸可以通过调整所用HF浓度和腐蚀时间实现精确的控制，可以实现50nm以下的超小尺寸控制，可以实现超小的源漏间距。
实施例二
本实施例在上述实施例的基础上提供一种低接触电阻型GaN基器件的制备方法，该制备方法在蓝宝石衬底层1上制作源漏区域的凹槽深度为40nm，lip尺寸为50nm，采用分子束外延工艺进行高掺杂n+-GaN外延的低接触电阻型GaN基器件。该制备方法包括以下步骤：
步骤1、在蓝宝石衬底层1上，利用MOCVD工艺，依次生长AlN成核层2、GaN缓冲层3、GaN沟道层4、AlN插入层5、InAlN势垒层7、GaN帽层8。
步骤2、在GaN帽层8上利用PECVD沉积SiO2掩膜层。
具体地，利用PECVD在样片上沉积SiO2掩膜层，采用SiH4和N2O作为前驱体，在炉内温度300度的条件下沉积SiO2，作为再生长掩膜层。
步骤3、源漏再生长区域定义及lip制作。
(3a)在SiO2掩膜层上光刻源漏区域。
具体地，在SiO2上涂光刻胶，胶厚约1.2um，前烘1min；然后用光刻机通过掩膜对源电极图形区域和漏电极图形区域进行曝光；曝光完成后进行后烘1min；后烘结束等样片温度降到室温后进行显影，去除源电极图形区域和漏电极图形区域的光刻胶，光刻完成。
(3b)去除曝光区域残留的光刻胶。
具体地，利用等离子去胶机对完成光刻的样片进行O2等离子体处理，去除显影后图形边缘残留的光刻胶，该步工艺可以有效提高光刻胶边缘的垂直度，提高光刻图形质量，优化刻蚀边缘台阶陡峭程度，改善刻蚀边缘沟道区二维电子气耗尽现象。
(3c)进行干法刻蚀。
具体地，刻蚀前先利用热板对样片在100度进行1min烘烤，增强光刻胶的耐刻蚀性。然后通过电感耦合等离子体(inductively coupled plasma，ICP)刻蚀工艺进行F基干法刻蚀，去除光刻后暴露出来的SiO2掩膜；然后通过ICP Cl基刻蚀去除SiO2下的GaN帽层8、InAlN势垒层7和部分GaN沟道层4，刻蚀深度为40nm。
(3d)制作Lip。
具体地，将干法刻蚀完的样片浸泡在稀释的HF溶液(0.2％)中，对光刻胶覆盖下的SiO2进行横向湿法腐蚀，腐蚀时间30s，然后用超纯水冲洗2min，用N2吹干。
(3e)去除刻蚀后的光刻胶掩膜：
具体地，将样片依次放入丙酮、剥离液、丙酮和异丙醇中进行超声清洗，去除表面光刻胶，然后用超纯水冲洗后吹干。
步骤4、进行外延前湿法处理。
具体地，将样片在55度的氨水中进行水浴加热，加热时间5min，加热完成后用超纯水冲洗并用N2吹干。
步骤5、利用MBE生长高掺杂n+-GaN层6。
具体地，外延生长掺Si的n+-GaN，Si的掺杂浓度为1x1020cm-3，Ga源温度为1030℃，Si源温度为1270℃，生长温度为600℃，生长厚度为60nm。
步骤6、去除SiO2掩膜及上层多晶GaN材料。
具体地，将样片放入HF溶液(HF:H2O＝2:3)中浸泡15min，使SiO2掩膜层完全被腐蚀，超纯水冲洗2min后用N2吹干；通过机械剥离去除上层残留的多晶GaN；将样片依次放入丙酮、剥离液、丙酮和异丙醇中进行超声清洗，然后用超纯水冲洗后吹干。
步骤7、制备欧姆金属电极。
(7a)在n+-GaN层上光刻源电极图形与漏电极图形：
具体地，在样片上涂双层光刻胶，底层光刻胶厚约0.35um，顶层光刻胶厚约0.56um；然后用光刻机通过掩膜对源电极图形与漏电极图形区域进行曝光；曝光完成后进行后烘1min；后烘结束等样片温度降到室温后进行显影，去除源电极图形与漏电极图形区域的光刻胶，光刻完成。
(7b)通过电子束蒸发设备蒸发Ti/Au金属电极。
具体地，先使用等离子去胶机去除曝光区域残留的光刻胶，然后依次使用电子束蒸发20nm厚的Ti和200nm厚的Au，以在n+-GaN层6上分别制备源电极9和漏电极10。
(7c)剥离金属。
具体地，将完成金属蒸发的样片放入丙酮中浸泡3小时以上，然后进行超声，直至未曝光区域金属完全脱落；将样片放入60℃的剥离液中水浴加热15min；将样片依次放入丙酮和异丙醇中进行超声清洗3min，用超纯水冲洗2min后用N2吹干。
步骤8、进行台面隔离。
(8a)光刻台面隔离图形。
具体地，在样片表面涂单层抗刻蚀胶，胶厚约0.78um，然后用光刻机通过掩膜对样片无源区进行曝光；曝光完成后进行后烘1min；后烘结束等样片温度降到室温后进行显影，去除无源区表面光刻胶，光刻完成。
(8b)进行干法刻蚀。
具体地，刻蚀前先利用热板对样片在100度进行1min烘烤，增强光刻胶的耐刻蚀性。然后通过ICP进行干法刻蚀，去除无源区表面的GaN帽层8、InAlN势垒层7和部分GaN沟道层4，刻蚀深度150nm。
(8c)去除刻蚀后的光刻胶。
具体地，将样片依次放入丙酮、剥离液、丙酮和异丙醇中进行超声清洗，去除表面光刻胶，然后用超纯水冲洗后吹干。
步骤9、沉积SiN钝化层11。
具体地，使用PECVD沉积120nm厚的SiN作为钝化层，采用SiH4和NH4作为前驱体，射频源功率22W，在炉内温度250度的条件下沉积SiN,沉积时间30min。
步骤10、在源漏金属电极表面光刻出通孔图形，通过干法刻蚀去除源漏金属电极表面覆盖的SiN。
(10a)光刻源漏金属电极表面通孔图形。
具体地，在样片表面涂单层抗刻蚀胶，胶厚约0.78um，然后用光刻机通过掩膜对样片源漏金属电极表面进行曝光；曝光完成后进行后烘；后烘结束等样片温度降到室温后进行显影，去除金属电极表面光刻胶，光刻完成。
(10b)进行干法刻蚀。
具体地，刻蚀前先利用热板对样片在100度进行1min烘烤，增强光刻胶的耐刻蚀性。然后通过ICP进行干法刻蚀，去除金属电极表面覆盖的SiN钝化层。
(10c)去除刻蚀后的光刻胶。
具体地，将样片依次放入丙酮、剥离液和异丙醇中进行超声清洗，去除表面光刻胶，然后用超纯水冲洗后吹干。
步骤11、在SiN钝化层11上光刻出凹槽图形，并通过干法刻蚀在SiN钝化层11上形成向下延伸至GaN帽层8的凹槽。
(11a)在SiN钝化层11光刻凹槽图形。
具体地，在样片表面涂单层抗刻蚀胶，胶厚约0.78um，然后用光刻机通过掩膜对凹槽图形处的光刻胶表面进行曝光；曝光完成后进行后烘；后烘结束等样片温度降到室温后进行显影，去除凹槽图形处的光刻胶，光刻完成。
(11b)在SiN钝化层上刻蚀凹槽区域。
具体地，对完成凹槽图形光刻的样片，采用ICP工艺干法刻蚀SiN钝化层11至GaN帽层8，其刻蚀气体为SF6/CF4，压力为5mTorr，上电极功率为80W，下电极功率为10W，刻蚀时间为220s。
(11c)去除刻蚀后的掩膜：
具体地，将完成凹槽刻蚀的样片依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗，以去除刻蚀区域以外的光刻胶，然后用超纯水清洗并用氮气吹干。
步骤12、制备栅电极12。
(12a)在样片上光刻出栅电极图形。
具体地，在样片上涂双层光刻胶，底层剥离胶厚约0.35um，顶层胶厚约0.56um；然后用光刻机通过掩膜对栅电极图形区域进行曝光；曝光完成后进行后烘；后烘结束等样片温度降到室温后进行显影，去除栅电极图形区域光刻胶，光刻完成。
(12b)通过电子束蒸发设备蒸发Ni/Au金属电极。
具体地，先使用等离子去胶机去除曝光区域残留的光刻胶，然后依次使用电子束蒸发45nm厚的Ni和200nm厚的Au。
(12c)剥离金属。
具体地，将完成金属蒸发的样片放入丙酮中浸泡3小时以上，然后进行超声，直至未曝光区域金属完全脱落；将样片放入60℃的剥离液中水浴加热15min；将样片依次放入丙酮和异丙醇中进行超声清洗3min，用超纯水冲洗2min后用N2吹干。
步骤13、进行金属互连，引出源电极、漏电极和栅电极。
(13a)在样片上光刻出互连图形。
具体地，在样片上涂光刻胶，然后用光刻机通过掩膜对金属电极区域进行曝光；曝光完成后进行后烘；后烘结束等样片温度降到室温后进行显影，去除曝光区域光刻胶，光刻完成。
(13b)通过电子束蒸发设备蒸发Ti/Au金属电极。
具体地，先使用等离子去胶机去除曝光区域残留的光刻胶，然后依次使用电子束蒸发45nm厚的Ti和200nm厚的Au。
(13c)将完成金属蒸发的样片放入丙酮中浸泡3小时以上，然后进行超声，直至未曝光区域金属完全脱落；将样片放入60℃的剥离液中水浴加热15min；将样片依次放入丙酮和异丙醇中进行超声清洗3min，用超纯水冲洗2min后用N2吹干，完成器件的制作。
实施例三
请参见图2，图2为本发明实施例提供的一种低接触电阻型GaN基器件的结构示意图。本发明提出一种低接触电阻型GaN基器件，该GaN基器件由实施例一所述的制备方法制备形成，该GaN基器件包括：
衬底层1；
成核层2，成核层2位于衬底层1上；
缓冲层3，缓冲层3位于成核层2上；
GaN沟道层4，GaN沟道层4位于缓冲层3上，GaN沟道层4包括第一表面41、第二表面42和第三表面43，第一表面41位于第二表面42之间，第二表面42位于第三表面43之间，第三表面43位于GaN沟道层4的两端，第二表面42至GaN沟道层4底面的厚度小于第一表面41至GaN沟道层4底面的厚度，第三表面43至GaN沟道层4底面的厚度小于第二表面42至GaN沟道层4底面的厚度；
AlN插入层5，AlN插入层5位于GaN沟道层4的第一表面41上；
势垒层7，势垒层7位于AlN插入层5上；
GaN帽层8，GaN帽层8位于势垒层7上；
n+-GaN层6，n+-GaN层6位于GaN沟道层4的第二表面42上和部分GaN帽层8上；
源电极9和漏电极10，源电极9和漏电极10分别位于源电极区域和漏电极区域的n+-GaN层6之上；
钝化层11，钝化层11位于GaN帽层8和部分n+-GaN层6之上；
栅电极12，栅电极12位于从钝化层11贯通至GaN帽层8表面的凹槽区域，栅电极12位于源电极9和漏电极10之间。
在本发明的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特数据点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特数据点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种低接触电阻型GaN基器件的制备方法，其特征在于，包括以下步骤：
选取衬底层(1)；
在衬底层(1)上从下至上依次生长成核层(2)、缓冲层(3)、GaN沟道层(4)、AlN插入层(5)、势垒层(7)和GaN帽层(8)；
在所述GaN帽层(8)上生长SiO2掩膜层；
在所述SiO2掩膜层上光刻出源电极图形区域和漏电极图形区域；
利用干法刻蚀方法去除源电极图形区域和漏电极图形区域内的部分所述GaN沟道层(4)、所述AlN插入层(5)、所述势垒层(7)、所述GaN帽层(8)和所述SiO2掩膜层，以形成源电极区域和漏电极区域，其中，所述GaN沟道层(4)的第二表面(42)至所述GaN沟道层(4)底面的厚度小于所述GaN沟道层(4)的第一表面(41)至所述GaN沟道层(4)底面的厚度；
利用HF溶液对所述SiO2掩膜层进行横向湿法腐蚀，去除源电极区域和漏电极区域边缘的SiO2掩膜层，暴露处于端部的GaN帽层(8)，以在SiO2掩膜层边缘处形成顶切结构；
在所述源电极区域和所述漏电极区域的所述GaN沟道层(4)的第二表面(42)和暴露的所述GaN帽层(8)上外延n+-GaN层(6)；
去除剩余的所述SiO2掩膜层和所述SiO2掩膜层上的所述n+-GaN层(6)；
在所述n+-GaN层(6)上制备源电极(9)和漏电极(10)；
去除无源区的部分所述GaN沟道层(4)、所述AlN插入层(5)、所述势垒层(7)和所述GaN帽层(8)，以暴露所述GaN沟道层(4)的所述第三表面(43)，所述GaN沟道层(4)的第三表面(43)至所述GaN沟道层(4)底面的厚度小于所述GaN沟道层(4)的第二表面(42)至所述GaN沟道层(4)底面的厚度，其中，所述第一表面(41)位于所述第二表面(42)之间，所述第二表面(42)位于所述第三表面(43)之间，所述第三表面(43)位于所述GaN沟道层(4)的两端；
在所述GaN帽层(8)和部分所述n+-GaN层(6)上制备钝化层(11)；
在贯通所述钝化层(11)至所述GaN帽层(8)表面的凹槽区域中制备栅电极(12)，所述栅电极(12)位于所述源电极(9)和所述漏电极(10)之间。
2.根据权利要求1所述的低接触电阻型GaN基器件的制备方法，其特征在于，在衬底层(1)上从下至上依次生长成核层(2)、缓冲层(3)、GaN沟道层(4)、AlN插入层(5)、势垒层(7)和GaN帽层(8)，包括：
利用MOCVD工艺在衬底层(1)上从下至上依次生长成核层(2)、缓冲层(3)、GaN沟道层(4)、AlN插入层(5)、势垒层(7)和GaN帽层(8)。
3.根据权利要求1所述的低接触电阻型GaN基器件的制备方法，其特征在于，利用干法刻蚀方法去除源电极图形区域和漏电极图形区域内的部分所述GaN沟道层(4)、所述AlN插入层(5)、所述势垒层(7)、所述GaN帽层(8)和所述SiO2掩膜层，以形成源电极区域和漏电极区域，包括：
利用F基干法刻蚀去除光刻后暴露出来的SiO2掩膜层；
利用Cl基刻蚀去除所述源电极图形区域和所述漏电极图形区域对应的部分所述GaN沟道层(4)、所述AlN插入层(5)、所述势垒层(7)和所述GaN帽层(8)，以形成所述源电极区域和所述漏电极区域。
4.根据权利要求1所述的低接触电阻型GaN基器件的制备方法，其特征在于，在所述源电极区域和所述漏电极区域的所述GaN沟道层(4)的第二表面(42)和暴露的所述GaN帽层(8)上外延n+-GaN层(6)之前，还包括：
对已经制备的衬底层(1)、成核层(2)、缓冲层(3)、GaN沟道层(4)、AlN插入层(5)、势垒层(7)和GaN帽层(8)进行湿法处理。
5.根据权利要求1所述的低接触电阻型GaN基器件的制备方法，其特征在于，在所述源电极区域和所述漏电极区域的所述GaN沟道层(4)的第二表面(42)和暴露的所述GaN帽层(8)上外延n+-GaN层(6)，包括：
利用MOCVD或MBE工艺在所述源电极区域和所述漏电极区域的所述GaN沟道层(4)的第二表面(42)和暴露的所述GaN帽层(8)上外延n+-GaN层(6)。
6.根据权利要求1所述的低接触电阻型GaN基器件的制备方法，其特征在于，去除剩余的所述SiO2掩膜层和所述SiO2掩膜层上的所述n+-GaN层(6)，包括：
利用HF溶液去除剩余的所述SiO2掩膜层和所述SiO2掩膜层上的所述n+-GaN层(6)。
7.根据权利要求1所述的低接触电阻型GaN基器件的制备方法，其特征在于，在所述n+-GaN层(6)上制备源电极(9)和漏电极(10)，包括：
在所述n+-GaN层(6)上光刻源电极图形与漏电极图形；
在所述源电极图形与所述漏电极图形的所述n+-GaN层(6)上分别制备所述源电极(9)和所述漏电极(10)。
8.根据权利要求1所述的低接触电阻型GaN基器件的制备方法，其特征在于，去除无源区的部分所述GaN沟道层(4)、所述AlN插入层(5)、所述势垒层(7)和所述GaN帽层(8)，以暴露所述GaN沟道层(4)的所述第三表面(43)，包括：
在无源区光刻台面隔离图形；
利用干法刻蚀方法去除所述台面隔离图形对应的部分所述GaN沟道层(4)、所述AlN插入层(5)、所述势垒层(7)和所述GaN帽层(8)，以暴露所述GaN沟道层(4)的所述第三表面(43)。
9.根据权利要求1所述的低接触电阻型GaN基器件的制备方法，其特征在于，在贯通所述钝化层(11)至所述GaN帽层(8)表面的凹槽区域中制备栅电极(12)，包括：
在所述源电极(9)和所述漏电极(10)之间的所述钝化层(11)光刻出凹槽图形；
利用干法刻蚀方法去除所述凹槽图形对应的所述钝化层(11)至暴露所述GaN帽层(8)，以形成所述凹槽区域；
在所述凹槽区域制备所述栅电极(12)。
10.一种低接触电阻型GaN基器件，其特征在于，所述器件利用权利要求1至9任一项所述制备方法制备形成，所述器件包括：
衬底层(1)；
成核层(2)，所述成核层(2)位于所述衬底层(1)上；
缓冲层(3)，所述缓冲层(3)位于所述成核层(2)上；
GaN沟道层(4)，所述GaN沟道层(4)位于所述缓冲层(3)上，所述GaN沟道层(4)包括第一表面(41)、第二表面(42)和第三表面(43)，所述第一表面(41)位于所述第二表面(42)之间，所述第二表面(42)位于所述第三表面(43)之间，所述第三表面(43)位于所述GaN沟道层(4)的两端，所述第二表面(42)至所述GaN沟道层(4)底面的厚度小于所述第一表面(41)至所述GaN沟道层(4)底面的厚度，所述第三表面(43)至所述GaN沟道层(4)底面的厚度小于所述第二表面(42)至所述GaN沟道层(4)底面的厚度；
AlN插入层(5)，所述AlN插入层(5)位于所述GaN沟道层(4)的第一表面(41)上；
势垒层(7)，所述势垒层(7)位于所述AlN插入层(5)上；
GaN帽层(8)，所述GaN帽层(8)位于所述势垒层(7)上；
n+-GaN层(6)，所述n+-GaN层(6)位于所述GaN沟道层(4)的所述第二表面(42)上和部分所述GaN帽层(8)上；
源电极(9)和漏电极(10)，所述源电极(9)和所述漏电极(10)分别位于所述源电极区域和所述漏电极区域的所述n+-GaN层(6)之上；
钝化层(11)，所述钝化层(11)位于所述GaN帽层(8)和部分所述n+-GaN层(6)之上；
栅电极(12)，所述栅电极(12)位于从所述钝化层(11)贯通至所述GaN帽层(8)表面的凹槽区域，所述栅电极(12)位于所述源电极(9)和所述漏电极(10)之间。
CN202111397906.8A 2021-11-23 2021-11-23 一种低接触电阻型GaN基器件及其制作方法 Pending CN114361032A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111397906.8A CN114361032A (zh) 2021-11-23 2021-11-23 一种低接触电阻型GaN基器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111397906.8A CN114361032A (zh) 2021-11-23 2021-11-23 一种低接触电阻型GaN基器件及其制作方法

Publications (1)

Publication Number Publication Date
CN114361032A true CN114361032A (zh) 2022-04-15

Family

ID=81096057

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111397906.8A Pending CN114361032A (zh) 2021-11-23 2021-11-23 一种低接触电阻型GaN基器件及其制作方法

Country Status (1)

Country Link
CN (1) CN114361032A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116741869A (zh) * 2023-05-23 2023-09-12 苏州科技大学 一种提升太赫兹探测器响应度的器件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116741869A (zh) * 2023-05-23 2023-09-12 苏州科技大学 一种提升太赫兹探测器响应度的器件

Similar Documents

Publication Publication Date Title
US7851284B2 (en) Method for making GaN-based high electron mobility transistor
CN102629624B (zh) 基于GaN的MIS栅增强型HEMT器件及制作方法
CN107248528B (zh) 低频率损耗GaN基微波功率器件及其制作方法
CN107393959A (zh) 基于自对准栅的GaN超高频器件及制作方法
US11257935B2 (en) Gan rectifier suitable for operating under 35GHZ alternating-current frequency, and preparation method therefor
CN112086362A (zh) 一种氮化镓增强型hemt器件及其制备方法
CN105428236A (zh) GaN HEMT射频器件及其栅极自对准制备方法
CN114361032A (zh) 一种低接触电阻型GaN基器件及其制作方法
CN112968059B (zh) 一种新型增强型GaN HEMT器件结构
KR20140100692A (ko) ＡｌＧａＮ／ＧａＮ ＨＥＭＴ 소자의 제조 방법
CN112993030A (zh) 一种提高槽栅GaN MIS FET器件可靠性的方法
CN107302022A (zh) 低损伤表面处理高效率器件及其制作方法
CN114447113A (zh) 基于栅下图形化的新型Fin结构GaN HEMT器件及其制备方法
CN112993029B (zh) 一种提高GaN HEMT界面质量的方法
CN113555430B (zh) 一种通过渐变栅实现多阈值调制技术的hemt器件及制备方法
CN114361031A (zh) 一种基于新型欧姆再生长的GaN基器件及其制备方法
CN107919397A (zh) 一种高线性场效应晶体管器件及其制作方法
CN112466925B (zh) 一种低射频损耗的硅基氮化镓射频功率器件及其制备方法
CN115274851A (zh) 基于P-GaN帽层和Fin结构的增强型射频器件及其制备方法
CN113972270A (zh) 场效应管、其制备方法及电子电路
CN113809154A (zh) 一种氮化物势垒应力调制器件及其制备方法
CN113257901A (zh) 栅极空气腔结构射频hemt器件及其制备方法
CN108172511B (zh) 一种具备空气沟结构的t型栅制作方法
CN108695156B (zh) 改善iii族氮化物mis-hemt欧姆接触的方法及mis-hemt器件
CN114361030A (zh) 一种高可靠性低接触电阻型GaN基器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination