CN102629624B - 基于GaN的MIS栅增强型HEMT器件及制作方法 - Google Patents

基于GaN的MIS栅增强型HEMT器件及制作方法 Download PDF

Info

Publication number
CN102629624B
CN102629624B CN201210131041.5A CN201210131041A CN102629624B CN 102629624 B CN102629624 B CN 102629624B CN 201210131041 A CN201210131041 A CN 201210131041A CN 102629624 B CN102629624 B CN 102629624B
Authority
CN
China
Prior art keywords
gan
layer
algan
groove
mis
Prior art date
Application number
CN201210131041.5A
Other languages
English (en)
Other versions
CN102629624A (zh
Inventor
张进成
张琳霞
郝跃
马晓华
王冲
霍晶
艾姗
党李莎
孟凡娜
姜腾
赵胜雷
Original Assignee
西安电子科技大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 西安电子科技大学 filed Critical 西安电子科技大学
Priority to CN201210131041.5A priority Critical patent/CN102629624B/zh
Publication of CN102629624A publication Critical patent/CN102629624A/zh
Application granted granted Critical
Publication of CN102629624B publication Critical patent/CN102629624B/zh

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356Disposition, e.g. buried gate electrode
    • H01L29/4236Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Abstract

本发明公开了一种基于GaN的MIS栅增强型HEMT器件及制作方法,主要解决现有GaN基增强型器件电流密度低及可靠性低的问题。该器件结构为:衬底(1)上依次设有过渡层(2)和GaN主缓冲层(3),GaN主缓冲层(3)的中间设有凹槽(11),凹槽两侧的GaN主缓冲层上方为AlGaN主势垒层(4),凹槽内壁上方和凹槽两侧的AlGaN主势垒层(4)表面上,依次设有GaN次缓冲层(5)和AlGaN次势垒层(6),AlGaN次势垒层(6)的顶端两侧分别为源级(8)和漏级(9),源级和漏级之外为介质层(7),介质层(7)上设有栅级(10),该栅级(10)覆盖整个凹槽区域,整个器件的制作采用成熟的工艺流程。本发明具有增强型特性好,电流密度高,击穿电压高,器件可靠性高的优势,可用于高温高频大功率器件方面以及大功率开关和数字电路。

Description

基于GaN的MIS栅增强型HEMT器件及制作方法

技术领域

[0001] 本发明属于微电子技术领域,涉及半导体器件及制作工艺,具体的说是一种基于GaN材料的金属绝缘体半导体MIS栅增强型高电子迁移率晶体管HEMT器件以及制作方法,可用于高温高频大功率应用场合以及大功率开关和数字电路。

背景技术

[0002] GaN是一种新型宽禁带化合物半导体材料,具有许多硅基半导体材料所不具备的优良特性,如3.14eV的宽禁带宽度,高达3X 106V/cm的击穿电场,以及较高的热导率,且耐腐蚀,抗辐射。更重要的是,GaN材料可以形成AlGaN/GaN异质结结构,这种异质结结构在室温下可以获得高于1500cm2/Vs的电子迁移率,以及高达3X107cm/s的饱和电子速度和

2 X IOWs的电子速度,而且可以获得比第二代化合物半导体异质结器件更高的二维电子气浓度。这些优势使得AlGaN/GaN高电子迁移率晶体管HEMT在大功率、高频率、低噪声方面超过GaAs基HEMT和InP基HEMT。所以,基于AlGaN/GaN异质结的高电子迁移率晶体管在高温器件及大功率微波器件方面有非常好的应用前景。

[0003] 由于AlGaN/GaN异质结得天独厚的优势,AlGaN/GaN异质结材料的生长和AlGaN/GaN HEMT器件的研制始终占据着GaN电子器件研究的主要地位。然而十几年来针对GaN基电子器件研究的大部分工作集中在耗尽型AlGaN/GaN HEMT器件上,这是因为AlGaN/GaN异质结构中较强极化电荷的存在,使得制造基于GaN的增强型器件变得十分困难,因此高性能AlGaN/GaN增强型HEMT的研究具有非常重要的意义。

[0004] AlGaN/GaN增强型HEMT具有广阔的应用前景。首先,GaN基材料被誉为是研制微波功率器件的理想材料,而增强型器件在微波功率放大器和低噪声放大器等电路中由于减少了负电压源,从而大大降低了电路的复杂性以及成本,且AlGaN/GaN增强型HEMT器件在微波大功率器件和电路具有很好的电路兼容性。同时,增强型器件的研制使单片集成耗尽型/增强型器件的数字电路成为可能。而且,在功率开光应用方面,AlGaN/GaN增强型HEMT也有很大的应用前景。因而高性能AlGaN/GaN增强型HEMT器件的研究得到了极大的重视。

[0005] 目前,不论是国内还是国际上,都有不少关于AlGaN/GaN增强型HEMT的报道。目前报道的主要有以下几种技术:

[0006] 1.F离子注入技术,即基于氟化物CF4的等离子体注入技术,香港科技大学的YongCai等人成功研制了基于F离子注入技术的增强型HEMT器件,该器件通过在AlGaN/GaNHEMT栅下的AlGaN势垒层中注入F离子,由于F离子的强负电性,势垒层中的F离子可以提供稳定的负电荷,因而可以有效的耗尽沟道区的强二维电子气,当AlGaN势垒层中的F离子数达到一定数量时,栅下沟道处的二维电子气完全耗尽,从而实现增强型HEMT器件。但是F注入技术不可避免的会引入材料的损伤,且器件阈值电压的可控性不高。该器件在室温下薄层载流子浓度高达1.3X1013cm_2,迁移率为lOOOcmVVs,阈值电压达到0.9V,最大漏极电流达 31 OmA/mnin 参见文献 Yong Cai, Yugang Zhou, Kevin J.Chen and Kei May Lau,“High-performance enhancement-mode AlGaN/GaN HEMTs using fluoride-based plasmatreatment”,IEEE Electron Device Lett, Vol.26, N0.7, JULY 2005。

[0007] 2.非极性或半极性GaN材料实现增强型器件,Masayuki Kuroda等人成功用r面(1102)蓝宝石上的a面(I 120) η-AlGaN/GaN HEMT实现了器件的增强,由于非极性或半极性材料由于缺少极化效应,因此其二维电子气浓度很小甚至没有,所以基于非极性或半极性材料的AlGaN/GaN HEMT器件具有增强特性。其报道的阈值电压为-0.5V,通过降低参杂浓度可进一步增大器件阈值电压,但其器件特性并不好,其电子迁移率只有5.14cm2/Vs,室温下方块电阻很大。且其栅漏电大小在Vgs =-1OV时达到了 1.lX10_5A/mm。参见文献MasayukiKuroda, Hidetoshi Ishida, Tetsuzo Ueda, and Tsuyoshi Tanaka, “Nonpolar(11-20)plane AlGaN/GaN heterojunction field effect transistors on(1-102)plane sapphire,,,Journal of Aplied Phisics, Vol.102,N0.9,November2007。

[0008] 3.槽栅技术,W.B.Lanford等人通过MOCVD利用槽栅技术制得了阈值电压达0.47V的增强型器件,该器件结构自下而上包括=SiC衬底,成核层,2um厚的GaN,3nm厚的AlGaN,IOnm厚的η-AlGaN, IOnm厚的AlGaN。在欧姆退火之后,不直接蒸发栅金属电极,而是先在预生长栅极区域用干法ICP-RIE方法刻蚀一个凹槽,然后在700°C的氮气氛围下进行快速热退火,之后在凹栅窗口上制作Ni/Au肖特基接触栅电极。槽栅技术通过将栅下的势垒层刻蚀一定深度,使得栅下势垒层变薄,从而使栅下2DEG浓度降低,而源漏区的载流子浓度保持较大值不变,这样既可实现器件的增强特性,又可保证一定的电流密度。利用槽栅技术实现的增强型器件其外延生长容易控制,但其调控性较差,且刻蚀过程会形成损伤。参见文献W.B.Lanford, T.Tanaka, Y.0toki and 1.Adesida, “Recessed-gate enhancement-mode GaNHEMT with high threshold voltage”,Electronics Letrers, Vol.41, N0.7, March 2005。

[0009] 4.AlGaN/GaN 刻槽 MIS 栅 HFET 结构,Tohru Oka 等人利用刻槽 MIS 栅 HFET 结构实现了高达5.2V的阈值电压,该外延层结构从下至上为:Si衬底,缓冲层,SOOnm后的Al0.Q5GaQ.95N 缓冲层,40nm 厚的 GaN 沟道层,34nm 厚的 Al。.25Ga0.75N,Inm 厚的 AlN 势垒层,Inm厚的GaN帽层。该器件由于栅下区域无异质结结构,因而无二维电子气,因此可以实现高阈值增强型,但这种结构也存在在一定的问题,由于栅下异质结被全部刻蚀掉了,导致器件迁移率低,电流密度较低,导通电阻大。参考文献Tohru Oka, To mohiro Nozawa,“AlGaN/GaN Recessed MIS-Gate HFET With High~ThreshoId-VoItage Normally-Off Operation forPower Electronics Applications”,IEEE Electron Device Lett, VOL.29, N0.7, JULY 2008。

[0010] 综上所述,目前国际上AlGaN/GaN HEMT增强型器件主要采用基于槽栅技术和基于氟离子注入技术形成,其均存在如下不足:

[0011] 一是阈值电压的增大往往是以减小电流密度大小为代价的,难以做到高阈值电压和高电流密度共存;

[0012] 二是无论刻蚀形成槽栅还是氟离子注入都会对材料造成损伤,虽然经过退火可以消除一定损伤,但是残留的损伤仍然会对器件性能和可靠性造成影响,同时目前这种工艺的重复性还不高;

[0013] 三是制作短栅长的短沟道器件的工艺难度较大,导致器件可靠性低。

发明内容

[0014] 本发明的目的在于针对上述已有技术的缺陷,从器件结构的优化角度提出一种基于GaN的MIS栅增强型HEMT器件及制作方法,以降低工艺难度,减少器件制造工艺过程中造成的损伤,增大器件的电流密度,提高器件的可靠性,满足实际应用。

[0015] 为实现上述目的,本发明的器件的结构自下而上包括:衬底、过渡层和GaN主缓冲层,其特征在于,GaN主缓冲层的中间刻蚀有凹槽,该凹槽的底面为0001极性面,凹槽侧面为非0001面,凹槽两侧的GaN主缓冲层上方为N型AlGaN主势垒层,GaN主缓冲层和AlGaN主势垒层界面上形成第一二维电子气2DEG层;凹槽内壁上方和凹槽两侧的N型AlGaN主势垒层表面上,依次设有GaN次缓冲层、N型AlGaN次势垒层,凹槽底面上的GaN次缓冲层与AlGaN次势垒层的界面上形成第三二维电子气2DEG层,凹槽侧面方向上外延的GaN次缓冲层与AlGaN次势鱼层为非0001面的AlGaN/GaN异质结,该异质结界面处形成增强型的二维电子气2DEG层,凹槽两侧的GaN次缓冲层与AlGaN次势垒层的界面上形成第二二维电子气2DEG层;N型AlGaN次势垒层的顶端两侧分别为源级和漏级,源级和漏级之外为介质层,介质层上设有栅级10,该栅级覆盖整个凹槽区域。

[0016] 所述电子流经第二二维电子气2DEG层、增强型二维电子气2DEG层以及第三二维电子气2DEG层形成第一导电沟道;电子流经第一二维电子气2DEG层、增强型二维电子气2DEG层以及第二二维电子气2DEG层形成第二导电沟道。

[0017] 所述第三二维电子气2DEG层的水平位置低于第一二维电子气2DEG层的水平位置。

[0018] 所述AlGaN主势垒层和AlGaN次势垒层为掺杂浓度为4 X IO19CnT3的N型AlGaN。 [0019] 为实现上述目的,本发明的基于GaN的金属绝缘体半导体MIS栅增强型高电子迁移率晶体管HEMT器件及制作方法,包括以下步骤:

[0020] (I)在金属有机物化学气相淀积MOCVD反应室中对蓝宝石或碳化硅衬底表面进行加热和表面氮化的预处理;

[0021] (2)在预处理后的衬底上外延生长厚度为1.5um~3.5um的GaN层,再在GaN层上外延生长厚度为16nm~36nm、Al元素的摩尔含量x为20%~35%的N型掺杂的AlxGai_xN层,形成AlGaN/GaN异质结外延片;

[0022] (3)对外延片进行光刻,并采用反应离子刻蚀RIE方法,在AlGaN/GaN异质结外延片上刻蚀形成长为0.5um,深度为40nm~140nm的凹槽;

[0023] (4)将刻蚀凹槽后的外延片放入MOCVD反应室进行二次外延,依次外延20nm~IOOnm厚的GaN层和16nm~36nm厚的N型AlxGa^xN层,其中Al元素的摩尔含量x为20%~35% ;

[0024] (5)在二次外延后的外延片表面上,采用化学气相淀积CVD或者物理气相淀积PVD方法淀积厚度为2nm~15nm的栅介质层;

[0025] (6)在栅介质层上,先光刻出源、漏区域,再刻蚀出源、漏窗口 ;

[0026] (7)在刻蚀出源、漏窗口的外延片表面上,采用电子束蒸发技术蒸发欧姆接触的金属,并通过剥离、退火后,形成源、漏接触电极;

[0027] (8)在已形成源、漏接触电极的外延片上光刻出栅区域,并采用电子束蒸发技术蒸发栅极金属,经剥离后,形成金属绝缘体半导体MIS栅极;

[0028] (9)对已形成源、漏、栅极的外延片表面进行光刻,获得加厚电极图形,并采用电子束蒸发对电极进行加厚,完成器件制作。[0029] 本发明具有如下优点:

[0030] I)具有双沟道导电机制

[0031] 本发明由于在GaN主缓冲层中间刻蚀有凹槽,且凹槽的底面为0001极性面,凹槽侧面为非0001面,因此沿凹槽侧面方向上外延的非0001面GaN次缓冲层与AlGaN次势垒层形成的AlGaN/GaN异质结结构,该结构降低甚至消除了极化效应,使该异质结界面处形成的二维电子气浓度很低,甚至没有二维电子气,使凹槽侧壁异质结界面处形成了增强型的二维电子气2DEG层;

[0032] 本发明由于在凹槽两侧的GaN主缓冲层和AlGaN主势垒层界面上形成第一二维电子气2DEG层,在凹槽两侧的GaN次缓冲层与AlGaN次势垒层界面上形成第二二维电子气2DEG层,在凹槽底面上的GaN次缓冲层与AlGaN次势垒层界面上形成第三二维电子气2DEG层,因而当电子流经第二二维电子气2DEG层、凹槽侧壁的增强型的二维电子气2DEG层以及第三二维电子气2DEG层形成第一导电沟道;当电子流经第一二维电子气2DEG层、增强型的二维电子气2DEG层以及第二二维电子气2DEG层形成第二导电沟道。

[0033] 2)具有良好的增强型特性

[0034] 对于第一导电沟道,只有当栅极施加一定程度的正电压时,凹槽侧面的次缓冲层和次势垒层界面的增强型的二维电子气2DEG层才能形成二维电子气沟道,从而实现第一导电通道的导通,即实现了器件的增强特性。

[0035] 对于第二导电通道,由于凹槽侧面二次生长的次GaN缓冲层相当于一层隔离层,只有当栅极施加一定正电压,在该GaN隔离层中形成较强水平漂移电场,在此漂移电场作用下沟道电子可以实现导通,从而形成电流。

[0036] 无论是第一导电沟道的导通还是第二导电沟道的导通都需要一定的栅极正电压,因此本发明可以实现良好的增强型特性。

[0037] 3)具有高电流密度

[0038] 本发明由于器件的凹槽两侧的区域均为双沟道结构,而且第二导电沟道上方的AlGaN势垒层采用N型甚至N+型掺杂,不仅可减小器件的欧姆接触电阻;而且降低器件源极和漏极的串联电阻;同时,由于引入第二导电沟道的导电机制,使电子流经凹槽侧壁的增强型的二维电子气2DEG层的距离大大缩短,避免了凹槽侧壁的增强型的二维电子气2DEG层导电性较低对电流的限制,因而可以大大提高器件的电流密度。

[0039] 4)具有高的击穿电压

[0040] 本发明由于器件采用双沟道导电机制,同时势垒层采用N型掺杂,因此从栅电极发源的电力线可以终止于第一导电沟道、N型AlGaN主势垒层、N型AlGaN次势垒层以及第二导电通道,将栅极与沟道间的电力线分散,电场强度减弱,从而大大提高了器件的击穿电压。

[0041] 5)工艺简单、成熟,重复性好,器件可靠性高。

[0042] 本发明器件制作方法中的工艺步骤均是目前国内外相对比较成熟的,而且工艺流程也相对简单,成本低,能完全与成熟的耗尽型AlGaN/GaN HEMT器件制备工艺兼容。另外,本发明采用了干法刻蚀方法和湿法刻蚀方法进行刻蚀,并且在后续的高温二次生长中,可在一定程度上对刻蚀形成的表面损伤进行修复,以减少刻蚀损伤对器件性能和可靠性的影响。与目前国内外常用的槽栅刻蚀方法相比,本发明能更有效的避免了刻蚀引起的材料损伤,器件可靠性更高。

附图说明

[0043] 图1是本发明基于GaN材料的MIS栅增强型HEMT器件结构图;

[0044] 图2是本发明制备基于GaN材料的MIS栅增强型HEMT器件工艺流程图。

具体实施方式

[0045] 参照图1,本发明基于GaN材料的MIS栅增强型HEMT器件,包括:衬底1、过渡层2、GaN主缓冲层3、N型AlGaN主势垒层4、GaN次缓冲层5、N型AlGaN次势垒层6、介质层7,源级8、漏级9、栅极10和凹槽11 ;衬底I上方为过渡层2,过渡层2上方为GaN主缓冲层3,其厚度为1.5~3.5um ;GaN主缓冲层3的中间刻蚀有凹槽11,凹槽深度为40nm~140nm,该凹槽11的底面为0001极性面,凹槽侧面为非0001面,凹槽11两侧的GaN主缓冲层3上方为掺杂浓度为4 X IO19Cm'厚度为16nm~36nm的N型AlxGa^xN主势垒层4,且0.2 ≤X ≤0.35 ;凹槽内壁上方和凹槽两侧的N型AlGaN主势垒层4上方为GaN次缓冲层5,该GaN次缓冲层5沿垂直向上方向上厚度为20nm~IOOnm ;GaN次缓冲层5上方为N型AlGaN次势垒层6,该N型AlGaN次势垒层6沿垂直向上方向上厚度为16nm~36nm ;N型AlGaN次势垒层6顶端两侧为源级8和漏级9,源级8和漏级9之外为介质层7,该介质层7的厚度为2nm~15nm ;栅级10位于介质层7上,且覆盖整个凹槽11区域;GaN主缓冲层3和AlGaN主势垒层4界面上形成第一二维电子气2DEG层12,此2DEG层12位于凹槽11两侧;GaN次缓冲层5和AlGaN次势垒层6界面上形成第二二维电子气2DEG层13,该2DEG层13位于凹槽两侧,凹槽内外延的GaN次缓冲层5和AlGaN次势垒层6界面上形成第三二维电子气2DEG层14,且第三二维电子气2DEG层14的水平位置低于第一二维电子气2DEG层

12的水平位置;凹槽11侧面方向上外延的GaN次缓冲层5与AlGaN次势垒层6为非0001面的AlGaN/GaN异质结结构,该异质结界面处形成增强型的二维电子气2DEG层15 ;电子流经第二二维电子气2DEG层13、增强型的二维电子气沟道层15、以及第三二维电子气2DEG层14形成第一导电沟道16,电子流经第一二维电子气2DEG层12、增强型的二维电子气沟道层以及第三二维电子气2DEG层14形成第二导电沟道17。

[0046] 参照图2,本发明制作基于GaN的MIS栅增强型HEMT器件的方法,给出以下三种实施例。

[0047] 实施例1

[0048] 制作成衬底为蓝宝石,过渡层为A1N,GaN主缓冲层厚度为1.5um,Ala35Gaa65N主势垒层厚度为16nm,凹槽刻蚀深度为40nm,GaN次缓冲层厚度为20nm,Al。.35GaQ.65N次势垒层厚度为16nm,栅介质层厚度为2nm的基于GaN的MIS栅增强型HEMT器件,其步骤是:

[0049] 步骤一,将C面蓝宝石衬底置于金属有机物化学气相淀积MOCVD反应室中,将反应室的真空度抽至I X KT2Torr之下,在流量为1500sCCm的氢气与流量为2000sCCm的氨气的混合气体保护下对蓝宝石衬底进行热处理和表面氮化,加热温度为1050°C,压力为20Torro

[0050] 步骤二,采用MOCVD技术,在温度为1050°C,压力为20Torr,氢气流量为1500sccm,氨气流量为2000SCCm,铝源流量为30SCCm的工艺条件下,在蓝宝石衬底上外延厚度为150nm的AlN过渡层,如图2(a)。

[0051] 步骤三,采用MOCVD技术,在温度为1050°C,压力为20Torr,氢气流量为1500sccm,氨气流量为6000SCCm,镓源流量为220SCCm的工艺条件下,在过渡层上外延厚度为1.5um的GaN主缓冲层,如图2(b)。

[0052] 步骤四,采用MOCVD技术,在温度为920°C,压力为40Torr,氢气流量为6000sccm,氨气流量为5000SCCm,铝源流量为lOsccm,镓源流量为40sCCm的工艺条件下,在主缓冲层上外延厚度为16nm的N型掺杂Ala35Gaa65N主势垒层,通过在生长过程中通入硅烷SiH4实现掺杂浓度为4 X IO19CnT3的N型掺杂,这样在AlN过渡层上形成了 AlGaN/GaN异质结,在质结界面处形成了二维电子气2DEG,形成的外延片结构如图2(c)。

[0053] 步骤五,对外延片进行清洗后,采用电子束蒸发设备在外延片上淀积厚度为150nm的SiO2层,该SiO2层可以和光刻胶在表面形成共同起保护作用的双层掩膜图形,更有利于对未刻蚀区域表面的保护,如图2(d)。

[0054] 步骤六,在淀积了 SiO2层的外延片表面上,进行甩正胶、软烘,并通过曝光以及显影形成刻蚀所需的凹槽窗口。

[0055] 步骤七,采用反应离子刻蚀RIE方法,在氯气Cl2流量为15sccm,功率为200W,压强为IOmT的工艺条件下刻蚀外延片,刻蚀深度为40nm,形成凹槽结构,如图2(e)。

[0056] 步骤八,用丙酮溶液去除刻蚀后残余的正胶,然后在HF溶液中腐蚀步骤五中淀积的SiO2掩膜,最后用超纯水清洗并用氮气吹干。

[0057] 步骤九,将反应室的真空度抽至lX10_2Torr之下,在流量为1500sccm的氢气与流量为2000sCCm的氨气的混合气体保护下对清洗后的外延片进行热处理,加热温度为1000°C,压力为 20Torr。

[0058] 步骤十,利用MOCVD技术,在温度为1050°C,压力为20Torr,氢气流量为1500sccm,氨气流量为3000SCCm,镓源流量为150SCCm的工艺条件下,在外延片上外延厚度为20nm的GaN次缓冲层,如图2(f)。

[0059] 步骤十一,利用MOCVD技术,在温度为920 °C,压力为40Torr,氢气流量为6000sccm,氨气流量为5000sccm,招源流量为IOsccm,镓源流量为40sccm的工艺条件下,在GaN次缓冲层上外延厚度为16nm的N型掺杂Ala35Gaa65N次势垒层,通过在生长过程中通入硅烷SiH4实现掺杂浓度为4X IO19CnT3的N型掺杂,这样在凹槽底面上和凹槽两侧的Ala35Gaa65N次势垒层和GaN次缓冲层形成了 AlGaN/GaN异质结,该异质结界面处形成有二维电子气2DEG,外延后形成的外延片结构如图2(g)。

[0060] 步骤十二,利用等离子增强化学气相淀积PECVD方法,在氨气流量为2.5sccm,氮气流量为900sccm,硅烷流量为200sccm,温度为300°C,压力为900mT,功率为25W的工艺条件下,淀积厚度为2nm的SiN介质层,该介质层覆盖整个凹槽,如图2(h)。

[0061] 步骤十三,通过甩正胶、软烘、曝光以及显影,形成源、漏窗口,并采用湿法刻蚀方法去除源漏区域下的SiN介质薄层。

[0062] 步骤十四,通过甩正胶、软烘、曝光以及显影获得源、漏窗口。

[0063] 步骤十五,利用等离子去胶机去除窗口区域未显影干净的光刻胶薄层,以提高金属剥离的成品率。

[0064] 步骤十六,采用电子束蒸发仪器,在真空度小于2.0 X 10_6Pa,功率范围为600W,蒸发速率不大于3埃/秒的工艺条件下淀积T1、Al、N1、Au四层欧姆接触金属,T1、Al、N1、Au的厚度分别为 30nm、180nm、40nm、60nm。

[0065] 步骤十七,首先将蒸发完欧姆接触金属的外延片在丙酮溶液中浸泡20min,然后进行超声清洗,最后用超纯水冲洗和氮气吹干,以实现金属的剥离。

[0066] 步骤十八,在氮气气氛中且温度为850°C下进行30s的欧姆接触退火,形成源、漏接触电极,如图2(i)。

[0067] 步骤十九,在退火后的外延片上通过甩正胶、软烘、曝光以及显影获得栅区域窗□。

[0068] 步骤二十,采用电子束蒸发仪器淀积N1、Au两层金属,N1、Au的厚度分别为30nm、200nm,随后将器件浸泡在剥离液中进行金属剥离,用超纯水冲洗2min,再用氮气吹干,最终获得栅电极,如图2 (j)。

[0069] 步骤二十一,对已形成源、漏、栅极的外延片表面进行光刻,获得加厚电极图形,并采用电子束蒸发对电极进行加厚,完成如图1所示的器件制作。

[0070] 实施例2

[0071] 制作成衬底为碳化硅SiC,过渡层为A1N,GaN主缓冲层厚度为2.5um, Ala27Gaa73N主势垒层厚度为24nm,凹槽刻蚀深度为90nm,GaN次缓冲层厚度为60nm,Ala27Gaa73N次势垒层厚度为24nm,栅介质层厚度为8nm的基于GaN的MIS栅增强型HEMT器件,其步骤是:

[0072] 步骤1,将碳化硅SiC衬底置于金属有机物化学气相淀积MOCVD反应室中进行热处理和表面氮化,工艺条件为:反应室的真空度在I X 10_2TOrr之下,氢气流量为1500sCCm,氨气流量为3500sccm,加热温度为950°C,压力为40Torr。

[0073] 步骤2,采用MOCVD技术,在碳化硅SiC衬底上外延厚度为150nm的AlN过渡层,如图2 (a),外延过渡层的工艺条件为:温度为950°C,压力为40Torr,氢气流量为1500sCCm,氨气流量为3500sccm,招源流量为30sccm。

[0074] 步骤3,采用MOCVD技术,在过渡层上外延厚度为2.5um的GaN主缓冲层,如图2(b),外延GaN主缓冲层的工艺条件为:在温度为920°C,压力为40Torr,氢气流量为5000sccm,氨气流量为5000sccm,嫁源流量为220sccm。

[0075] 步骤4,采用MOCVD技术,在主缓冲层上外延厚度为24nm的N型掺杂Ala27Gaa73N主势垒层,通过在生长过程中通入硅烷SiH4实现掺杂浓度为4 X IO19CnT3的N型掺杂,这样在AlN过渡层上形成了 AlGaN/GaN异质结,在质结界面处形成了二维电子气2DEG,形成的外延片结构如图2 (c),外延Ala27Gaa73N主势垒层的工艺条件为:温度为920°C,压力为40Torr,氢气流量为5000sccm,氨气流量为5000sccm,招源流量为IOsccm,镓源流量为40sccm。

[0076] 步骤5,对外延片进行清洗后,采用电子束蒸发设备在外延片上淀积厚度为150nm的SiO2层,该SiO2层可以和光刻胶在表面形成共同起保护作用的双层掩膜图形,更有利于对未刻蚀区域表面的保护,如图2(d)。

[0077] 步骤6,在淀积了 SiO2层的外延片表面上,进行甩正胶、软烘,并通过曝光以及显影形成刻蚀所需的凹槽窗口。

[0078] 步骤7,采用反应离子刻蚀RIE方法,在氯气Cl2流量为15sccm,功率为200W,压强为IOmT的工艺条件下刻蚀外延片,刻蚀深度为90nm,形成凹槽结构,如图2(e)。

[0079] 步骤8,用丙酮溶液去除刻蚀后残余的正胶,然后在HF溶液中腐蚀步骤5中淀积的SiO2掩膜,最后用超纯水清洗并用氮气吹干。

[0080] 步骤9,将反应室的真空度抽至lX10_2Torr之下,在流量为1500sccm的氢气与流量为3500sCCm的氨气的混合气体保护下对清洗后的外延片进行热处理,加热温度为950 °C,压力为 40Torr。

[0081 ] 步骤10,利用MOCVD技术,在外延片上外延厚度为60nm的GaN次缓冲层,如图2(f),外延GaN次缓冲层的工艺条件为:温度为920°C,压力为40Torr,氢气流量为5000sccm,氨气流量为3000sccm,嫁源流量为150sccm。

[0082] 步骤11,利用MOCVD技术,在GaN次缓冲层上外延厚度为24nm的N型掺杂Ala27Gaa73N次势垒层,通过在生长过程中通入硅烷SiH4实现掺杂浓度为4X IO19CnT3的N型掺杂,这样在凹槽底面上和凹槽两侧的Ala27Gaa73N次势垒层和GaN次缓冲层形成了AlGaN/GaN异质结,该异质结界面处形成有二维电子气2DEG,外延后形成的外延片结构如图2(g),外延Ala27Gaa73N次势垒层的工艺条件为:温度为920°C,压力为40Torr,氢气流量为5000sccm,氨气流量为5000sccm,招源流量为IOsccm,镓源流量为40sccm。

[0083] 步骤12,利用等离子增强化学气相淀积PECVD方法,淀积厚度为8nm的SiN介质层,该介质层覆盖次势垒层和整个凹槽,如图2 (h),淀积SiN介质层的工艺条件为:氨气流量为2.5sccm,氮气流量为900sccm,硅烷流量为200sccm,温度为300°C,压力为900mT,功率为 25W。

[0084] 步骤13,通过甩正胶、软烘、曝光以及显影,形成源、漏窗口,并采用湿法刻蚀方法去除源漏区域下的SiN介质薄层。

[0085] 步骤14,通过甩正胶、软烘、曝光以及显影获得源、漏窗口。

[0086] 步骤15,利用等离子去胶机去除窗口区域未显影干净的光刻胶薄层,以提高金属剥离的成品率。

[0087] 步骤16,采用电子束蒸发仪器,淀积T1、Al、N1、Au四层欧姆接触金属,淀积金属的工艺条件为:真空度小于2.0X10_6Pa,功率范围为600W,蒸发速率小于等于3埃/秒,T1、Al、N1、Au 的厚度分别为 30nm、180nm、40nm、60nm。

[0088] 步骤17,进行金属的剥离,首先将蒸发完欧姆接触金属的外延片在丙酮溶液中浸泡20min,然后进行超声清洗,最后用超纯水冲洗和氮气吹干。

[0089] 步骤18,在氮气气氛中且温度为850°C下进行30s的欧姆接触退火,形成源、漏接触电极,如图2⑴。

[0090] 步骤19,在退火后的外延片上通过甩正胶、软烘、曝光以及显影获得栅区域窗口。

[0091] 步骤20,采用电子束蒸发仪器淀积N1、Au两层金属,N1、Au的厚度分别为30nm、200nm,随后将器件浸泡在剥离液中进行金属剥离,用超纯水冲洗2min,再用氮气吹干,最终获得栅电极,如图2 (j)。

[0092] 步骤21,对已形成源、漏、栅极的外延片表面进行光刻,获得加厚电极图形,并采用电子束蒸发对电极进行加厚,完成如图1所示的器件制作。

[0093] 实施例3

[0094] 制作成衬底为蓝宝石,过渡层为A1N,GaN主缓冲层厚度为3.5um, Ala2Gaa8N主势垒层厚度为36nm,凹槽刻蚀深度为140nm,GaN次缓冲层厚度为lOOnm,Ala2Gaa8N次势垒层厚度为36nm,栅介质层厚度为15nm的基于GaN的MIS栅增强型HEMT器件,其步骤是:[0095] 步骤A,将蓝宝石衬底置于金属有机物化学气相淀积MOCVD反应室中,在氨气和氢气混合气体保护下对蓝宝石衬底进行热处理和表面氮化,将反应室的真空度抽至I X IO-2Torr之下,氢气流量为1500sccm,氨气流量为2000sccm,加热温度为1050°C,压力为20Torro

[0096] 步骤B,采用MOCVD技术,在温度为1050°C,压力为20Torr,氢气流量为1500sccm,氨气流量为2000SCCm,铝源流量为30SCCm的工艺条件下,在蓝宝石衬底上外延厚度为150nm的AlN过渡层,如图2(a)。

[0097] 步骤C,采用MOCVD技术,在温度为1050°C,压力为20Torr,氢气流量为1500sccm,氨气流量为6000SCCm,镓源流量为220SCCm的工艺条件下,在过渡层上外延厚度为3.5um的GaN主缓冲层,如图2(b)。

[0098] 步骤D,采用MOCVD技术,在温度为920°C,压力为40Torr,氢气流量为6000sccm,氨气流量为5000SCCm,铝源流量为lOsccm,镓源流量为40sCCm的工艺条件下,在主缓冲层上外延厚度为36nm的N型掺杂Ala2Gaa8N主势垒层,通过在生长过程中通入硅烷SiH4实现掺杂浓度为4 X IO19CnT3的N型掺杂,这样在AlN过渡层上形成了 AlGaN/GaN异质结,在质结界面处形成了二维电子气2DEG,形成的外延片结构如图2(c)。

[0099] 步骤E,对外延片进行清洗后,采用电子束蒸发设备在外延片上淀积厚度为150nm的SiO2层,该SiO2层可以和光刻胶在表面形成共同起保护作用的双层掩膜图形,更有利于对未刻蚀区域表面的保护,如图2(d)。

[0100] 步骤F,光刻凹槽窗口并进行凹槽刻蚀

[0101] 在淀积了 SiO2层的外延片表面上,通过甩正胶、软烘、曝光以及显影形成刻蚀所需的凹槽窗口。

[0102] 采用反应离子刻蚀RIE方法,在氯气Cl2流量为15sccm,功率为200W,压强为IOmT的工艺条件下刻蚀外延片,刻蚀深度为140nm,形成凹槽结构,如图2(e)。

[0103] 步骤G,用丙酮溶液去除刻蚀后残余的正胶,然后在HF溶液中腐蚀步骤五中淀积的SiO2掩膜,最后用超纯水清洗并用氮气吹干。

[0104] 步骤H,将反应室的真空度抽至lX10_2Torr之下,在流量为1500sccm的氢气与流量为2000sCCm的氨气的混合气体保护下对清洗后的外延片进行热处理,加热温度为1000°C,压力为 20Torr。

[0105] 步骤I,利用MOCVD技术,在温度为1050°C,压力为20Torr,氢气流量为1500sccm,氨气流量为3000sCCm,镓源流量为150SCCm的工艺条件下,在外延片上外延厚度为IOOnm的GaN次缓冲层,如图2(f)。

[0106] 步骤J,利用MOCVD技术,在温度为920°C,压力为40Torr,氢气流量为6000sccm,氨气流量为5000sccm,铝源流量为lOsccm,镓源流量为40sccm的工艺条件下,在GaN次缓冲层上外延厚度为36nm的N型掺杂Ala2Gaa8N次势垒层,通过在生长过程中通入硅烷SiH4实现掺杂浓度为4X IO19CnT3的N型掺杂,这样在凹槽底面上和凹槽两侧的Ala2Gaa8N次势垒层和GaN次缓冲层形成了 AlGaN/GaN异质结,该异质结界面处形成有二维电子气2DEG,夕卜延后形成的外延片结构如图2(g)。

[0107] 步骤K,利用等离子增强化学气相淀积PECVD方法,在氨气流量为2.5sCCm,氮气流量为900sccm,硅烷流量为200sccm,温度为300°C,压力为900mT,功率为25W的工艺条件下,淀积厚度为15nm的SiN介质层,该介质层覆盖次势垒层和整个凹槽,如图2(h)。

[0108] 步骤L,通过甩正胶、软烘、曝光以及显影,形成源、漏窗口,并采用湿法刻蚀方法去除源漏区域下的SiN介质薄层。

[0109] 步骤M,通过甩正胶、软烘、曝光以及显影获得源、漏窗口。

[0110] 步骤N,利用等离子去胶机去除窗口区域未显影干净的光刻胶薄层,以提高金属剥离的成品率。

[0111] 步骤0,采用电子束蒸发仪器,在真空度小于2.0 X 10_6Pa,功率范围为600W,蒸发速率不大于3埃/秒的工艺条件下淀积T1、Al、N1、Au四层欧姆接触金属,T1、Al、N1、Au的厚度分别为 30nm、180nm、40nm、60nm。

[0112] 步骤P,欧姆金属玻璃并进行欧姆退火

[0113] 首先,将蒸发完欧姆接触金属的外延片在丙酮溶液中浸泡20min ;

[0114] 然后,进行超声清洗,最后用超纯水冲洗和氮气吹干,以实现金属的剥离;

[0115] 最后,在氮气气氛中且温度为850°C下进行30s的欧姆接触退火,形成源、漏接触电极,如图2(i)。

[0116] 步骤Q,在退火后的外延片上通过甩正胶、软烘、曝光以及显影获得栅区域窗口。

[0117] 步骤R,采用电子束蒸发仪器淀积N1、Au两层金属,N1、Au的厚度分别为30nm、200nm,随后将器件浸泡在剥离液中进行金属剥离,用超纯水冲洗2min,再用氮气吹干,最终获得栅电极,如图2 (j)。

[0118] 步骤S,对已形成源、漏、栅极的外延片表面进行光刻,获得加厚电极图形,并采用电子束蒸发对电极进行加厚,完成如图1所示的器件制作。

[0119] 上述实施例仅为本发明的几个优选实例,不构成对本发明的任何限制,显然对于本领域的专业人员来说,在了解了本发明内容和原理后,能够在不背离本发明的原理和范围的情况下,根据本发明的方法进行形式和细节上的各种修正和改变,但是这些基于本发明的修正和改变仍在本发明的权利要求保护范围之内。

Claims (5)

1.一种基于GaN的金属绝缘体半导体MIS栅增强型高电子迁移率晶体管HEMT器件,自下而上包括:衬底(I)、过渡层(2)和GaN主缓冲层(3),其特征在于,GaN主缓冲层(3)的中间刻蚀有凹槽(11),该凹槽(11)的底面为OOOl极性面,凹槽(11)侧面为非0001面,凹槽(11)两侧的GaN主缓冲层(3 )上方为N型AlGaN主势垒层(4 ),GaN主缓冲层(3 )和AlGaN主势垒层(4)界面上形成第一二维电子气2DEG层(12);凹槽内壁上方和凹槽两侧的N型AlGaN主势垒层(4)表面上,依次设有GaN次缓冲层(5)、N型AlGaN次势垒层(6),凹槽底面上的GaN次缓冲层(5)与AlGaN次势垒层(6)的界面上形成第三二维电子气2DEG层(14),凹槽侧面方向上外延的GaN次缓冲层(5)与AlGaN次势垒层(6)为非0001面的AlGaN/GaN异质结,该异质结界面处形成增强型的二维电子气2DEG层(15),凹槽两侧的GaN次缓冲层(5)与AlGaN次势垒层(6)的界面上形成第二二维电子气2DEG层(13) ;N型AlGaN次势垒层(6)的顶端两侧分别为源级(8)和漏级(9),源级(8)和漏级(9)之外为介质层(7),介质层(7)上设有栅级(10),该栅级覆盖整个凹槽区域。
2.根据权利要求1所述的HEMT器件,其特征在于,电子流经第二二维电子气2DEG层、增强型二维电子气层(15)以及第三二维电子气2DEG层(14)形成第一导电沟道(16);电子流经第一二维电子气2DEG层(12)、增强型二维电子气层(15)以及第三二维电子气2DEG层(14)形成第二导电沟道(17)。
3.根据权利要求1所述的HEMT器件,其特征在于,第三二维电子气2DEG层(14)的水平位置低于第一二维电子气2DEG层(12)的水平位置。
4.根据权利要求1所述的HEMT器件,其特征在于,AlGaN主势垒层(4)和AlGaN次势垒层(6)为掺杂浓度为4X IO19CnT3的N型AlGaN。
5.一种如权利要求1所述的基于GaN的金属绝缘体半导体MIS栅增强型高电子迁移率晶体管HEMT器件的制作方法,包括以下步骤: (1)在金属有机物化学气相淀积MOCVD反应室中对蓝宝石或碳化硅衬底表面进行加热和表面氮化的预处理; (2)在预处理后的衬底上外延生长厚度为1.5um~3.5um的GaN层,再在GaN层上外延生长厚度为16nm~36nm、Al元素的摩尔含量x为20%~35%的N型掺杂的AlxGai_xN层,形成AlGaN/GaN异质结外延片; (3)对外延片进行光刻,并采用反应离子刻蚀RIE方法,在AlGaN/GaN异质结外延片上刻蚀形成长为0.5um,深度为40nm~140nm的凹槽; (4)将刻蚀凹槽后的外延片放入MOCVD反应室进行二次外延,依次外延20nm~IOOnm厚的GaN层和16nm~36nm厚的N型AlxGa^xN层,其中Al元素的摩尔含量x为20%~35% ; (5)在二次外延后的外延片表面上,采用化学气相淀积CVD或者物理气相淀积PVD方法淀积厚度为2nm~15nm的栅介质层; (6)在栅介质层上,先光刻出源、漏区域,再刻蚀出源、漏窗口 ; (7)在刻蚀出源、漏窗口的外延片表面上,采用电子束蒸发技术蒸发欧姆接触的金属,并通过剥离、退火后,形成源、漏接触电极; (8)在已形成源、漏接触电极的外延片上光刻出栅区域,并采用电子束蒸发技术蒸发栅极金属,经剥离后,形成金属绝缘体半导体MIS栅极; (9)对已形成源、漏、栅极的外延片表面进行光刻,获得加厚电极图形,并采用电子束蒸发对电极进行加厚 ,完成器件制作。
CN201210131041.5A 2012-04-29 2012-04-29 基于GaN的MIS栅增强型HEMT器件及制作方法 CN102629624B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210131041.5A CN102629624B (zh) 2012-04-29 2012-04-29 基于GaN的MIS栅增强型HEMT器件及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210131041.5A CN102629624B (zh) 2012-04-29 2012-04-29 基于GaN的MIS栅增强型HEMT器件及制作方法

Publications (2)

Publication Number Publication Date
CN102629624A CN102629624A (zh) 2012-08-08
CN102629624B true CN102629624B (zh) 2014-08-20

Family

ID=46587844

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210131041.5A CN102629624B (zh) 2012-04-29 2012-04-29 基于GaN的MIS栅增强型HEMT器件及制作方法

Country Status (1)

Country Link
CN (1) CN102629624B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2556899A (en) * 2016-11-24 2018-06-13 Cambridge Entpr Ltd A gallium nitride transistor

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102856370B (zh) * 2012-09-18 2016-04-13 苏州晶湛半导体有限公司 一种增强型开关器件
KR20140146849A (ko) * 2013-06-18 2014-12-29 서울반도체 주식회사 수직형 채널을 구비하는 질화물계 트랜지스터 및 이의 제조 방법
CN104113289B (zh) * 2014-06-05 2017-03-15 苏州能讯高能半导体有限公司 一种微波集成放大器电路及其制作方法
CN105655395B (zh) * 2015-01-27 2018-05-15 苏州捷芯威半导体有限公司 一种增强型高电子迁移率晶体管及其制作方法
CN105655388A (zh) * 2016-03-25 2016-06-08 山东浪潮华光光电子股份有限公司 一种GaN基P型栅极增强型HEMT器件及其制备方法
EP3252825A1 (en) 2016-05-30 2017-12-06 STMicroelectronics Srl Double-channel hemt device and manufacturing method thereof
CN107546207A (zh) * 2016-06-29 2018-01-05 江西省昌大光电科技有限公司 一种GaN基电子器件及其制备方法
CN106876444B (zh) * 2017-03-03 2019-09-10 东南大学 基于多周期量子阱结构的hemt器件
TWI698019B (zh) * 2018-06-13 2020-07-01 晶元光電股份有限公司 雙異質結構之高電子移動率電晶體以及其相關之製造方法
CN111584628A (zh) * 2020-05-28 2020-08-25 浙江大学 增强型GaN HEMT器件及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101252088A (zh) * 2008-03-28 2008-08-27 西安电子科技大学 一种新型增强型A1GaN/GaN HEMT器件的实现方法
CN102130158A (zh) * 2011-01-05 2011-07-20 西安电子科技大学 阶梯型凹槽栅高电子迁移率晶体管

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7439555B2 (en) * 2003-12-05 2008-10-21 International Rectifier Corporation III-nitride semiconductor device with trench structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101252088A (zh) * 2008-03-28 2008-08-27 西安电子科技大学 一种新型增强型A1GaN/GaN HEMT器件的实现方法
CN102130158A (zh) * 2011-01-05 2011-07-20 西安电子科技大学 阶梯型凹槽栅高电子迁移率晶体管

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
AlGaN/GaN异质结构中极化与势垒层掺杂对二维电子气的影响;孔月婵等;《物理学报》;20040731;第53卷(第7期);2320-2323 *
孔月婵等.AlGaN/GaN异质结构中极化与势垒层掺杂对二维电子气的影响.《物理学报》.2004,第53卷(第7期),2320-2323.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2556899A (en) * 2016-11-24 2018-06-13 Cambridge Entpr Ltd A gallium nitride transistor

Also Published As

Publication number Publication date
CN102629624A (zh) 2012-08-08

Similar Documents

Publication Publication Date Title
Wang et al. High-Performance Normally-Off ${\rm Al} _ {2}{\rm O} _ {3}/{\rm GaN} $ MOSFET Using a Wet Etching-Based Gate Recess Technique
De Jaeger et al. Au-free CMOS-compatible AlGaN/GaN HEMT processing on 200 mm Si substrates
CN102842595B (zh) 半导体器件及其制造方法
US8569800B2 (en) Field effect transistor
Saito et al. Recessed-gate structure approach toward normally off high-voltage AlGaN/GaN HEMT for power electronics applications
US9024357B2 (en) Method for manufacturing a HEMT transistor and corresponding HEMT transistor
Lee et al. 245-GHz InAlN/GaN HEMTs with oxygen plasma treatment
Wang et al. 900 V/1.6${\rm m}\Omega\cdot {\rm cm}^{2} $ Normally Off ${\rm Al} _ {2}{\rm O} _ {3}/{\rm GaN} $ MOSFET on Silicon Substrate
JP5813279B2 (ja) 窒化物ベースのトランジスタのための窒化アルミニウムを含むキャップ層およびその作製方法
US9111905B2 (en) High electron mobility transistor and method of forming the same
KR101124937B1 (ko) 질화물계 트랜지스터를 위한 캡층 및/또는 패시베이션층,트랜지스터 구조 및 그 제조방법
US8330167B2 (en) GaN-based field effect transistor and method of manufacturing the same
US9136107B2 (en) Semiconductor device and method for manufacturing semiconductor device
US7592647B2 (en) Semiconductor device and manufacturing method thereof
Hung et al. Interface charge engineering for enhancement-mode GaN MISHEMTs
US9570600B2 (en) Semiconductor structure and recess formation etch technique
US9048302B2 (en) Field effect transistor having semiconductor operating layer formed with an inclined side wall
US7943496B2 (en) Method of manufacturing GaN-based transistors
Kambayashi et al. Normally off n-channel GaN MOSFETs on Si substrates using an SAG technique and ion implantation
CN102292801B (zh) 场效应晶体管及其制造方法
US9306031B2 (en) Compound semiconductor device, method of manufacturing the same, power supply device and high-frequency amplifier
KR101108344B1 (ko) 캡층 및 리세스된 게이트를 가지는 질화물계트랜지스터들의 제조방법들
KR101773259B1 (ko) 질화갈륨(GaN) 고 전자이동도 트랜지스터용 구조체
Liu et al. Thermally stable enhancement-mode GaN metal-isolator-semiconductor high-electron-mobility transistor with partially recessed fluorine-implanted barrier
US8624260B2 (en) Enhancement-mode GaN MOSFET with low leakage current and improved reliability

Legal Events

Date Code Title Description
PB01 Publication
C06 Publication
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
GR01 Patent grant
C14 Grant of patent or utility model
TR01 Transfer of patent right

Effective date of registration: 20170718

Address after: 650221 Yunnan city of Kunming province Dabanqiao Street office office building No. 7 room 7-114

Patentee after: Yunnan Hui Hui Electronic Technology Co., Ltd.

Address before: Xi'an City, Shaanxi province Taibai Road 710071 No. 2

Patentee before: Xidian University

TR01 Transfer of patent right