CN114361031A - 一种基于新型欧姆再生长的GaN基器件及其制备方法 - Google Patents

一种基于新型欧姆再生长的GaN基器件及其制备方法 Download PDF

Info

Publication number
CN114361031A
CN114361031A CN202111397879.4A CN202111397879A CN114361031A CN 114361031 A CN114361031 A CN 114361031A CN 202111397879 A CN202111397879 A CN 202111397879A CN 114361031 A CN114361031 A CN 114361031A
Authority
CN
China
Prior art keywords
layer
region
gan
ohmic
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111397879.4A
Other languages
English (en)
Inventor
马晓华
祝杰杰
徐佳豪
郭静姝
刘思雨
宓珉瀚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202111397879.4A priority Critical patent/CN114361031A/zh
Publication of CN114361031A publication Critical patent/CN114361031A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/452Ohmic electrodes on AIII-BV compounds
    • H01L29/454Ohmic electrodes on AIII-BV compounds on thin film AIII-BV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供的一种基于新型欧姆再生长的GaN基器件及其制备方法,通过在GaN帽层上外延一层AlN帽层,由于AlN相较于AlGaN Al组分变大,自终止刻蚀过程中更有利于AlF3的生成,能够有效提高自终止刻蚀的选择比,降低刻蚀对沟道中二维电子气的损伤,可以获得更大的输出电流。同时本发明将AlN作为刻蚀停止层,得到的刻蚀表面更加平坦,表面缺陷更少,进而减小器件的表面漏电。本发明相较于常规的无掩膜再生长,可以有效提高器件的可靠性,可以避免MOCVD高温外延过程掩膜的组分扩散和应力作用引起势垒层的退化;同时还保留了传统MBE再生长的优点,能够有效降低接触电阻,改善器件的直流特性。

Description

一种基于新型欧姆再生长的GaN基器件及其制备方法
技术领域
本发明属于微电子技术领域,涉及一种基于新型欧姆再生长的GaN基器件及其制备方法。
背景技术
GaN基HEMT器件不仅具有二维电子气的高导电特性,而且还具有GaN的耐高压能力,使其成为微波功率器件的研究热点。随着5G的普及以及6G的提出GaN基HEMT器件迎来了新的挑战,为了突破GaN射频功率器件在高工作频率下的输出功率和效率,减小器件寄生电阻是最根本的解决方法,在减少器件寄生电阻过程中,欧姆再生长工艺具有至关重要的作用。
欧姆再生长工艺相较于常规欧姆退火工艺,不仅能大幅度减小欧姆接触电阻,同时还可以避免由于金属合金外扩形成的尖刺的现象,改善金属形貌,提高器件的击穿特性。欧姆再生长通常基于MOCVD或者MBE外延n+材料,其中常用的是通过MBE外延n+材料。但MBE对温度的要求高,温度较低会导致生长多晶或者非晶,温度较高会导致吸附的原子再次蒸发脱落。而且MBE属于束流外延,生长速率慢,效率低,不利于产业化。
欧姆再生长工艺包括无掩膜再生长和有掩膜再生长两种。有掩膜再生长工艺,在MOCVD高温外延过程中由于掩膜的组分扩散和应力作用会引起势垒层的退化,导致异质结方阻增大,器件可靠性变差。所以引入无掩膜再生长很有必要。无掩膜再生长工艺中最重要的是通过自终止刻蚀去除外延后覆盖在势垒层表面的n+材料,自终止刻蚀的反应气体为SF6和BCl3,在刻蚀n+材料后到势垒界面处,SF6与AlGaN中的Al反应生成AlF3,AlF3附着在样品表面可以阻止BCl3与AlGaN的进一步反应。但常规的无掩模再生长工艺,由于AlGaN势垒层的Al组分较低,生成的AlF3阻挡能力弱,刻蚀工艺依然会对势垒层有一定的损伤,造成器件的栅漏电增大,关态恶化。
发明内容
为了解决现有技术中存在的上述问题,本发明提供了一种基于新型欧姆再生长的GaN基器件及其制备方法。本发明要解决的技术问题通过以下技术方案实现:
第一方面,本发明提供的一种基于新型欧姆再生长的GaN基器件的制备方法包括:
步骤1:选取器件衬底;
步骤2:在所述衬底上自下而上依次外延生长成核层、缓冲层、势垒层、GaN帽层以及AlN帽层,形成GaN器件结构;
步骤3:在所述GaN器件结构上的欧姆再生长区域,采用干法刻蚀工艺自上而下进行刻蚀,去除欧姆再生长区域的AlN帽层、GaN帽层、势垒层以及部分缓冲层,以使缓冲层在欧姆再生长区域与中心区域呈现台阶结构;
其中,所述欧姆再生长区域为预先区域,缓冲层在欧姆再生长区域的下台阶面为第一表面;
其步骤4:在整片上外延生长n+InGaN层;
步骤5:采用自终止刻蚀去除欧姆区域以外的n+InGaN;
其中,欧姆区域为在欧姆再生长区域以及欧姆区域两侧延伸的部分区域形成区域;
步骤6:在欧姆再生长区域的n+InGaN层上沉积金属,制备源电极和漏电极;
步骤7:基于台面刻蚀,自上而下去欧姆再生长区域外侧的AlN帽层、GaN帽层、势垒层以及部分缓冲层,形成两侧为隔离区的器件;
其中,台面刻蚀后,缓冲层呈现三层台阶结构,最下层台阶上表面为第二表面;
步骤8:在器件表面沉积钝化层;
步骤9:采用干法刻蚀工艺去除源电极区域和漏电极区域覆盖的钝化层形成通孔;
步骤10:采用干法刻蚀工艺去除栅极区域的所述钝化层直至AlN帽层,形成栅极凹槽;
其中,栅极区域在源电极以及漏电极之间,不相邻的区域;
步骤11:在栅极凹槽淀积金属形成T型栅电极,完成基于新型欧姆再生长GaN基器件的制备过程。
可选的,所述步骤2包括:
采用MOCVD在所述衬底上自下而上依次外延生长成核层、缓冲层、势垒层、GaN帽层以及AlN帽层,形成GaN器件结构。
可选的,所述步骤3包括:
在步骤2之后形成样片依次进行前烘、甩胶以及烘胶;
通过光刻机对欧姆再生长区域进行曝光、后烘和显影;
去除欧姆再生长区域的光刻胶,并进行坚膜操作完成光刻;
利用ICP设备对光刻完成后的样片进行Cl基刻蚀,反应气体为BCl3和Cl2
利用ICP机台,采用Cl基刻蚀工艺在所述GaN器件结构上的欧姆再生长区域自上而下进行刻蚀,去除欧姆再生长区域的AlN帽层、GaN帽层、势垒层以及部分缓冲层形成凹槽,以使缓冲层在欧姆再生长区域与中心区域呈现台阶结构;
刻蚀完成后,将样片依次放入丙酮、剥离液、丙酮和异丙醇中进行超声清洗,去除表面光刻胶;
使用超纯水冲洗去除表面光刻胶后的样片,并进行吹干。
可选的,所述步骤4包括:
利用MOCVD或MBE工艺在整片外延生长n+InGaN层;
其中,Si的掺杂浓度5×1019cm3-5×1020cm3
可选的,所述步骤5包括:
对步骤4形成的样片依次进行前烘、甩胶以及烘胶;
通过光刻机对欧姆区域外的自终止刻蚀区域曝光、后烘和显影,去除自终止刻蚀区域的光刻胶;
对显影之后的样片进行坚膜完成光刻;
利用Samco设备对光刻之后的样片进行自终止刻蚀,去除欧姆区域以外的n+InGaN,自终止于AlN帽层;
其中,自终止刻蚀的反应气体为SF6和BCl3
可选的,所述步骤6包括:
利用电子束蒸发设备,在再生长区域的n+InGaN上,沉积Ti/Au欧姆叠层金属,制备源电极和漏电极。
可选的,所述步骤7包括:
利用ICP设备,基于Cl基刻蚀,去除无源区的所述AlN帽层、所述GaN帽层、所述势垒层以及部分所述缓冲层,到达第二表面处,在器件的两侧形成隔离区;其中Cl基刻蚀反应气体为BCl3和Cl2
可选的,所述步骤9包括:
利用ICP机台,采用F基刻蚀工艺去除源电极区域和漏电极区域的所述钝化层形成通孔。
可选的,所述步骤10包括:
利用ICP机台,采用F基刻蚀工艺去除栅极区域的所述钝化层形成栅极凹槽;
所述步骤11包括:利用电子束蒸发设备,在栅极凹槽淀积Ni/Au金属叠层,形成栅电极。
第二方面,本发明提供的一种基于新型欧姆再生长的GaN基器件,由第一方面所述的制备方法制备形成,所述基于新型欧姆再生长的GaN基器件包括:
衬底层;
成核层,所述成核层位于所述衬底层上;
GaN缓冲层,所述GaN缓冲层位于所述成核层上;
所述GaN缓冲层包括三层台阶,中间台阶的上表面为第一表面,下层台阶的上表面为第二表面,高于所述第二表面的台阶面为第一表面,高于所述第一表面的台阶面为第三表面;
势垒层,所述势垒层位于所述GaN缓冲层的第三表面上;
GaN帽层,所述GaN帽层位于所述势垒层上;
AlN帽层,所述AlN帽层位于所述GaN帽层上;
n+InGaN层,所述n+InGaN层位于所述GaN缓冲层的所述第一表面上、以及部分位于所述AlN帽层上;
源电极和漏电极,所述源电极和所述漏电极分别位于所述源电极区域和所述漏电极区域的所述n+InGaN层之上;
钝化层,所述钝化层位于所述AlN帽层和所述n+InGaN层之上,覆盖所述n+InGaN层以及AlN帽层;
栅电极,所述栅电极的栅脚位于所述AlN帽层上,所述栅电极的栅帽位于所述钝化层,所述栅电极位于所述源电极和所述漏电极之间。
本发明提供的一种基于新型欧姆再生长的GaN基器件及其制备方法,通过在GaN帽层上外延一层AlN帽层,由于AlN相较于AlGaN Al组分变大,自终止刻蚀过程中更有利于AlF3的生成,能够有效提高自终止刻蚀的选择比,降低刻蚀对沟道中二维电子气的损伤,可以获得更大的输出电流。同时本发明将AlN作为刻蚀停止层,得到的刻蚀表面更加平坦,表面缺陷更少,进而减小器件的表面漏电。本发明相较于常规的无掩膜再生长,可以有效提高器件的可靠性,可以避免MOCVD高温外延过程掩膜的组分扩散和应力作用引起势垒层的退化;同时还保留了传统MBE再生长的优点,能够有效降低接触电阻,改善器件的直流特性。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的一种基于新型欧姆再生长的GaN基器件的制备方法的流程图;
图2a是本发明实施例提供的步骤2形成的GaN器件结构;
图2b是本发明实施例提供的步骤3形成的GaN器件结构;
图2c是本发明实施例提供的步骤4形成的GaN器件结构;
图2d是本发明实施例提供的步骤5中自终止刻蚀光刻后形成的GaN器件结构;
图2e是本发明实施例提供的步骤5中自终止刻蚀后形成的GaN器件结构;
图2f是本发明实施例提供的步骤6形成的GaN器件结构;
图2g是本发明实施例提供的步骤7形成的GaN器件结构;
图2h是本发明实施例提供的步骤8形成的GaN器件结构;
图2i是本发明实施例提供的步骤10形成的GaN器件结构;
图2j是本发明实施例提供的步骤11形成的GaN器件结构;
图3是本发明实施例提供的一种基于新型欧姆再生长的GaN基器件的结构示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述,但本发明的实施方式不限于此。
如图1所示,本发明提供的一种基于新型欧姆再生长的GaN基器件的制备方法包括:
步骤1:选取器件衬底;
其中,衬底为Si、蓝宝石和SiC材料。
步骤2:在衬底上自下而上依次外延生长成核层、缓冲层、势垒层、GaN帽层以及AlN帽层,形成GaN器件结构;
在一种实施例中,参见图2a,步骤2包括:
采用MOCVD在衬底1上自下而上依次外延生长成核层2、缓冲层3、势垒层4、GaN帽层5以及AlN帽层6,形成GaN器件结构。
步骤3:在GaN器件结构上的欧姆再生长区域,采用干法刻蚀工艺自上而下进行刻蚀,去除欧姆再生长区域的AlN帽层、GaN帽层、势垒层以及部分缓冲层,以使缓冲层在欧姆再生长区域与中心区域呈现台阶结构;
其中,欧姆再生长区域为预先区域,缓冲层在欧姆再生长区域的下台阶面为第一表面;
在一种实施例中,参见图2b,步骤3包括:
步骤31:在步骤2之后形成样片依次进行前烘、甩胶以及烘胶;
步骤32:通过光刻机对欧姆再生长区域进行曝光、后烘和显影;
步骤33:去除欧姆再生长区域的光刻胶,并进行坚膜操作完成光刻;
步骤34:利用ICP设备对光刻完成后的样片进行Cl基刻蚀,反应气体为BCl3和Cl2
步骤35:利用ICP机台,采用Cl基刻蚀工艺在GaN器件结构上的欧姆再生长区域自上而下进行刻蚀,去除欧姆再生长区域的AlN帽层、GaN帽层、势垒层以及部分缓冲层形成凹槽,以使缓冲层在欧姆再生长区域与中心区域呈现台阶结构;
在图2b中,光刻完成后利用ICP设备对样片进行Cl基刻蚀,反应气体为BCl3和Cl2,去除全部AlN帽层、GaN帽层、势垒层以及部分缓冲层到达第一表面3-1处,以使缓冲层在欧姆再生长区域与中心区域呈现台阶结构。
步骤36:刻蚀完成后,将样片依次放入丙酮、剥离液、丙酮和异丙醇中进行超声清洗,去除表面光刻胶;
步骤37:使用超纯水冲洗去除表面光刻胶后的样片,并进行吹干。
步骤4:在整片外延生长n+InGaN层;
在一种实施例中,步骤4包括:
利用MOCVD或MBE工艺在整片上外延生长n+InGaN层7;
其中,Si的掺杂浓度5×1019cm-3-5×1020cm-3
参见图2c,在图2c中n+InGaN层7分别生长在欧姆区域以及AlN帽层6上,这样n+InGaN层7覆盖欧姆区域以及AlN帽层6上,即在整片生长n+InGaN层。
步骤5:采用自终止刻蚀去除欧姆区域以外的n+InGaN;
其中,欧姆区域为在欧姆再生长区域以及欧姆区域两侧延伸的部分区域形成区域;
在一种实施例中,步骤5包括:
步骤51:对步骤4形成的样片依次进行前烘、甩胶以及烘胶;
步骤52:通过光刻机对欧姆区域外的自终止刻蚀区域曝光、后烘和显影,去除自终止刻蚀区域的光刻胶,参见图2d;
步骤53:对显影之后的样片进行坚膜完成光刻;
步骤54:参见图2e,利用Samco设备对光刻之后的样片进行自终止刻蚀,去除欧姆区域以外的n+InGaN,自终止于AlN帽层;
其中,自终止刻蚀的反应气体为SF6和BCl3
步骤6:在欧姆再生长区域的n+InGaN层上沉积金属,制备源电极和漏电极;
在一种实施例中,步骤6包括:
利用电子束蒸发设备,在欧姆再生长区域的n+InGaN上,沉积Ti/Au欧姆叠层金属,制备源电极8和漏电极9。
首先对样片进行前烘,然后在样片上涂双层光刻胶,烘胶,通过光刻机对欧姆再生长电极区域曝光,然后进行后烘和显影,去除欧姆再生长电极区域的光刻胶,光刻完成。参见图2f,再使用等离子体去胶机去除欧姆再生长电极区域残留光刻胶,然后利用电子束蒸发台蒸发Ti/Au金属叠层,形成制备源电极8和漏电极9。将完成金属蒸发的样片放入丙酮中浸泡3小时以上,然后进行超声,直至未曝光区域金属完全脱落;将样片放入60℃的剥离液中水浴加热15min;将样片依次放入丙酮和异丙醇中进行超声清洗3min,用超纯水冲洗2min后用N2吹干。
步骤7:基于台面刻蚀,自上而下去欧姆再生长区域外侧的AlN帽层、GaN帽层、势垒层以及部分缓冲层,形成两侧为隔离区的器件;
其中,台面刻蚀后,缓冲层呈现三层台阶结构,最下层台阶上表面为第二表面;
在一种实施例中,参考图2g,步骤7包括:
利用ICP设备,基于Cl基刻蚀去除无源区的AlN帽层、GaN帽层、势垒层以及部分缓冲层,到达第二表面3-2处,在器件的两侧形成隔离区;
其中,Cl基刻蚀反应气体为BCl3和Cl2,无源区位于欧姆区域两侧。
本步骤在刻蚀完成后,将样片依次放入丙酮、剥离液、丙酮和异丙醇中进行超声清洗,去除表面光刻胶,然后用超纯水冲洗后吹干。
步骤8:在器件表面沉积钝化层10;
在沉积钝化层后可以去除隔离区的钝化层,以提高器件的性能。
在一种实施例中,参考图2h,步骤8包括:
利用PECVD设备,将SiH4与NH3分别作为Si源和N源,在射频功率为22W,生长温度为250℃的条件下,在样片上沉积120nmSiN。
步骤9:采用干法刻蚀工艺去除源电极区域和漏电极区域覆盖的钝化层形成通孔;
在一种实施例中,步骤9包括:
利用ICP机台,采用F基刻蚀工艺去除源电极区域和漏电极区域的钝化层形成通孔。
本步骤可以首先对样片进行前烘,然后甩胶,烘胶,通过光刻机对源电极和漏电极表面区域曝光,然后进行后烘和显影,去除源电极和漏电极表面区域的光刻胶,最后进行坚膜,光刻完成。光刻完成后,利用ICP设备对样片进行F基刻蚀,反应气体为CF4和O2,去除源电极和漏电极表面区域的SiN,暴露源金属电极和漏金属电极,方便进行测试。刻蚀完成后,将样片依次放入丙酮、剥离液、丙酮和异丙醇中进行超声清洗,去除表面光刻胶,然后用超纯水冲洗后吹干。
步骤10:采用干法刻蚀工艺去除栅极区域的钝化层直至AlN帽层,形成栅极凹槽;
其中,栅极区域在源电极8以及漏电极9之间,不相邻的区域。
在一种实施例中,步骤10包括:
利用ICP机台,采用F基刻蚀工艺去除栅极区域的钝化层形成栅极凹槽;
参考图2i,本步骤分为栅槽区域光刻、栅槽刻蚀以及有机清洗。
具体地,首先对样片进行前烘,然后甩胶,烘胶,通过光刻机对栅槽区域曝光,然后进行后烘和显影,去除栅槽区域的光刻胶,最后进行坚膜,光刻完成。光刻完成后,利用ICP设备对样片进行F基刻蚀,反应气体为CF4和O2,去除栅槽区域的SiN,形成栅极凹槽。刻蚀完成后,将样片依次放入丙酮、剥离液、丙酮和异丙醇中进行超声清洗,去除表面光刻胶,然后用超纯水冲洗后吹干。
步骤11:在栅极凹槽淀积金属形成T型栅电极11,完成基于新型欧姆再生长GaN基器件的制备过程。
步骤11包括:利用电子束蒸发设备,在栅极凹槽淀积Ni/Au金属叠层,形成栅电极11。
参考图2j,本发明首先对样片进行前烘,然后在样片上涂双层光刻胶,烘胶,通过光刻机对栅电极区域曝光,然后进行后烘和显影,去除栅极区域的光刻胶,光刻完成。首先使用等离子体去胶机去除栅极区域残留光刻胶,然后利用电子束蒸发台蒸发Ni/Au金属叠层,形成制备栅电极。将完成金属蒸发的样片放入丙酮中浸泡3小时以上,然后进行超声,直至未曝光区域金属完全脱落;将样片放入60℃的剥离液中水浴加热15min;将样片依次放入丙酮和异丙醇中进行超声清洗3min,用超纯水冲洗2min后用N2吹干。
在完成器件制备之后,对器件进行测试可以在器件上沉积金属进行金属互联,将小面积的器件电极引出为大面积的金属图形,便于电学测试中探针与器件的连接。
本发明首先对样片进行前烘,然后在样片上涂双层光刻胶,烘胶,通过光刻机对互联区域曝光,然后进行后烘和显影,去除互联区域的光刻胶,光刻完成。使用等离子体去胶机去除互联区域残留光刻胶,然后利用电子束蒸发台蒸发Ti/Au金属叠层,形成互联。将完成金属蒸发的样片放入丙酮中浸泡3小时以上,然后进行超声,直至未曝光区域金属完全脱落;将样片放入60℃的剥离液中水浴加热15min;将样片依次放入丙酮和异丙醇中进行超声清洗3min,用超纯水冲洗2min后用N2吹干。
本发明提供的一种基于新型欧姆再生长的GaN基器件的制备方法,在GaN帽层上外延一层AlN帽层,由于AlN相较于AlGaN Al组分变大,自终止刻蚀过程中更有利于AlF3的生成,能够有效提高自终止刻蚀的选择比,降低刻蚀对沟道中二维电子气的损伤,可以获得更大的输出电流。同时本发明将AlN作为刻蚀停止层,得到的刻蚀表面更加平坦,表面缺陷更少,进而减小器件的表面漏电。本发明相较于常规的无掩膜再生长,可以有效提高器件的可靠性,可以避免MOCVD高温外延过程掩膜的组分扩散和应力作用引起势垒层的退化;同时还保留了传统MBE再生长的优点,能够有效降低接触电阻,改善器件的直流特性。
如图3所示,本发明提供的一种基于新型欧姆再生长的GaN基器件,包括:
衬底层1;
成核层2,成核层位于衬底层1上;
GaN缓冲层3,GaN缓冲层3位于成核层2上;
GaN缓冲层包括三层台阶,中间台阶的上表面为第一表面,下层台阶的上表面为第二表面,高于第二表面的台阶面为第一表面,高于第一表面的台阶面为第三表面;
势垒层4,势垒层位于GaN缓冲层3的第三表面上;
GaN帽层5,GaN帽层位于势垒层上;
AlN帽层6,AlN帽层位于GaN帽层上;
n+InGaN层7,n+InGaN层位于GaN缓冲层的第一表面上、以及部分位于AlN帽层上;
源电极8和漏电极9,源电极和漏电极分别位于源电极区域和漏电极区域的n+InGaN层之上;
钝化层10,钝化层位于AlN帽层和n+InGaN层之上,覆盖n+InGaN层以及AlN帽层;
栅电极11,栅电极的栅脚位于AlN帽层上,栅电极的栅帽位于钝化层,栅电极位于源电极和漏电极之间。
本发明提供的一种基于新型欧姆再生长的GaN基器件,其在GaN帽层上外延一层AlN帽层,由于AlN相较于AlGaN Al组分变大,自终止刻蚀过程中更有利于AlF3的生成,能够有效提高自终止刻蚀的选择比,降低刻蚀对沟道中二维电子气的损伤,可以获得更大的输出电流。同时本发明将AlN作为刻蚀停止层,得到的刻蚀表面更加平坦,表面缺陷更少,进而减小器件的表面漏电。本发明相较于常规的无掩膜再生长,可以有效提高器件的可靠性,可以避免MOCVD高温外延过程掩膜的组分扩散和应力作用引起势垒层的退化;同时还保留了传统MBE再生长的优点,能够有效降低接触电阻,改善器件的直流特性。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。

Claims (10)

1.一种基于新型欧姆再生长的GaN基器件的制备方法,其特征在于,包括:
步骤1:选取器件衬底;
步骤2:在所述衬底上自下而上依次外延生长成核层、缓冲层、势垒层、GaN帽层以及AlN帽层,形成GaN器件结构;
步骤3:在所述GaN器件结构上的欧姆再生长区域,采用干法刻蚀工艺自上而下进行刻蚀,去除欧姆再生长区域的AlN帽层、GaN帽层、势垒层以及部分缓冲层,以使缓冲层在欧姆再生长区域与中心区域呈现台阶结构;
其中,所述欧姆再生长区域为预先区域,缓冲层在欧姆再生长区域的下台阶面为第一表面;
其步骤4:在整片上外延生长n+InGaN层;
步骤5:采用自终止刻蚀去除欧姆区域以外的n+InGaN;
其中,欧姆区域为在欧姆再生长区域以及欧姆区域两侧延伸的部分区域形成区域;
步骤6:在欧姆再生长区域的n+InGaN层上沉积金属,制备源电极和漏电极;
步骤7:基于台面刻蚀,自上而下去欧姆再生长区域外侧的AlN帽层、GaN帽层、势垒层以及部分缓冲层,形成两侧为隔离区的器件;
其中,台面刻蚀后,缓冲层呈现三层台阶结构,最下层台阶上表面为第二表面;
步骤8:在器件表面沉积钝化层;
步骤9:采用干法刻蚀工艺去除源电极区域和漏电极区域覆盖的钝化层形成通孔;
步骤10:采用干法刻蚀工艺去除栅极区域的所述钝化层直至AlN帽层,形成栅极凹槽;
其中,栅极区域在源电极以及漏电极之间,不相邻的区域;
步骤11:在栅极凹槽淀积金属形成T型栅电极,完成基于新型欧姆再生长GaN基器件的制备过程。
2.根据权利要求1所述的基于新型欧姆再生长的GaN基器件的制备方法,其特征在于,所述步骤2包括:
采用MOCVD在所述衬底上自下而上依次外延生长成核层、缓冲层、势垒层、GaN帽层以及AlN帽层,形成GaN器件结构。
3.根据权利要求1所述的基于新型欧姆再生长的GaN基器件的制备方法,其特征在于,所述步骤3包括:
在步骤2之后形成样片依次进行前烘、甩胶以及烘胶;
通过光刻机对欧姆再生长区域进行曝光、后烘和显影;
去除欧姆再生长区域的光刻胶,并进行坚膜操作完成光刻;
利用ICP设备对光刻完成后的样片进行Cl基刻蚀,反应气体为BCl3和Cl2
利用ICP机台,采用Cl基刻蚀工艺在所述GaN器件结构上的欧姆再生长区域自上而下进行刻蚀,去除欧姆再生长区域的AlN帽层、GaN帽层、势垒层以及部分缓冲层形成凹槽,以使缓冲层在欧姆再生长区域与中心区域呈现台阶结构;
刻蚀完成后,将样片依次放入丙酮、剥离液、丙酮和异丙醇中进行超声清洗,去除表面光刻胶;
使用超纯水冲洗去除表面光刻胶后的样片,并进行吹干。
4.根据权利要求1所述的基于新型欧姆再生长的GaN基器件的制备方法,其特征在于,所述步骤4包括:
利用MOCVD或MBE工艺在整片外延生长n+InGaN层;
其中,Si的掺杂浓度5×1019cm 3-5×1020cm 3
5.根据权利要求1所述的基于新型欧姆再生长的GaN基器件的制备方法,其特征在于,所述步骤5包括:
对步骤4形成的样片依次进行前烘、甩胶以及烘胶;
通过光刻机对欧姆区域外的自终止刻蚀区域曝光、后烘和显影,去除自终止刻蚀区域的光刻胶;
对显影之后的样片进行坚膜完成光刻;
利用Samco设备对光刻之后的样片进行自终止刻蚀,去除欧姆区域以外的n+InGaN,自终止于AlN帽层;
其中,自终止刻蚀的反应气体为SF6和BCl3
6.根据权利要求1所述的基于新型欧姆再生长的GaN基器件的制备方法,其特征在于,所述步骤6包括:
利用电子束蒸发设备,在再生长区域的n+InGaN上,沉积Ti/Au欧姆叠层金属,制备源电极和漏电极。
7.根据权利要求1所述的基于新型欧姆再生长的GaN基器件的制备方法,其特征在于,所述步骤7包括:
利用ICP设备,基于Cl基刻蚀,去除无源区的所述AlN帽层、所述GaN帽层、所述势垒层以及部分所述缓冲层,到达第二表面处,在器件的两侧形成隔离区;其中Cl基刻蚀反应气体为BCl3和Cl2
8.根据权利要求1所述的基于新型欧姆再生长的GaN基器件的制备方法,其特征在于,所述步骤9包括:
利用ICP机台,采用F基刻蚀工艺去除源电极区域和漏电极区域的所述钝化层形成通孔。
9.根据权利要求1所述的基于新型欧姆再生长的GaN基器件的制备方法,其特征在于,所述步骤10包括:
利用ICP机台,采用F基刻蚀工艺去除栅极区域的所述钝化层形成栅极凹槽;
所述步骤11包括:利用电子束蒸发设备,在栅极凹槽淀积Ni/Au金属叠层,形成栅电极。
10.一种基于新型欧姆再生长的GaN基器件,其特征在于,所述基于新型欧姆再生长的GaN基器件由权利要求1-9任一项所述的制备方法制备形成,所述基于新型欧姆再生长的GaN基器件包括:
衬底层;
成核层,所述成核层位于所述衬底层上;
GaN缓冲层,所述GaN缓冲层位于所述成核层上;
所述GaN缓冲层包括三层台阶,中间台阶的上表面为第一表面,下层台阶的上表面为第二表面,高于所述第二表面的台阶面为第一表面,高于所述第一表面的台阶面为第三表面;
势垒层,所述势垒层位于所述GaN缓冲层的第三表面上;
GaN帽层,所述GaN帽层位于所述势垒层上;
AlN帽层,所述AlN帽层位于所述GaN帽层上;
n+InGaN层,所述n+InGaN层位于所述GaN缓冲层的所述第一表面上、以及部分位于所述AlN帽层上;
源电极和漏电极,所述源电极和所述漏电极分别位于所述源电极区域和所述漏电极区域的所述n+InGaN层之上;
钝化层,所述钝化层位于所述AlN帽层和所述n+InGaN层之上,覆盖所述n+InGaN层以及AlN帽层;
栅电极,所述栅电极的栅脚位于所述AlN帽层上,所述栅电极的栅帽位于所述钝化层,所述栅电极位于所述源电极和所述漏电极之间。
CN202111397879.4A 2021-11-23 2021-11-23 一种基于新型欧姆再生长的GaN基器件及其制备方法 Pending CN114361031A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111397879.4A CN114361031A (zh) 2021-11-23 2021-11-23 一种基于新型欧姆再生长的GaN基器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111397879.4A CN114361031A (zh) 2021-11-23 2021-11-23 一种基于新型欧姆再生长的GaN基器件及其制备方法

Publications (1)

Publication Number Publication Date
CN114361031A true CN114361031A (zh) 2022-04-15

Family

ID=81095628

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111397879.4A Pending CN114361031A (zh) 2021-11-23 2021-11-23 一种基于新型欧姆再生长的GaN基器件及其制备方法

Country Status (1)

Country Link
CN (1) CN114361031A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115663024A (zh) * 2022-10-28 2023-01-31 上海百功微电子有限公司 一种阈值可调节的GaN器件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115663024A (zh) * 2022-10-28 2023-01-31 上海百功微电子有限公司 一种阈值可调节的GaN器件

Similar Documents

Publication Publication Date Title
CN107369704B (zh) 含有铁电栅介质的叠层栅增强型GaN高电子迁移率晶体管及制备方法
CN107393959A (zh) 基于自对准栅的GaN超高频器件及制作方法
US11257935B2 (en) Gan rectifier suitable for operating under 35GHZ alternating-current frequency, and preparation method therefor
JP2023528581A (ja) シリコン基板上のGaN/2次元AlNヘテロ接合整流器及びその製造方法
CN104659089B (zh) 基于侧向外延技术的垂直结构AlGaN/GaN HEMT器件及其制作方法
CN114361031A (zh) 一种基于新型欧姆再生长的GaN基器件及其制备方法
CN112993030A (zh) 一种提高槽栅GaN MIS FET器件可靠性的方法
CN112968059A (zh) 一种新型增强型GaN HEMT器件结构
CN114361032A (zh) 一种低接触电阻型GaN基器件及其制作方法
CN112993029B (zh) 一种提高GaN HEMT界面质量的方法
CN113871454A (zh) 基于二氧化硅边缘终端的氧化镓肖特基势垒二极管及其制备方法
CN113871488A (zh) 一种复合结构的垂直氧化镓异质结二极管及其制作方法
CN114497038A (zh) 一种GaN HEMT器件与p型金刚石MOSFET的集成器件及其制备方法
CN113257901A (zh) 栅极空气腔结构射频hemt器件及其制备方法
CN109360856B (zh) 一种具有高散热结构的N面GaN HEMT器件及制作方法
CN112951911A (zh) 增强型GaN基高电子迁移率晶体管及其制备方法
CN108695156B (zh) 改善iii族氮化物mis-hemt欧姆接触的方法及mis-hemt器件
CN113809171B (zh) 一种GaN低寄生钝化器件及其制备方法
CN114496934B (zh) GaN HEMTs与顶层氢终端金刚石MOSFETs集成结构及其制备方法
CN113257911B (zh) 含Sc掺杂的源空气桥结构GaN射频HEMT及其制备方法
CN114446892B (zh) 一种N面GaN基CMOS器件及其制备方法
CN114361033A (zh) 一种带原位氮化硅层的低导通电阻型GaN基器件及制作方法
CN115602540B (zh) 一种增强型GaN功率器件的制造方法
CN110752162B (zh) 基于x波段氮化镓预失真集成电路及制作方法
CN116525438A (zh) 基于AlScN钝化的AlGaN-GaN HEMTs器件及制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination