CN113809171B - 一种GaN低寄生钝化器件及其制备方法 - Google Patents

一种GaN低寄生钝化器件及其制备方法 Download PDF

Info

Publication number
CN113809171B
CN113809171B CN202110984091.7A CN202110984091A CN113809171B CN 113809171 B CN113809171 B CN 113809171B CN 202110984091 A CN202110984091 A CN 202110984091A CN 113809171 B CN113809171 B CN 113809171B
Authority
CN
China
Prior art keywords
layer
passivation layer
passivation
gan
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110984091.7A
Other languages
English (en)
Other versions
CN113809171A (zh
Inventor
马晓华
芦浩
杨凌
侯斌
邓龙格
陈炽
武玫
张濛
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202110984091.7A priority Critical patent/CN113809171B/zh
Publication of CN113809171A publication Critical patent/CN113809171A/zh
Application granted granted Critical
Publication of CN113809171B publication Critical patent/CN113809171B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种GaN低寄生钝化器件及其制备方法，该器件包括：衬底层；GaN外延层，形成于衬底层上；源电极，形成于GaN外延层上；漏电极，形成于GaN外延层上；第一钝化层，形成于GaN外延层上；第二钝化层，形成于第一钝化层上，以和第一钝化层构成复合钝化层；第三钝化层，形成于源电极、漏电极与复合钝化层之间；T型栅电极，形成于GaN外延层上，贯穿于复合钝化层，且T型栅电极的横向部分位于第二钝化层上。本发明的方案，以T型栅电极为硬质掩膜，通过横向分区钝化，即可提高栅下钝化效果，亦可降低非栅区寄生电容，显著提高器件频率特性，降低高频下的电流崩塌；同时，通过栅金属作为硬质掩膜的分区钝化方式，工艺简单。

Description

一种GaN低寄生钝化器件及其制备方法
技术领域
本发明属于微电子技术领域，具体涉及一种GaN低寄生钝化器件及其制备方法。
背景技术
随着科技水平的提高，现有的第一、二代半导体材料已经无法满足更高频率、更高功率电子器件的需求，而基于氮化物半导体材料的电子器件则可满足这一要求，大大提高了器件性能，使得以GaN为代表的第三代半导体材料在微波毫米波器件制造中有了广泛的应用。GaN是一种新型宽禁带化合物半导体材料，具有许多硅基半导体材料所不具备的优良特性，如宽禁带宽度，高击穿电场，以及较高的热导率，且耐腐蚀，抗辐射等。随着现代化移动通信和卫星、雷达系统的发展，器件面临在高频工作环境下发挥更优良性能的挑战。特别是现在热门的5G毫米波乃至6G、太赫兹等高频应用领域，我们需要优化目前器件的频率特性。
为了修复表面缺陷和限制电流崩塌，目前在国内外的器件工艺中普遍采用表面钝化技术来抑制电流崩塌效应，增强器件对外来离子玷污的阻挡能力，有效减少表面态带来的电流崩塌。此外表面钝化还能隔离空气电离引起的虚栅效应，从而减少所带来的的电流崩塌。具体的抑制电流崩塌的方法有：
2008年Masataka Higashiwaki等人采用高Al组分AlGaN势垒层和Cat-CVD生长SiN钝化层等措施，在4H-SiC衬底上生长了栅长为60nm的AlGaN/GaN HEMT器件，其中2DEG面密度为2×1013cm-2，器件的2DEG迁移率为1900cm2/(V·s)，饱和电流为1.6A/mm，fT和fmax分别达到了190GHz和241GHz。参考文献[1]Higashiwaki M,Mimura T,Matsui T.GaN-basedFETs using Cat-CVD SiN passivation for millimeter-wave applications[J].ThinSolid Films,2008,516(5):548-552.。
然而，采用SiN钝化层的方法会导致器件的寄生电容很大，导致频率特性下降，不利于高频领域的应用。目前的解决方法是采用低介电常数low-k钝化层。2013年美国北卡罗来纳州立大学N.Ramanan等人利用原子层沉积(ALD)SiO2的low-k钝化层结构，显著提高了器件的频率特性。参考文献[2]N.Ramanan,B.Lee,C.Kirkpatrick,R.Suri,and V.Misra,Properties of atomic layer deposited dielectrics for AlGaN/GaN devicepassivation[J],Semicond.Sci.Technol,2013,28:074004.
综上所述，当前国际上都是采用常规的全局钝化技术来实现半导体表面的优化和提升性能。这种钝化方式会使得器件的寄生电容很大，导致频率特性下降，不利于高频领域的应用。采用低介电常数钝化可以降低器件寄生电容，提高器件的频率特性，然而对于器件的表面态钝化效果一般，会使得器件射频电流崩塌较大，不利于大信号工作；且low-k介质容易造成器件反向漏电，恶化关态特性，增加额外功耗。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种GaN低寄生钝化器件及其制备方法。本发明要解决的技术问题通过以下技术方案实现：
第一方面，本发明实施例提供了一种GaN低寄生钝化器件，包括：
衬底层；
GaN外延层，形成于所述衬底层上；
源电极，形成于所述GaN外延层上；
漏电极，形成于所述GaN外延层上；
第一钝化层，形成于所述GaN外延层上；
第二钝化层，形成于所述第一钝化层上，以和所述第一钝化层构成复合钝化层；
第三钝化层，形成于所述源电极、所述漏电极与所述复合钝化层之间，以及形成于所述源电极、所述漏电极上；
T型栅电极，形成于所述GaN外延层上，贯穿于所述复合钝化层，且所述T型栅电极的横向部分位于所述第二钝化层上。
在本发明的一个实施例中，所述第一钝化层为高介电常数材料；所述第二钝化层和第三钝化层材料相同，均为低介电常数材料。
在本发明的一个实施例中，所述高介电常数材料包括SiN。
在本发明的一个实施例中，所述低介电常数材料包括BN和BCB。
在本发明的一个实施例中，所述GaN外延层从下至上包括成核层、缓冲层、背势垒层、沟道层和势垒层；且所述背势垒层的材料包括AlGaN或AlN；所述沟道层的材料包括InGaN；所述势垒层的材料包括AlGaN，且Al组分为20-30％。
第二方面，本发明实施例还提供了一种GaN低寄生钝化器件的制备方法，包括：
步骤1，获取GaN晶圆；
其中，所述GaN晶圆包括衬底层以及所述衬底层上的GaN外延层；
步骤2，刻蚀所述GaN外延层至指定位置，以实现有源区域隔离；
步骤3，在所述GaN外延层上表面的两端光刻出源电极和漏电极图形，并在所述源电极和漏电极图形区蒸发欧姆接触金属以形成源电极和漏电极；
步骤4，在所述GaN外延层上形成第一钝化层；
步骤5，在所述第一钝化层上形成第二钝化层，以和所述第一钝化层构成复合钝化层；
步骤6，在所述源电极和所述漏电极的中间区域刻蚀出贯穿于所述复合钝化层的栅槽，并刻蚀掉所述源电极和所述漏电极上的复合钝化层；
步骤7，在所述第二钝化层上光刻出栅极区域，并在所述栅极区域淀积栅金属，以形成T型栅电极；
步骤8，利用所述T形栅作为硬质掩膜刻蚀掉源栅之间和栅漏之间的复合钝化层；
步骤9，在所述源电极和所述T型栅电极，所述漏电极和所述T型栅电极之间，以及所述源电极和所述漏电极上形成第三钝化层；
步骤10，将所述源电极、所述栅电极和所述漏电极区域上方的第三钝化层开孔刻蚀，并沉积互联金属，以完成器件制备。
在本发明的一个实施例中，所述步骤1包括：
步骤1.1，在衬底层上自下而上依次外延生长成核层、缓冲层、背势垒层、沟道层和势垒层，形成GaN晶圆；所述背势垒层的材料包括AlGaN或AlN；所述沟道层的材料包括InGaN；所述势垒层的材料包括AlGaN，且Al组分为20-30％；
步骤1.2，清洗所述GaN晶圆的表面，以去除所述GaN晶圆材料生长过程中的有机、无机玷污以及表面氧化物。
在本发明的一个实施例中，所述步骤4包括：
步骤4.1，对步骤3完成源漏欧姆接触的样品进行表面清洗；
步骤4.2，在势垒层上，利用等离子体增强化学气相沉积工艺生长厚度为20nm的SiN钝化层，即第一钝化层。
在本发明的一个实施例中，所述步骤5包括：
步骤5.1，在铜箔上生长BN薄膜；
步骤5.2，在所述BN薄膜上旋涂PMMA苯甲醚溶液，形成PMMA/BN/铜结构；
步骤5.3，采用化学方法去除所述PMMA/BN/铜结构中的铜，得到PMMA/BN结构的透明薄膜；
步骤5.4，清洗所述PMMA/BN结构的透明薄膜，并转移至所述第一钝化层表面进行贴片；
步骤5.5，加热包含所述PMMA/BN结构的透明薄膜的器件；
步骤5.6，清洗加热后的包含所述PMMA/BN结构的透明薄膜的器件，除去PMMA胶，得到BN薄膜，即第二钝化层。
在本发明的一个实施例中，所述第三钝化层和所述第二钝化层的材料相同，且形成方法相同。
本发明的有益效果：本发明提供的GaN低寄生钝化器件及其制备方法，以T型栅电极为硬质掩膜，在T型栅电极的下方形成有第一钝化层和第二钝化层，在T型栅电极的下方及第一钝化层和第二钝化层与源电极、漏电极之间形成有第三钝化层，通过横向分区钝化，即可提高栅下钝化效果，亦可降低非栅区寄生电容；分区钝化旨在同时解决降低寄生电容与电流崩塌，可显著提高器件频率特性，降低高频下的电流崩塌。同时，通过栅金属作为硬质掩膜的方式实现了源漏之间分区钝化的技术方案，制备工艺简单，避免引入额外的光刻步骤；且采用干法刻蚀为各向异性，保证了栅下钝化层不被过腐蚀。此外，作为进一步的效果，第一钝化层采用高介电常数材料，可降低栅极反向漏电；第二钝化层和第三钝化层均采用低介电常数材料，产生的寄生参数小，可提高器件频率特性。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的一种GaN低寄生钝化器件的结构示意图；
图2是本发明实施例提供的一种GaN低寄生钝化器件的制备方法流程示意图；
图3a-图3j是本发明实施例提供的一种GaN低寄生钝化器件的制备方法过程示意图。
图中，100、衬底层；200、GaN外延层；201、成核层；202、缓冲层；203、背势垒层；204、沟道层；205、势垒层；301、源电极；302、漏电极；303、T型栅电极；304、互联金属；401、第一钝化层；402、第二钝化层；403、第三钝化层。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
第一方面，本发明实施例提供了一种GaN低寄生钝化器件。请参见图1，图1是本发明实施例提供的一种GaN低寄生钝化器件的结构示意图，本发明实施例提供的GaN低寄生钝化器件，包括：衬底层100、GaN外延层200、钝化层以及源、漏、栅电极；其中，
GaN外延层200形成于所述衬底层100上；源电极301形成于所述GaN外延层200上；漏电极302形成于所述GaN外延层200上；第一钝化层401形成于所述GaN外延层200上；第二钝化层402形成于所述第一钝化层401上，以和所述第一钝化层401构成复合钝化层；第三钝化层403形成于所述源电极301、所述漏电极302与所述复合钝化层之间，以及形成于所述源电极301、所述漏电极302上；T型栅电极303形成于所述GaN外延层200上，贯穿于所述复合钝化层，且所述T型栅电极303的横向部分位于所述第二钝化层402上。
本发明实施例在T型栅电极303的下方形成有第一钝化层401和第二钝化层402，在T型栅电极303的下方及第一钝化层401和第二钝化层402与源电极301、漏电极302之间形成有第三钝化层403，通过横向分区钝化，即可提高栅下钝化效果，亦可降低非栅区寄生电容。分区钝化旨在同时解决降低寄生电容与电流崩塌，可显著提高器件频率特性，降低高频下的电流崩塌。
作为本发明更加优选的实施方式，所述第一钝化层401为高介电常数材料，该高介电常数材料可以是SiN，也可以是其它适用的高介电常数材料；第一钝化层401采用高介电常数材料，与常规low-k全局钝化相比，可降低栅极反向漏电。所述第二钝化层402和第三钝化层403材料相同，均为低介电常数材料，该低介电常数材料可以是BN或BCB，也可以是其它适用的低介电常数材料。第二钝化层402和第三钝化层403均采用低介电常数材料，产生的寄生参数小，可提高器件频率特性；此外，由于第二钝化层402和第三钝化层403材料相同，因此可以避免接触时会产生的界面问题。
作为本发明更加优选的实施方式，第一钝化层401的生长厚度为20nm-40nm，第二钝化层402的生长厚度为60nm-100nm，第三钝化层403的生长厚度为80nm-140nm。
需要说明的是，本发明实施例的GaN低寄生钝化器件，其外延层可以是现成的GaN晶圆的外延层，也可以是发明实施例提供的外延层，该GaN外延层200从下至上包括成核层201、缓冲层202、背势垒层203、沟道层204和势垒层205；且所述背势垒层203的材料包括AlGaN或AlN，背势垒层203材料选用AlGaN或AlN，可以提高沟道限域性，抑制源漏穿通，厚度优选为1-5nm；所述沟道层204的材料包括InGaN，沟道层204的材料选用InGaN，可提高沟道电子传输速度，并且提高沟道量子限域性，厚度优选为5-15nm；所述势垒层205的材料包括AlGaN，且Al组分为20-30％，厚度优选为12-25nm。
第二方面，本发明实施例提供了一种GaN低寄生钝化器件的制备方法。请参见图2，图2是本发明实施例提供的一种GaN低寄生钝化器件的制备方法流程图。本发明实施例的制备方法，包括：
步骤1，获取GaN晶圆；
其中，所述GaN晶圆包括衬底层100以及所述衬底层100上的GaN外延层200；
步骤2，刻蚀所述GaN外延层200至指定位置，以实现有源区域隔离；
步骤3，在所述GaN外延层200上表面的两端光刻出源电极301和漏电极302图形，并在所述源电极301和漏电极302图形区蒸发欧姆接触金属，以形成源电极301和漏电极302；
步骤4，在所述GaN外延层200上形成第一钝化层401；
步骤5，在所述第一钝化层401上形成第二钝化层402，以和所述第一钝化层401构成复合钝化层；
步骤6，在所述源电极301和所述漏电极302的中间区域刻蚀出贯穿于所述复合钝化层的栅槽，并刻蚀掉所述源电极301和所述漏电极302上的复合钝化层第二钝化层402源电极301漏电极302第二钝化层402；
步骤7，在所述第二钝化层402上光刻出栅极区域，并在所述栅极区域淀积栅金属，以形成T型栅电极303；
步骤8，利用所述T形栅作为硬质掩膜刻蚀掉源栅之间和栅漏之间的复合钝化层；
步骤9，在所述源电极301和所述T型栅电极303，所述漏电极302和所述T型栅电极303之间，以及所述源电极301和所述漏电极302上形成第三钝化层403；
步骤10，将所述源电极301、所述栅电极和所述漏电极302区域上方的第三钝化层403开孔刻蚀，并沉积互联金属304，以完成器件制备。
示例的，所述步骤1包括：
步骤1.1，在衬底层100上自下而上依次外延生长成核层201、缓冲层202、背势垒层203、沟道层204和势垒层205，形成GaN晶圆；所述背势垒层203的材料包括AlGaN或AlN；所述沟道层204的材料包括InGaN；所述势垒层205的材料包括AlGaN，且Al组分为20-30％；
步骤1.2，清洗所述GaN晶圆的表面，以去除所述GaN晶圆材料生长过程中的有机、无机玷污以及表面氧化物。
示例的，所述步骤4包括：
步骤4.1，对步骤3完成源漏欧姆接触的样品进行表面清洗；
步骤4.2，在势垒层205上，利用等离子体增强化学气相沉积工艺生长厚度为20nm的SiN钝化层，即第一钝化层401。
示例的，所述步骤5包括：
步骤5.1，在铜箔上生长BN薄膜；
步骤5.2，在所述BN薄膜上旋涂PMMA苯甲醚溶液，形成PMMA/BN/铜结构；
步骤5.3，采用化学方法去除所述PMMA/BN/铜结构中的铜，得到PMMA/BN结构的透明薄膜；
步骤5.4，清洗所述PMMA/BN结构的透明薄膜，并转移至所述第一钝化层401表面进行贴片；
步骤5.5，加热包含所述PMMA/BN结构的透明薄膜的器件；
步骤5.6，清洗加热后的包含所述PMMA/BN结构的透明薄膜的器件，除去PMMA胶，得到BN薄膜，即第二钝化层402。
同样地，第三钝化层403的形成方法也可以与第二钝化层402相同，均为BN通过转移方式沉积，该方法相对于直接在半导体上生长，质量更高。
本发明实施例提供的GaN低寄生钝化器件的制备方法，通过栅金属作为硬质掩膜的方式实现了源漏之间分区钝化的技术方案，制备工艺简单，避免引入额外的光刻步骤；且采用干法刻蚀为各向异性，保证了栅下钝化层不被过腐蚀。相比于本发明采用栅金属作为硬质掩膜的方式实现了源漏之间分区钝化的技术方案，如果采用SiO2硬质掩膜光刻来实现分区钝化，会增加额外的工艺步骤，且SiO2硬质掩膜需通过湿法腐蚀去除，由于湿法腐蚀各向同性，容易造成有效钝化层的过腐蚀，恶化器件特性。
此外，本发明实施例的GaN低寄生钝化器件的制备方法，以T型栅电极303为硬质掩膜，在T型栅电极303的下方形成有第一钝化层401和第二钝化层402，在T型栅电极303的下方及第一钝化层401和第二钝化层402与源电极301、漏电极302之间形成有第三钝化层403，通过横向分区钝化，即可提高栅下钝化效果，亦可降低非栅区寄生电容。分区钝化旨在同时解决降低寄生电容与电流崩塌，可显著提高器件频率特性，降低高频下的电流崩塌。
基于与第一方面同样的发明构思，所述第一钝化层401为高介电常数材料，该高介电常数材料可以是SiN，也可以是其它适用的高介电常数材料；第一钝化层401采用高介电常数材料，与常规low-k全局钝化相比，可降低栅极反向漏电。所述第二钝化层402和第三钝化层403材料相同，均为低介电常数材料，该低介电常数材料可以是BN或BCB，也可以是其它适用的低介电常数材料。第二钝化层402和第三钝化层403均采用低介电常数材料，产生的寄生参数小，可提高器件频率特性；此外，由于第二钝化层402和第三钝化层403材料相同，因此可以避免接触时会产生的界面问题。
优选的，第一钝化层401的生长厚度为20nm-40nm，第二钝化层402的生长厚度为60nm-100nm，第三钝化层403的生长厚度为80nm-140nm。
下面通过一个具体的实施例对本发明的GaN低寄生钝化器件的制备方法进行说明。该实施例中，GaN晶圆非现有，而是通过在衬底材料上生长外延层获取。
步骤1，在衬底层100上外延生长异质结材料，得到GaN晶圆；清洗GaN晶圆表面，去除材料储存中引入的有机、无机玷污以及表面氧化物，如图3a所示。
示例的，该步骤可以具体包括：
步骤1.1，在衬底层100上自下而上依次外延生长成核层201、缓冲层202、背势垒层203、沟道层204和势垒层205，形成GaN晶圆；所述背势垒层203的材料包括AlGaN或AlN；所述沟道层204的材料包括InGaN；所述势垒层205的材料包括AlGaN，且Al组分为20-30％。
背势垒层203材料选用AlGaN或AlN，可以提高沟道限域性，抑制源漏穿通，厚度优选为1-5nm。沟道层204的材料选用InGaN，可提高沟道电子传输速度，并且提高沟道量子限域性，厚度优选为5-15nm。势垒层205的厚度优选为12-25nm。
步骤1.2，清洗所述GaN晶圆的表面，以去除所述GaN晶圆材料生长过程中的有机、无机玷污以及表面氧化物。
该清洗步骤可以具体包括：
首先将圆片放置在丙酮中超声2分钟，然后在60℃水浴加热的正胶剥离液中煮10分钟，随后将样品依次放入丙酮和乙醇中各超声3分钟，在去离子水清洗掉残留的丙酮、乙醇后，用HF(HF：H2O＝1：5)清洗圆片30s，最后用去离子水清洗干净并用超纯氮气吹干。
步骤2，采用ICP设备，刻蚀台面至沟道层204，实现有源区域隔离，如图3b所示。
示例的，该步骤可以具体包括：
步骤2.1，在势垒层205上光刻电隔离区域：
首先，将生长有势垒层205的样片放在200的热板上烘烤5min；
然后，对样片甩光刻胶，转速为3500rpm，完成甩胶后在90℃的热板上烘1min；
接着，将样片放入光刻机中对电隔离区域内的光刻胶进行曝光；
最后，将完成曝光后的样片放入显影液中以移除电隔离区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干；
步骤2.2，在势垒层205上刻蚀电隔离区域：
对完成光刻的样片，采用ICP工艺干法刻蚀势垒层205和沟道层204，实现有源区的台面隔离，刻蚀采用的气体Cl2/BCl3，压力为5mTorr，上电极功率为100w，下电极功率为10W，刻蚀时间为40s；
步骤2.3，去除刻蚀后的掩膜：
将完成有源区隔离的样片依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗，以去除电隔离区域外的光刻胶，然后用去离子水清洗并用氮气吹干。
步骤3，在势垒层205上涂抹光刻胶并光刻出源电极301和漏电极302图形，采用电子束蒸发工艺，在源电极301和漏电极302图形区蒸发欧姆接触金属，如图3c所示。
示例的，该步骤具体可以包括：
步骤3.1，在势垒层205上光刻源电极301区域和漏电极302区域：
首先，将完成台面刻蚀的样片放在200的热板上烘烤5min；
然后，在样片上甩剥离胶，其甩胶厚度为0.35μm，并将样片在温度为200℃的热板上烘5min；
接着，在该样片上甩光刻胶，其甩胶厚度为0.77μm，并将样片在90℃热板上烘1min；
之后，将样片放入光刻机中对源电极301区域和漏电极302区域的光刻胶进行曝光；
最后，将完成曝光的样片放入显影液中移除源电极301区域和漏电极302区域的光刻胶和剥离胶，并对其进行超纯水冲洗和氮气吹干。
步骤3.2，打底膜：
将完成源电极301区域和漏电极302区域光刻的样片采用等离子去胶机去除图形区未显影干净的光刻胶薄层，其处理的时间为5min，该步骤大大提高了剥离的成品率。
步骤3.3，蒸发源漏电极302金属：
将完成等离子去胶的样品放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10-6Torr之后，再在源电极301区域和漏电极302区域内的势垒层205上以及源电极301区域和漏电极302区域外的光刻胶上蒸发欧姆金属，该欧姆金属是由下向上依次由Ti、Al、Ni和Au四层金属组成的金属堆栈结构。
步骤3.4，剥离金属及退火：
首先，将完成源漏金属蒸发的样片在丙酮中浸泡40分钟以上后进行超声处理；
然后，将样片放入温度为60℃的剥离液中水浴加热5min；
之后，将样片依次放入丙酮溶液和乙醇溶液中超声清洗3min；
接着，用超纯水冲洗样片并用氮气吹干。
最后，将样片放入快速退火炉中，向退火炉中通入10min氮气，再在氮气气氛中将退火炉温度设为830℃，进行30s的高温退火，以使源电极301和漏电极302区域上欧姆金属下沉至GaN沟道层204，从而形成欧姆金属与异质结沟道之间的欧姆接触，形成源电极301和漏电极302。
步骤4，在势垒层205及源漏电极302上利用等离子增强化学气相沉积(PECVD)淀积SiN薄膜，形成SiN钝化层，即第一钝化层401，如图3d所示。
示例的，该步骤具体可以包括：
步骤4.1，对完成源漏欧姆接触的样品进行表面清洗：
首先，将样品放入丙酮溶液中超声清洗3mim，其超声强度为3.0；
然后，将样品放入温度为60℃的剥离液中水浴加热5min；
接着，将样品依次放入丙酮溶液和乙醇溶液中超声清洗3min，其超声强度为3.0；
最后，用超纯水冲洗样品并用氮气吹干。
步骤4.2，在势垒层205及源漏电极302上，利用等离子体增强化学气相沉积PECVD工艺生长厚度为20nm的SiN钝化层：
其生长的工艺条件为：采用NH3和SiH4作为Si源和N源，优化的流量比为SiH4：NH3＝2：1，沉积温度为250℃，反应腔室压力为600mTorr，RF功率为22W。反应时间为2min。
需要说明的是，第一钝化层沉积采用的是全片沉积的方式，沉积时，源电极和漏电极的侧壁上也会有一定厚度的沉积，但为了画图方便，图中未刻意示出。后续第二钝化层和第三钝化层情况也相同。
步骤5，在铜箔上生长BN薄膜，并利用材料转移技术将BN薄膜转移至SiN表面，产生复合钝化层，如图3e所示。
示例的，该步骤具体可以包括：
步骤5.1，在铜箔上生长BN薄膜：
采用LPCVD法合成BN薄膜。
首先将前驱物硼烷氨(NH3-BH3)放置在玻璃管中，铜箔置于管式炉内的石英管中；
然后打开机械泵和阀，管式炉从室温升温至1000℃(升温速率50℃/min)；
接着加热水浴至一定温度后打开阀；
最后在阀开启后由H2载入石英管中，H2流量为0.05L/min，在铜基底上沉积BN薄膜。生长厚度为100nm。
步骤5.2，旋涂PMMA(679.03)：
将表面生长有BN薄膜的铜箔放置在旋涂机上以转速1000r/min的转速旋转40s,将PMMA苯甲醚溶液旋涂在铜箔表面，形成PMMA/BN/铜结构；
步骤5.3，去除铜箔：
将旋涂好PMMA的铜箔于170℃干燥3min，放入FeCl3溶液中(FeCl3为1mol/L，10％的HCl)静置2h去除铜，得到PMMA/BN结构的透明薄膜；
步骤5.4，漂洗、贴片：
将去除铜箔后的PMMA/BN透明薄膜用去离子水反复漂洗，转移至SiN表面进行贴片，形成复合钝化层；
步骤5.5，热板加热：
将包含PMMA/BN结构的透明薄膜的器件放置于热板上加热：80℃加热2min,然后升温至120℃保持2min，再升温至160℃保持4min；
步骤5.6，清洗SiN/BN薄膜：
将包含PMMA/BN结构的透明薄膜的器件放入丙酮溶液中，于45℃清洗10min，最终再用异丙醇清洗，除去PMMA胶，得到转移至SiN表面的BN薄膜，即第二钝化层402。
步骤6，在第二钝化层402上光刻出栅槽和欧姆金属开孔区域，并利用ICP进行刻蚀，如图3f所示。
示例的，该步骤可以包括：
步骤6.1，在复合钝化层上光刻栅槽和欧姆金属开孔区域：
首先，将样品放在200℃的热板上烘烤5min；
然后，进行光刻胶的涂胶和甩胶，其甩胶转速为3500r/mim，并将样品放在90℃的热板上烘烤1min；
接着，将样品放入光刻机中对减薄区域内的光刻胶进行曝光；
最后，将完成曝光后的样品放入显影液中以移除减薄区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干。
步骤6.2，利用感应耦合等离子体ICP刻蚀工艺将复合钝化层减薄：
其刻蚀的条件为：反应气体为CF4和O2，CF4流量25sccm，O2流量5sccm，反应腔室压力为5mTorr，上电极和下电极的射频功率分别为100W和10W，刻蚀的深度为120nm。
步骤7，光刻出栅极区域，利用电子束蒸发沉积栅金属，完成T形栅制备，如图3g所示。
示例的，该步骤可以包括：
步骤7.1，在复合钝化层上光刻栅电极区域：
首先，将完成凹槽刻蚀的样片放在200的热板上烘烤5min；
然后，在样片上甩剥离胶，其甩胶厚度为0.35μm，并将样片在温度为200的热板上烘5min；
接着，在该样片上甩光刻胶，其甩胶厚度为0.77μm，并将样片在90热板上烘1min；
之后，将样片放入光刻机中对栅电极区域的光刻胶进行曝光；
最后，将完成曝光的样片放入显影液中移除栅电极区域的光刻胶和剥离胶，并对其进行超纯水冲洗和氮气吹干；
步骤7.2，打底膜：
将完成栅电极光刻的样片采用等离子去胶机去除图形区未显影干净的光刻胶薄层，其处理的时间为5min；
步骤7.3，蒸发栅电极金属：
将完成槽栅开孔的样品放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10-6Torr之后，再在槽栅区域和栅电极区域以外的光刻胶上蒸发栅金属，该栅金属是由下向上依次由Ni 45nm、Au 400nm两层金属组成的金属堆栈结构；
步骤7.4，剥离金属：
将完成栅电极蒸发的样片在丙酮中浸泡40分钟以上后进行超声处理；然后将样片放入温度为60℃的剥离液中水浴加热5min；接着，将样片依次放入丙酮溶液和乙醇溶液中超声清洗3min；最后，用超纯水冲洗样片并用氮气吹干，完成栅极的制作。
步骤8，利用T形栅作为硬质掩膜刻蚀掉源栅之间和栅漏之间的钝化层，如图3h所示。
利用感应耦合等离子体ICP刻蚀工艺刻蚀源栅之间和栅漏之间的复合钝化层至势垒层205。
示例的，刻蚀的条件为：反应气体为CF4和O2，CF4流量25sccm，O2流量5sccm，反应腔室压力为5mTorr，上电极和下电极的射频功率分别为100W和10W，刻蚀的深度为120nm。
步骤9，在所述源电极301和所述T型栅电极303，所述漏电极302和所述T型栅电极303之间，以及所述源电极301和所述漏电极302上形成第三钝化层403，完成源栅之间和栅漏之间的钝化层填入，降低器件寄生参数，如图3i所示。
第三钝化层403的材料优先采用BN，生长工艺条件与步骤5相同，生长厚度的BN钝化层生长厚度为120nm。
步骤10，将栅、源、漏电极302区域上方的第三钝化层403开孔刻蚀，并利用电子束蒸发完成互联金属304沉积，完成器件制备，如图3j所示。
示例的，该步骤可以包括：
步骤10.1，在样品上光刻互联区域：
首先，将样片放在200℃的热板上烘烤5min；
然后，在样片上甩剥离胶，其甩胶厚度为0.35μm，并将样片在温度为200℃的热板上烘5min；
接着，在该样片上甩光刻胶，其甩胶厚度为0.77μm，并将样片在90℃热板上烘1min；
之后，将样片放入光刻机中对互联电极区域的光刻胶进行曝光；
最后，将完成曝光的样片放入显影液中移除互联电极区域的光刻胶和剥离胶，并对其进行超纯水冲洗和氮气吹干；
步骤10.2，利用感应耦合等离子体ICP刻蚀工艺将第三钝化层403BN开孔刻蚀：
其刻蚀的条件为：反应气体为CF4和O2，CF4流量25sccm，O2流量5sccm，反应腔室压力为5mTorr，上电极和下电极的射频功率分别为100W和10W，刻蚀的深度为120nm。
步骤10.3，打底膜：
将完成互联电极光刻的样片采用等离子去胶机去除图形区未显影干净的光刻胶薄层，其处理的时间为5min；
步骤10.4，采用电子束蒸发工艺，在样品上沉积金属Ti 20nm/Au 200nm层，去除光刻胶，完成器件的制作。
步骤10.5，剥离金属：
将完成互联电极蒸发的样片在丙酮中浸泡40分钟以上后进行超声处理；然后将样片放入温度为60℃的剥离液中水浴加热5min；接着，将样片依次放入丙酮溶液和乙醇溶液中超声清洗3min；最后，用超纯水冲洗样片并用氮气吹干，完成器件的制作。
本发明实施例提供的GaN低寄生钝化器件及其制备方法，以T型栅电极为硬质掩膜，在T型栅电极的下方形成有第一钝化层和第二钝化层，在T型栅电极的下方及第一钝化层和第二钝化层与源电极、漏电极之间形成有第三钝化层，通过横向分区钝化，即可提高栅下钝化效果，亦可降低非栅区寄生电容；分区钝化旨在同时解决降低寄生电容与电流崩塌，可显著提高器件频率特性，降低高频下的电流崩塌。同时，通过栅金属作为硬质掩膜的方式实现了源漏之间分区钝化的技术方案，制备工艺简单，避免引入额外的光刻步骤；且采用干法刻蚀为各向异性，保证了栅下钝化层不被横向过腐蚀。此外，作为进一步的效果，第一钝化层采用高介电常数材料，可降低栅极反向漏电；第二钝化层和第三钝化层均采用低介电常数材料，产生的寄生参数小，可提高器件频率特性。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (9)

1.一种GaN低寄生钝化器件，其特征在于，包括：
衬底层；
GaN外延层，形成于所述衬底层上；
源电极，形成于所述GaN外延层上；
漏电极，形成于所述GaN外延层上；
第一钝化层，形成于所述GaN外延层上；
第二钝化层，形成于所述第一钝化层上，以和所述第一钝化层构成复合钝化层；
第三钝化层，形成于所述源电极、所述漏电极与所述复合钝化层之间，以及形成于所述源电极、所述漏电极上；
T型栅电极，形成于所述GaN外延层上，贯穿于所述复合钝化层，且所述T型栅电极的横向部分位于所述第二钝化层上；
所述第一钝化层为高介电常数材料；所述第二钝化层和第三钝化层材料相同，均为低介电常数材料；
所述第三钝化层是以T型栅电极为硬质掩膜，刻蚀掉源栅之间和栅漏之间的复合钝化层后生长钝化材料而形成。
2.根据权利要求1所述的GaN低寄生钝化器件，其特征在于，所述高介电常数材料包括SiN。
3.根据权利要求1所述的GaN低寄生钝化器件，其特征在于，所述低介电常数材料包括BN和BCB。
4.根据权利要求1所述的GaN低寄生钝化器件，其特征在于，所述GaN外延层从下至上包括成核层、缓冲层、背势垒层、沟道层和势垒层；且所述背势垒层的材料包括AlGaN或AlN；所述沟道层的材料包括InGaN；所述势垒层的材料包括AlGaN，且Al组分为20-30％。
5.一种GaN低寄生钝化器件的制备方法，其特征在于，包括：
步骤1，获取GaN晶圆；
其中，所述GaN晶圆包括衬底层以及所述衬底层上的GaN外延层；
步骤2，刻蚀所述GaN外延层至指定位置，以实现有源区域隔离；
步骤3，在所述GaN外延层上表面的两端光刻出源电极和漏电极图形，并在所述源电极和漏电极图形区蒸发欧姆接触金属以形成源电极和漏电极；
步骤4，在所述GaN外延层上形成第一钝化层；所述第一钝化层为高介电常数材料；
步骤5，在所述第一钝化层上形成第二钝化层，以和所述第一钝化层构成复合钝化层；
步骤6，在所述源电极和所述漏电极的中间区域刻蚀出贯穿于所述复合钝化层的栅槽，并刻蚀掉所述源电极和所述漏电极上的复合钝化层；
步骤7，在所述第二钝化层上光刻出栅极区域，并在所述栅极区域淀积栅金属，以形成T型栅电极；
步骤8，利用所述T形栅作为硬质掩膜刻蚀掉源栅之间和栅漏之间的复合钝化层；
步骤9，在所述源电极和所述T型栅电极，所述漏电极和所述T型栅电极之间，以及所述源电极和所述漏电极上形成第三钝化层；所述第三钝化层材料与所述第二钝化层材料相同，均为低介电常数材料；
步骤10，将所述源电极、所述栅电极和所述漏电极区域上方的第三钝化层开孔刻蚀，并沉积互联金属，以完成器件制备。
6.根据权利要求5所述的制备方法，其特征在于，所述步骤1包括：
步骤1.1，在衬底层上自下而上依次外延生长成核层、缓冲层、背势垒层、沟道层和势垒层，形成GaN晶圆；所述背势垒层的材料包括AlGaN或AlN；所述沟道层的材料包括InGaN；所述势垒层的材料包括AlGaN，且Al组分为20-30％；
步骤1.2，清洗所述GaN晶圆的表面，以去除所述GaN晶圆材料生长过程中的有机、无机玷污以及表面氧化物。
7.根据权利要求5所述的制备方法，其特征在于，所述步骤4包括：
步骤4.1，对步骤3完成源漏欧姆接触的样品进行表面清洗；
步骤4.2，在势垒层上，利用等离子体增强化学气相沉积工艺生长厚度为20nm的SiN钝化层，即第一钝化层。
8.根据权利要求5所述的制备方法，其特征在于，所述步骤5包括：
步骤5.1，在铜箔上生长BN薄膜；
步骤5.2，在所述BN薄膜上旋涂PMMA苯甲醚溶液，形成PMMA/BN/铜结构；
步骤5.3，采用化学方法去除所述PMMA/BN/铜结构中的铜，得到PMMA/BN结构的透明薄膜；
步骤5.4，清洗所述PMMA/BN结构的透明薄膜，并转移至所述第一钝化层表面进行贴片；
步骤5.5，加热包含所述PMMA/BN结构的透明薄膜的器件；
步骤5.6，清洗加热后的包含所述PMMA/BN结构的透明薄膜的器件，除去PMMA胶，得到BN薄膜，即第二钝化层。
9.根据权利要求5所述的制备方法，其特征在于，所述第三钝化层和所述第二钝化层的形成方法相同。
CN202110984091.7A 2021-08-25 2021-08-25 一种GaN低寄生钝化器件及其制备方法 Active CN113809171B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110984091.7A CN113809171B (zh) 2021-08-25 2021-08-25 一种GaN低寄生钝化器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110984091.7A CN113809171B (zh) 2021-08-25 2021-08-25 一种GaN低寄生钝化器件及其制备方法

Publications (2)

Publication Number Publication Date
CN113809171A CN113809171A (zh) 2021-12-17
CN113809171B true CN113809171B (zh) 2022-12-23

Family

ID=78894160

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110984091.7A Active CN113809171B (zh) 2021-08-25 2021-08-25 一种GaN低寄生钝化器件及其制备方法

Country Status (1)

Country Link
CN (1) CN113809171B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347701A (zh) * 2014-09-10 2015-02-11 电子科技大学 一种具有复合钝化层结构的场效应晶体管
CN107170800A (zh) * 2017-05-19 2017-09-15 北京华进创威电子有限公司 一种复合钝化层栅场板GaN HEMT元胞结构及器件
CN107248528A (zh) * 2017-06-09 2017-10-13 西安电子科技大学 低频率损耗GaN基微波功率器件及其制作方法
CN110808207A (zh) * 2019-11-13 2020-02-18 中国电子科技集团公司第十三研究所 一种t型纳米栅及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9130026B2 (en) * 2013-09-03 2015-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Crystalline layer for passivation of III-N surface
US9633920B2 (en) * 2015-02-12 2017-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. Low damage passivation layer for III-V based devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347701A (zh) * 2014-09-10 2015-02-11 电子科技大学 一种具有复合钝化层结构的场效应晶体管
CN107170800A (zh) * 2017-05-19 2017-09-15 北京华进创威电子有限公司 一种复合钝化层栅场板GaN HEMT元胞结构及器件
CN107248528A (zh) * 2017-06-09 2017-10-13 西安电子科技大学 低频率损耗GaN基微波功率器件及其制作方法
CN110808207A (zh) * 2019-11-13 2020-02-18 中国电子科技集团公司第十三研究所 一种t型纳米栅及其制备方法

Also Published As

Publication number Publication date
CN113809171A (zh) 2021-12-17

Similar Documents

Publication Publication Date Title
CN102629624B (zh) 基于GaN的MIS栅增强型HEMT器件及制作方法
CN107369704B (zh) 含有铁电栅介质的叠层栅增强型GaN高电子迁移率晶体管及制备方法
CN110459595B (zh) 一种增强型AlN/AlGaN/GaN HEMT器件及其制备方法
CN101252088A (zh) 一种新型增强型A1GaN/GaN HEMT器件的实现方法
CN107248528B (zh) 低频率损耗GaN基微波功率器件及其制作方法
CN107170822B (zh) 基于负电容介质的GaN基凹槽绝缘栅增强型高电子迁移率晶体管
CN113594226B (zh) 一种基于平面纳米线沟道的高线性hemt器件及制备方法
CN112993030A (zh) 一种提高槽栅GaN MIS FET器件可靠性的方法
CN112993029B (zh) 一种提高GaN HEMT界面质量的方法
CN110164976B (zh) 应变型氧化镓mosfet器件结构及制备方法
CN108598000B (zh) GaN基增强型MISHEMT器件的制作方法及器件
CN114361032A (zh) 一种低接触电阻型GaN基器件及其制作方法
CN112466925B (zh) 一种低射频损耗的硅基氮化镓射频功率器件及其制备方法
CN113809171B (zh) 一种GaN低寄生钝化器件及其制备方法
CN111785776A (zh) 垂直结构Ga2O3金属氧化物半导体场效应晶体管的制备方法
CN113809154B (zh) 一种氮化物势垒应力调制器件及其制备方法
CN105513963A (zh) 半导体结构、形成方法以及场效应晶体管
CN113555430B (zh) 一种通过渐变栅实现多阈值调制技术的hemt器件及制备方法
CN109904227B (zh) 低功函数导电栅极的金刚石基场效应晶体管及其制备方法
CN114784096A (zh) GaN基高电子迁移率晶体管、欧姆金属电极及其制备方法
CN114361031A (zh) 一种基于新型欧姆再生长的GaN基器件及其制备方法
CN113594037A (zh) GaN MISHEMT器件及其制作方法
CN109216331B (zh) 一种基于pin二极管的毫米波预失真集成电路及制作方法
CN116525438A (zh) 基于AlScN钝化的AlGaN-GaN HEMTs器件及制作方法
CN109216283B (zh) 一种基于肖特基二极管的毫米波过保护电路及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant