CN109216331B - 一种基于pin二极管的毫米波预失真集成电路及制作方法 - Google Patents

一种基于pin二极管的毫米波预失真集成电路及制作方法 Download PDF

Info

Publication number
CN109216331B
CN109216331B CN201810811137.3A CN201810811137A CN109216331B CN 109216331 B CN109216331 B CN 109216331B CN 201810811137 A CN201810811137 A CN 201810811137A CN 109216331 B CN109216331 B CN 109216331B
Authority
CN
China
Prior art keywords
layer
electrode
algan
passivation layer
pin diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810811137.3A
Other languages
English (en)
Other versions
CN109216331A (zh
Inventor
马晓华
杨凌
芦浩
祝杰杰
周小伟
侯斌
宓珉翰
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201810811137.3A priority Critical patent/CN109216331B/zh
Publication of CN109216331A publication Critical patent/CN109216331A/zh
Application granted granted Critical
Publication of CN109216331B publication Critical patent/CN109216331B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及一种基于PIN二极管的毫米波预失真集成电路的制作方法，包括步骤：制备AlGaN/GaN高电子迁移率晶体管，测试得到所述AlGaN/GaN高电子迁移率晶体管的输入阻抗；制备PIN二极管，使得所述PIN二极管的输出阻抗与所述输入阻抗共轭匹配；键合所述AlGaN/GaN高电子迁移率晶体管和所述PIN二极管，得到预失真集成电路。本发明实施例的预失真集成电路在低频、窄带环境和高频、宽带环境下都可以发挥最佳效应；同时，预失真集成电路可以减小氮化镓基功率放大器的幅度，改善功率放大器的非线性失真。

Description

一种基于PIN二极管的毫米波预失真集成电路及制作方法
技术领域
本发明属于射频技术领域，具体涉及一种基于PIN二极管的毫米波预失真集成电路及制作方法。
背景技术
随着无线通信技术的飞速发展，线性调制技术正得到越来越广泛的应用。包络变化的调制信号经过非线性射频功放后会产生交调分量，因此必须采用线性化技术来减少由此产生的邻道干扰。
预失真技术是一种广泛使用的线性化技术，基于预失真技术的线性化系统正逐步成为研究热点，目前基于预失真技术的线性化方法主要有采用超线性器件和功率回退法，选用满足系统性能要求的超线性器件和采用功率回退法都可以使高功率放大器工作于线性区域。
但是，选用满足系统性能要求的超线性器件成本太高，技术难度大；而采用功率回退法不仅会大幅度降低电源的利用率，而且结构复杂、线性度补偿较低、可调性差、大规模集成难度大，同时功率回退法仅在低频、窄带信号中能够有效开展，在高频和宽带环境很难发挥出最佳效应。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种基于PIN二极管的毫米波预失真集成电路及制作方法。本发明要解决的技术问题通过以下技术方案实现：
本发明实施例提供了一种基于PIN二极管的毫米波预失真集成电路的制作方法，包括步骤：
S1、制备AlGaN/GaN高电子迁移率晶体管，测试得到所述AlGaN/GaN高电子迁移率晶体管的输入阻抗；
S2、制备PIN二极管，使得所述PIN二极管的输出阻抗与所述输入阻抗共轭匹配；
S3、键合所述AlGaN/GaN高电子迁移率晶体管和所述PIN二极管，得到预失真集成电路。
在本发明的一个实施例中，所述AlGaN/GaN高电子迁移率晶体管在包括第一衬底层(101)、成核层(102)、GaN缓冲层(103)和AlGaN势垒层(104)的样片上制作而成，步骤S1包括：
S101、在所述AlGaN势垒层上制作源电极和漏电极，形成源电极欧姆接触和漏电极欧姆接触；
S102、在所述AlGaN势垒层上光刻有源区的电隔离区域，制作所述有源区的电隔离；
S103、在所述AlGaN势垒层上淀积第一钝化层材料，形成第一钝化层；
S104、刻蚀所述第一钝化层，形成第二钝化层；
S105、生长第三钝化层，将所述第三钝化层转移至所述第二钝化层表面，形成复合钝化层；
S106、在所述复合钝化层上光刻栅电极图形，刻蚀所述栅电极图形内的所述复合钝化层，形成槽栅；
S107、在所述槽栅和所述复合钝化层上蒸发栅电极金属，形成栅电极；
S108、在所述栅电极、所述复合钝化层、所述源电极和漏电极表面淀积保护层材料，形成保护层；
S109、在所述保护层上光刻互联层开孔区，刻蚀所述金属互联层开孔区的所述保护层和所述复合钝化层，形成开孔结构；
S110、在所述开孔结构中蒸发互联金属，形成互联层，制备得到所述AlGaN/GaN高电子迁移率晶体管；
S111、测试所述AlGaN/GaN高电子迁移率晶体管的源阻抗，根据所述源阻抗计算所述输入阻抗。
在本发明的一个实施例中，所述第一钝化层材料包括SiN。
在本发明的一个实施例中，所述第三钝化层材料包括BN。
在本发明的一个实施例中，所述栅电极为半浮空栅结构。
在本发明的一个实施例中，步骤S2包括：
S201、在第二衬底层上外延N+层材料、I层材料和P+层材料，依次形成N+层、I层、P+层；
S202、在所述P+层光刻P+电极区域，在所述P+电极区域蒸发电极金属，形成P+层电极；
S203、刻蚀所述P+层、所述I层和所述N+层，形成P+层电极的第二电隔离结构；
S204、刻蚀所述第二衬底层，形成刻蚀孔；
S205、在刻蚀孔内的N+层上光刻N+电极区域，在所述N+电极区域蒸发电极金属，形成N+层电极，完成所述PIN二极管的制作；
S206、在所述PIN二极管上连接微带线，使得所述输出阻抗与所述输入阻抗共轭匹配。
在本发明的一个实施例中，步骤S3包括：
S301、预处理所述AlGaN/GaN高电子迁移率晶体管；
S302、在所述AlGaN/GaN高电子迁移率晶体管表面旋涂键合材料，形成键合层；
S303、对所述键合层进行曝光和显影，形成键合图形；
S304、激活所述键合层；
S305、键合所述AlGaN/GaN高电子迁移率晶体管与所述PIN二极管，得到所述预失真集成电路。
在本发明的一个实施例中，所述预失真集成电路为垂直结构的立体集成电路。
本发明的另一个实施例提供的一种基于PIN二极管的毫米波预失真集成电路，由上述实施例基于PIN二极管的毫米波预失真集成电路的制作方法制得。
与现有技术相比，本发明的有益效果：
1、本发明的AlGaN/GaN高电子迁移率晶体管(High Electron MobilityTransistor，简称HEMT)具有导通电阻低、饱和电流大、击穿电压高、输出功率密度高、输出阻抗高等优点，是一种高性能的功率电子器件；
2、本发明的第三钝化层材料选用BN，BN为低电容材料，可以减小电极的寄生电容，降低器件频率损耗，从而在高频环境中有效开展工作；
3、本发明的栅电极为半浮空栅，可以减小栅电极的寄生电容，降低器件频率损耗，从而在高频环境中有效开展工作；
4、本发明的PIN二极管具有测量精度高、分辨能力强、传输信息容量大、天线尺寸小、方向性好、穿透等离子体的能力强等优点，是一种高性能的毫米波设备；
5、本发明的预失真集成电路，不仅在低频和窄带信号中能够有效开展，而且在高频和宽带环境下也可以发挥最佳效应，应用范围广阔；同时，预失真集成电路线性补偿度高，可调性好，可以减小氮化镓基功率放大器的幅度，改善功率放大器的非线性失真；
6、本发明的立体集成电路采用垂直结构，降低了大规模集成难度，同时提高了电路的工作速度，提高集成电路的性能；
7、本发明的AlGaN/GaN HEMT的输入阻抗与肖特基二极管的输出阻抗共轭匹配，可使得集成电路负载最大的功率传输，提升集成电路的性能；
8、本发明的基于PIN二极管的毫米波预失真集成电路的制作方法简单，制作成本低，制得的集成电路结构简单，可以大幅度提高预失真集成电路的加工能力。
附图说明
图1为本发明实施例提供的基于PIN二极管的毫米波预失真集成电路的制作方法流程图；
图2a-图2k为本发明实施例提供的AlGaN/GaN HEMT的制作方法示意图；
图3a-图3g为本发明实施例提供的PIN二极管的制作方法示意图；
图4为本发明实施例的基于PIN二极管的毫米波预失真集成电路的结构示意图；
图5为本发明实施例的AlGaN/GaN HEMT的结构示意图；
图6为本发明实施例的PIN二极管的结构示意图；
图7为本发明实施例的基于PIN二极管的毫米波预失真集成电路的拓扑电路图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1为本发明实施例提供的基于PIN二极管的毫米波预失真集成电路的制作方法流程图，AlGaN/GaN高电子迁移率晶体管在包括第一衬底层101、成核层102、GaN缓冲层103和AlGaN势垒层104的样片上制作而成，请参见图2a，其中，缓冲层103与势垒层104中间存在二维电子气(Two dimensional electrongas，2DEG)。首先对样片进行清洗，清洗步骤如下：将样片放置在丙酮中超声2min，然后在60℃水浴加热的正胶剥离液中煮10min，随后将样片依次放入丙酮和乙醇中各超声3min，在用去离子水清洗掉残留的丙酮、乙醇后，用HF溶液清洗样片30s，最后用去离子水清洗干净并用超纯氮气吹干。
清洗完毕后，在样片上制作AlGaN/GaN HEMT器件，请参见图2a-图2k，图2a-图2k为本发明实施例提供的AlGaN/GaN HEMT的制作方法示意图，制作具体步骤如下：
S101、在所述AlGaN势垒层104上制作源电极106和漏电极105，形成源电极欧姆接触和漏电极欧姆接触；请参见图2b，具体步骤如下：
S1011、在势垒层104上光刻源电极区域和漏电极区域：首先，将完成清洗的样片放在200℃的热板上烘烤5min；然后，在样片上的势垒层104上甩剥离胶，甩胶厚度为0.35μm，将样片在温度为200℃的热板上烘5min；接着，在该剥离胶上甩光刻胶，甩胶厚度为0.77μm，将样片在90℃热板上烘1min；之后，将样片放入光刻机中对源电极区域和漏电极区域的光刻胶进行曝光；最后，将完成曝光的样片放入显影液中，以移除源电极区域和漏电极区域的光刻胶和剥离胶，用超纯水冲洗样片并用氮气吹干。
S1012、打底膜：对完成源电极区域和漏电极区域光刻的样片采用等离子去胶机去除图形区未显影干净的光刻胶薄层，处理时间为5min，该步骤可以大幅度提高剥离的成品率。
S1013、蒸发源电极金属和漏电极金属：将完成等离子去胶的样片放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10-6Torr后，利用电子束蒸发工艺在势垒层104的光刻胶上蒸发欧姆金属，该欧姆金属是由四层金属组成的金属堆栈结构，从下至上依次为Ti、Al、Ni和Au。
S1014、剥离金属及退火：首先，将完成源电极金属和漏电极金属蒸发的样片在丙酮中浸泡，至少40min后进行超声处理；然后，将样片放入温度为60℃的剥离液中水浴加热5min；之后，将样片依次放入丙酮溶液和乙醇溶液中超声清洗3min；接着，用超纯水冲洗样片并用氮气吹干，形成源电极106和漏电极105；最后，将样片放入快速退火炉中，向退火炉中通入10min氮气，再在氮气气氛中将退火炉温度设为830℃，进行30s的高温退火，以使源电极106和漏电极105上欧姆金属下沉至缓冲层103，形成欧姆金属与异质结沟道之间的欧姆接触，形成源电极欧姆接触和漏电极欧姆接触。
S102、在所述AlGaN势垒层104上光刻有源区的电隔离区域，制作所述有源区的第一电隔离结构107；请参见图2c，具体步骤如下：
S1021、在势垒层104上光刻电隔离区域：首先，将样片放在200℃的热板上烘烤5min；然后，在势垒层104、源电极106、漏电极105上进行光刻胶的涂胶和甩胶，甩胶转速为3500rpm，并将样片放在90℃的热板上烘烤1min；接着，将样片放入光刻机中，通过台面隔离版图对电隔离区域内的光刻胶进行曝光；最后，将完成曝光的样片放入显影液中以移除电隔离区域内的光刻胶，并对样片进行超纯水冲洗和氮气吹干。
S1022、在势垒层104上刻蚀第一电隔离结构107：首先，利用电感耦合等离子体(Inductive Coupled Plasma Emission Spectrometer，简称ICP工艺刻蚀电隔离区域的势垒层104，形成有源区的第一电隔离结构107，实现有源区的电隔离。
S1023、去除刻蚀后的掩膜：将完成刻蚀的样片依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗，以移除电隔离区域外的光刻胶；然后，用超纯水冲洗样片并用氮气吹干，完成有源区的第一电隔离结构107的制作。
S103、在所述AlGaN势垒层104上淀积第一钝化层材料，形成第一钝化层108；请参见图2d，具体步骤如下：
S1031、对完成第一电隔离结构107制作的样品进行表面清洗：首先，将样品放入丙酮溶液中超声清洗3mim，超声强度为3.0；然后，将样品放入温度为60℃的剥离液中水浴加热5min；接着，将样品依次放入丙酮溶液和乙醇溶液中超声清洗3min，其声强度为3.0；最后，用超纯水冲洗样品并用氮气吹干。
S1032、在AlGaN势垒层104上，利用等离子体增强化学气相沉积法(PlasmaEnhanced Chemical Vapor Deposition，简称PECVD)生长SiN，形成第一钝化层108，生长工艺条件为：采用NH3和SiH4分别作为Si源和N源，优化的流量比为SiH4：NH3＝2：1，沉积温度为250℃，反应腔室压力为600mTorr，RF功率为22W，反应时间为25min。
具体的，第一钝化层108的厚度范围为100nm-200nm，本发明实施例的第一钝化层108的厚度为200nm。
S104、刻蚀所述第一钝化层108，形成第二钝化层109；请参见图2e，具体步骤如下：
S1041、在第一钝化层108上光刻减薄区域：首先，将样品放在200℃的热板上烘烤5min；然后，在第一钝化层108上进行光刻胶的涂胶和甩胶，甩胶转速为3500r/mim，将样品放在90℃的热板上烘烤1min；接着，将样品放入光刻机中对减薄区域内的光刻胶进行曝光；最后，将完成曝光后的样品放入显影液中以移除减薄区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干。
S1042、利用ICP刻蚀工艺刻蚀第一钝化层108，将第一钝化层108减薄，形成第二钝化层109。刻蚀条件为：反应气体为CF4和O2，CF4流量为25sccm，O2流量为5sccm，反应腔室压力为5mTorr，上电极和下电极的射频功率分别为100W和10W，刻蚀的深度为190nm。
具体的，第一钝化层108的刻蚀厚度范围为90nm-190nm，本发明实施例的第一钝化层108的刻蚀厚度为190nm，第二钝化层109的厚度为10nm。
S105、生长第三钝化层110，将所述第三钝化层110转移至所述第二钝化层109表面，形成复合钝化层111；请参见图2f，具体步骤如下：
S1051、采用低压力化学气相沉积法(Low Pressure Chemical VaporDeposition，简称LPCVD)法在箔片上生长第三钝化层110：首先，将前驱物放硼烷氨(NH3-BH3，缩写BN)置在玻璃管中，箔片置于管式炉内的石英管中；然后，打开机械泵和温控阀门，管式炉从室温升温至1000℃，升温速率为50℃/min；接着，加热水浴至60℃，打开气体阀门；最后，在气体阀门开启后由H2载入石英管中，H2流量为0.05L/min，在箔片基底上沉积厚度为50nm的第三钝化层110。
具体的，第三钝化层110的厚度范围为20nm-50nm，本发明实施例的第三钝化层110的厚度为50nm。
作为优选，选用在箔片上生长第三钝化层110，本发明实施例的采用的箔片为铜箔。
本发明的第三钝化层材料选用BN，BN为低电容材料，可以减小电极的寄生电容，降低器件频率损耗，从而在高频环境中有效开展工作。
S1052、旋涂苯甲醚溶液PMMA：将表面生长有BN第三钝化层110的铜箔放置在旋涂机上以转速1000r/min的转速旋转40s，然后将PMMA苯甲醚溶液旋涂在铜箔表面，形成PMMA/BN/Cu结构；
S1053、去除铜箔：将旋涂好PMMA的铜箔在温度170℃下干燥3min，放入FeCl3溶液中静置2小时去除铜，得到PMMA/BN结构的透明薄膜；
S1054、漂洗、贴片：将去除铜箔后的PMMA/BN透明薄膜用去离子水反复漂洗，转移至第二钝化层109表面进行贴片；
S1055、热板加热：将完成贴片的薄膜放置于热板上，在温度80℃下加热2min，然后升温至120℃保持2min，再升温至160℃保持4min；
S1056、清洗SiN/BN薄膜：将薄膜放入丙酮溶液中，超声清洗10min，最终再用异丙醇清洗，得到转移至SiN表面的BN薄膜。
S106、在所述复合钝化层111上光刻栅电极图形，刻蚀所述栅电极图形内的所述复合钝化层111，形成槽栅112；请参见图2g，具体步骤如下：
S1061、在复合钝化层111上光刻栅电极区域：首先，将完成凹槽刻蚀的样片放在200℃的热板上烘烤5min；然后，在样片上甩剥离胶，其甩胶厚度为0.35μm，并将样片在温度为200℃的热板上烘5min；接着，在该样片上甩光刻胶，其甩胶厚度为0.77μm，并将样片在90℃热板上烘1min；之后，将样片放入光刻机中对栅电极区域的光刻胶进行曝光；最后，将完成曝光的样片放入显影液中移除栅电极区域的光刻胶和剥离胶，并对其进行超纯水冲洗和氮气吹干。
S1062、打底膜：将完成栅电极光刻的样片采用等离子去胶机去除图形区未显影干净的光刻胶薄层，处理时间为5min。
S1063、利用ICP刻蚀工艺在反应气体为CF4和O2，反应腔室压力为10mTorr，上电极和下电极的射频功率分别为100W和10W的干法刻蚀条件下去除栅下方的钝化层至势垒层，形成深度为60nm的槽栅。
S107、在所述槽栅112和所述复合钝化层111上蒸发栅电极金属，形成栅电极113；请参见图2h，具体步骤如下：
S1071、蒸发栅电极金属：将完成槽栅开孔的样品放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10-6Torr之后，再在槽栅区域和栅电极区域以外的光刻胶上蒸发栅金属，该栅金属是由下向上依次由Ni、Au和Ni三层金属组成的金属堆栈结构。
S1072、剥离金属：将完成栅电极蒸发的样片在丙酮中浸泡40分钟以上后进行超声处理；然后将样片放入温度为60的剥离液中水浴加热5min；接着，将样片依次放入丙酮溶液和乙醇溶液中超声清洗3min；最后，用超纯水冲洗样片并用氮气吹干，完成栅极的制作。
具体的，栅电极113的长度范围为0.1μm-0.2μm，宽度范围为100μm-1μm；
本发明实施例的栅电极113的长度为0.2μm，宽度为100μm。
本发明的栅电极113为半浮空栅结构，可以减小栅电极113的寄生电容，降低器件频率损耗，从而在高频环境中有效开展工作。
S108、在所述栅电极113、所述复合钝化层111、所述源电极106和漏电极105表面淀积保护层材料，形成保护层114；请参见图2i，具体步骤如下：
S1081、对完成栅电极制作的样品进行表面清洗：首先，将样品放入丙酮溶液中超声清洗3min，超声强度为3.0；然后，将样品放入温度为60℃的剥离液中水浴加热5min；接着，将样品依次放入丙酮溶液和乙醇溶液中超声清洗3min，超声强度为3.0；最后，用超纯水冲洗样品并用氮气吹干。
S1082、利用PECVD工艺生长保护层材料，形成保护层114。淀积保护层采用的工艺条件为：气体为2％SiH4/N2、NH3、N2和He，气体流量分别为200sccm，2sccm，0sccm，200sccm。压强为600mTorr，温度为250℃，功率为22W。
具体的，本发明实施例的保护层材料采用SiN。
具体的，保护层114的厚度范围为150nm-200nm，本发明实施例的保护层114的厚度为200nm。
S109、在所述保护层114上光刻互联层开孔区，刻蚀所述金属互联层开孔区的所述保护层114和所述复合钝化层111，形成开孔结构115；请参见2j，具体步骤如下：
S1091、在保护层114上光刻金属互联层开孔区：首先，将样品放在200℃的热板上烘烤5min；然后，进行光刻胶的涂胶和甩胶，其甩胶转速为3500转/min，并将样品放在90℃的热板上烘烤1min；接着，将样品放入光刻机中，通过互联开孔版图对金属互联层开孔区域内的光刻胶进行曝光；最后，将完成曝光后的样品放入显影液中以移除互联开孔区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干。
S1092、利用ICP刻蚀工艺在反应气体为CF4和O2，反应腔室压力为10mTorr，上电极和下电极的射频功率分别为100W和10W的条件下，先移除互联开孔区域内的200nm厚的SiN保护层，再刻蚀掉60nm厚的SiN钝化层。
S110、在所述开孔结构115中蒸发互联金属，形成互联层116，完成所述AlGaN/GaN高电子迁移率晶体管的制作；请参见图2k，具体步骤如下：
首先，将有金属互连光刻图形的样品放入等离子去胶机中进行底膜处理，其处理的时间为5min；然后，将样品放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10-6Torr；之后，在互连金属区域内的电极和SiN保护层以及金属互连区域外的光刻胶上蒸发互联金属，该互联金属是由下向上依次由Ti和Au两层金属组成的金属堆栈结构；接着，对完成互联金属蒸发的样品进行剥离，以移除金属互联层区域外的互联金属、光刻胶和剥离胶；最后，用超纯水冲洗样品并用氮气吹干，形成互联层116，完成所述AlGaN/GaN高电子迁移率晶体管的制作。
S111、测试所述AlGaN/GaN高电子迁移率晶体管的源阻抗，根据所述源阻抗计算所述输入阻抗；具体步骤如下：
S1111、在使用系统前，进行系统校准：首先是利用矢量网络分析仪进行In-Situ系统校准，同时保证输入端和输出端的测试参考面在被测器件处。
S1112、利用负载牵引系统对制得器件进行源牵引：对制得栅长0.6μm、栅宽100μm的HEMT器件在频率为5.5GHz，漏压偏置30V进行源牵引，测得源阻抗为Zs＝r0+jxΩ，即可知测得AlGaN/GaN HEMT器件输入阻抗Zl＝r0-jxΩ。
本发明实施例的AlGaN/GaN HEMT具有导通电阻低、饱和电流大、击穿电压高、输出功率密度高、输出阻抗高等优点，是一种高性能的功率电子器件。
实施例二
请参见图3a-图3g，图3a-图3g为本发明实施例提供的PIN二极管的制作方法示意图。
根据已测得AlGaN/GaN HEMT器件的输入阻抗，由两者阻抗共轭匹配可知PIN二极管的输出阻抗为Zd＝r1+jxΩ，由输出阻抗可以推算出PIN二极管的结电容，由结电容得知PIN二极管的尺寸和GaN掺杂浓度影响其大小，从而控制PIN二极管的输出阻抗，因此，通过控制PIN二极管的尺寸和掺杂浓度来制作PIN二极管。
PIN二极管在确定尺寸的第二衬底层201上制作而成，请参见图3a。具体制作步骤如下：
S201、在第二衬底层201上外延N+层材料、I层材料和P+层材料，依次形成N+层202、I层203、P+层204；请参见图3b，具体步骤如下：
利用分子束外延(Molecular beam epitaxy，简称MBE)设备在第二衬底层201依次生长高浓度掺杂的GaN，形成N+层202；未掺杂的GaN，形成I层203；高浓度掺杂的GaN，形成P+层204；其中，N+层202的掺杂浓度为1×1016cm-3～1×1018cm-3，掺杂元素为Si，厚度为10μm～40μm；I层203的厚度为20μm～70μm；P+层204的掺杂浓度为1×1019cm-3～1×1020cm-3，掺杂元素为Mg，厚度为1μm～10μm。
S202、在所述P+层204光刻P+电极区域，在所述P+电极区域蒸发电极金属，形成P+层电极205；请参见图3c，具体步骤如下：
S2021、在P+层204上光刻电极区域：首先，将样片放在200℃的热板上烘烤5min；然后，在P+层204上甩剥离胶，甩胶厚度为0.35μm，并将样片在温度为200℃的热板上烘5min；接着，在剥离胶上甩光刻胶，甩胶厚度为0.77μm，并将样片在90℃热板上烘1min；之后，将样片放入光刻机中对P+层电极区域的光刻胶进行曝光；最后，将完成曝光的样片放入显影液中移除P+层电极区域的光刻胶和剥离胶，并对其进行超纯水冲洗和氮气吹干。
S2022、打底膜：将完成P+层电极区域光刻的样片采用等离子去胶机去除图形区未显影干净的光刻胶薄层，处理时间为5min，该步骤大幅度提高剥离P+层电极区域外金属的成品率。
S2023、蒸发P+层电极金属：将完成等离子去胶的样品放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10-6Torr后，再在P+层303上的光刻胶上利用电子束蒸发技术(E-beam)蒸发电极欧姆金属，该欧姆金属是由四层金属组成的金属堆栈结构，由下向上依次为Ti、Al、Ni和Au。
S2024、剥离金属及退火：首先，将完成P+层电极金属蒸发的样片在丙酮中浸泡40min以上后进行超声处理；然后，将样片放入温度为60℃的剥离液中水浴加热5min；之后，将样片依次放入丙酮溶液和乙醇溶液中超声清洗3min；接着，用超纯水冲洗样片并用氮气吹干；最后，将样片放入快速退火炉中，向退火炉中通入10min氮气，再在氮气气氛中将退火炉温度设为830℃，进行30s的高温退火，以使P+层204电极区域上欧姆金属下沉，从而形成欧姆金属与P+层204之间的欧姆接触，完成P+层电极205的制作。
S203、刻蚀所述P+层204、所述I层203和所述N+层202，形成P+层电极205的第二电隔离结构206；请参见图3d，具体步骤如下：
S2031、在P+层204上光刻电隔离区域：
首先，将样品放在200℃的热板上烘烤5min；然后，在P+层204进行光刻胶的涂胶和甩胶，甩胶转速为3500rpm，将样品放在90℃的热板上烘烤1min；接着，将样品放入光刻机中，通过台面隔离版图对电隔离区域内的光刻胶进行曝光；最后，将完成曝光后的样品放入显影液中以移除电隔离区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干；
S2032、刻蚀电隔离区域，形成第二电隔离结构206：
首先，利用ICP工艺依次刻蚀电隔离区域的P+层204、所述I层203和所述N+层202，以形成P+层电极205的第二电隔离结构206；然后，将样品依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗，以移除电隔离区域外的光刻胶；最后，用超纯水冲洗样品并用氮气吹干，完成第二电隔离结构206的制作。
S204、刻蚀所述第二衬底层201，形成刻蚀孔207；请参见图3e，具体步骤如下：
S2041、在第二衬底层201上光刻N+电极凹槽区域：
首先，将样品放在200℃的热板上烘烤5min；然后，在第二衬底层201下面进行光刻胶的涂胶和甩胶，甩胶转速为3500r/min，并将样品放在90℃的热板上烘烤1min；接着，将样品放入光刻机中，通过阴极凹槽版图对凹槽区域的光刻胶进行曝光；最后，将完成曝光后的样品放入显影液中以移除阴极凹槽区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干。
S2042、刻蚀第二衬底层201，形成刻蚀孔207：利用ICP工艺刻蚀凹槽区域内的第二衬底层201，刻蚀至N+型氮化镓层202，形成刻蚀孔207。刻蚀条件为：反应气体为Cl2，反应腔室压力为5mTorr，上电极和下电极的射频功率分别为100W和10W。
S205、在刻蚀孔207内的N+层202上光刻N+电极区域，在所述N+电极区域蒸发电极金属，形成N+电极208，完成所述PIN二极管的制作；请参见图3f，具体步骤如下：
S2051、在刻蚀孔207内的N+层上光刻阴极区域：首先，将样片放在200℃的热板上烘烤5min；然后，在样片上甩剥离胶，甩胶厚度为0.35μm，并将样片在温度为200℃的热板上烘5min；接着，在该样片上甩光刻胶，甩胶厚度为0.77μm，并将样片在90℃热板上烘1min；之后，将样片放入光刻机中对阴极区域的光刻胶进行曝光；最后，将完成曝光的样片放入显影液中移除阴极区域的光刻胶和剥离胶，并对其进行超纯水冲洗和氮气吹干。
S2052、打底膜：将完成阴极区域光刻的样片采用等离子去胶机去除图形区未显影干净的光刻胶薄层，处理时间为5min，该步骤大幅度提高了剥离N+层电极区域外金属的成品率。
S2053、蒸发N+层电极金属：将完成等离子去胶的样品放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10-6Torr之后，在刻蚀孔206内的阴极区域上蒸发欧姆金属，该欧姆金属是由四层金属组成的金属堆栈结构，从下向上依次为Ti、Al、Ni和Au。
S2054、剥离金属及退火：首先，将完成阴极金属蒸发的样片在丙酮中浸泡至少40min，进行超声处理；然后，将样片放入温度为60℃的剥离液中水浴加热5min；之后，将样片依次放入丙酮溶液和乙醇溶液中超声清洗3min；接着，用超纯水冲洗样片并用氮气吹干；最后，将样片放入快速退火炉中，向退火炉中通入10min氮气，再在氮气气氛中将退火炉温度设为830℃，进行30s的高温退火，以使N+层电极区域上的欧姆金属下沉，从而形成欧姆金属与N+层的欧姆接触，完成N+层电极208制作。
S206、在所述PIN二极管上连接微带线209，使得所述输出阻抗与所述输入阻抗共轭匹配；请参见图3g，具体步骤如下：
根据PIN二极管的输出阻抗得到结电容，由结电容计算得出PIN二极管的输出虚部阻抗，再利用微带线209将PIN二极管的输出虚部阻抗由容性阻抗变为感性阻抗，其中微带线阻抗为
Figure BDA0001739132210000181
因此，在PIN二极管上连接微带线，以实现AlGaN/GaN HEMT的输入阻抗与PIN二极管的输出阻抗共轭匹配。
本发明实施例的PIN二极管具有测量精度高、分辨能力强、传输信息容量大、天线尺寸小、方向性好、穿透等离子体的能力强等优点，是一种高性能的毫米波设备。
本发明实施例的AlGaN/GaN HEMT的输入阻抗与肖特基二极管的输出阻抗共轭匹配，可使得集成电路负载最大的功率传输，提升集成电路的性能。
实施例三
本发明实施例将AlGaN/GaN HEMT与PIN二极管通过键合材料键合组装，形成预失真集成电路，步骤如下：
S301、预处理所述AlGaN/GaN高电子迁移率晶体管。
处理AlGaN/GaN HEMT器件表面，通过AP3000处理液和烘烤，增强粘附性；
S302、在所述AlGaN/GaN高电子迁移率晶体管表面旋涂键合材料，形成键合层。
优选的，键合材料包括苯并环丁烯(BCB)。
S303、对所述键合层进行曝光和显影，形成键合图形。
S3031、按照相应的膜厚设置曝光和显影条件，对旋涂有BCB材料的HEMT器件进行曝光，光刻版图有键合对准标记，显影后形成键合图形，并将圆片放置热板上烘烤。
S3032、清除残胶，BCB表面残留物对键合影响很大，使用等离子体刻蚀去除，使表面平整光洁。
S304、激活所述键合层：利用表面处理技术对键合层薄膜进行工艺处理和表面激活。
S305、键合所述AlGaN/GaN高电子迁移率晶体管与所述PIN二极管，形成所述预失真集成电路。
S3051、圆片对准，通过光刻机套刻技术，夹具中间放置隔离片，以控制芯片内部气氛，在预键合后，撤出隔离片；
S3052、进行键合，保证对圆片间产生最小化内应力，键合程序分有升温、恒温、再升温、固化、编程降温5阶段，同时还要控制工艺腔体内部压力，控制腔体内部氛围，完成键合工艺，至此完成整个基于PIN二极管的毫米波预失真集成电路的制作。
本发明实施例实施例的预失真集成电路，不仅在低频和窄带信号中能够有效开展，而且在高频和宽带环境下也可以发挥最佳效应，应用范围广阔；同时，预失真集成电路线性补偿度高，可调性好，可以减小氮化镓基功率放大器的幅度，改善功率放大器的非线性失真。
本发明实施例的基于PIN二极管的毫米波预失真集成电路的制作方法简单，制作成本低，制得的集成电路结构简单，可以大幅度提高预失真集成电路的加工能力。
实施例四
请参见图4，图4为本发明实施例的基于PIN二极管的毫米波预失真集成电路的结构示意图，该毫米波预失真集成电路为垂直结构的立体集成电路，从下到上依次包括AlGaN/GaN HEMT器件和PIN二极管，AlGaN/GaNHEMT器件和PIN二极管通过键合层进行键合连接。
本发明实施例的立体集成电路采用垂直结构，降低了大规模集成难度，同时提高电路的工作速度，提高集成电路的性能。
请参见图5，图5为本发明实施例的AlGaN/GaN HEMT器件的结构示意图，包括：第一衬底层101，位于第一衬底层101上的成核层102，位于成核层102上的缓冲层103，位于缓冲层103上的势垒层104，位于势垒层104两端的源电极106和漏电极105，位于势垒层104上的第二钝化层109，位于第二钝化层上的第三钝化层110，位于势垒层104和第三钝化层110上的栅电极113，位于第三钝化层110、栅电极113、源电极106和漏电极105上的保护层114，与源电极106、漏电极105和栅电极113相连且嵌入保护层114的互联层116。其中，势垒层104上的有源区具有有源区的第一电隔离结构107；第二钝化层109和第三钝化层110共同组成复合钝化层111；栅电极113为半浮空栅结构，半浮空栅结构的特点在于，中部为倒置的梯形结构，连接栅电极113的上部和下部，下部嵌入复合钝化层111中，上部淀积在倒置的梯形结构上。
请参见图6，图6为本发明实施例202上的I层203，位于I层203上的P+层204，位于P+层204上的P+层电极205，位于第二衬底层201的阴极刻蚀孔207内且位于N+层202下的N+层电极208，其中在P+层204、I层203和N+层202上具有P+层电极205的第二电隔离结构206，微带线209与PIN二极管的P+层电极208相连接。
请参见图7，图7为本发明实施例的基于PIN二极管的毫米波预失真集成电路的拓扑电路图，其中，L是微带线，D1是PIN二极管，G是栅电极，D是漏电极，S是源电极。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (7)

1.一种基于PIN二极管的毫米波预失真集成电路的制作方法，其特征在于，包括步骤：
S1、获取包括第一衬底层(101)、成核层(102)、GaN缓冲层(103)和AlGaN势垒层(104)的样片；
在所述AlGaN势垒层(104)上制作源电极(106)和漏电极(105)，形成源电极欧姆接触和漏电极欧姆接触；
在所述AlGaN势垒层(104)上光刻有源区的电隔离区域，制作所述有源区的第一电隔离结构(107)；
在所述AlGaN势垒层(104)上淀积第一钝化层材料，形成第一钝化层(108)；
刻蚀所述第一钝化层(108)，形成第二钝化层(109)；
生长第三钝化层(110)，将所述第三钝化层(110)转移至所述第二钝化层(109)表面，形成复合钝化层(111)；
在所述复合钝化层(111)上光刻栅电极图形，刻蚀所述栅电极图形内的所述复合钝化层(111)，形成槽栅(112)；
在所述槽栅(112)和所述复合钝化层(111)上蒸发栅电极金属，形成栅电极(113)；
在所述栅电极(113)、所述复合钝化层(111)、所述源电极(106)和漏电极(105)表面淀积保护层材料，形成保护层(114)；
在所述保护层(114)上光刻互联层开孔区，刻蚀所述金属互联层开孔区的所述保护层(114)和所述复合钝化层(111)，形成开孔结构(115)；
在所述开孔结构(115)中蒸发互联金属，形成互联层(116)，制备得到AlGaN/GaN高电子迁移率晶体管；
测试所述AlGaN/GaN高电子迁移率晶体管的源阻抗，根据所述源阻抗计算所述AlGaN/GaN高电子迁移率晶体管的输入阻抗；
S2、在第二衬底层(201)上外延N+层材料、I层材料和P+层材料，依次形成N+层(202)、I层(203)、P+层(204)；
在所述P+层(204)上依次形成剥离胶和光刻胶，对待形成P+电极区域位置处的所述光刻胶进行光刻，并移除光刻区域的所述光刻胶和所述剥离胶，形成P+电极区域，在所述P+电极区域蒸发电极金属，形成P+层电极(205)；
刻蚀所述P+层(204)、所述I层(203)和所述N+层(202)，形成P+层电极(205)的第二电隔离结构(206)；
刻蚀所述第二衬底层(201)，形成刻蚀孔(207)；
在刻蚀孔(207)内的N+层(202)上依次形成剥离胶和光刻胶，对待形成N+电极区域位置处的所述光刻胶进行光刻，并移除光刻区域的所述光刻胶和所述剥离胶，形成N+电极区域，在所述N+电极区域蒸发电极金属，形成N+层电极(208)，得到PIN二极管；
在所述PIN二极管上连接微带线(308)，使得所述PIN二极管的输出阻抗与所述输入阻抗共轭匹配；
S3、键合所述AlGaN/GaN高电子迁移率晶体管和所述PIN二极管，得到预失真集成电路。
2.如权利要求1所述的制作方法，其特征在于，所述第一钝化层(108)材料包括SiN。
3.如权利要求1所述的制作方法，其特征在于，所述第三钝化层(110)材料包括BN。
4.如权利要求1所述的制作方法，其特征在于，所述栅电极(113)为半浮空栅结构。
5.如权利要求1所述的制作方法，其特征在于，步骤S3包括：
S301、预处理所述AlGaN/GaN高电子迁移率晶体管；
S302、在所述AlGaN/GaN高电子迁移率晶体管表面旋涂键合材料，形成键合层；
S303、对所述键合层进行曝光和显影，形成键合图形；
S304、激活所述键合层；
S305、键合所述AlGaN/GaN高电子迁移率晶体管与所述PIN二极管，得到所述预失真集成电路。
6.如权利要求5所述的制作方法，其特征在于，所述预失真集成电路为垂直结构的立体集成电路。
7.一种基于X波段氮化镓的预失真集成电路，其特征在于，由如权利要求1-6中任一项所述的方法制得。
CN201810811137.3A 2018-07-23 2018-07-23 一种基于pin二极管的毫米波预失真集成电路及制作方法 Active CN109216331B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810811137.3A CN109216331B (zh) 2018-07-23 2018-07-23 一种基于pin二极管的毫米波预失真集成电路及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810811137.3A CN109216331B (zh) 2018-07-23 2018-07-23 一种基于pin二极管的毫米波预失真集成电路及制作方法

Publications (2)

Publication Number Publication Date
CN109216331A CN109216331A (zh) 2019-01-15
CN109216331B true CN109216331B (zh) 2020-07-17

Family

ID=64990694

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810811137.3A Active CN109216331B (zh) 2018-07-23 2018-07-23 一种基于pin二极管的毫米波预失真集成电路及制作方法

Country Status (1)

Country Link
CN (1) CN109216331B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111180527A (zh) * 2019-12-30 2020-05-19 深圳第三代半导体研究院 一种GaN基PN二极管及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0258530A2 (de) * 1986-09-01 1988-03-09 Licentia Patent-Verwaltungs-GmbH Photoempfänger
CN1808707A (zh) * 2005-01-18 2006-07-26 中国科学院半导体研究所 共振遂穿二极管与高电子迁移率晶体管器件制作方法
CN101064275A (zh) * 2006-04-28 2007-10-31 中国科学院半导体研究所 采用干法刻蚀技术实现rtd与hemt单片集成的方法
CN101447450A (zh) * 2007-11-28 2009-06-03 中国科学院微电子研究所 制作单片集成GaAs基MHEMT和PIN二极管的方法
CN107248528A (zh) * 2017-06-09 2017-10-13 西安电子科技大学 低频率损耗GaN基微波功率器件及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0258530A2 (de) * 1986-09-01 1988-03-09 Licentia Patent-Verwaltungs-GmbH Photoempfänger
CN1808707A (zh) * 2005-01-18 2006-07-26 中国科学院半导体研究所 共振遂穿二极管与高电子迁移率晶体管器件制作方法
CN101064275A (zh) * 2006-04-28 2007-10-31 中国科学院半导体研究所 采用干法刻蚀技术实现rtd与hemt单片集成的方法
CN101447450A (zh) * 2007-11-28 2009-06-03 中国科学院微电子研究所 制作单片集成GaAs基MHEMT和PIN二极管的方法
CN107248528A (zh) * 2017-06-09 2017-10-13 西安电子科技大学 低频率损耗GaN基微波功率器件及其制作方法

Also Published As

Publication number Publication date
CN109216331A (zh) 2019-01-15

Similar Documents

Publication Publication Date Title
CN111430456A (zh) 基于跨导补偿法的类Fin侧墙调制的HEMT器件及其制备方法
CN107248528B (zh) 低频率损耗GaN基微波功率器件及其制作方法
CN106847895A (zh) 基于TiN/Cu/Ni栅电极的GaN基高电子迁移率晶体管及制作方法
CN107958928A (zh) 一种基于横向沟道调制的增强型场效应晶体管及其制作方法
WO2022127512A1 (zh) 高电子迁移率晶体管、制备方法、功率放大/开关器
CN113594226B (zh) 一种基于平面纳米线沟道的高线性hemt器件及制备方法
CN109216331B (zh) 一种基于pin二极管的毫米波预失真集成电路及制作方法
CN107302022A (zh) 低损伤表面处理高效率器件及其制作方法
CN113555430B (zh) 一种通过渐变栅实现多阈值调制技术的hemt器件及制备方法
CN110752162B (zh) 基于x波段氮化镓预失真集成电路及制作方法
CN107919397A (zh) 一种高线性场效应晶体管器件及其制作方法
CN109216332B (zh) 一种基于肖特基二极管的毫米波线性化方法
CN112466925B (zh) 一种低射频损耗的硅基氮化镓射频功率器件及其制备方法
CN109244038B (zh) 一种氮化镓基宽摆幅线性化器件及制作方法
CN114497038A (zh) 一种GaN HEMT器件与p型金刚石MOSFET的集成器件及其制备方法
CN114361032A (zh) 一种低接触电阻型GaN基器件及其制作方法
CN109904227B (zh) 低功函数导电栅极的金刚石基场效应晶体管及其制备方法
CN114361031A (zh) 一种基于新型欧姆再生长的GaN基器件及其制备方法
CN109360856B (zh) 一种具有高散热结构的N面GaN HEMT器件及制作方法
CN109216283B (zh) 一种基于肖特基二极管的毫米波过保护电路及其制备方法
CN112466930A (zh) 一种二维半导体材料的金属接触结构及其制备方法
CN110752185B (zh) 一种基于氮化镓的宽摆幅双向限幅电路及其制备方法
CN110752186B (zh) 一种基于氮化镓的毫米波过保护电路及其制备方法
WO2019153431A1 (zh) 一种高频氮化镓/石墨烯异质结热电子晶体管的制备方法
CN113809171B (zh) 一种GaN低寄生钝化器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant