CN106847895A - 基于TiN/Cu/Ni栅电极的GaN基高电子迁移率晶体管及制作方法 - Google Patents

基于TiN/Cu/Ni栅电极的GaN基高电子迁移率晶体管及制作方法 Download PDF

Info

Publication number
CN106847895A
CN106847895A CN201611150328.7A CN201611150328A CN106847895A CN 106847895 A CN106847895 A CN 106847895A CN 201611150328 A CN201611150328 A CN 201611150328A CN 106847895 A CN106847895 A CN 106847895A
Authority
CN
China
Prior art keywords
layers
sin
gate electrode
electrode
tin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611150328.7A
Other languages
English (en)
Other versions
CN106847895B (zh
Inventor
马晓华
郝跃
李晓彤
祝杰杰
杨凌
郑雪峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201611150328.7A priority Critical patent/CN106847895B/zh
Publication of CN106847895A publication Critical patent/CN106847895A/zh
Application granted granted Critical
Publication of CN106847895B publication Critical patent/CN106847895B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种基于TiN/Cu/Ni栅电极的GaN基高电子迁移率晶体管制作方法，主要解决现有同类器件成本高的问题。其制作过程为：在外延基片上制作源、漏电极和有源区电隔离，并生长SiN钝化层；在SiN钝化层上光刻并刻蚀栅槽区域；在栅槽和SiN钝化层上光刻栅电极区域，利用磁控溅射工艺依次淀积TiN肖特基接触层、Cu导电层和Ni保护层，剥离后形成TiN/Cu/Ni结构的栅电极；在栅电极和SiN钝化层上生长SiN保护层；在SiN保护层上光刻并刻蚀金属互联开孔区；在互联开孔区和SiN保护层上制作金属互联层，完成器件制作。本发明降低了栅极制作成本，提高了其可靠性，可用于制作高频大功率集成模块。

Description

基于TiN/Cu/Ni栅电极的GaN基高电子迁移率晶体管及制作 方法
技术领域
本发明属于半导体器件技术领域，特别是一种GaN基高电子迁移率晶体管，可用于高频大功率集成模块。
背景技术
氮化物半导体材料GaN、AlN、InN及其合金是继第一代元素半导体材料Si、Ge和第二代化合物半导体材料GaAs、InP等之后的第三代宽禁带半导体材料，其具有直接带隙、禁带宽度宽且连续可调制范围大、击穿场强高、饱和电子漂移速度快、热导率高、抗辐照性能好的优点。随着科技和社会发展水平提高，第一、二代半导体材料无法满足更高频率、更高功率电子器件的需求，基于氮化物半导体材料的电子器件则可满足这一要求，大大提高了器件性能。GaN基高电子迁移率晶体管HEMT的结构能够最大限度发挥氮化物材料的优势，其与Si基横向扩散金属-氧化物-半导体场效应晶体管和GaAs基高电子迁移率晶体管相比，具有异质结沟道二维电子气密度高、饱和电流和输出功率大、开关速度快、击穿电压高等优点，并能在高压、高温、辐照等恶劣环境中工作，在有源相控阵雷达、电子战系统、下一代移动通信、智能电网、4C产业等军民两用领域具有非常广阔的应用前景。
栅电极的质量直接影响GaN基HEMT器件的性能，栅反向击穿电压决定着器件的工作电压和功率输出能力，栅漏电是低频噪声的主要来源，关断特性不佳将使器件产生额外功耗，其造成栅泄漏电流大和栅不稳定的问题，因此选择合适的栅极材料和结构，从而优化器件性能成为了研究者关注的焦点。
目前，GaN基HEMT器件中最常用的栅电极结构为Ni/Au/Ni，底层金属Ni功函数较高，能与势垒层形成较高的肖特基势垒高度，减少反向漏电。然而此结构中的Ni在高温下会与AlGaN势垒层发生反应，导致栅沉的问题。为了增加栅电极的导电性，在实际制作中Au层通常需要淀积200nm以上，由于Au价格昂贵，成本问题是GaN基HEMT商业化应用面临的挑战。寻找新的栅极材料以降低成本，优化栅极性能一直是研究者关注的点。
Cu价格低廉，而且导电性好，电阻率仅为1.7μΩcm，适合用做栅极材料。2003年，敖金平等人利用热蒸发工艺制作了GaN基Cu栅HEMT器件，栅极厚度为300nm，栅长为2μm，栅宽为50μm。测试表明栅电极接触电阻较低，在退火温度500℃，退火时间1h的条件下，栅仍保持着较高的热稳定性，肖特基特性和器件性能良好，且Cu没有发生向AlGaN层的扩散。在700℃退火后，Cu发生了扩散。参见文献Ao J P,Kubota N,Kikuta D,et al.Thermal stabilityinvestigation of copper‐gate AlGaN/GaN high electron mobility transistors[J].physica status solidi(c),2003(7):2376-2379.然而该结构由于没有保护层，Cu表面可能发生氧化。
TiN具有良好的热稳定性和粘附性，功函数4.7eV～5.2eV之间，能与势垒层形成高的肖特基势垒，是一种很有发展前景金属栅材料。2016年，敖金平等人用自对准工艺制作了TiN栅HEMT器件，在TiN底层栅金属上依次淀积了Ti/Au覆盖层和Al电极层，之后对器件进行575℃的低温退火处理。测试结果表明，栅泄漏电流仅为10-8A，在栅偏置电压为1V，漏偏置电压为10V的条件下，器件漏极电流密度超过750mA/mm，跨导大于200mS/mm。此结构的肖特基栅有良好的热稳定性，栅控能力也得到提高，器件整体表现出更好的电学特性。参见文献Zhang J Q,NIang L,Li L A,et al.Self-aligned-gate AlGaN/GaN heterostructurefield-effect transistor with titanium nitride gate[J].Chinese Physics B,2016,25(8):087308.然而TiN的导电性低于Cu和Au，且随时间推移，最外层的Al电极层可能会发生氧化，影响器件的可靠性。
发明内容
本发明的目的在于针对上述现有栅电极的不足，提供一种基于TiN/Cu/Ni栅电极的GaN基高电子迁移率晶体管制作方法，以降低制作成本，增强栅电极的导电性，提高器件的可靠性。
本发明的技术关键是在Cu上覆盖一层Ni保护层，以防止栅电极的氧化，改善了当前栅电极存在的问题，其实现方案包括如下：
1.一种基于TiN/Cu/Ni栅电极的GaN基高电子迁移率晶体管，自下而上包括衬底(1)、AlN成核层(2)、GaN缓冲层(3)、AlN插入层(4)、AlGaN势垒层(5)、GaN帽层(6)，GaN帽层(6)中间设有栅电极(11)，栅电极(11)以外的区域设有钝化层(7)，SiN钝化层(7)与栅电极(11)之上设有SiN保护层(8)，GaN缓冲层(3)的两端设有源电极(9)和漏电极(10)，源电极(9)和漏电极(10)上设有金属互联层(12)，其特征在于：
栅电极(11)，采用由TiN肖特基接触层(111)、Cu导电层(112)和Ni保护层(113)组成的叠层结构。
2.一种基于TiN/Cu/Ni栅电极的GaN基高电子迁移率晶体管的制作方法，包括如下步骤：
1)选取在自下而上依次包括衬底、AlN成核层、GaN缓冲层、AlN插入层、AlGaN势垒层和GaN帽层的外延基片，在该基片的的GaN缓冲层上制作源电极和漏电极；
2)在GaN帽层上光刻有源区的电隔离区域，利用感应耦合等离子刻蚀ICP工艺或离子注入工艺制作器件有源区的电隔离；
3)在源电极、漏电极和有源区的GaN帽层上，利用等离子增强化学气相沉积PECVD工艺生长60nm SiN钝化层；
4)在SiN钝化层上光刻栅槽区域，并利用感应耦合等离子体ICP工艺对该栅槽区域内的SiN钝化层进行刻蚀，刻蚀深度至GaN帽层；
5)在栅槽区域的GaN帽层和栅槽区域以外的SiN钝化层上光刻栅电极区域，在栅电极区域内和栅电极区域外的光刻胶上利用磁控溅射工艺依次淀积20nm～30nm厚的TiN肖特基接触层、200nm～300nm厚的Cu导电层和10nm～20nm厚的Ni保护层，随后进行剥离，形成TiN/Cu/Ni结构的栅电极；
6)在栅电极上和栅电极区域以外的SiN钝化层上，利用等离子体增强化学气相沉积PECVD方法生长200nm厚SiN保护层；
7)在SiN保护层上光刻金属互联开孔区，并利用感应耦合等离子体ICP工艺依次刻蚀掉互联开孔区的SiN保护层和SiN钝化层；
8)在金属互联开孔区和未开孔刻蚀的SiN保护层上光刻金属互联区域，并利用电子束蒸发工艺制作金属互联，用于引出源电极和漏电极，完成器件制作。
本发明具有如下优点：
1.本发明由于采用TiN作为肖特基接触层，热稳定性和粘附性好；由于TiN功函数高，能与势垒层形成高的肖特基势垒，从而降低了栅漏电。
2.本发明由于采用Cu作为导电层，提高了栅极的导电性，降低了器件的制作成本，有利于GaN基HEMT器件今后的商业化应用。
3.本发明由于采用Ni作为保护层，改善了栅金属表面的氧化问题，提高了器件的可靠性。
附图说明
图1是本发明基于TiN/Cu/Ni栅电极的GaN基高电子迁移率晶体管横截面结构图；
图2是本发明制作基于TiN/Cu/Ni栅电极的GaN基高电子迁移率晶体管的流程图。
具体实施方式
参照图1，本发明基于TiN/Cu/Ni栅电极的GaN基高电子迁移率晶体管，自下而上包括衬底1、AlN成核层2、GaN缓冲层3、AlN插入层4、AlGaN势垒层5和GaN帽层6，衬底1采用绝缘的蓝宝石或Si或SiC衬底，其厚度为400μm～500μm；AlN成核层2的厚度为180nm；GaN缓冲层3的厚度为1.3μm～2μm，其两端分别设有源电极9和漏电极10；AlN插入层4的厚度为1nm；AlGaN势垒层的厚度为22nm～27nm，其铝组分为22％～30％；GaN帽层6厚度为2nm，其中间设有栅电极11，栅电极11以外的区域设有厚度为60nm的钝化层7，SiN钝化层7与栅电极11之上设有厚度为200nm的SiN保护层8，源电极9和漏电极10上设有金属互联层12；栅电极11采用由TiN肖特基接触层111、Cu导电层112和Ni保护层113三层金属组成的叠层结构，其中TiN肖特基接触层111的厚度为20nm～30nm，Cu导电层112的厚度为200nm～300nm，Ni保护层113的厚度为10nm～20nm。
本发明制作基于TiN/Cu/Ni栅电极的GaN基高电子迁移率晶体管的初始材料是购买的外延基片，该外延基片由下向上依次包括衬底、AlN成核层、GaN缓冲层、AlN插入层、AlGaN势垒层和GaN帽层。
参照图2，本发明制作基于TiN/Cu/Ni栅电极的GaN基高电子迁移率晶体管的工艺，按照不同的衬底材料、不同的有源区电隔离工艺、不同栅金属层厚度，给出如下三种实施例：
实施例一，在蓝宝石衬底上制作栅电极金属层TiN/Cu/Ni厚度依次为20nm、200nm、10nm的GaN基高电子迁移率晶体管。
步骤1，在外延基片的GaN缓冲层上制作源电极和漏电极。
1a)在GaN帽层上光刻源电极区域和漏电极区域：
首先，将外延基片放在200℃的热板上烘烤5min；
然后，在GaN帽层上进行剥离胶的涂胶和甩胶，其甩胶厚度为0.35μm，并将样品放在200℃的热板上烘烤5min；
接着，在剥离胶上进行光刻胶的涂胶和甩胶，其甩胶厚度为0.77μm，并将样品放在90℃的热板上烘烤1min；
之后，将完成涂胶和甩胶的样品放入光刻机中对源电极区域和漏电极区域内的光刻胶进行曝光；
最后，将完成曝光的样品放入显影液中移除源电极区域和漏电极区域内的光刻胶和剥离胶，并对其进行超纯水冲洗和氮气吹干；
1b)在源电极区域和漏电极区域内的GaN帽层上以及源电极区域和漏电极区域外的光刻胶上蒸发源电极和漏电极：
首先，将有源电极和漏电极光刻图形的样品放入等离子去胶机中进行底膜处理，其处理的时间为5min；
然后，将样品放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10-6Torr之后，再在源电极区域和漏电极区域内的GaN帽层上以及源电极区域和漏电极区域外的光刻胶上蒸发欧姆金属，该欧姆金属是由下向上依次由Ti、Al、Ni和Au四层金属组成的金属堆栈结构；
接着，对完成欧姆金属蒸发的样品进行剥离，以移除源电极区域和漏电极区域外的欧姆金属、光刻胶和剥离胶；
最后，用超纯水冲洗样品并用氮气吹干；
1c)将完成欧姆金属蒸发和剥离的样品放入快速热退火炉中进行退火处理，以使源电极和漏电极区域内GaN帽层上的欧姆金属下沉至GaN缓冲层，从而形成欧姆金属与异质结沟道之间的欧姆接触，其退火的工艺条件为：退火气氛为N2，退火温度为830℃，退火时间为30s。
步骤2，在GaN帽层上光刻有源区的电隔离区域，利用感应耦合等离子体ICP工艺制作器件有源区的电隔离。
2a)在GaN帽层上光刻电隔离区域：
首先，将样品放在200℃的热板上烘烤5min；
然后，进行光刻胶的涂胶和甩胶，其甩胶转速为3500转/mim，并将样品放在90℃的热板上烘烤1min；
接着，将样品放入光刻机中对电隔离区域内的光刻胶进行曝光；
最后，将完成曝光后的样品放入显影液中以移除电隔离区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干；
2b)在GaN帽层上刻蚀电隔离区域：
首先，利用感应耦合等离子体ICP工艺依次刻蚀电隔离区域的GaN帽层、AlGaN势垒层、AlN插入层和GaN外延层，以实现有源区的台面隔离，其总的刻蚀深度为100nm；
然后，将样品依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗，以移除电隔离区域外的光刻胶；
最后，用超纯水冲洗样品并用氮气吹干。
步骤3，在源电极、漏电极和有源区的GaN帽层上，利用等离子体增强化学气相沉积PECVD工艺生长SiN钝化层。
3a)对完成有源区电隔离的样品进行表面清洗：
首先，将样品放入丙酮溶液中超声清洗3mim，其超声强度为3.0；
然后，将样品放入温度为60℃的剥离液中水浴加热5min；
接着，将样品依次放入丙酮溶液和乙醇溶液中超声清洗3min，其超声强度为3.0；
最后，用超纯水冲洗样品并用氮气吹干；
3b)在源电极、漏电极和有源区的GaN帽层上，利用等离子体增强化学气相沉积PECVD工艺生长厚度为60nm的SiN钝化层，其生长的工艺条件为：采用NH3和SiH4作为反应气体，衬底温度为250℃，反应腔室压力为600mTorr，RF功率为22W。
步骤4，在SiN钝化层上光刻栅槽区域，并利用感应耦合等离子体ICP工艺对该栅槽区域内的SiN钝化层进行刻蚀。
4a)在SiN钝化层上光刻栅槽区域：
首先，将样品放在200℃的热板上烘烤5min；
然后，进行光刻胶的涂胶和甩胶，其甩胶转速为3500转/mim，并将样品放在90℃的热板上烘烤1min；
接着，将样品放入光刻机中对栅槽区域内的光刻胶进行曝光；
最后，将完成曝光后的样品放入显影液中以移除栅槽区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干；
4b)利用感应耦合等离子体ICP刻蚀工艺移除栅槽区域内的SiN钝化层，其刻蚀的条件为：反应气体为CF4和O2，反应腔室压力为10mTorr，上电极和下电极的射频功率分别为100W和10W，刻蚀的深度为60nm至GaN帽层。
步骤5，在栅槽区域内的GaN帽层和栅槽区域外的SiN钝化层上光刻栅电极区域，并利用溅射工艺制作栅电极。
5a)在栅槽区域内的GaN帽层和栅槽区域外的SiN钝化层上光刻栅电极区域：
首先，将完成刻蚀的样品放在200℃的热板上烘烤5min；
然后，进行剥离胶的涂胶和甩胶，其甩胶厚度为0.35μm，并将样品放在200℃的热板上烘烤5min；
接着，在剥离胶上进行光刻胶的涂胶和甩胶，其甩胶厚度为0.77μm，并将样品放在90℃的热板上烘烤1min；
之后，将完成涂胶和甩胶的样品放入光刻机中对栅电极区域内的光刻胶进行曝光；
最后，将完成曝光的样品放入显影液中移除栅电极区域内的光刻胶和剥离胶，并对其进行超纯水冲洗和氮气吹干；
5b)在栅电极区域内和栅电极区域外的光刻胶上利用溅射工艺依次淀积20nm的TiN肖特基接触层、300nm的Cu导电层和10nm的Ni保护层：
首先，将有栅电极光刻图形的样品放入等离子去胶机中进行底膜处理，其处理的时间为5min；
然后，将样品放入磁控溅射仪中，待反应腔室真空度达到2×10-6Torr之后在栅电极区域内和栅电极区域外的光刻胶上依次淀积20nm的TiN肖特基接触层、300nm的Cu导电层和10nm的Ni保护层，最终形成由下向上依次由TiN、Cu和Ni三层金属组成的金属堆栈结构；
5c)对完成栅金属溅射的样品进行剥离，以移除栅电极区域外的栅金属、光刻胶和剥离胶；用超纯水冲洗样品并用氮气吹干，完成TiN/Cu/Ni结构的栅电极制作。
步骤6，在栅电极上和栅电极区域以外的SiN钝化层上，利用等离子体增强化学气相沉积PECVD工艺生长SiN保护层。
6a)对完成栅电极制作的样品进行表面清洗：
首先，将样品放入丙酮溶液中超声清洗3mim，其超声强度为3.0；
然后，将样品放入温度为60℃的剥离液中水浴加热5min；
接着，将样品依次放入丙酮溶液和乙醇溶液中超声清洗3min，其超声强度为3.0；
最后，用超纯水冲洗样品并用氮气吹干；
6b)在栅电极上和栅电极区域以外的SiN钝化层上，利用等离子体增强化学气相沉积PECVD工艺生长厚度为200nm的SiN保护层，其生长的工艺条件为：采用NH3和SiH4作为反应气体，衬底温度为250℃，反应腔室压力为600mTorr，射频功率为22W。
步骤7，在SiN保护层上光刻金属互联层开孔区，并利用感应耦合等离子体ICP工艺依次刻蚀掉互联开孔区的SiN保护层、SiN钝化层。
7a)在SiN保护层上光刻金属互联层开孔区：
首先，将样品放在200℃的热板上烘烤5min；
然后，进行光刻胶的涂胶和甩胶，其甩胶转速为3500转/mim，并将样品放在90℃的热板上烘烤1min；
接着，将样品放入光刻机中对金属互联层开孔区域内的光刻胶进行曝光；
最后，将完成曝光后的样品放入显影液中以移除互联开孔区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干；
7b)利用感应耦合等离子体ICP刻蚀工艺在反应气体为CF4和O2，反应腔室压力为10mTorr，上电极和下电极的射频功率分别为100W和10W的条件下，先移除互联开孔区域内的200nm厚的SiN保护层，再刻蚀掉60nm厚的SiN钝化层。
步骤8，在金属互联层开孔区的源电极和漏电极以及未开孔刻蚀的SiN保护层上光刻金属互联层区域，并利用电子束蒸发工艺制作金属互联层，引出源电极和漏电极,完成器件制作。
8a)在金属互联层开孔区的源电极和漏电极以及未开孔刻蚀的SiN保护层上光刻金属互联层区域：
首先，将完成金属互联层开孔刻蚀的样品放在200℃的热板上烘烤5min；
然后，在金属互联层开孔区的源电极和漏电极以及未开孔刻蚀的SiN保护层上进行剥离胶的涂胶和甩胶，其甩胶厚度为0.35μm，并将样品放在200℃的热板上烘烤5min；
接着，在剥离胶上进行光刻胶的涂胶和甩胶，其甩胶厚度为0.77μm，并将样品放在90℃的热板上烘烤1min；
之后，将完成涂胶和甩胶的样品放入光刻机中对金属互连区域内的光刻胶进行曝光；
最后，将完成曝光的样品放入显影液中移除金属互联层区域内的光刻胶和剥离胶，并对其进行超纯水冲洗和氮气吹干；
8b)在金属互连区域内的电极和SiN保护层以及金属互连区域外的光刻胶上蒸发金属互连：
首先，将有金属互连光刻图形的样品放入等离子去胶机中进行底膜处理，其处理的时间为5min；
然后，将样品放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10-6Torr之后，在互连金属区域内的电极和SiN保护层以及金属互连区域外的光刻胶上蒸发互联金属，引出源电极和漏电极，该互联金属是自下向上依次由Ti和Au两层金属组成的金属堆栈结构；
接着，对完成互联金属蒸发的样品进行剥离，以移除金属互联层区域外的互联金属、光刻胶和剥离胶；
最后，用超纯水冲洗样品并用氮气吹干，完成器件制作。
实施例二，在碳化硅衬底上制作栅电极金属层TiN/Cu/Ni厚度依次为30nm、300nm、20nm的GaN基高电子迁移率晶体管。
步骤一，在外延基片的GaN缓冲层上制作源电极和漏电极。
1.1)在GaN帽层上光刻源电极区域和漏电极区域：
本步骤的具体实现与实施例一中的步骤1a)相同；
1.2)在源电极区域和漏电极区域内的GaN帽层上以及源电极区域和漏电极区域外的光刻胶上蒸发源电极和漏电极：
本步骤的具体实现与实施例一中的步骤1b)相同；
1.3)将完成欧姆金属蒸发和剥离的样品放入快速热退火炉中进行退火处理，以使源电极和漏电极区域内GaN帽层上的欧姆金属下沉至GaN缓冲层，从而形成欧姆金属与异质结沟道之间的欧姆接触，其退火的工艺条件为：退火气氛为N2，退火温度为850℃，退火时间为30s。
步骤二，在GaN帽层上光刻有源区的电隔离区域，利用离子注入工艺制作器件有源区的电隔离。
2.1)在GaN帽层上光刻电隔离区域：首先将样品放在200℃的热板上烘烤5min，然后进行光刻胶的涂胶和甩胶，其甩胶厚度为2μm，并将样品放在90℃的热板上烘烤1min，接着将样品放入光刻机中对电隔离区域内的光刻胶进行曝光，最后将完成曝光后的样品放入显影液中以移除电隔离区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干；
2.2)在GaN帽层上制作有源区的电隔离：利用离子注入工艺依次将N离子注入到电隔离区域的GaN帽层、AlGaN势垒层、AlN插入层和GaN外延层，以实现有源区的电隔离，其注入的深度为100nm；然后将样品依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗，以移除电隔离区域外的光刻胶，最后用超纯水冲洗样品并用氮气吹干。
步骤三，在源电极、漏电极和有源区的GaN帽层上，利用等离子体增强化学气相沉积PECVD工艺生长SiN钝化层。
本步骤的具体实现与实施例一中的步骤3相同。
步骤四，在SiN钝化层上光刻栅槽区域，并利用感应耦合等离子体ICP工艺刻蚀掉该栅槽区域内的SiN钝化层。
本步骤的具体实现与实施例一中的步骤4相同。
步骤五，在栅槽区域内的GaN帽层和栅槽区域外的SiN钝化层上光刻栅电极区域，并利用溅射工艺制作栅电极。
5.1)在栅槽区域内的GaN帽层和栅槽区域外的SiN钝化层上光刻栅电极区域：
本步骤的具体实现与实施例一中的步骤5a)相同；
5.2)在栅电极区域内和栅电极区域外的光刻胶上用溅射工艺利用溅射工艺依次淀积30nm的TiN肖特基接触层、300nm的Cu导电层和20nm的Ni保护层：
5.21)将有栅电极光刻图形的样品放入等离子去胶机中进行底膜处理，其处理的时间为5min；
5.22)将样品放入磁控溅射仪中，待反应腔室真空度达到2×10-6Torr之后在栅电极区域内和栅电极区域外的光刻胶上依次淀积30nm的TiN肖特基接触层、300nm的Cu导电层和20nm的Ni保护层，最终形成自下向上依次由TiN、Cu和Ni三层金属组成的金属堆栈结构；
5.3)对完成栅金属淀积的样品进行剥离，以移除栅电极区域外的栅金属、光刻胶和剥离胶；用超纯水冲洗样品并用氮气吹干，完成TiN/Cu/Ni结构的栅电极制作。
步骤六，在栅电极上和栅电极区域以外的SiN钝化层上，利用等离子体增强化学气相沉积PECVD工艺生长SiN保护层。
本步骤的具体实现与实施例一中的步骤6相同。
步骤七，在SiN保护层上光刻金属互联层开孔区，并利用感应耦合等离子体ICP工艺依次刻蚀掉互联开孔区的SiN保护层、SiN钝化层。
本步骤的具体实现与实施例一中的步骤7相同。
步骤八，在金属互联层开孔区的源电极和漏电极以及未开孔刻蚀的SiN保护层上光刻金属互联层区域，并利用电子束蒸发工艺制作金属互联层，用于引出源电极和漏电极，完成器件制作。
本步骤的具体实现与实施例一中的步骤8相同。
实施例三，在硅衬底上制作栅电极金属层TiN/Cu/Ni厚度依次为25nm、250nm、15nm的GaN基高电子迁移率晶体管。
步骤A，在外延基片的GaN缓冲层上制作源电极和漏电极。
本步骤的具体实现与实施例一中的步骤1相同。
步骤B，在GaN帽层上光刻有源区的电隔离区域，利用离子注入工艺制作器件有源区的电隔离。
本步骤的具体实现与实施例二中的步骤二相同。
步骤C，在源电极、漏电极和有源区的GaN帽层上，利用等离子体增强化学气相沉积PECVD工艺生长SiN钝化层。
本步骤的具体实现与实施例一中的步骤3相同。
步骤D，在SiN钝化层上光刻栅槽区域，并利用感应耦合等离子体ICP工艺刻蚀掉该栅槽区域内的SiN钝化层。
本步骤的具体实现与实施例一中的步骤4相同。
步骤E，在栅槽区域内的GaN帽层和栅槽区域外的SiN钝化层上光刻栅电极区域，并利用溅射工艺制作栅电极。
E1)在钝化层上光刻栅电极区域：
本步骤的具体实现与实施例一中的步骤5a)相同；
E2)在栅电极区域内和栅电极区域外的光刻胶上用溅射工艺依次淀积25nm的TiN肖特基接触层、250nm的Cu导电层和15nm的Ni保护层：
首先，将有栅电极光刻图形的样品放入等离子去胶机中进行底膜处理，其处理的时间为5min；接着，将样品放入磁控溅射仪中，待反应腔室真空度达到2×10-6Torr之后在栅电极区域内和栅电极区域外的光刻胶上依次淀积25nm的TiN肖特基接触层、250nm的Cu导电层和15nm的Ni保护层，最终形成由下向上依次由TiN、Cu和Ni三层金属组成的金属堆栈结构；
E3)对完成栅金属淀积的样品进行剥离，以移除栅电极区域外的栅金属、光刻胶和剥离胶；最后，用超纯水冲洗样品并用氮气吹干，完成TiN/Cu/Ni结构的栅电极制作。
步骤F，在栅电极上和栅电极区域以外的SiN钝化层上，利用等离子体增强化学气相沉积PECVD工艺生长SiN保护层。
本步骤的具体实现与实施例一中的步骤6相同。
步骤G，在SiN保护层上光刻金属互联层开孔区，并利用感应耦合等离子体ICP工艺依次刻蚀掉互联开孔区的SiN保护层、SiN钝化层。
本步骤的具体实现与实施例一中的步骤7相同。
步骤H，在金属互联层开孔区的源电极和漏电极以及未开孔刻蚀的SiN保护层上光刻金属互联层区域，并利用电子束蒸发工艺制作金属互联层，用于引出源电极和漏电极，完成器件制作。
本步骤的具体实现与实施例一中的步骤8相同。

Claims (8)

1.一种基于TiN/Cu/Ni栅电极的GaN基高电子迁移率晶体管，自下而上包括衬底(1)、AlN成核层(2)、GaN缓冲层(3)、AlN插入层(4)、AlGaN势垒层(5)、GaN帽层(6)，GaN帽层(6)中间设有栅电极(11)，栅电极(11)以外的区域设有钝化层(7)，SiN钝化层(7)与栅电极(11)之上设有SiN保护层(8)，GaN缓冲层(3)的两端设有源电极(9)和漏电极(10)，源电极(9)和漏电极(10)上设有金属互联层(12)，其特征在于：
栅电极(11)，采用由TiN肖特基接触层(111)、Cu导电层(112)和Ni保护层(113)组成的叠层结构。
2.根据权利要求1所述的晶体管，其特征在于TiN肖特基接触层(111)的厚度为20nm～30nm。
3.根据权利要求1所述的晶体管，其特征在于Cu导电层(112)的厚度为200nm～300nm。
4.根据权利要求1所述的晶体管，其特征在于Ni保护层(113)的厚度为10nm～20nm。
5.一种基于TiN/Cu/Ni栅电极的GaN基高电子迁移率晶体管的制作方法，包括如下步骤：
1)选取在自下而上依次包括衬底、AlN成核层、GaN缓冲层、AlN插入层、AlGaN势垒层和GaN帽层的外延基片，在该基片的的GaN缓冲层上制作源电极(9)和漏电极(10)；
2)在GaN帽层(6)上光刻有源区的电隔离区域，利用感应耦合等离子刻蚀ICP工艺或离子注入工艺制作器件有源区的电隔离；
3)在源电极(9)、漏电极(10)和有源区的GaN帽层(6)上，利用等离子体增强化学气相沉积PECVD工艺生长60nm SiN钝化层(7)；
4)在SiN钝化层(7)上光刻栅槽区域，并利用感应耦合等离子体ICP工艺对该栅槽区域内的SiN钝化层(7)进行刻蚀，刻蚀深度至GaN帽层(6)；
5)在栅槽区域的GaN帽层(6)和栅槽区域以外的SiN钝化层(7)上光刻栅电极区域，在栅电极区域内和栅电极区域外的光刻胶上利用磁控溅射工艺依次淀积20nm～30nm厚的TiN肖特基接触层(111)、200nm～300nm厚的Cu导电层(112)和10nm～20nm厚的Ni保护层(113)，随后进行剥离，形成TiN/Cu/Ni结构的栅电极(11)；
6)在栅电极(11)上和栅电极区域以外的SiN钝化层(7)上，利用等离子体增强化学气相沉积PECVD方法生长200nm厚SiN保护层(8)；
7)在SiN保护层(8)上光刻金属互联开孔区，并利用感应耦合等离子体ICP工艺依次刻蚀掉互联开孔区的SiN保护层(8)和SiN钝化层(7)；
8)在金属互联开孔区和未开孔刻蚀的SiN保护层(7)上光刻金属互联区域，并利用电子束蒸发工艺制作金属互联(12)，用于引出源电极(9)和漏电极(10)，完成器件制作。
6.根据权利要求1所述的方法，其中步骤3)和步骤6)中的等离子体增强化学气相沉积PECVD方法，其工艺条件如下：
反应气体为NH3和SiH4，
衬底温度为250℃，
反应腔室压力为600mTorr，
RF功率为22W。
7.根据权利要求1所述的方法，其中步骤4)中利用感应耦合等离子体ICP刻蚀工艺移除栅槽区域内的SiN钝化层，其工艺条件如下：
反应气体为CF4和O2，
反应腔室压力为10mTorr，
上电极和下电极的射频功率分别为100W和10W。
8.根据权利要求1所述的方法，其中步骤7)中利用感应耦合等离子体ICP刻蚀互联开孔区的SiN保护层和SiN钝化层的工艺条件相同与步骤4)中利用感应耦合等离子体ICP刻蚀工艺移除栅槽区域内的SiN钝化层的工艺条件相同。
CN201611150328.7A 2016-12-14 2016-12-14 基于TiN/Cu/Ni栅电极的GaN基高电子迁移率晶体管及制作方法 Active CN106847895B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611150328.7A CN106847895B (zh) 2016-12-14 2016-12-14 基于TiN/Cu/Ni栅电极的GaN基高电子迁移率晶体管及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611150328.7A CN106847895B (zh) 2016-12-14 2016-12-14 基于TiN/Cu/Ni栅电极的GaN基高电子迁移率晶体管及制作方法

Publications (2)

Publication Number Publication Date
CN106847895A true CN106847895A (zh) 2017-06-13
CN106847895B CN106847895B (zh) 2019-10-11

Family

ID=59140176

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611150328.7A Active CN106847895B (zh) 2016-12-14 2016-12-14 基于TiN/Cu/Ni栅电极的GaN基高电子迁移率晶体管及制作方法

Country Status (1)

Country Link
CN (1) CN106847895B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109411349A (zh) * 2018-09-10 2019-03-01 西安电子科技大学 一种基于电荷分部调制的高线性毫米波器件
CN109904227A (zh) * 2019-03-14 2019-06-18 西安交通大学 低功函数导电栅极的金刚石基场效应晶体管及其制备方法
CN110752162A (zh) * 2018-07-23 2020-02-04 西安电子科技大学 基于x波段氮化镓预失真集成电路及制作方法
CN110854189A (zh) * 2019-10-30 2020-02-28 杭州电子科技大学 一种p型碳化硅欧姆接触结构及制造方法
CN112420751A (zh) * 2020-11-17 2021-02-26 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN113035943A (zh) * 2019-12-25 2021-06-25 华润微电子（重庆）有限公司 具有场板结构的hemt器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103094335A (zh) * 2011-10-31 2013-05-08 台湾积体电路制造股份有限公司 高电子迁移率晶体管及其形成方法
US20140361310A1 (en) * 2012-02-23 2014-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of forming the same
CN104425617A (zh) * 2013-08-28 2015-03-18 瑞萨电子株式会社 半导体器件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103094335A (zh) * 2011-10-31 2013-05-08 台湾积体电路制造股份有限公司 高电子迁移率晶体管及其形成方法
US20140361310A1 (en) * 2012-02-23 2014-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of forming the same
CN104425617A (zh) * 2013-08-28 2015-03-18 瑞萨电子株式会社 半导体器件

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JIA-QI ZHANG等: ""Self-aligned-gate AlGaN/GaN heterostructure field-effect transistor with titanium nitride gate"", 《CHIN.PHYS.B》 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110752162A (zh) * 2018-07-23 2020-02-04 西安电子科技大学 基于x波段氮化镓预失真集成电路及制作方法
CN109411349A (zh) * 2018-09-10 2019-03-01 西安电子科技大学 一种基于电荷分部调制的高线性毫米波器件
CN109904227A (zh) * 2019-03-14 2019-06-18 西安交通大学 低功函数导电栅极的金刚石基场效应晶体管及其制备方法
CN110854189A (zh) * 2019-10-30 2020-02-28 杭州电子科技大学 一种p型碳化硅欧姆接触结构及制造方法
CN113035943A (zh) * 2019-12-25 2021-06-25 华润微电子（重庆）有限公司 具有场板结构的hemt器件及其制备方法
CN112420751A (zh) * 2020-11-17 2021-02-26 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN112420751B (zh) * 2020-11-17 2024-02-23 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Also Published As

Publication number Publication date
CN106847895B (zh) 2019-10-11

Similar Documents

Publication Publication Date Title
CN106847895B (zh) 基于TiN/Cu/Ni栅电极的GaN基高电子迁移率晶体管及制作方法
CN106229345A (zh) 叠层栅介质GaN基绝缘栅高电子迁移率晶体管及制作方法
CN106373884A (zh) 复合栅介质GaN基绝缘栅高电子迁移率晶体管的制作方法
CN107369704B (zh) 含有铁电栅介质的叠层栅增强型GaN高电子迁移率晶体管及制备方法
CN101414633B (zh) 凹槽绝缘栅型复合栅场板高电子迁移率器件
CN107248528B (zh) 低频率损耗GaN基微波功率器件及其制作方法
CN107393959A (zh) 基于自对准栅的GaN超高频器件及制作方法
CN107958928A (zh) 一种基于横向沟道调制的增强型场效应晶体管及其制作方法
CN106887454A (zh) GaN基鳍栅增强型器件及其制作方法
CN111863808B (zh) 基于肖特基-欧姆混合漏电极的单片异质集成Cascode晶体管及制作方法
CN107170822A (zh) 基于负电容介质的GaN基凹槽绝缘栅增强型高电子迁移率晶体管
CN106876351B (zh) 一种射频功率半导体器件的金属互联结构及制作方法
WO2022127512A1 (zh) 高电子迁移率晶体管、制备方法、功率放大/开关器
CN108598000A (zh) GaN基增强型MISHEMT器件的制作方法及器件
CN107302022A (zh) 低损伤表面处理高效率器件及其制作方法
CN106449737B (zh) 低接触电阻型GaN基器件及其制作方法
CN109411349A (zh) 一种基于电荷分部调制的高线性毫米波器件
CN113594226A (zh) 一种基于平面纳米线沟道的高线性hemt器件及制备方法
CN101414628B (zh) 凹槽г栅高电子迁移率晶体管及其制作方法
CN107919397A (zh) 一种高线性场效应晶体管器件及其制作方法
CN115274851A (zh) 基于P-GaN帽层和Fin结构的增强型射频器件及其制备方法
CN101414637B (zh) 凹槽绝缘交叠栅异质结场效应晶体管
CN101419982A (zh) 槽栅型源场板高电子迁移率器件及其制作方法
CN112825329B (zh) 一种高线性度复合绝缘侧栅结构的GaN晶体管器件
CN106711210A (zh) 介质辅助支撑型纳米栅器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant