CN103094335A - 高电子迁移率晶体管及其形成方法 - Google Patents

高电子迁移率晶体管及其形成方法 Download PDF

Info

Publication number
CN103094335A
CN103094335A CN201210042249XA CN201210042249A CN103094335A CN 103094335 A CN103094335 A CN 103094335A CN 201210042249X A CN201210042249X A CN 201210042249XA CN 201210042249 A CN201210042249 A CN 201210042249A CN 103094335 A CN103094335 A CN 103094335A
Authority
CN
China
Prior art keywords
iii
layer
compounds
group layer
fluorine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210042249XA
Other languages
English (en)
Other versions
CN103094335B (zh
Inventor
黄敬源
游承儒
姚福伟
许竣为
余俊磊
熊志文
杨富智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103094335A publication Critical patent/CN103094335A/zh
Application granted granted Critical
Publication of CN103094335B publication Critical patent/CN103094335B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种半导体结构包括：第一III-V族化合物层。第二III-V族化合物层设置在第一III-V族化合物层上方，并且第二III-V族化合物层的组成成分不同于第一III-V族化合物层的组成成分。载流子沟道位于第一III-V族化合物层和第二III-V族化合物层之间。源极部件和漏极部件设置在第二III-V族化合物层上方。栅电极设置在源极部件和漏极部件之间的第二III-V族化合物层的上方。氟区域内嵌在栅电极下方的第二III-V族化合物层中。栅极介电层设置在第二III-V族化合物层上方。栅极介电层具有氟区段，该氟区段位于氟区域上方以及栅电极的至少一部分下方。本发明还提供了高电子迁移率晶体管及其形成方法。

Description

高电子迁移率晶体管及其形成方法
相关申请的交叉参考
本申请要求于2011年10月31日提交的美国临时专利申请第61/553,510号的优先权，其全部内容结合于此作为参考。
技术领域
本发明一般地涉及半导体结构，更具体地来说，涉及高电子迁移率晶体管(HEMT)和高电子迁移率晶体管的形成方法。
背景技术
在半导体技术中，由于III族-V族(或III-V族)的半导体化合物的特性，将III族-V族(或III-V族)的半导体化合物用于形成各种集成电路器件，例如大功率场效应晶体管、高频晶体管或者高电子迁移率晶体管(HEMT)。因为HEMT通常为金属氧化物半导体场效应晶体管(MOSFET)，所以HEMT是场效应晶体管，该场效应晶体管结合在具有不同带隙的两种物质之间的结点(即，异质结)以作为沟道，而不是掺杂区域。与MOSFET相比，HEMT具有大量吸附特性，包括高电子迁移率、传输高频信号的能力等。
从申请人的角度来看，增强型(E-mode)HEMT具有多个优点。E-modeHEMT允许消除负极性电压源。因此，可以降低电路的复杂性和成本。除了上述吸附特性之外，存在与发展基于III-V族半导体化合物的器件相关的挑战。已经实现了用于这些III-V族半导体化合物的结构和材料的各种技术，从而尝试和进一步提高晶体管的器件性能。
发明内容
为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种半导体结构，包括：第一III-V族化合物层；第二III-V族化合物层，所述第二III-V族化合物层设置在所述第一III-V族化合物层上方，并且所述第二III-V族化合物层的组成成分不同于所述第一III-V族化合物层的组成成分，其中，载流子沟道位于所述第一III-V族化合物层和所述第二III-V族化合物层之间；源极部件和漏极部件，所述源极部件和所述漏极部件设置在所述第二III-V族化合物层上方；栅电极，所述栅电极设置在所述源极部件和所述漏极部件之间的所述第二III-V族化合物层的上方，其中，氟区域内嵌在所述栅电极下方的所述第二III-V族化合物层中；以及栅极介电层，所述栅极介电层设置在所述第二III-V族化合物层上方，所述栅极介电层具有氟区段，所述氟区段位于所述氟区域上方以及位于所述栅电极的至少一部分下方。
在该半导体结构中，所述栅电极下方的所述载流子沟道包括耗尽区。
在该半导体结构中，所述栅极介电层的厚度在大约3nm到大约20nm的范围内。
在该半导体结构中，所述栅极介电层包括：氧化硅、氮化硅、氧化镓、三氧化二铝、氧化钪、氧化锆、氧化镧、或者氧化铪。
在该半导体结构中，所述氟区段与所述氟区域的大部分重叠。
在该半导体结构中，所述氟区域消耗所述载流子沟道的部分中的电子。
在该半导体结构中，所述栅电极包括钛(Ti)、氮化钛(TiN)、钛钨(TiW)、钨(W)、镍(Ni)、金(Au)、或铜(Cu)。
该半导体结构进一步包括：介电保护层，所述介电保护层位于所述栅极介电层下方并且位于所述第二III-V族化合物层上方。
在该半导体结构中，所述源极部件和所述漏极部件中的每个不包括Au，但包括Al、Ti、或Cu。
根据本发明的另一方面，提供了一种半导体结构，包括：氮化镓(GaN)层，设置在衬底上方；氮化铝镓(AlGaN)层，设置在所述GaN层上方，其中，氟区域内嵌在所述AlGaN层中；源极部件和漏极部件，被间隔开并且设置在所述AlGaN层上方；栅电极，设置在所述源极部件和所述漏极部件之间的所述AlGaN层上方，其中，所述栅电极覆盖所述氟区域；以及栅极介电层的部分，设置在所述栅电极和所述AlGaN层之间，其中，所述栅极介电层的部分含有氟。
在该半导体结构中，所述载流子沟道位于所述GaN层和所述AlGaN层之间，所述载流子沟道包括所述栅电极下方的耗尽区。
在该半导体结构中，所述栅极介电层的厚度在大约3nm到大约20nm的范围内。
在该半导体结构中，所述栅极介电层包括：氧化硅、氮化硅、氧化镓、三氧化二铝、氧化钪、氧化锆、氧化镧、或氧化铪。
在该半导体结构中，所述栅极介电层的部分与所述氟区域的大部分重叠。
在该半导体结构中，所述源极部件和所述漏极部件中的每个不包括Au，但包括Al、Ti、或Cu。
在该半导体结构中，所述栅电极包括：钛(Ti)、氮化钛(TiN)、钛钨(TiW)、钨(W)、镍(Ni)、金(Au)、或铜(Cu)。
根据本发明的又一方面，提供了一种形成半导体结构的方法，所述方法包括：在第一III-V族化合物层上方外延生长第二III-V族化合物层，其中，载流子沟道位于所述第一III-V族化合物层和所述第二III-V族化合物层之间；在所述第二III-V族化合物层上方形成源极部件和漏极部件；在所述第二III-V族化合物层的部分上方沉积栅极介电层；利用氟处理所述第二III-V族化合物层的部分上方的所述栅极介电层；以及在所述源极部件和所述漏极部件之间的经处理的栅极介电层上方形成栅电极。
在该方法中，处理所述栅极介电层包括：利用氟处理所述栅电极下方的所述第二III-V族化合物层的部分。
在该方法中，处理所述栅极介电层包括：将多种具有氟的掺杂剂注入到所述栅极介电层和所述第二III-V族化合物层中。
该方法进一步包括：在处理所述栅极介电层之后，对所述栅极介电层进行退火。
附图说明
根据下面详细的描述和附图可以更好地理解本发明的多方面。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。
图1是根据本发明的一个或多个实施例具有高电子迁移率晶体管(HEMT)的半导体结构的截面图。
图2是根据本发明的一个或多个实施例形成具有HEMT的半导体结构的方法的流程图。
图3至图8是根据图2所示的方法的一个实施例处于各个制造阶段的具有HEMT的半导体结构的截面图。
具体实施方式
下面，详细讨论实例性实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用的发明概念。所讨论的具体实施例仅为实例性的，而不用于限制本发明的范围。
在衬底上方通过两芯片区域之间的划片槽标记出了多个半导体芯片区域。衬底将经过清洗、分层、图案化、蚀刻和掺杂多个步骤从而形成集成电路。术语“衬底”在此处通常指的是在其上形成多个层和器件结构的块状衬底。在一些实施例中，块状衬底包括硅半导体或化合物半导体，例如，GaAs、InP、Si/Ge或SiC。例如，这些层包括介电层、掺杂层、多晶硅层或导电层。例如，器件结构包括晶体管、电阻器和/或电容器，可以通过互联层将器件结构与额外的集成电路进行互连。
图1是根据本发明的一个或多个实施例的具有高电子迁移率晶体管(HEMT)的半导体结构100的截面图。
参考图1，示出了具有HEMT的半导体结构100。该半导体结构100包括衬底102。在一些实施例中，衬底102包括碳化硅(SiC)衬底、蓝宝石衬底或硅衬底。
半导体结构100还包括形成在两个不同的半导体材料层之间的异质结，例如具有不同带隙的材料层。例如，半导体结构100：包括非掺杂窄带隙沟道层和宽带隙n-型供体层(donor-supply layer)。在至少一个实施例中，半导体结构100包括：形成在衬底102上方的第一III-V族化合物层(或称为沟道层)104和形成在沟道层104上方的第二III-V族化合物层(或称为供体层)106。沟道层104和供体层106是由元素周期表中的III-V族元素制成的化合物。然而，沟道层104和供体层106的组成成分彼此不同。沟道层104是未掺杂或非故意掺杂(UID)。在半导体结构100的本实例中，沟道层104包括氮化镓(GaN)层(还称为GaN层104)。供体层106包括氮化铝镓(AlGaN)层(还称为AlGaN层106)。GaN层104和AlGaN层106彼此直接接触。在另一实例中，沟道层104包括GaAs层或InP层。供体层106包括AlGaAs层或AlInP层。
GaN层104是未掺杂层。可选地，GaN层104是非故意掺杂层，例如由于用于形成GaN层104的前体而轻掺杂有n-型掺杂剂。在一个实例中，GaN层104的厚度在大约0.5微米到大约10微米的范围内。
AlGaN层106是故意掺杂层。在一个实例中，AlGaN层106的厚度在大约5纳米(nm)到大约50纳米(nm)的范围内。
在AlGaN层106和GaN层104之间存在带隙阶跃(band gapdiscontinuity)。在AlGaN层106由于压电效应所产生的电子偶然进入GaN层104，在GaN层104中产生高电子迁移率传导电子的极薄层108。该薄层108被称为用以形成载流子沟道的二维电子气(2-DEG)(也被称为载流子沟道108)。2-DEG薄层108位于AlGaN层106和GaN层104的界面处。因此，因为GaN层104是未掺杂或者非故意掺杂层，所以载流子沟道具有高电子迁移率，并且电子可以自由移动而不与杂质的碰撞或大幅减少与杂质的碰撞。
半导体结构100还包括设置在AlGaN层106上并且被配置为与载流子沟道108电连接的源极部件和漏极部件。源极部件和漏极部件中的每个都包括金属部件112。在一个实例中，金属部件112不包括Au，但包括Al、Ti、或Cu。
半导体结构100进一步包括介电保护层110，设置在AlGaN层106的未被金属部件112占用的顶面上方。介电保护层110进一步包括用于形成栅电极的开口，该开口暴露AlGaN层106的一部分。介电保护层110保护下面的AlGaN层106防止在随后的具有等离子体的处理过程中受到损伤。
半导体结构100进一步包括：在第一III-V族化合物层104和第二III-V族化合物层106中的隔离区域114。隔离区域114将结构100中的HEMT与衬底102中的其他器件相隔离。在一个实例中，隔离区域114包括具有氧或氮掺杂类型的掺杂区域。
半导体结构100进一步包括栅极介电层119，设置在介电保护层110、源极部件和漏极部件的顶面上方。还沿开口的内表面以及AlGaN层106暴露部分上方设置栅极介电层119。在一个实例中，栅极介电层119的厚度在大约3nm到大约20nm之间的范围内。在一些实例中，栅极介电层119包括氧化硅、氮化硅、氧化镓、三氧化二铝、氧化钪、氧化锆、氧化镧、或氧化铪。更进一步地，栅极介电层119包括氟区段(fluorine segment)122，该氟区段位于AlGaN层106的暴露部分上方的介电保护层110的开口中。
在一些实施例中，半导体结构100进一步包括保护层(未示出)。该保护层设置在金属部件112的顶面上方和栅极介电层119的下方。保护层进一步包括开口，该开口与介电保护层110的开口对准。保护层的开口和介电保护层110的开口的组合开口暴露AlGaN层106的一部分以用于栅电极形成。保护层覆盖源极部件和漏极部件，并且在形成隔离区域114的过程中的退火工艺期间，防止源极部件和漏极部件曝光。
半导体结构100还包括栅电极128，设置在源极部件和漏极部件之间的AlGaN层106上方的开口上方。栅电极128包括导电材料层，将该导电材料层配置成电压偏置并且与载流子沟道108电连接。在各个实例中，导电材料层包括难熔金属或其化合物，例如，钛(Ti)、氮化钛(TiN)、钛钨(TiW)、以及钨(W)。在另一些实例中，导电材料层包括镍(Ni)、金(Au)、或铜(Cu)。在一个实例中，将栅电极128的至少一部分设置在AlGaN层106上方的开口中的栅极介电层119的氟区段12上方。
半导体结构100还包括在介电保护层110的开口下方的载流子沟道108中的耗尽区域126。由于耗尽区域126，载流子沟道108变为常闭型。施加正栅极电压从而HEMT的载流子沟道108导通。与耗尽型HEMT相反，这种HEMT被称为增强型HEMT。耗尽型HEMT具有常开载流子沟道，以及施加负栅极电压从而载流子沟道截止。
半导体结构100进一步包括：内嵌在开口下方(即，栅电极128下方)的AlGaN层106中的氟区域124。大部分氟区域124与栅极介电层119中的氟区段122重叠。氟区域124中的氟原子提供了较强的不迁移的负电荷(strong immobile negative charge)，并且有效地消耗耗尽区126中的电子。
在上述实施例中，将栅电极128、源极/漏极部件、以及GaN层104中的载流子沟道108配置为晶体管。当将电压施加给栅叠层时，可以调节晶体管的器件电流。
图2是根据本发明的一个或多个实施例形成具有HEMT的半导体结构的方法200的流程图。现在参考图2，在方法200的流程图中的操作201中，提供了第一III-V族化合物层。将第一III-V族化合物层形成在衬底上方。接下来，方法200进行到操作202，其中，在第一III-V族化合物层上方外延生长第二III-V族化合物层。方法200进行到操作203，其中，在第二III-V族化合物层上方形成源极部件和漏极部件。方法200进行到操作204，其中，在部分第二III-V族化合物层的部分上方沉积栅极介电层。方法200进行到操作205，其中，用氟处理第二III-V族化合物层的部分上方的栅极介电层。方法200进行到操作206，其中，在源极部件和漏极部件之间的经处理的栅极介电层上方形成栅电极。应该注意，在图2所示的方法200之前、之间或之后可以提供额外的工艺。
图3至图8是根据图2所示的方法200的各个实施例处于各个制造阶段的具有HEMT的半导体结构100的截面图。为了更好地理解本发明的创造性概念，已经简化了各幅附图。
参考图3，该图3为在实施操作201、202、203之后的半导体结构100的衬底102的部分的放大截面图。在一些实施例中，衬底102包括碳化硅(SiC)衬底、蓝宝石衬底或硅衬底。在衬底102上方生长第一III-V族化合物层104(也被称作沟道层)。在图2至8所示的实施例中，第一III-V族化合物层104是指氮化镓(GaN)层(还称为GaN层104)。可以使用含镓前体和含氮前体通过金属有机物汽相外延(MOVPE)来外延生长GaN层104。含镓前体包括三甲基镓(TMG)、四甲基镓(TEG)或其他适当的化学物质。含氮前体包括氨(NH3)、叔丁胺(TBAm)、苯基联胺或其他适当的化学物质。在图2至8所示的实施例中，GaN层104的厚度在大约0.5微米到大约10微米的范围内。在其他实施例中，第一III-V族化合物层104可以包括GaAs层或InP层。
在第一III-V族化合物层104上生长第二III-V族化合物层106(也被称为供体层)。在第一III-V族化合物层104和第二III-V族化合物层106之间界定出界面。2-DEG的载流子沟道108位于该界面上。在至少一个实施例中，第二III-V族化合物层106指的是氮化铝镓(AlGaN)层(或称为AlGaN层106)。在图2至8所示的实施例中，使用含铝前体、含镓前体、以及含氮前体通过MOVPE在GaN层104上方外延生长AlGaN层106。含铝前体前体包括：三甲基铝(TMA)、四甲基铝(TEA)或其他适当的化学物质。含镓前体包括TMG、TEG或其他适当的化学物质。含氮前体包括氨(NH3)、叔丁胺(TBAm)、苯基联胺或其他适当的化学物质。在图2至8所示的实施例中，AlGaN层106的厚度在大约5纳米到大约50纳米的范围内。在其他实施例中，第二III-V族化合物层106可以包括AlGaAs层或AlInP层。
介电保护层110设置在第二III-V族化合物层106的顶面107上方。在图2至8所示的实施例中，介电保护层110的厚度在大约
Figure BDA0000137443460000081
到大约
Figure BDA0000137443460000082
的范围内。在一些实施例中，介电保护层110包括SiO2或Si3N4。在一个实例中，介电保护层110是Si3N4并且使用SiH4和NH3气体通过没有等离子体的低压化学汽相淀积(LPCVD)的方法来形成。工作温度在大约650℃到800℃的范围内。工作压力在大约0.1托到大约1托的范围内。介电保护层110保护处于其下面的第二III-V族化合物层106防止在随后的具有等离子体的工艺过程中受到损伤。接下来，通过光刻和蚀刻工艺限定出在介电保护层110中的两个开口，从而暴露第二III-V族化合物层106部分。
在介电保护层110的上方沉积金属层，该金属层过填充开口并与第二III-V族化合物层106接触。光刻胶层(未示出)形成在该金属层上方并且进行显影，从而在开口上方形成部件。通过反应离子刻蚀(RIE)工艺蚀去除未被光刻胶层的部件覆盖的金属层，反应离子刻蚀(RIE)工艺向下蚀刻该金属层的暴露部分到达下层的介电保护层110。在蚀刻工艺之后，生成金属部件112。将该金属部件112配置为HEMT的源极部件和漏极部件。在形成金属部件112之后，去除光刻胶层。介电保护层110保护处于其下面的第二III-V族化合物层106防止在形成金属部件112的蚀刻工艺期间受到损伤。在蚀刻工艺期间，不会影响第二III-V族化合物层106下面的2-DEG的载流子沟道108中的载流子。对半导体结构100的电气性能产生正面影响。因此，整个组件的产量将增加。
在一些实施例中，金属部件112的金属层包括一种或多种导电材料。在至少一个实例中，该金属层没有金(Au)，但包括钛(Ti)、氮化钛(TiN)或铝铜(AlCu)合金。在另一实例中，该金属层包括底部Ti/TiN层、底部Ti/TiN层上方的AlCu层、AlCu层上方的顶部Ti层。形成该金属层的方法包括原子层沉积(ALD)或物理汽相沉积(PVD)工艺。即使在金属部件112中不使用Au，在硅衬底上的集成电路的生产线中也可以实施方法200。可以消除在硅制造过程中由Au产生的污染问题。
接下来，任选地，将保护层(未示出)沉积在金属部件112和在介电保护层110的顶面上方。在一些实施例中，保护层包括介电材料，例如，SiO2或Si3N4。在一个实例中，保护层是Si3N4，并且通过实施等离子体增强化学汽相沉积(PECVD)方法来形成该保护层。
图4示出了在第一III-V族化合物层104和第二III-V族化合物层106中形成隔离区域114之后的结构100。隔离区域114将结构100中的HEMT与衬底102中的其他器件隔离。在一个实例中，通过具有氧或氮掺杂类型的注入工艺形成隔离区域114。保护层覆盖源极部件和漏极部件，保护源极部件和漏极部件防止在通过注入工艺形成隔离区域114之后的退火工艺期间曝光。
图5示出了在介电保护层110(如果存在保护层，也位于保护层)中形成开口116之后的结构100。在介电保护层110的顶面上方形成图案化的掩模层(未示出)并且实施蚀刻工艺从而去除介电保护层110的部分(如果存在保护层，则还去除了保护层的部分)。开口116暴露第二III-V族化合物层106的顶面107的部分。将开口116配置为用于稍后形成栅电极的位置。
图6示出了在操作204中沉积栅极介电层118之后的结构100。栅极介电层118沉积在介电保护层110上方，沿开口116的内表面进行沉积并且沉积在第二III-V族化合物层106的暴露部分上方。栅极介电层118还沉积在源极部件和漏极部件的上方。在一些实施例中，栅极介电层118的厚度在大约3nm到大约20nm的范围内。在一些实例中，栅极介电层118包括：氧化硅、氮化硅、氧化镓、三氧化二铝、氧化钪、氧化锆、氧化镧、或者氧化铪。在一个实施例中，栅极介电层118由原子层沉积(ALD)方法形成。ALD方法是基于依次使用化学汽相工艺。主要ALD反应使用通常称为前体的两种化学物质。这些前体以一次一个表面顺序进行反应。通过反复将生长表面暴露在前体中，沉积栅极介电层118。该ALD方法以高质量提供了栅极介电层118的均匀厚度。在一个实例中，栅极介电层118是氧化锆。在一些实施例中，第一前体包括四(乙基甲基氨)锆(TEMAZr)或氯化锆(ZrCl4)。在一些实施例中，为了氧化第一前体材料以形成单层，第二前体包括氧气。在一些实例中，第二前体包括臭氧(O3)、氧气、水(H2O)、N2O或H2O-H2O2。在其他实施例中，栅极介电层118通过等离子体增强化学汽相沉积(PECVD)或者低压化学汽相淀积(LPCVD)形成。
图7示出了在操作205中通过氟(F)120处理栅极介电层118之后的结构100。经处理的栅极介电层119包括在第二III-V族化合物层106上的开口116中的氟区段122。F原子增加了经处理的栅极介电层119(即，氟区段122)的介电常数。在HEMT的操作期间，电子可以在源极部件和漏极部件之间的栅极介电层118中流动。电子可以注入到栅极介电层119中。F注入(incorporation)防止电子被经处理的栅极介电层119俘获。因此，结构100中的HEMT的阀值电压(Vt)的稳定性得以提高。氟(F)处理还形成了内嵌在第二III-V族化合物层106中的氟区域124。由于图案化的介电保护层110屏蔽F原子，使其无法穿透进入第二III-V族化合物层106中，因此氟区域124被限定在开口116的下面。大部分氟区域124覆盖氟区段122并位于氟区段122下方。氟区域124中的F原子提供较强的不迁移的负电荷并且有效地消耗载流子沟道108中的电子。在氟区域124下面生成载流子沟道108的耗尽区126。结构100中的HEMT从耗尽型HEMT转换为增强型HEMT。载流子沟道108变为常闭，施加正栅极电压从而导通该增强型HEMT的载流子沟道108。
在一个实例中，通过注入工艺使用氟处理结构100。在一些实施例中，注入工艺中的多种掺杂剂包括F或BF2。注入工艺的能量功率(energypower)是大约5Kev到大约20Kev。掺杂剂的剂量在大约1E12ion/cm2到大约1E15ion/cm2。氟区段122和氟区域124同时形成。
在另一个实例中，也通过注入工艺使用包括F或BF2的氟处理结构100。掺杂剂的剂量是大约1E12ion/cm2到大约1E15ion/cm2。然而，注入工艺的能量功率在大约1Kev到大约10Kev的范围内。栅极介电层118经处理以形成氟区段122。接下来，实施退火工艺，从而进一步驱动F原子以形成氟区域124。该退火工艺的工作温度在大约400℃到大约600℃的范围内。在一个实施例中，将氟区域124保持在第二III-V族化合物层106中，即没有与载流子沟道108接触也没有进一步延伸到第一III-V族化合物层104中。这种结构防止F原子穿透进入第一III-V族化合物层104并且防止由操作增强型HEMT产生的负面影响。
在又一实例中，在包括CF4的等离子体环境中处理结构100。等离子体环境的操作功率小于300W。用于朝向结构100引导等离子自由基的偏置功率小于大约300W。处理栅极介电层118以形成氟区段122。接下来，实施退火工艺进一步推动F原子以形成氟区域124。
图8示出了实施操作206之后的结构100，其中，在栅极介电层119的氟区段122上方形成栅电极128。栅电极128还位于耗尽区126上面的第二III-V族化合物层106的氟区域124的上方。在一个实例中，栅极电极层沉积在栅极介电层119上方并且过填充如图7所示的开口116。通过在栅电极层上方实施光刻和蚀刻工艺，从而限定在源极部件和漏极部件之间的栅电极128。在一些实施例中，栅电极128包括导电材料层，导电材料层包括难熔金属或其化合物，例如，钛(Ti)、氮化钛(TiN)、钛钨(TiW)、以及钨(W)。在另一实例中，栅电极128包括镍(Ni)、金(Au)、铜(Cu)。
本发明的各个实施例可以用于提高具有高电子迁移率晶体管(HEMT)的半导体结构的性能。例如，在常规方法中，蚀刻第二III-V族化合物层106的部分以形成增强型HEMT的凹槽。在蚀刻凹槽的过程中，相同衬底102上的半导体芯片区域中的蚀刻均匀性很难控制。不可能精确控制在相同的半导体芯片区域或者相同的衬底102中的每个HEMT的电气性能。在本发明中，氟区域124消耗增强型HEMT的载流子沟道108中的电子。开口116中的氟区域124消除了常规方法中的缺点。氟处理的栅极介电层119也提高了结构100中的HEMT的阀值电压(Vt)的稳定性。金属部件112不包括Au，但包括Al、Ti、或Cu。即使在金属部件112中不使用Au，仍可以在硅衬底上的集成电路的生产线中实施方法200，因为消除了在硅的制造工艺中由Au产生的污染问题。与在源极/漏极部件中具有Au的HEMT相比，可以降低根据本发明的HEMT的制造成本。都可以在相同的生产线中实施第二III-V族半导体化合物工艺和硅制造工艺。从而提高了定位不同产品的生产线的灵活性。
本发明的一方面描述了一种半导体结构。该半导体结构包括第一III-V族化合物层。第二III-V族化合物层设置在第一III-V族化合物层上方，并且第二III-V族化合物层的组成成分不同于第一III-V族化合物层的组成成分。载流子沟道位于第一III-V族化合物层和第二III-V族化合物层之间。源极部件和漏极部件设置在第二III-V族化合物层上方。栅电极设置在源极部件和漏极部件之间的第二III-V族化合物层上方。氟区域内嵌在栅电极下方的第二III-V族化合物层中。栅极介电层设置在第二III-V族化合物层上方。该栅极介电层具有氟区段，位于氟区域上方以及该栅电极的至少一部分下方。
本发明的另一方面描述了一种半导体结构。该半导体结构包括设置在衬底上方的GaN层。AlGaN层设置在GaN层上方。氟区域内嵌在AlGaN层中。源极部件和漏极部件设置在AlGaN层善法。栅电极设置在源极部件和漏极部件之间的AlGaN层上方。该栅电极位于氟区域的上方。栅极介电层的部分设置在栅电极和AlGaN层之间。栅极介电层的部分含有氟。
本发明的又一方面还描述了一种形成半导体结构的方法。该方法提供第一III-V族化合物层。在第一III-V族化合物层上方外延生长第二III-V族化合物层。载流子沟道位于第一III-V族化合物层和第二III-V族化合物层之间。在第二III-V族化合物层上方形成源极部件和漏极部件。在第二III-V族化合物层的部分上方沉积栅极电介质层。用氟处理第二III-V族化合物层的部分上方的栅极介电层。在源极部件和漏极部件之间的经处理的栅极介电层上方形成栅电极。
尽管已经详细地描述了本实施例及其优势，但应该理解，可以在不背离所附权利要求限定的本发明主旨和范围的情况下，做各种不同的改变，替换和更改。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员应理解，通过本发明，现有的或今后开发的用于执行与根据本发明所采用的所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造、材料组分、装置、方法或步骤根据本发明可以被使用。因此，所附权利要求应该包括在这样的工艺、机器、制造、材料组分、装置、方法或步骤的范围内。

Claims (10)

1.一种半导体结构，包括：
第一III-V族化合物层；
第二III-V族化合物层，所述第二III-V族化合物层设置在所述第一III-V族化合物层上方，并且所述第二III-V族化合物层的组成成分不同于所述第一III-V族化合物层的组成成分，其中，载流子沟道位于所述第一III-V族化合物层和所述第二III-V族化合物层之间；
源极部件和漏极部件，所述源极部件和所述漏极部件设置在所述第二III-V族化合物层上方；
栅电极，所述栅电极设置在所述源极部件和所述漏极部件之间的所述第二III-V族化合物层的上方，其中，氟区域内嵌在所述栅电极下方的所述第二III-V族化合物层中；以及
栅极介电层，所述栅极介电层设置在所述第二III-V族化合物层上方，所述栅极介电层具有氟区段，所述氟区段位于所述氟区域上方以及位于所述栅电极的至少一部分下方。
2.根据权利要求1所述的半导体结构，其中，所述栅电极下方的所述载流子沟道包括耗尽区。
3.根据权利要求1所述的半导体结构，其中，所述栅极介电层的厚度在大约3nm到大约20nm的范围内。
4.根据权利要求1所述的半导体结构，其中，所述栅极介电层包括：氧化硅、氮化硅、氧化镓、三氧化二铝、氧化钪、氧化锆、氧化镧、或者氧化铪。
5.根据权利要求1所述的半导体结构，其中，所述氟区段与所述氟区域的大部分重叠。
6.根据权利要求1所述的半导体结构，其中，所述氟区域消耗所述载流子沟道的部分中的电子。
7.根据权利要求1所述的半导体结构，其中，所述栅电极包括钛(Ti)、氮化钛(TiN)、钛钨(TiW)、钨(W)、镍(Ni)、金(Au)、或铜(Cu)。
8.根据权利要求1所述的半导体结构，进一步包括：介电保护层，所述介电保护层位于所述栅极介电层下方并且位于所述第二III-V族化合物层上方。
9.一种半导体结构，包括：
氮化镓(GaN)层，设置在衬底上方；
氮化铝镓(AlGaN)层，设置在所述GaN层上方，其中，氟区域内嵌在所述AlGaN层中；
源极部件和漏极部件，被间隔开并且设置在所述AlGaN层上方；
栅电极，设置在所述源极部件和所述漏极部件之间的所述AlGaN层上方，其中，所述栅电极覆盖所述氟区域；以及
栅极介电层的部分，设置在所述栅电极和所述AlGaN层之间，其中，所述栅极介电层的部分含有氟。
10.一种形成半导体结构的方法，所述方法包括：
在第一III-V族化合物层上方外延生长第二III-V族化合物层，其中，载流子沟道位于所述第一III-V族化合物层和所述第二III-V族化合物层之间；
在所述第二III-V族化合物层上方形成源极部件和漏极部件；
在所述第二III-V族化合物层的部分上方沉积栅极介电层；
利用氟处理所述第二III-V族化合物层的部分上方的所述栅极介电层；以及
在所述源极部件和所述漏极部件之间的经处理的栅极介电层上方形成栅电极。
CN201210042249.XA 2011-10-31 2012-02-22 高电子迁移率晶体管及其形成方法 Active CN103094335B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201161553510P 2011-10-31 2011-10-31
US61/553,510 2011-10-31
US13/297,525 2011-11-16
US13/297,525 US8841703B2 (en) 2011-10-31 2011-11-16 High electron mobility transistor and method of forming the same

Publications (2)

Publication Number Publication Date
CN103094335A true CN103094335A (zh) 2013-05-08
CN103094335B CN103094335B (zh) 2016-03-30

Family

ID=48171466

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210042249.XA Active CN103094335B (zh) 2011-10-31 2012-02-22 高电子迁移率晶体管及其形成方法

Country Status (2)

Country Link
US (3) US8841703B2 (zh)
CN (1) CN103094335B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106571297A (zh) * 2015-10-09 2017-04-19 台湾积体电路制造股份有限公司 用于高电子迁移率晶体管的表面处理和钝化
CN106847895A (zh) * 2016-12-14 2017-06-13 西安电子科技大学 基于TiN/Cu/Ni栅电极的GaN基高电子迁移率晶体管及制作方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5866766B2 (ja) * 2011-02-10 2016-02-17 富士通株式会社 化合物半導体装置及びその製造方法
US8841703B2 (en) * 2011-10-31 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
WO2013071699A1 (zh) * 2011-11-18 2013-05-23 中国科学院苏州纳米技术与纳米仿生研究所 一种iii族氮化物hemt器件
US9379191B2 (en) * 2011-12-28 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor including an isolation region
JP5990976B2 (ja) * 2012-03-29 2016-09-14 富士通株式会社 半導体装置及び半導体装置の製造方法
US8748942B2 (en) 2012-07-09 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
US8946779B2 (en) * 2013-02-26 2015-02-03 Freescale Semiconductor, Inc. MISHFET and Schottky device integration
WO2014190069A1 (en) * 2013-05-21 2014-11-27 Massachusetts Institute Of Technology Enhancement-mode transistors with increased threshold voltage
US9590048B2 (en) * 2013-10-31 2017-03-07 Infineon Technologies Austria Ag Electronic device
JP2017533574A (ja) 2014-09-18 2017-11-09 インテル・コーポレーション シリコンｃｍｏｓ互換性半導体装置における欠陥伝播制御のための傾斜側壁カット面を有するウルツ鉱ヘテロエピタキシャル構造物
EP3198649A4 (en) 2014-09-25 2018-05-16 Intel Corporation Iii-n epitaxial device structures on free standing silicon mesas
KR102333752B1 (ko) 2014-11-18 2021-12-01 인텔 코포레이션 n-채널 및 p-채널 갈륨 질화물 트랜지스터들을 사용하는 CMOS 회로들
US10056456B2 (en) 2014-12-18 2018-08-21 Intel Corporation N-channel gallium nitride transistors
US9515162B2 (en) * 2015-03-04 2016-12-06 Infineon Technologies Austria Ag Surface treatment of semiconductor substrate using free radical state fluorine particles
US10374053B2 (en) * 2015-03-30 2019-08-06 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
KR102346591B1 (ko) 2015-05-19 2022-01-04 인텔 코포레이션 융기된 도핑 결정성 구조체들을 가진 반도체 디바이스들
US10224285B2 (en) 2017-02-21 2019-03-05 Raytheon Company Nitride structure having gold-free contact and methods for forming such structures
US10096550B2 (en) 2017-02-21 2018-10-09 Raytheon Company Nitride structure having gold-free contact and methods for forming such structures
TWI736600B (zh) * 2017-03-31 2021-08-21 聯穎光電股份有限公司 高電子遷移率電晶體
TWI722166B (zh) * 2017-04-10 2021-03-21 聯穎光電股份有限公司 高電子遷移率電晶體
CN107180769B (zh) * 2017-05-27 2019-08-13 西安电子科技大学 基于电容结构的氟注入工艺稳定性测试方法
DE102017215296A1 (de) 2017-09-01 2019-03-07 Robert Bosch Gmbh Feldeffekttransistor und Verfahren zur Herstellung eines Feldeffekttransistors
US11233053B2 (en) 2017-09-29 2022-01-25 Intel Corporation Group III-nitride (III-N) devices with reduced contact resistance and their methods of fabrication
CN111092118B (zh) * 2018-10-23 2023-03-24 世界先进积体电路股份有限公司 半导体装置及其制造方法
CN112216740A (zh) * 2019-07-09 2021-01-12 联华电子股份有限公司 高电子迁移率晶体管的绝缘结构以及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090072240A1 (en) * 2007-09-14 2009-03-19 Transphorm Inc. III-Nitride Devices with Recessed Gates

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7238560B2 (en) * 2004-07-23 2007-07-03 Cree, Inc. Methods of fabricating nitride-based transistors with a cap layer and a recessed gate
US8491967B2 (en) * 2008-09-08 2013-07-23 Applied Materials, Inc. In-situ chamber treatment and deposition process
US8252609B2 (en) * 2009-04-09 2012-08-28 Texas Instruments Incorporated Curvature reduction for semiconductor wafers
US8877655B2 (en) * 2010-05-07 2014-11-04 Asm America, Inc. Systems and methods for thin-film deposition of metal oxides using excited nitrogen-oxygen species
JP5810518B2 (ja) * 2010-12-03 2015-11-11 富士通株式会社 化合物半導体装置及びその製造方法
JP5685918B2 (ja) * 2010-12-10 2015-03-18 富士通株式会社 半導体装置の製造方法
US8841703B2 (en) * 2011-10-31 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090072240A1 (en) * 2007-09-14 2009-03-19 Transphorm Inc. III-Nitride Devices with Recessed Gates

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
CHAO CHEN，ET.AL.: ""Fabrication of Enhancement-Mode AlGaN/GaN MISHEMTs by Using Fluorinated Al2O3 as Gate Dielectrics"", 《IEEE ELECTRON DEVICE LETTERS》 *
DI SONG，ET.AL.: ""Normally Off AlGaN/GaN Low-Density Drain HEMT(LDD－HEMT) With Enhanced Breakdown Voltage and Reduced Current Collapse"", 《IEEE ELECTRON DEVICE LETTERS》 *
HYUNG-SEOK LEE，ET.AL.: ""AlGaN/GaN High-Electron-Mobility Transistors Fabricated Through a Au-Free Technology"", 《IEEE ELECTRON DEVICE LETTERS》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106571297A (zh) * 2015-10-09 2017-04-19 台湾积体电路制造股份有限公司 用于高电子迁移率晶体管的表面处理和钝化
CN106571297B (zh) * 2015-10-09 2019-11-15 台湾积体电路制造股份有限公司 用于高电子迁移率晶体管的表面处理和钝化
CN106847895A (zh) * 2016-12-14 2017-06-13 西安电子科技大学 基于TiN/Cu/Ni栅电极的GaN基高电子迁移率晶体管及制作方法
CN106847895B (zh) * 2016-12-14 2019-10-11 西安电子科技大学 基于TiN/Cu/Ni栅电极的GaN基高电子迁移率晶体管及制作方法

Also Published As

Publication number Publication date
US20140370677A1 (en) 2014-12-18
US8841703B2 (en) 2014-09-23
US9184259B2 (en) 2015-11-10
US20160049505A1 (en) 2016-02-18
US9748372B2 (en) 2017-08-29
US20130105808A1 (en) 2013-05-02
CN103094335B (zh) 2016-03-30

Similar Documents

Publication Publication Date Title
CN103094335B (zh) 高电子迁移率晶体管及其形成方法
US11404557B2 (en) Method of forming a high electron mobility transistor
CN104009074B (zh) 高电子迁移率晶体管及其制造方法
US9985103B2 (en) Method of forming high electron mobility transistor
CN103545360B (zh) 高电子迁移率晶体管及其形成方法
US8624296B1 (en) High electron mobility transistor including an embedded flourine region
CN103187441B (zh) 高电子迁移率晶体管及其形成方法
CN103915492A (zh) 高电子迁移率晶体管及其形成方法
CN104022148A (zh) 具有AlSiN钝化层的异质结构功率晶体管
CN104009034A (zh) 包含hemt和misfet的半导体装置及其形成方法
CN103296077B (zh) 半导体结构及其形成方法
US9018677B2 (en) Semiconductor structure and method of forming the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant