CN106571297A - 用于高电子迁移率晶体管的表面处理和钝化 - Google Patents

用于高电子迁移率晶体管的表面处理和钝化 Download PDF

Info

Publication number
CN106571297A
CN106571297A CN201610702372.8A CN201610702372A CN106571297A CN 106571297 A CN106571297 A CN 106571297A CN 201610702372 A CN201610702372 A CN 201610702372A CN 106571297 A CN106571297 A CN 106571297A
Authority
CN
China
Prior art keywords
layer
iii
compound layer
compound
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610702372.8A
Other languages
English (en)
Other versions
CN106571297B (zh
Inventor
邱汉钦
蔡正原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN106571297A publication Critical patent/CN106571297A/zh
Application granted granted Critical
Publication of CN106571297B publication Critical patent/CN106571297B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种高电子迁移率晶体管(HEMT)及其形成方法。该方法包括外延生长第一III‑V族化合物层、以及在第一III‑V族化合物层上方外延生长第二III‑V族化合物层，其中，在第二III‑V族化合物层上形成第一自然氧化物层。该方法还包括利用第一气体原位处理第一自然氧化物层，从而将第一自然氧化物层转化为第一晶体氧化物层。该方法还包括在第一晶体氧化物层上方形成第一晶体界面层，以及在第一晶体界面层上方形成介电钝化层。本发明实施例涉及形成高电子迁移率晶体管及其形成方法。

Description

用于高电子迁移率晶体管的表面处理和钝化
技术领域
本发明实施例涉及形成高电子迁移率晶体管及其形成方法。
背景技术
在半导体技术中，III族至V族(或III至V)半导体化合物可以用于形成各种集成电路(IC)器件，诸如高功率场效应晶体管(FET)、高频率晶体管或高电子迁移率晶体管(HEMT)。HEMT是具有二维电子气(2-DEG)层的场效应晶体管，该二维电子气(2-DEG)层接近具有不同带隙(即，异质结)的两种材料之间的结。2-DEG层用作晶体管沟道而不是通常用于金属氧化物半导体场效应晶体管(MOSFET)的掺杂区域。与MOSFET比较，HEMT具有许多受青睐的诸如高电子迁移率和以高频率发送信号的能力的特性。
当用III-V族化合物制造HEMT时，用介电材料层使III-V族化合物的表面钝化(钝化层)以防止III-V族化合物与周围空气自由地反应是所期望的。钝化III-V族化合物的表面的目前的方法并不是在所有方面都令人满意。有时，钝化层和III-V族化合物之间的界面处的界面能态密度(Dit)过高，导致诸如漏极电流衰减、阈值电压(Vt)波动较大和断开电流泄露较大的器件性能问题和可靠性问题。期望在此领域有所改进。
发明内容
根据本发明的一个实施例，提供了一种形成高电子迁移率晶体管(HEMT)的方法，所述方法包括：外延生长第一III-V族化合物层；在所述第一III-V族化合物层上方外延生长第二III-V族化合物层，其中，在所述第二III-V族化合物层上形成第一自然氧化物层；利用第一气体原位处理所述第一自然氧化物层，从而将所述第一自然氧化物层转化为第一晶体氧化物层；在所述第一晶体氧化层上方形成第一晶体界面层；以及在所述第一晶体界面层上方形成介电钝化层。
根据本发明的另一实施例，还提供了一种形成高电子迁移率晶体管(HEMT)的方法，所述方法包括：外延生长包括氮化镓的第一III-V族化合物层；在所述第一III-V族化合物层上方外延生长包括氮化铝镓的第二III-V族化合物层，其中，在所述第二III-V族化合物层上形成第一自然氧化物层；利用第一气体原位处理所述第一自然氧化物层，从而将所述第一自然氧化物层转化为第一晶体氧化物层；在所述第一晶体氧化层上方形成第一晶体界面层；以及在所述第一晶体界面层上方形成钝化层。
根据本发明的又一实施例，还提供了一种高电子迁移率晶体管(HEMT)，包括：具有第一带隙的第一III-V族化合物层；位于所述第一III-V族化合物层上方的具有第二带隙的第二III-V族化合物层，其中，所述第二带隙大于所述第一带隙；位于所述第二III-V族化合物层上方的第一晶体氧化物层；位于所述第一晶体氧化层上方的第一晶体界面层；位于所述第一晶体界面层上方的介电钝化层；位于所述第二III-V族化合物层上方的两个源极和漏极(S/D)电极；位于所述两个S/D电极之间且位于所述第二III-V族化合物层的第一部分上方的栅电极；以及位于所述栅电极和所述第二III-V族化合物层的所述第一部分之间的层状结构，其中，所述层状结构包括第二界面层的部分和位于所述第二界面层的所述部分上方的栅极介电层的部分。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的实施例。应该强调的是，根据工业中的标准实践，对各种部件没有按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或缩小。
图1A和图1B是根据本发明的各个方面的形成HEMT的方法的流程图。
图2A、图2B、图2C、图2D、图2E、图2F、图2G、图2H、图2I、图2J、图2K、图2L、图2M、图2N、图2O、图2P、图2Q、图2R、图2S、图2T和图2U是根据一个实施例的根据图1A和图1B的方法的在制造流程的各个阶段的HEMT的部分的截面图。
图3A、图3B、图3C、图3D、图3E、图3F和图3G是根据另一实施例的根据图1A和图1B的方法的在制造流程的各个阶段的HEMT的部分的截面图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以便于描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而在此使用的空间相对描述符可以同样地作相应的解释。
本发明大体地涉及半导体器件及其形成方法。更具体地，本发明涉及一种高电子迁移率晶体管(HEMT)及其形成方法。本发明的一个目的是减小HEMT中的钝化层和III-V族化合物之间的界面能态密度(Dit)。
图1A和图1B示出了根据本发明的各个方面的形成半导体器件的方法10的流程图。方法10仅为实例，并且不旨在限制本发明超出权利要求中明确列举的那些。可以在方法10之前、期间和之后提供附加的操作，并且对于方法的附加的实施例，可以代替、消除或移动描述的一些操作。结合图2A至图2U描述方法10的实施例，图2A至图2U是半导体器件100在后栅极制造工艺的各个阶段的截面图，其中，在源极和漏极(S/D)电极的形成之后形成栅电极。结合图3A至图3G描述方法10的另一实施例，图3A至图3G是半导体器件200在先栅极制造工艺的各个阶段的截面图，其中，在源极和漏极(S/D)电极的形成之前形成栅电极。
提供半导体器件100和200为说明目的且不必限制本发明的实施例为任意数量的器件、任意数量的区域或任意配置的结构或区域。半导体器件100和200的每个均包括HEMT。因此，半导体器件100和200还分别称为HEMT 100和200。
参照图1A，在操作12中，方法10外延地生长位于衬底102上方的一个或多个缓冲层。一个或多个缓冲层可以用于减小衬底102和随后形成的上面的III-V族化合物层之间的晶格失配。参照图2A，在本实施例中的衬底102上方外延地生长两个缓冲层104和106。
在各个实施例中，衬底102包括硅衬底(如，晶圆)。可选地，衬底102可以包括碳化硅(SiC)衬底或蓝宝石衬底。在实施例中，衬底102可以是由块状材料形成的块状衬底或包括由不同材料形成的多个层的复合衬底。
在实施例中，缓冲层104包括氮化铝(AlN)层。缓冲层104可以具有从约10纳米(nm)至约300nm的范围内的厚度。缓冲层104可以包括单层或多层，并且可以通过金属有机汽相外延(MOVPE)或其他合适的外延方法形成。
在实施例中，缓冲层106包括氮化铝镓(AlGaN)层。缓冲层106可以具有在从约500nm至约1000nm的范围内的厚度，且可以通过MOVPE或其他合适的外延方法形成。在一些实施例中，形成缓冲层106以具有梯度结构，即相应的铝和/或镓含量的相对量随着贯穿缓冲层106的部分厚度或总厚度的层的深度变化。提供梯度结构以用于在衬底102和稍后形成的上面的III-V族化合物层之间的更好的晶格匹配。
在操作14中，方法10(图1A)在缓冲层106上方外延生长第一III-V族化合物层108。参考图2B，在本实施例中，III-V族化合物层108是氮化镓(GaN)层。可以通过使用例如MOVPE外延生长GaN层108，在此期间，使用含镓前体和含氮前体。含镓前体可以包括三甲基镓(TMG)、三乙基镓(TEG)或其他合适的含镓化学物质。含氮前体可以包括氨(NH3)、叔丁胺(TBAm)、苯肼或其他合适的含氮化学物质。III-V族化合物层108可以具有在从约0.5微米至约10微米的范围内的厚度。III-V族化合物层108可以是未掺杂的。可选地，可以是无意地掺杂，诸如由于用于形成III-V族化合物层108的前体轻掺杂有n型掺杂剂，而没有可以造成III-V族化合物层108被有意添加n型或p型的掺杂剂。
在操作16中，方法10(图1A)在第一III-V族化合物层108上方外延生长第二III-V族化合物层110。参照图2C，III-V族化合物层110具有比III-V族化合物层108的带隙大的带隙。在III-V族化合物层108和III-V族化合物层110之间形成界面109。当HEMT 100在操作中时，载流子沟道107形成且位于界面109附近的III-V族化合物层108中。该载流子沟道107称为二维电子气(2DEG)。在本实施例中，III-V族化合物层110是氮化铝镓(AlGaN)层。例如，III-V族化合物层110可以是AlxGa1-xN层，其中，0.05≤x≤1。在实施例中，AlGaN层110的厚度在从约3nm至约50nm的范围内。可以通过MOVPE或其他合适的外延方法外延生长AlGaN层110。在一个实例中，AlGaN层110可以使用含铝前体、含镓前体和含氮前体生长。含铝前体可以包括三甲基铝(TMA)、三乙基铝(TEA)或其他合适的含铝化学物质。含镓前体和含氮前体可以选自用于形成GaN层108的相同的候选前体。在实施例中，AlGaN层110的厚度在从约3nm至约50nm的范围内。
可以在基本上没有空气的工艺室中生长III-V族化合物层110。然而，空气，特别是氧气，可以仍然存在于工艺室中。由于III-V族化合物层110的活性，可以在III-V族化合物层110的顶面处形成自然氧化物层112，如图2C所示。例如，当III-V族化合物层110由AlGaN形成时，自然氧化物层112可以包括氧化镓(GaOx)或氧化铝(AlOx)。自然氧化物层112具有无定形结构。因此，尽管自然氧化物层112的厚度可以相对较小(例如，1nm至2nm)，但是HEMT100的性能和可靠性是不期望的。
在操作18中，方法10(图1A)利用气体114原位处理自然氧化物层112。此处，术语"原位"意味着在生长III-V族化合物层110的工艺室中处理自然氧化物层112而不破坏真空。参考图2D，在本实施例中，气体114包括氨(NH3)。在另一实施例中，气体114包括NH3、N2、H2或它们的组合中的一种。附加地或可选地，气体114可以包括Cl2或BCl3。操作18有效地将自然氧化物层112结晶或再结晶为晶体氧化物层116(图2E)。为了实现这一目标，在合适的温度下执行操作18。如果温度太低，可能不发生自然氧化物层112的再结晶。如果温度太高，半导体器件100可能损坏。在实施例中，在从约300摄氏度(℃)至约900℃的范围的温度下且在诸如低于300托的低压下执行操作18。此外，可以连续不断地执行操作18持续3分钟或更长，或在3分钟或更长的总处理期间间歇地执行操作18。在实施例中，晶体氧化物层116可以具有多达3nm的厚度。在自然氧化物层112包括氧化镓(GaOx)的实施例中，晶体氧化物层116包括晶体氮氧化镓(GaON)。在自然氧化物层112包括氧化铝(AlOx)的实施例中，晶体氧化物层116包括晶体氮氧化铝(AlON)。
在操作20中，方法10(图1A)在晶体氧化物层116上方形成晶体界面层118。参照图2F，晶体界面层118可以具有单晶结构或可以具有多晶结构。由于界面层118和氧化物层116均具有晶体结构，晶体界面层118和III-V族化合物层110之间的界面能态密度(Dit)较低且产生出的HEMT100具有较小的阈值电压(Vt)位移和较高的可靠性。在实施例中，晶体界面层118包括诸如氮化铝(AlN)、氮化铝镓铟(InxAlyGazN，其中，x+y+z＝1且0≤x,y,z≤1)、氮化硼(BN)。在实施例中，晶体界面层118的厚度可以在从约5埃至约的范围内。在实施例中，与III-V族化合物层110的形成和自然氧化物层112的处理原位地执行操作20，而在操作16、18和20之间没有破坏真空。在可选实施例中，异地(ex-situ)，即，在不同于生长III-V族化合物层110和处理自然氧化物层112的工艺室中执行操作20。在各个实施例中，可以使用外延、原子层沉积(ALD)、物理汽相沉积(PVD)或化学汽相沉积(CVD)形成晶体界面层118。
在操作22中，方法10(图1A)在晶体界面层118上方形成介电钝化层120，如图2G所示。在一些实施例中，介电钝化层120的厚度在从约30nm至约500nm的范围内。在实施例中，介电钝化层120包括氧化硅、氮化硅或它们的组合。介电钝化层120可以使用CVD、ALD、PVD或其他适合的方法进行沉积。例如，当包括氮化硅时，可以通过执行使用SiH4和NH3作为前体气体的低压化学汽相沉积(LPCVD)来形成介电钝化层120。介电钝化层120保护下面的晶体界面层118、晶体氧化物层116和III-V族化合物层110免受随后的制造工艺的损坏。
在操作24中，方法10(图1B)在III-V族化合物层110上方形成源极和漏极(S/D)电极126(图2L)。在示例性实施例中，这涉及在图2H至图2L中示出的包括光刻、蚀刻以及沉积工艺的多种工艺。光刻工艺可以包括在介电钝化层120(图2H)上方形成光刻胶(或抗蚀剂)122、使用限定用于S/D接触孔的几何形状的图案暴露出光刻胶122、执行曝光后烘烤以及显影光刻胶122以形成掩蔽元件(又称为掩蔽元件122)。然后，掩蔽元件122或其衍生物用于蚀刻S/D接触孔(或开口)124穿过介电钝化层120、晶体界面层118以及晶体氧化物层116、从而暴露出III-V族化合物层110的部分(图2I)。蚀刻工艺可以包括一个或多个干蚀刻工艺、湿蚀刻和其他合适的蚀刻技术。随后去除掩蔽元件122，并且金属层126沉积在介电钝化层120上方以及填充在S/D接触孔124中(图2J)。金属层126可以包括诸如钛(Ti)、钴(Co)、镍(Ni)、钨(W)、铂(Pt)、钽(Ta)、钯(Pd)和钼(Mo)的元素金属。可选地，金属层126可以包括诸如氮化钛(TiN)的金属氮化物、金属或导电氧化物或诸如铝铜(AlCu)的金属合金。可以使用CVD、PVD、镀或其他的方法沉积金属层126。随后，使用另一光刻工艺和另一蚀刻工艺图案化金属层126(图2K)。光刻工艺形成和限定金属层126上面的掩蔽元件128(例如，图案化的光刻胶)。然后，使用掩蔽元件128作为蚀刻掩模蚀刻金属层126。蚀刻工艺停止在介电钝化层120处。金属层126的剩余部分形成S/D电极(或接触件)，其又称为S/D电极126。随后，去除掩蔽元件128(图2L)。在实施例中，对S/D电极126施加热退火工艺。热退火工艺造成S/D电极126与III-V族化合物层110和108反应以形成金属间化合物(未示出)。金属间化合物连接至载流子沟道107的相对两端且提供至载流子沟道107的更有效的电连接。
在操作26中，方法10(图1B)在S/D电极126和介电钝化层120上方形成覆盖层128。参照图2M，覆盖层128可以包括氧化物、氮化物或其他介电材料。例如，覆盖层128可以包括氮化硅SiNx(其中，0.5≤x≤1.33)或氧化硅SiOx(其中，0.5≤x≤2.1)。在实施例中，覆盖层128可以包括单层或多层结构。可以使用CVD、PVD或其他沉积技术形成覆盖层128。
在操作28中，方法10(图1B)穿过覆盖层128、介电钝化层120、晶体界面层118以及晶体氧化物层116形成开口132。参照图2N，其中示出的是具有开口132的半导体器件100。在本实施例中，操作28包括光刻工艺和一种或多种蚀刻工艺。光刻工艺形成覆盖层128上方的掩蔽元件130(例如，图案化的抗蚀剂)。一种或多种蚀刻工艺使用掩蔽元件130作为蚀刻掩模蚀刻各个层128、120、118和116。一种或多种蚀刻工艺可以包括干蚀刻、湿蚀刻或其他蚀刻技术。在开口132中暴露出III-V族化合物层110的一部分。因为III-V族化合物层110很有活性且蚀刻工艺室不完全没有氧气，因此在III-V族化合物层110的暴露于开口132中的部分上方形成自然氧化物层134。自然氧化物层134通常具有无定形结构且对于HEMT100的性能是不期望的。
在操作30中，方法10(图1B)利用气体136处理自然氧化物层134，从而将自然氧化物层134转化为晶体氧化物层138(图2O和2P)。在本实施例中，在形成开口132的工艺室中原位执行操作30。参照图2O，去除图2N的掩模元件130且在可控的环境中对自然氧化物层134施加气体136。在实施例中，气体136包括NH3、N2、H2或它们的组合中的一种。附加地或可选地，气体136可以包括Cl2或BCl3。在实施例中，在具有从约300℃至约900℃的温度范围且在诸如低于300托的低压的环境中应用气体136。此外，可以连续不断地应用气体136持续3分钟或更长，或在3分钟或更长的总处理期间间歇地应用气体136。操作30有效地将自然氧化物层134(例如，GaOx或AlOx)结晶或再结晶为晶体氧化物层138(例如，分别为GaON或AlON)。在实施例中，气体136可以与气体114(图2D)相同或不同。此外，晶体氧化物层138和116可以具有相同的成分和厚度，或可以具有不同的成分和/或厚度。在实施例中，晶体氧化物层138具有多达3nm的厚度。
在操作32中，方法10(图1B)在晶体氧化物层138上方、开口132的侧壁(或内表面)上以及在覆盖层128上方形成另一界面层140。参考图2Q，在本实施例中，界面层140形成为具有从约至约的范围内的厚度。在实施例中，界面层140包括氮化铝(AlN)。在另一实施例中，界面层140包括氮化铟铝镓(InxAlyGazN，其中，x+y+z＝1且0≤x,y,z≤1)或氮化硼(BN)。界面层140可以具有与界面层118相同的成分和/或厚度。可选地，界面层140和118可以具有不同的成分和/或厚度。在实施例中，界面层140在界面层140的位于晶体氧化物层138上方的至少部分中具有晶体结构。为了进一步说明本实施例，界面层140和III-V族化合物层110之间的界面能态密度(Dit)有利地低，这改善了HEMT 100的阈值电压(Vt)稳定性。在实施例中，与处理自然氧化物层134原位地执行操作32，而在操作30和32之间没有破坏真空。在可选实施例中，异地，即，在不同于处理自然氧化物层134的工艺室中执行操作32。在各个实施例中，可以使用外延、原子层沉积(ALD)、物理汽相沉积(PVD)或化学汽相沉积(CVD)形成界面层140。
在操作34中，方法10(图1B)在界面层140上方形成栅极介电层142。参照图2R，栅极介电层142包括延伸至开口132内的部分和位于覆盖层128和界面层140上面的另一部分。在实施例中，栅极介电层142包括氮化硅、氧化硅或氧化铝。可以使用CVD、ALD、PVD或其他沉积技术沉积栅极介电层142。在实施例中，栅极介电层142形成为具有从约至约的厚度。
在操作36中，方法10(图1B)在栅极介电层142的部分上方形成栅电极144，这示出在图2S、图2T和图2U中。参照图2S，金属层144沉积在栅极介电层142上方并且填充在开口132中(图2R)。在各个实施例中，金属层144可以包括诸如钽(Ta)、钛(Ti)、钨(W)、铝(Al)或它们的组合的一种或多种金属。金属层144还可以包括各种金属的氮化物(例如，TiN或TaN)或碳化物。在实施例中，金属层114可以包括单层或多层，诸如金属阻挡层上的钨层。在实施例中，可以通过CVD、PVD、镀和/或其他适合的工艺形成金属层144。参照图2T，使用包括光刻工艺以及一种或多种蚀刻工艺的工艺图案化金属层144。光刻工艺限定和形成位于金属层144上面的掩蔽元件146(例如，图案化的光刻胶)，以及一种或多种蚀刻工艺使用掩蔽元件146作为蚀刻掩模蚀刻金属层144。金属层144的剩余部分变成栅电极，其又称为栅电极144。在图2T中示出的实施例中，一种或多种蚀刻工艺还蚀刻栅极介电层142和界面层140且停止在覆盖层128处。一种或多种蚀刻工艺可以包括干蚀刻、湿蚀刻或其他蚀刻技术。随后，去除掩蔽元件146(图2U)。参考图2U，栅电极144的部分延伸至开口132内(图2R)且通过层状结构148(由图2U中的虚线框包围)覆盖(overlays)III-V族化合物层110。层状结构148包括栅极介电层142的部分、界面层140的部分以及直接位于界面层140的部分下面的晶体氧化物层138。在实施例中，界面层140的部分具有晶体结构。栅电极144的另一部分通过可能或可能不具有晶体结构的栅极介电层142的另一部分和界面层140的另一部分覆盖覆盖层128。
图3A至图3G示出了使用先栅极方法的在HEMT 200的形成中的中间阶段的截面图，即在形成HEMT 200的S/D电极之前形成HEMT 200的栅电极。HEMT 200的许多部件类似于HEMT 100的那些。为了简洁，在HEMT200中重复HEMT 100的一些参考标号以指示相同或相似的部件。此外，这些实施例的初始步骤与图2A至图2G中示出的步骤基本相同，并且因此在不再重复那些形成工艺的细节。
接下来，如图3A所示，在介电钝化层120上方形成光刻胶302。在图3B中，使用光刻工艺图案化光刻胶302以具有开口304，且然后穿过开口304蚀刻介电钝化层120、晶体界面层118以及晶体氧化物层116以暴露出III-V族化合物层110的部分。因为III-V族化合物层110很有活性且蚀刻工艺室不完全没有氧气，所以在III-V族化合物层110的部分上方形成自然氧化物层134。自然氧化物层134具有无定形结构且对于HEMT 200的性能是不期望的。
接下来，参照图3C，用气体136原位处理自然氧化物层134。结果，自然氧化物层134转化为晶体氧化物层138(图3D)。接下来，在图3E中，在介电钝化层120上方和开口304的内表面上沉积介电层140。具体地，界面层140的部分形成在晶体氧化物层138上方。在实施例中，界面层140的该部分具有晶体结构。因此，在界面层140的该部分和III-V族化合物层110之间的界面能态密度较低。此外，如图3E所示，栅极介电层142沉积在界面层140上方。
接下来，参照图3F，栅电极144形成在栅极介电层142的部分上方并且填充在图3E的开口304中。在实施例中，通过在栅极介电层142上方沉积金属层和使用光刻和蚀刻工艺图案化金属层形成栅电极144。接下来，在图3G中，在栅电极144的相对两侧上形成两个S/D电极126。在实施例中，通过在层142、140、120、118和116内蚀刻S/D孔以暴露出III-V族化合物层110的部分，在S/D孔内沉积金属层以及图案化金属层来形成S/D电极126。在实施例中，由于通过热退火工艺，S/D电极126与III-V族化合物层110和108之间的反应，因此形成金属间化合物(未示出)。
尽管不旨在限制，但本发明的一个或多个实施例提供了一种高电子迁移率晶体管(HEMT)及其形成工艺的许多益处。例如，在HEMT的形成的中间阶段期间，在工艺室中外延生长III-V族化合物层。该工艺室不完全没有氧气。因此，在III-V族化合物层的表面上方形成自然氧化物层。自然氧化物层具有无定形结构且可以降低HEMT的性能。本发明的实施例利用气体原位处理自然氧化物层，从而将其转化为晶体氧化物层。本发明的实施例还在晶体氧化物层上方原位或异地形成晶体界面层、且还在晶体界面层上方形成介电钝化层。晶体界面层和晶体氧化物层减小了钝化层和III-V族化合物层之间的界面中的界面能态密度，以及改善了HEMT的各种性能。
在本发明的一些实施例中，蚀刻栅极接触孔以暴露出HEMT的III-V族化合物层的部分。因为蚀刻工艺室不完全没有氧气，在栅极接触孔中的III-V族化合物层上方形成自然氧化物层。本发明的实施例利用气体处理氧化物层，从而将其转化为晶体氧化物层。本发明的实施例还形成界面层，该界面层的部分位于晶体氧化物层上方；以及还在界面层上方形成栅极介电层。界面层和晶体氧化物层的部分减小了栅极介电层和III-V族化合物层之间的界面中的界面能态密度，这改善了HEMT的各种性能。
在一个示例性方面中，本发明涉及一种形成高电子迁移率晶体管(HEMT)的方法。该方法包括外延生长第一III-V族化合物层、以及在第一III-V族化合物层上方外延生长第二III-V族化合物层，其中，在第二III-V族化合物层上形成第一自然氧化物层。该方法还包括利用第一气体原位处理第一自然氧化物层，从而将第一自然氧化物层转化为第一晶体氧化物层。该方法还包括在第一晶体氧化物层上方形成第一晶体界面层，以及在第一晶体界面层上方形成介电钝化层。
在另一示例性方面中，本发明涉及一种形成高电子迁移率晶体管(HEMT)的方法。该方法包括外延生长包括氮化镓的第一III-V族化合物层、以及在第一III-V族化合物层上方外延生长包括氮化铝镓的第二III-V族化合物层，其中，在第二III-V族化合物层上形成第一自然氧化物层。该方法还包括利用第一气体原位处理第一自然氧化物层，从而将第一自然氧化物层转化为第一晶体氧化物层。该方法还包括在第一晶体氧化物层上方形成第一晶体界面层，以及在第一晶体界面层上方形成钝化层。
在又另一示例性方面中，本发明涉及一种高电子迁移率晶体管(HEMT)。该HEMT包括具有第一带隙的第一III-V族化合物层和位于第一III-V族化合物层上方的具有第二带隙的第二III-V族化合物层，其中，第二带隙大于第一带隙。HEMT还包括位于第二III-V族化合物层上方的第一晶体氧化物层、位于第一晶体氧化物层上方的第一晶体界面层、位于第一晶体界面层上方的介电钝化层、位于第二III-V族化合物层上方的两个源极和漏极(S/D)电极、位于两个S/D之间和第二III-V族化合物层的第一部分上方的栅电极以及位于栅电极和第二III-V族化合物层的第一部分之间的层状结构。层状结构包括第二界面层的部分和位于第二界面层的该部分上方的栅极介电层的部分。在实施例中，层状结构还包括位于第二III-V族化合物层的第一部分和第二界面层的该部分之间的第二晶体氧化物层。
根据本发明的一个实施例，提供了一种形成高电子迁移率晶体管(HEMT)的方法，所述方法包括：外延生长第一III-V族化合物层；在所述第一III-V族化合物层上方外延生长第二III-V族化合物层，其中，在所述第二III-V族化合物层上形成第一自然氧化物层；利用第一气体原位处理所述第一自然氧化物层，从而将所述第一自然氧化物层转化为第一晶体氧化物层；在所述第一晶体氧化层上方形成第一晶体界面层；以及在所述第一晶体界面层上方形成介电钝化层。
在上述方法中，所述第一III-V族化合物层包括氮化镓，以及所述第二III-V族化合物层包括氮化铝镓。
在上述方法中，所述第一晶体氧化物层包括氮氧化镓或氮氧化铝。
在上述方法中，所述第一气体包括NH3、N2或H2。
在上述方法中，在从300摄氏度(℃)至900℃的范围的温度以及在低于300托的压力下执行所述第一自然氧化物层的所述原位处理。
在上述方法中，所述第一晶体界面层包括氮化铝、氮化铟铝镓或氮化硼。
在上述方法中，在相同的工艺室中原位执行所述第二III-V族化合物层的所述外延生长和所述第一晶体界面层的所述形成。
在上述方法中，还包括：穿过所述介电钝化层、所述第一晶体界面层以及所述第一晶体氧化物层形成开口，从而暴露出所述第二III-V族化合物层的部分；在所述介电钝化层上方和所述开口中沉积金属层；以及图案化所述金属层，从而在所述第二III-V族化合物层的所述部分上方形成源极和漏极(S/D)电极。
在上述方法中，还包括：穿过所述介电钝化层、所述第一晶体界面层以及所述第一晶体氧化物层形成开口，从而暴露出所述第二III-V族化合物层的部分，其中，在所述第二III-V族化合物层的所述部分上形成第二自然氧化物层；利用第二气体原位处理所述第二自然氧化物层，从而将所述第二自然氧化物层转化为第二晶体氧化物层；至少在所述开口的内表面上方形成第二界面层，其中，所述第二界面层的部分位于所述第二晶体氧化物层上方且具有晶体结构；在所述第二界面层上方形成栅极介电层；以及在所述栅极介电层上方形成栅电极。
在上述方法中，所述第二气体包括NH3、N2或H2。
在上述方法中，所述第二界面层包括氮化铝、氮化铟铝镓或氮化硼。
根据本发明的另一实施例，还提供了一种形成高电子迁移率晶体管(HEMT)的方法，所述方法包括：外延生长包括氮化镓的第一III-V族化合物层；在所述第一III-V族化合物层上方外延生长包括氮化铝镓的第二III-V族化合物层，其中，在所述第二III-V族化合物层上形成第一自然氧化物层；利用第一气体原位处理所述第一自然氧化物层，从而将所述第一自然氧化物层转化为第一晶体氧化物层；在所述第一晶体氧化层上方形成第一晶体界面层；以及在所述第一晶体界面层上方形成钝化层。
在上述方法中，还包括：穿过所述钝化层、所述第一晶体界面层以及所述第一晶体氧化物层形成开口，从而暴露出所述第二III-V族化合物层的部分；以及在所述第二III-V族化合物层的所述部分上方，在所述开口中形成源极和漏极(S/D)电极。
在上述方法中，还包括：在所述S/D电极上方和所述钝化层上方形成覆盖层；穿过所述覆盖层、所述钝化层、所述第一晶体界面层以及所述第一晶体氧化物层形成开口，从而暴露出所述第二III-V族化合物层的部分，其中，在所述第二III-V族化合物层的所述部分上形成第二自然氧化物层；利用第二气体原位处理所述第二自然氧化物层，从而将所述第二自然氧化物层转化为第二晶体氧化物层；在所述第二晶体氧化物层上方、所述开口的侧壁上以及所述覆盖层上方形成第二界面层；在所述第二界面层上方形成栅极介电层；以及在所述栅极介电层上方形成栅电极。
在上述方法中，其中：所述第一气体是NH3、N2和H2中的一种；以及
所述第二气体是NH3、N2和H2中的一种。
根据本发明的又一实施例，还提供了一种高电子迁移率晶体管(HEMT)，包括：具有第一带隙的第一III-V族化合物层；位于所述第一III-V族化合物层上方的具有第二带隙的第二III-V族化合物层，其中，所述第二带隙大于所述第一带隙；位于所述第二III-V族化合物层上方的第一晶体氧化物层；位于所述第一晶体氧化层上方的第一晶体界面层；位于所述第一晶体界面层上方的介电钝化层；位于所述第二III-V族化合物层上方的两个源极和漏极(S/D)电极；位于所述两个S/D电极之间且位于所述第二III-V族化合物层的第一部分上方的栅电极；以及位于所述栅电极和所述第二III-V族化合物层的所述第一部分之间的层状结构，其中，所述层状结构包括第二界面层的部分和位于所述第二界面层的所述部分上方的栅极介电层的部分。
在上述HEMT中，所述层状结构还包括：位于所述第二III-V族化合物层的所述第一部分和所述第二界面层的所述部分之间的第二晶体氧化物层。
在上述HEMT中，所述第二界面层的所述部分具有晶体结构。
在上述HEMT中，其中：所述第一III-V族化合物层包括氮化镓；所述第二III-V族化合物层包括氮化铝镓；所述第一晶体氧化物层包括氮氧化镓和氮氧化铝中的一种；所述第一晶体界面层包括氮化铝、氮化铟铝镓和氮化硼中的一种；以及所述第二界面层包括氮化铝、氮化铟铝镓和氮化硼中的一种。
在上述HEMT中，所述第一晶体界面层和所述第二界面层具有不同的厚度。
上面概述了若干实施例的部件、使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实现与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围、并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。

Claims (10)

1.一种形成高电子迁移率晶体管的方法，所述方法包括：
外延生长第一III-V族化合物层；
在所述第一III-V族化合物层上方外延生长第二III-V族化合物层，其中，在所述第二III-V族化合物层上形成第一自然氧化物层；
利用第一气体原位处理所述第一自然氧化物层，从而将所述第一自然氧化物层转化为第一晶体氧化物层；
在所述第一晶体氧化层上方形成第一晶体界面层；以及
在所述第一晶体界面层上方形成介电钝化层。
2.根据权利要求1所述的方法，其中，所述第一III-V族化合物层包括氮化镓，以及所述第二III-V族化合物层包括氮化铝镓。
3.根据权利要求2所述的方法，其中，所述第一晶体氧化物层包括氮氧化镓或氮氧化铝。
4.根据权利要求1所述的方法，其中，所述第一气体包括NH3、N2或H2。
5.根据权利要求1所述的方法，其中，在从300摄氏度至900摄氏度的范围的温度以及在低于300托的压力下执行所述第一自然氧化物层的所述原位处理。
6.根据权利要求1所述的方法，其中，所述第一晶体界面层包括氮化铝、氮化铟铝镓或氮化硼。
7.根据权利要求1所述的方法，其中，在相同的工艺室中原位执行所述第二III-V族化合物层的所述外延生长和所述第一晶体界面层的所述形成。
8.根据权利要求1所述的方法，还包括：
穿过所述介电钝化层、所述第一晶体界面层以及所述第一晶体氧化物层形成开口，从而暴露出所述第二III-V族化合物层的部分；
在所述介电钝化层上方和所述开口中沉积金属层；以及
图案化所述金属层，从而在所述第二III-V族化合物层的所述部分上方形成源极和漏极(S/D)电极。
9.一种形成高电子迁移率晶体管的方法，所述方法包括：
外延生长包括氮化镓的第一III-V族化合物层；
在所述第一III-V族化合物层上方外延生长包括氮化铝镓的第二III-V族化合物层，其中，在所述第二III-V族化合物层上形成第一自然氧化物层；
利用第一气体原位处理所述第一自然氧化物层，从而将所述第一自然氧化物层转化为第一晶体氧化物层；
在所述第一晶体氧化层上方形成第一晶体界面层；以及
在所述第一晶体界面层上方形成钝化层。
10.一种高电子迁移率晶体管，包括：
具有第一带隙的第一III-V族化合物层；
位于所述第一III-V族化合物层上方的具有第二带隙的第二III-V族化合物层，其中，所述第二带隙大于所述第一带隙；
位于所述第二III-V族化合物层上方的第一晶体氧化物层；
位于所述第一晶体氧化层上方的第一晶体界面层；
位于所述第一晶体界面层上方的介电钝化层；
位于所述第二III-V族化合物层上方的两个源极和漏极电极；
位于所述两个源极和漏极电极之间且位于所述第二III-V族化合物层的第一部分上方的栅电极；以及
位于所述栅电极和所述第二III-V族化合物层的所述第一部分之间的层状结构，其中，所述层状结构包括第二界面层的部分和位于所述第二界面层的所述部分上方的栅极介电层的部分。
CN201610702372.8A 2015-10-09 2016-08-22 用于高电子迁移率晶体管的表面处理和钝化 Active CN106571297B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/879,908 US9666683B2 (en) 2015-10-09 2015-10-09 Surface treatment and passivation for high electron mobility transistors
US14/879,908 2015-10-09

Publications (2)

Publication Number Publication Date
CN106571297A true CN106571297A (zh) 2017-04-19
CN106571297B CN106571297B (zh) 2019-11-15

Family

ID=58405432

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610702372.8A Active CN106571297B (zh) 2015-10-09 2016-08-22 用于高电子迁移率晶体管的表面处理和钝化

Country Status (5)

Country Link
US (5) US9666683B2 (zh)
KR (1) KR101816850B1 (zh)
CN (1) CN106571297B (zh)
DE (1) DE102015117874B4 (zh)
TW (1) TWI606589B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108022833A (zh) * 2017-11-17 2018-05-11 清华大学 制备半导体结构的方法、半导体结构及场效应晶体管
CN111758166A (zh) * 2020-05-28 2020-10-09 英诺赛科（珠海）科技有限公司 半导体器件及其制造方法
CN116581217A (zh) * 2023-07-13 2023-08-11 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9666683B2 (en) * 2015-10-09 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Surface treatment and passivation for high electron mobility transistors
US10475930B2 (en) * 2016-08-17 2019-11-12 Samsung Electronics Co., Ltd. Method of forming crystalline oxides on III-V materials
KR102372207B1 (ko) 2017-07-27 2022-03-07 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
GB2565054A (en) * 2017-07-28 2019-02-06 Comptek Solutions Oy Heterostructure semiconductor device and manufacturing method
GB2565055A (en) 2017-07-28 2019-02-06 Comptek Solutions Oy Semiconductor device and manufacturing method
GB2565056A (en) * 2017-07-28 2019-02-06 Comptek Solutions Oy Semiconductor device and method of manufacture
TWI662701B (zh) * 2017-09-05 2019-06-11 世界先進積體電路股份有限公司 高電子遷移率電晶體結構
US10103239B1 (en) 2017-12-28 2018-10-16 Vanguard International Semiconductor Corporation High electron mobility transistor structure
IT201800007920A1 (it) * 2018-08-07 2020-02-07 St Microelectronics Srl Metodo di fabbricazione di un dispositivo hemt con ridotta corrente di perdita di gate, e dispositivo hemt
TWI726282B (zh) * 2019-02-19 2021-05-01 世界先進積體電路股份有限公司 半導體裝置及其製造方法
EP3942609A4 (en) 2019-03-21 2023-06-07 Transphorm Technology, Inc. INTEGRATED DESIGN FOR III-NITRIDE DEVICES
US11335797B2 (en) 2019-04-17 2022-05-17 Vanguard International Semiconductor Corporation Semiconductor devices and methods for fabricating the same
CN112086362A (zh) * 2020-08-13 2020-12-15 深圳大学 一种氮化镓增强型hemt器件及其制备方法
EP4302334A1 (en) * 2021-03-05 2024-01-10 The Regents of University of California Method to improve the performance of gallium-containing micron-sized light-emitting devices
US11955956B2 (en) 2022-06-08 2024-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and circuits with increased breakdown voltage

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103094335A (zh) * 2011-10-31 2013-05-08 台湾积体电路制造股份有限公司 高电子迁移率晶体管及其形成方法
CN103187441A (zh) * 2011-12-28 2013-07-03 台湾积体电路制造股份有限公司 高电子迁移率晶体管及其形成方法
US20150021665A1 (en) * 2013-07-17 2015-01-22 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor having back-barrier layer and method of making the same
US20150076508A1 (en) * 2013-09-17 2015-03-19 Kabushiki Kaisha Toshiba Semiconductor device

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998055950A1 (en) 1997-06-06 1998-12-10 Chapman David C Integrated circuit layout synthesis tool
JP2001284576A (ja) 2000-03-30 2001-10-12 Toshiba Corp 高電子移動度トランジスタ及びその製造方法
US6727531B1 (en) 2000-08-07 2004-04-27 Advanced Technology Materials, Inc. Indium gallium nitride channel high electron mobility transistors, and method of making the same
JP3428962B2 (ja) 2000-12-19 2003-07-22 古河電気工業株式会社 ＧａＮ系高移動度トランジスタ
US6849882B2 (en) 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
US6678876B2 (en) 2001-08-24 2004-01-13 Formfactor, Inc. Process and apparatus for finding paths through a routing space
US6578183B2 (en) 2001-10-22 2003-06-10 Silicon Perspective Corporation Method for generating a partitioned IC layout
US7700973B2 (en) 2003-10-10 2010-04-20 The Regents Of The University Of California GaN/AlGaN/GaN dispersion-free high electron mobility transistors
US20060226442A1 (en) 2005-04-07 2006-10-12 An-Ping Zhang GaN-based high electron mobility transistor and method for making the same
US7861205B2 (en) 2008-07-07 2010-12-28 Cadence Design Systems, Inc. Spine selection mode for layout editing
CN101811633B (zh) 2010-03-25 2012-01-18 宁波大叶园林工业有限公司 带有多种阻尼机构的绕管装置
US9299821B2 (en) * 2010-06-23 2016-03-29 Cornell University Gated III-V semiconductor structure and method
US8365586B2 (en) 2010-07-02 2013-02-05 GM Global Technology Operations LLC Method of monitoring soot mass in a particulate filter and monitoring system for same
US20120149176A1 (en) 2010-12-10 2012-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for forming a iii-v family layer
US8895993B2 (en) 2011-01-31 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Low gate-leakage structure and method for gallium nitride enhancement mode transistor
WO2013095643A1 (en) 2011-12-23 2013-06-27 Intel Corporation Iii-n material structure for gate-recessed transistors
US10164038B2 (en) * 2013-01-30 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method of implanting dopants into a group III-nitride structure and device formed
US8803158B1 (en) 2013-02-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
JP6171435B2 (ja) 2013-03-18 2017-08-02 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
US9214539B2 (en) 2013-09-03 2015-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Gallium nitride transistor with a hybrid aluminum oxide layer as a gate dielectric
US9130026B2 (en) 2013-09-03 2015-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Crystalline layer for passivation of III-N surface
JP2015072751A (ja) * 2013-10-01 2015-04-16 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
US9666683B2 (en) 2015-10-09 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Surface treatment and passivation for high electron mobility transistors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103094335A (zh) * 2011-10-31 2013-05-08 台湾积体电路制造股份有限公司 高电子迁移率晶体管及其形成方法
CN103187441A (zh) * 2011-12-28 2013-07-03 台湾积体电路制造股份有限公司 高电子迁移率晶体管及其形成方法
US20150021665A1 (en) * 2013-07-17 2015-01-22 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor having back-barrier layer and method of making the same
US20150076508A1 (en) * 2013-09-17 2015-03-19 Kabushiki Kaisha Toshiba Semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108022833A (zh) * 2017-11-17 2018-05-11 清华大学 制备半导体结构的方法、半导体结构及场效应晶体管
CN111758166A (zh) * 2020-05-28 2020-10-09 英诺赛科（珠海）科技有限公司 半导体器件及其制造方法
CN116581217A (zh) * 2023-07-13 2023-08-11 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116581217B (zh) * 2023-07-13 2023-09-12 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Also Published As

Publication number Publication date
CN106571297B (zh) 2019-11-15
DE102015117874B4 (de) 2021-02-11
KR20170042457A (ko) 2017-04-19
TW201714307A (zh) 2017-04-16
DE102015117874A1 (de) 2017-04-13
US20170104083A1 (en) 2017-04-13
US20210265486A1 (en) 2021-08-26
US20200127114A1 (en) 2020-04-23
TWI606589B (zh) 2017-11-21
US9666683B2 (en) 2017-05-30
US20190115447A1 (en) 2019-04-18
US11004951B2 (en) 2021-05-11
US10522645B2 (en) 2019-12-31
KR101816850B1 (ko) 2018-01-11
US20170263729A1 (en) 2017-09-14
US10170579B2 (en) 2019-01-01
US11575021B2 (en) 2023-02-07

Similar Documents

Publication Publication Date Title
CN106571297B (zh) 用于高电子迁移率晶体管的表面处理和钝化
JP5203220B2 (ja) 支持されたゲート電極を備えるトランジスタの作製方法およびそれに関連するデバイス
JP5580602B2 (ja) デプレッションモードＧａＮベースＦＥＴを使用したカスコード回路
US20120139008A1 (en) Compound semiconductor device and manufacturing method of the same
KR20090128506A (ko) 반도체 디바이스
US20090267114A1 (en) Field effect transistor
CN111684605B (zh) 半导体装置及其制造方法
WO2006012293A1 (en) Gallium nitride structures includiing isolation regions
JP2007220895A (ja) 窒化物半導体装置およびその製造方法
JP2006279032A (ja) 半導体装置及びその製造方法
KR20090128505A (ko) 반도체 디바이스 및 반도체 디바이스 형성 방법
US20220216333A1 (en) Hemt transistor with adjusted gate-source distance, and manufacturing method thereof
JP4474292B2 (ja) 半導体装置
KR20160132108A (ko) 이질접합 전계효과 트랜지스터
JP5202877B2 (ja) 半導体装置の製造方法
JP4889203B2 (ja) 窒化物半導体装置及びその製造方法
JP5487590B2 (ja) 半導体装置及びその製造方法
JP4869576B2 (ja) 窒化物半導体装置及びその製造方法
JP2009246307A (ja) 半導体装置及びその製造方法
JP2010114219A (ja) 半導体装置及びその製造方法
CN113140630A (zh) 增强型HEMT的p型氮化物栅的制备方法及应用其制备增强型氮化物HEMT的方法
CN107046053B (zh) 半导体结构及其制造方法
CN113035934B (zh) GaN基HEMT器件及其制备方法
JP6908240B2 (ja) 窒化物半導体トランジスタの製造方法及び窒化物半導体トランジスタ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant