KR20090128505A - 반도체 디바이스 및 반도체 디바이스 형성 방법 - Google Patents

반도체 디바이스 및 반도체 디바이스 형성 방법 Download PDF

Info

Publication number
KR20090128505A
KR20090128505A KR1020097021919A KR20097021919A KR20090128505A KR 20090128505 A KR20090128505 A KR 20090128505A KR 1020097021919 A KR1020097021919 A KR 1020097021919A KR 20097021919 A KR20097021919 A KR 20097021919A KR 20090128505 A KR20090128505 A KR 20090128505A
Authority
KR
South Korea
Prior art keywords
layer
active layer
semiconductor device
active
substrate
Prior art date
Application number
KR1020097021919A
Other languages
English (en)
Inventor
마이클 머피
밀란 팝리스틱
Original Assignee
벨록스 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 벨록스 세미컨덕터 코포레이션 filed Critical 벨록스 세미컨덕터 코포레이션
Publication of KR20090128505A publication Critical patent/KR20090128505A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

반도체 디바이스는 기판과, 기판 위에 배치되는 제 1 활성 층과, 제 1 활성 층 상에 배치되는 제 2 활성 층을 포함한다. 제 2 활성 층은 2차원 전자 가스 층이 제 1 활성 층과 제 2 활성 층 사이에 생기도록 제 1 활성 층보다 더 높은 밴드갭을 갖는다. 제 1 플래시 층은 제 2 활성 층 상에 배치되고, 소스, 게이트 및 드레인 콘택트는 플래시 층 상에 배치된다.

Description

반도체 디바이스 및 반도체 디바이스 형성 방법{HIGH VOLTAGE GAN-BASED HETEROJUNCTION TRANSISTOR STRUCTURE AND METHOD OF FORMING SAME}
관련 출원
본 출원은 본 출원과 동일 날짜로 출원되었고 본 명세서에서 그 전체가 참조로서 인용되는 "Cascode Circuit Employing A Depletion-Mode, GaN-Based Fet"라는 제목의 동시 계류 중인 미국 특허 출원 번호 제 11/725,760호와 관련된다.
본 출원은 또한 본 출원과 동일 날짜로 출원되었고 본 명세서에서 그 전체가 참조로서 인용되는 "Termination and Contact Structure For A High Voltage GaN-Based Heterojunction Transistor"라는 제목의 동시 계류 중인 미국 특허 출원 번호 제11/725,823호와도 관련된다.
발명의 분야
본 발명은 고전압 트랜지스터 헤테로 구조에 관한 것으로서, 보다 구체적으로는, 고전압 갈륨 질화물(GaN) 고전자 이동도 트랜지스터(high electron mobility transistor: HEMT)에 관한 것이다.
갈륨 질화물(GaN)은 고전자 이동도 트랜지스터(HEMT)와 같은 전자 디바이스의 성능을 개선할 수 있는 실질적인 기회를 제공한다. HEMT는 종래의 전계 효과 트랜지스터(FET)와 매우 유사하게 동작하고, HEMT 디바이스의 제조는 FET 아키텍처에 기초를 두고 있다. 그러나, HEMT는 두 개의 화합물 반도체 층들 사이에 매우 정확한, 격자 정합 헤테로접합(very precise, lattice-matched heterojunction)을 요구한다. 일반적으로, GaN HEMT는 기판 상에 증착된 GaN 버퍼 층 및 쇼트키 층과 이 쇼트키 층 상에 증착된 소스, 게이트 및 드레인 접촉부를 구비한다.
GaN-기반 HEMT 디바이스는 큰 밴드 갭(large band gap)을 갖는 AlGaN 층과 보다 좁은 밴드 갭을 갖는 GaN 층 사이의 헤테로접합 인터페이스에 양자 우물(quantum well)을 형성함으로써 전자 이동도를 최대화할 수 있다. 그 결과, 전자는 양자 우물에서 트래핑(trap)된다. 트래핑된 전자는 도핑되지 않은 GaN 층 내의 2차원 전자 가스(two-dimensional electron gas)에 의해 표현될 수 있다. 전류의 양은 반도체와 쇼트키 접촉하고 있는 게이트 전극에 전압을 인가함으로써 제어되며 그에 따라 전자는 소스 전극과 드레인 전극 사이의 채널을 따라 흐르게 된다.
HEMTS 시장이 지속적으로 성장함에 따라, 항복 전압(Vbr) 및 누설 전류(I)와 같은 다양한 동작 특성을 개선하기 위해 요구되는 다수의 개선사항이 존재한다. 예를 들어, 적절히 설명되는 한 가지 문제는, 쇼트키 층이 일반적으로 금속성이고 HEMT의 제조 동안 및/또는 HEMT의 동작 동안 공기에 노출될 수 있기 때문에 발생한다. 쇼트키 층을 공기에 노출시킴으로써, 쇼트키 층의 표면 상에는 산화와 같은 표면 반응이 발생할 수 있다. 이러한 표변 반응은 HEMT의 성능을 열화시킬 수 있고, 또한 패시베이션의 효과를 감소시킬 수도 있다. 패시베이션은, HEMT의 표면 상에 표면 트랩을 패시베이트하거나 충진시켜 RF 내지 DC 분산과 같이 그들 표면 트랩으로 인한 디바이스 열화를 회피시키기 위한 HEMT 표면 상의 유전체 물질 증착이다.
따라서, 무엇보다도, GaN HEMT의 제조 및 동작 동안 표면 반응을 방지할 수 있는 재생 가능한 종단 층을 갖는 고전압 GaN HEMT 구조물이 계속해서 필요하다.
본 발명에 따르면, 반도체 디바이스는 기판과, 기판 위에 배치되는 제 1 활성 층과, 제 1 활성 층 상에 배치되는 제 2 활성 층을 포함한다. 제 2 활성 층은 2차원 전자 가스 층이 제 1 활성 층과 제 2 활성 층 사이에 생기도록 제 1 활성 층보다 더 높은 밴드갭을 갖는다. 제 1 플래시 층은 제 2 활성 층 상에 배치되고, 소스, 게이트 및 드레인 콘택트는 플래시 층 상에 배치된다.
본 발명의 일 양상에 따르면, 제 1 활성 층은 그룹 III 질화물 반도체 물질을 포함할 수 있다.
본 발명의 다른 양상에 따르면, 제 1 활성 층은 GaN을 포함할 수 있다.
본 발명의 또 다른 양상에 따르면, 제 2 활성 층은 그룹 III 질화물 반도체 물질을 포함할 수 있다.
본 발명의 또 다른 양상에 따르면, 제 2 활성 층은 AlXGa1-XN(0<X<1)을 포함할 수 있다.
본 발명의 또 다른 양상에 따르면, 제 2 활성 층은 AlGaN, AlInN 및 AlInGaN으로 구성되는 그룹으로부터 선택될 수 있다.
본 발명의 또 다른 양상에 따르면, 핵형성 층은 기판과 제 1 활성 층 사이에 배치될 수 있다.
본 발명의 또 다른 양상에 따르면, 플래시 층은 금속 Al을 포함할 수 있다.
본 발명의 또 다른 양상에 따르면, 플래시 층은 금속 Ga를 포함할 수 있다.
본 발명의 또 다른 양상에 따르면, 플래시 층은 자연 산화 층을 형성하는 어닐링된 플래시 층일 수 있다.
본 발명의 또 다른 양상에 따르면, 제 2 활성 층 및 종단 층은 내부에 형성되는 제 1 및 제 2 리세스를 포함할 수 있으며, 소스 및 드레인 콘택트는 제각각 제 1 및 제 2 리세스 내에 배치될 수 있다.
본 발명의 또 다른 양상에 따르면, 반도체 디바이스는, 기판과, 기판 위에 배치되는 제 1 활성 층과, 제 1 활성 층 상에 배치되는 제 2 활성 층을 포함할 수 있다. 제 2 활성 층은 2차원 전자 가스 층이 제 1 활성 층과 제 2 활성 층 사이에 생기도록 제 1 활성 층보다 더 높은 밴드갭을 갖는다. AlN 층은 제 1 활성 층 위에 형성되고, 소스, 게이트 및 드레인 콘택트는 AlN 층 위에 배치된다.
본 발명의 다른 양상에 따르면, 반도체 디바이스를 형성하는 방법이 제공된다. 이 방법은 기판 상에 제 1 활성 층을 형성하는 단계와, 제 1 활성 층 위에 제 2 활성 층을 형성하는 단계를 포함한다. 제 2 활성 층은 2차원 전자 가스 층이 제 1 활성 층과 제 2 활성 층 사이에 생기도록 제 1 활성 층보다 더 높은 밴드갭을 갖는다. 종단 층은 제 2 활성 층 위에서 플래시된다. 소스, 게이트 및 드레인 콘택트는 종단 층 상에 형성된다.
도 1은 고전자 이동도 트랜지스터(HEMT) 내에 결합된 갈륨 질화물(GaN) 헤테로접합 구조물의 일 실시예를 도시한 도면,
도 2 및 도 3은 고전자 이동도 트랜지스터(HEMT) 내에 결합된 갈륨 질화물(GaN) 헤테로접합 구조물의 다른 실시예를 도시한 도면이다.
본 명세서에서 "일 실시예" 또는 "실시예"는 그 실시예와 관련하여 설명된 특정한 특징, 구조 또는 특성이 발명의 적어도 하나의 실시예에 포함된다는 것을 의미한다는 점에 유의해야 한다. 명세서 내의 여러 곳에서 나타나는 "일 실시예에서"라는 구문은 반드시 동일한 실시예를 지칭하는 것은 아니다. 오히려, 다양한 실시예가 다양한 방식으로 결합되어, 본 명세서에 명확히 도시되지 않은 부가적인 실시예가 안출될 수 있다.
본 발명은 도 1에 예시된 바와 같은 고전자 이동도 트랜지스터(HEMT)(10) 내 에 결합된 고전압, 갈륨 질화물(GaN) 헤테로접합 구조물에 관한 것이다. HEMT(10)는 기판(12), 핵형성 (과도) 층(18), GaN 버퍼 층(22), 알루미늄 갈륨 질화물(AlXGa1-XN; 0<X<l) 쇼트키 층(24), 및 캡 또는 종단 층(16)을 포함한다. 또한, HEMT(10)는 소스 콘택트(27), 게이트 콘택트(28) 및 드레인 콘택트(30)를 포함한다.
GaN 헤테로접합 구조물(10)은 일반적으로 에피택셜 성장 프로세스를 이용하여 제조된다. 예를 들어, 반응성 스퍼터링 프로세스는, 갈륨, 알루미늄 및/또는 인듐과 같은 반도체의 금속 구성요소들이 기판에 근접하게 배치되는 금속 타겟으로부터 제거되는 한편 타겟 및 기판 모두가 질소 및 하나 이상의 도펀트를 포함하는 기체상태 분위기 내에 있는 경우에 사용될 수 있다. 대안으로, 금속 유기 화학 증기 증착(MOCVD)이 채용될 수 있으며, 이 때 기판은 암모니아와 같은 반응성 질소 함유 가스 및 도펀트 함유 가스 뿐 아니라 금속 유기 화합물을 포함하는 분위기에 노출되는 한편, 기판은 일반적으로 고온, 대략 700-1100C에서 유지된다. 기체상태 화합물은 분해되고 기판(302)의 표면 상에 결정 물질 막 형태의 도핑된 반도체를 형성한다. 이후, 기판 및 성장된 막이 냉각된다. 추가 대안으로서, 분자 빔 에피택시(molecular beam epitaxy: MBE) 또는 원자 층 에피택시와 같은 기타 에피택셜 성장 방법이 이용될 수 있다. 또한, FM-OMVPE(Flow Modulation Organometallic Vapor Phase Epitaxy), OMVPE(Organometallic Vapor-Phase Epitaxy), HVPE(Hydride Vapor-Phase Epitaxy) 및 PVD(Physical Vapor Deposition)를 포함하되, 이러한 것 으로 제한되는 것은 아닌 추가 기술이 채용될 수 있다.
이 구조의 성장을 시작하기 위해, 핵생성 층(nucleation layer)(18)이 기판(12) 상에 증착된다. 기판(12)은 사파이어 또는 실리콘 카바이드(SiC) 등을 포함하는 다양한 물질로부터 형성될 수 있다. 핵생성 층(18)은, 예를 들어 AlxGa1-xN(X는 0 내지 1의 범위임)과 같은 알루미늄 충만 층(aluminum rich layer)일 수 있다. 핵생성 층(18)은 GaN 버퍼 층(22)과 기판(12) 사이의 격자 불일치를 수정하도록 동작한다. 일반적으로, 격자 불일치는 한 층의 원자들 사이의 이격이 인접 층의 원자들 사이의 이격과 일치하지 않을 때 야기된다. 격자 불일치의 결과로서, 인접 계층의 원자들 사이의 결합이 약해지며, 인접 계층이 갈라지거나 분리되거나 많은 수의 결정 결함을 가질 수 있다. 그러므로, 핵생성 층(18)은 기판(12)의 결정 구조와 GaN 버퍼 층(22)의 결정 구조 사이에 접촉면을 생성함으로써 버퍼 계층(22)과 기판(12) 사이의 격자 불일치를 수정하도록 동작한다.
핵생성 층(18)을 증착한 후, GaN 버퍼 층(22)이 핵생성 층(18) 상에 증착되고, AlxGa1-xN 쇼트키 층(Schottky layer, 24)이 GaN 버퍼 층(22) 상에 증착된다. 얇고 높은 이동성 채널인 2차원 도전 채널(26)은 캐리어들을 GaN 버퍼 층(22)과 AlxGa1-xN 쇼트키 층(24) 사이의 접촉 영역으로 한정한다. 캡(cap) 또는 종단 층(16)이 AlxGa1-xN 쇼트키 층(24) 상에 증착되어, HEMT(10)의 제조 및 동작 동안에 산화와 같은 표면 반응으로부터 AlxGa1-xN 쇼트키 층(24)을 보호하는 기능을 한다. 쇼트키 층(24)은 알루미늄을 포함하므로, AlxGa1-xN 쇼트키 층(24)이 공기에 노출되고 보호되지 않으면 산화가 일어난다.
기판(12) 상의 에피택셜 층(18, 22, 24) 및 종단 층(16)의 성장 후, HEMT(10)는 종단 층(16) 상에 소스, 게이트, 드레인 콘택트(27, 28, 30)를 각각 증착함으로써 완성된다. 콘택트(27, 28, 30) 각각은 금속성 콘택트이다. 바람직하게는, 게이트 콘택트(28)는 니켈, 금 등과 같은 금속 물질이고 소스 및 드레인 콘택트(27, 30)는 각각 티타늄, 금 또는 알루미늄 등과 같은 금속성 물질이나, 이에 한정되는 것은 아니다.
본 발명의 일 실시예에서, 종단 층(16)은 AlxGa1-xN 쇼트키 층(24) 상에 형성된 InGaN 층이다. InGaN층(16)은 두 가지 목적을 제공하는데, 그 중 첫 번째는 Al을 포함하지 않는 상위 층을 제공하여 산화를 감소시키는 것이다. 또한, Al을 포함하는 물질 대신에 InGaN 물질을 사용함으로써 성장 공정이 간략화될 수 있는데, InGaAlN과 같은 Al-함유 화합물은 일반적으로 적합한 균일성 및 부드럽기(smoothness)를 제공하기 위해 높은 성장 온도를 요구하기 때문이다. 또한, InGaN층(24)은 표면에서의 전위 장벽을 다소 낮추는데, 이는 표현 전하의 구성을 감소시키고 구조 표면 상의 누설 전류를 감소시킨다.
본 발명의 다른 실시예에서, 종단 층(16)은 Al 금속을 포함하는 플래시 층이다. 플래시 층은 매우 짧은 물질의 버스트(burst)로 형성된다. 이는 매우 얇지만(가령, 물질의 1-2 모노층) 고른 커버리지를 구조의 표면 상에 형성할 것이다. 일반적으로 플래시 층은 원위치에서 수행된다. AlN이 아닌 금속성 Al이 형성되도록 보장하기 위해, AlN을 형성할 때 제공될 반응성 질소-함유 가스(가령, 암모니아)가 없어진다. Al 플래시 층은 고온 또는 저온에서 형성될 수 있다. 형성 후, Al은 후속적으로 어닐링되어 얇은 산화물 층을 형성할 수 있다. Al 플래시 층은 매우 얇으므로 전체가 산화될 수 있으며, 따라서 물질 상에 초기 "자연" 산화물을 생성하여 쇼트키 층(24)이 공정에서 흔히 보이는 유형의 임의의 열화를 겪지 않도록 보호한다. 또한, 누설 전류의 감소 및 항복 전압의 증가를 위해 추가 장벽 물질로서 기능할 수 있으며, 이들 모두 HEMT 성능에 중요하다. Al 대신에, 플래시 층은 갈륨 또는 인듐과 같은 다른 금속을 포함할 수 있다. 또한, Ga 또는 In 플래시 층은 구조 상에 균일한 "자연" 산화물을 형성하도록 산화될 수 있다.
본 발명의 또 다른 실시예에서, 캡 또는 종단 층(16)은 강하게 Fe 도핑된 GaN, Si 도핑된 GaN, FeN 또는 SiN와 같은 다른 물질로부터 형성될 수 있다. 에피택셜, 비에피택셜 또는 비결정질일 수 있는 이들 층은 초기 평탄화 층 또는 추가 장벽 물질로서 기능하여 누설 전류를 감소시키고 항복 전압을 증가시킬 수 있다. 예를 들어, Fe를 GaN에 추가하여 누설 전류를 감소시킬 수 있는 물질을 얻을 수 있는데, 이 물질이 더 절연적이고 전하 이동을 감소시키기 때문이다.
본 발명의 다른 실시예에서, 얇은 AlN 층은 AlxGa1-xN 쇼트키 층(24) 상에 형성될 수 있다. 이 층은 보다 효율적으로 전하를 조정하는 것을 돕기 위해 추가 쇼트키 장벽 층을 제공하여, 장치의 누설 전류를 감소시키고 항복 전압을 증가시킨 다. 또한, AlN 층은 구조의 초기 평탄화 층으로서 기능할 수 있는데, 이는 AlN이 저항성 콘택트를 증착하기 위해 쉽게 습식 에칭될 수 있기 때문이다. 이와 달리, AlN 층은 평탄화 층을 형성하도록 산화될 수 있다.
일부 실시예에서, 종단 층(16)은 대략 1 내지 5 나노미터 두께이다. 그러므로, 전자가 종단 층(16)을 통해 쉽게 터널링될 수 있다. 결과적으로, 종단 층(16)은 게이트 콘택트(28)와 AlxGa1-xN 쇼트키 층(24) 사이의 쇼트키 장벽 높이를 증가시키기 않는다(쇼트키 장벽 높이는 게이트 콘택트(28)와 AlxGa1-xN 쇼트키 층(24)의 접촉면에서 전자가 충돌하는 전위 에너지 장벽을 정의한다). 또한, 종단 층(16)은 소스 및 드레인 콘택트(27, 30)의 형성에 영향을 주지 않는다.
도 2는 본 발명의 다른 실시예를 도시하고 있는데, 여기서는 저항성 콘택트(27, 28)가 AlxGa1-xN 쇼트키 층(24)에 형성되는 리세스(recesses)에 위치된다. 리세스는 종래 기술에 따라 AlxGa1-xN 쇼트키 층(24)을 에칭함으로써 형성된다. 리세스는 AlxGa1-xN 쇼트키 층(24)을 통해 부분적으로 또는 전체적으로 연장될 수 있다. 예를 들어, 리세스가 대략 5 내지 15㎚ 깊이로 연장될 수 있는 경우에, AlxGa1-xN 쇼트키 층(24)의 충분한 두께가 유지되도록 허용되어 채널 층(26)을 생성한다. 이 방식으로 콘택트를 리세싱함으로써, 표면의 콘탠트 저항성 및 부드럽기가 감소되고 저항성 콘택트를 형성하도록 증착되는 금속의 관통을 증가시킨다. (증가된 표면 거칠기는 반도체로의 보다 나은 금속 이동을 얻는다.) 낮은 온-저항 성을 요구하는 장치에 있어서, 이 장치는 최저 가능한 온-저항을 달성하는 데에 중요할 수 있다. 도시되지 않았지만, 본 발명의 이 실시예는 전술한 바와 같은 캡 또는 종단 층을 채택할 수도 있다. 이 경우에 콘택트(27, 28)가 위치되는 리세스는 종단 층을 통해 연장될 수도 있다.
도 3은 장벽 층(24)이 AlxGa1-xN 대신에 AlInGaN로부터 형성되는 본 발명의 다른 실시예를 도시하고 있다. 예를 들어, M.Asif Khan 등의 "Strain Energy Band Engineering in AlGaInN/GaN Heterostructure Field Effect Transistors"에 설명된 바와 같이, GAAS99, AlxInxGa(1-x-y)N 접합이 사용되는데, 이는 x가 0.1 내지 0.2이고 y가 0.00 내지 0.02로 변하는 합금 화합물로 50㎚보다 작은 장벽 두께를 갖는다. 또한, Khan 등은 Al/In 비율 5가 격자 제한의 선형 보간에 기초하여 거의 GaN에 일치하는 격자이어야 한다고 언급한다. AlInGaN을 사용하여, 스트레인은 밴드갭과 무관하게 제어될 수 있으므로, 물질의 밴드갭이 중요한 두께에 관해 더 자유롭게 변경될 수 있다. 전원 장치에 있어서 이는 물질에 과도하게 스트레스를 주거나 수명을 단축시키기 않고 채널의 대부분의 전하를 획득하기 위해 중요할 수 있으며, 이는 그렇지 않은 경우에는 물질이 시간에 따라 완화됨에 따라 발생할 수 있다.
다양한 실시예를 본 명세서에서 구체적으로 설명하였지만, 본 발명의 수정 및 변형은 전술한 내용에 의해 포함되며 본 발명의 사상과 범위를 벗어나지 않고 첨부된 청구범위의 범위 내에 존재한다는 것을 이해할 것이다. 예를 들어, Ga-기 반 장치로서 공핍 모드 FET를 설명하였지만, 본 발명은 일반적으로 임의의 3족 질소 화합물 반도체로부터 형성되는 공핍 모드 FET를 포함하며, 3족 원소는 갈륨(Ga), 알루미늄(Al), 붕소(B) 또는 인듐(In)일 수 있다.

Claims (20)

  1. 기판과,
    상기 기판 위에 배치되는 제 1 활성 층과,
    상기 제 1 활성 상에 배치되는 제 2 활성 층과,
    상기 제 2 활성 층 상에 배치되는 플래시 층과,
    상기 플래시 층 상에 배치되는 소스, 게이트 및 드레인 콘택트를 포함하되,
    상기 제 2 활성 층은 2차원 전자 가스 층이 상기 제 1 활성 층과 상기 제 2 활성 층 사이에 생기도록 상기 제 1 활성 층보다 더 높은 밴드갭을 갖는
    반도체 디바이스.
  2. 제 1 항에 있어서,
    상기 제 1 활성 층은 그룹 III 질화물 반도체 물질을 포함하는
    반도체 디바이스.
  3. 제 2 항에 있어서,
    상기 제 1 활성 층은 GaN을 포함하는
    반도체 디바이스.
  4. 제 1 항에 있어서,
    상기 제 2 활성 층은 그룹 III 질화물 반도체 물질을 포함하는
    반도체 디바이스.
  5. 제 4 항에 있어서,
    상기 제 2 활성 층은 AlXGa1-XN(0<X<1)을 포함하는
    반도체 디바이스.
  6. 제 4 항에 있어서,
    상기 제 2 활성 층은 AlGaN, AlInN 및 AlInGaN으로 구성되는 그룹으로부터 선택되는
    반도체 디바이스.
  7. 제 1 항에 있어서,
    상기 기판과 상기 제 1 활성 층 사이에 배치되는 핵형성 층을 더 포함하는
    반도체 디바이스.
  8. 제 1 항에 있어서,
    상기 플래시 층은 금속 Al을 포함하는
    반도체 디바이스.
  9. 제 1 항에 있어서,
    상기 플래시 층은 금속 Ga를 포함하는
    반도체 디바이스.
  10. 제 1 항에 있어서,
    상기 플래시 층은 자연 산화 층을 형성하는 어닐링된 플래시 층인
    반도체 디바이스.
  11. 제 1 항에 있어서,
    상기 제 2 활성 층 및 상기 종단 층은 내부에 형성되는 제 1 및 제 2 리세스 를 포함하고,
    상기 소스 및 드레인 콘택트는 각각 상기 제 1 및 제 2 리세스 내에 배치되는
    반도체 디바이스.
  12. 기판과,
    상기 기판 위에 배치되는 제 1 활성 층과,
    상기 제 1 활성 층 상에 배치되는 제 2 활성 층과,
    상기 제 2 활성 층 위에 형성되는 AlN 층과,
    상기 AlN 층 위에 배치되는 소스, 게이트 및 드레인 콘택트를 포함하되,
    상기 제 2 활성 층은 2차원 전자 가스 층이 상기 제 1 활성 층과 상기 제 2 활성 층 사이에 생기도록 상기 제 1 활성 층보다 더 높은 밴드갭을 갖는
    반도체 디바이스.
  13. 제 12 항에 있어서,
    상기 제 1 활성 층은 그룹 III 질화물 반도체 물질을 포함하는
    반도체 디바이스.
  14. 제 13 항에 있어서,
    상기 제 1 활성 층은 GaN을 포함하는
    반도체 디바이스.
  15. 제 1 항에 있어서,
    상기 제 2 활성 층은 그룹 III 질화물 반도체 물질을 포함하는
    반도체 디바이스.
  16. 제 15 항에 있어서,
    상기 제 2 활성 층은 AlXGa1-XN(0<X<1)을 포함하는
    반도체 디바이스.
  17. 제 15 항에 있어서,
    상기 제 2 활성 층은 AlGaN, AlInN 및 AlInGaN으로 구성되는 그룹으로부터 선택되는
    반도체 디바이스.
  18. 제 12 항에 있어서,
    상기 기판과 상기 제 1 활성 층 사이에 배치되는 핵형성 층을 더 포함하는
    반도체 디바이스.
  19. 제 12 항에 있어서,
    상기 제 2 활성 층 및 상기 종단 층은 내부에 형성된 제 1 및 제 2 리세스를 포함하고,
    상기 소스 및 드레인 콘택트는 제각각 상기 제 1 및 제 2 리세스 내에 배치되는
    반도체 디바이스.
  20. 반도체 디바이스를 형성하는 방법으로서,
    기판 상에 제 1 활성 층을 형성하는 단계와,
    상기 제 1 활성 위에 제 2 활성 층을 형성하는 단계와,
    상기 제 2 활성 층 위에 종단 층을 플래시하는 단계와,
    상기 종단 층 상에 소스, 게이트 및 드레인 콘택트를 형성하는 단계를 포함하되,
    상기 제 2 활성 층은 2차원 전자 가스 층이 상기 제 1 활성 층과 상기 제 2 활성 층 사이에 생기도록 상기 제 1 활성 층보다 더 높은 밴드갭을 갖는
    반도체 디바이스 형성 방법.
KR1020097021919A 2007-03-20 2008-03-20 반도체 디바이스 및 반도체 디바이스 형성 방법 KR20090128505A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/725,820 2007-03-20
US11/725,820 US20090321787A1 (en) 2007-03-20 2007-03-20 High voltage GaN-based heterojunction transistor structure and method of forming same

Publications (1)

Publication Number Publication Date
KR20090128505A true KR20090128505A (ko) 2009-12-15

Family

ID=39766447

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097021919A KR20090128505A (ko) 2007-03-20 2008-03-20 반도체 디바이스 및 반도체 디바이스 형성 방법

Country Status (6)

Country Link
US (1) US20090321787A1 (ko)
EP (1) EP2135285A4 (ko)
JP (1) JP2010522435A (ko)
KR (1) KR20090128505A (ko)
CN (1) CN101689563A (ko)
WO (1) WO2008116046A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9087768B2 (en) 2012-02-06 2015-07-21 Samsung Electronics Co., Ltd. Nitride based heterojunction semiconductor device and manufacturing method thereof

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5024307B2 (ja) * 2009-02-06 2012-09-12 日立電線株式会社 電界効果型トランジスタ用窒化物半導体エピタキシャルウェハの製造方法
JP2010206125A (ja) * 2009-03-06 2010-09-16 Oki Electric Ind Co Ltd 窒化ガリウム系高電子移動度トランジスタ
JP5785153B2 (ja) * 2009-04-08 2015-09-24 エフィシエント パワー コンヴァーション コーポレーション 補償型ゲートｍｉｓｆｅｔ及びその製造方法
CN101710590B (zh) * 2009-10-30 2011-12-07 西安电子科技大学 AlGaN/GaN绝缘栅高电子迁移率晶体管的制作方法
WO2011066862A1 (en) * 2009-12-03 2011-06-09 Epcos Ag Bipolar transistor with lateral emitter and collector and method of production
CN103096734B (zh) * 2010-05-28 2017-08-08 Mjn 美国控股有限责任公司 营养组合物
KR20130008295A (ko) * 2011-07-12 2013-01-22 삼성전자주식회사 질화물 발광소자
JP5777586B2 (ja) * 2012-09-20 2015-09-09 株式会社東芝 半導体装置及びその製造方法
CN102923635B (zh) * 2012-10-26 2015-06-03 中国科学院苏州纳米技术与纳米仿生研究所 纳米流体二极管及其制造方法
CN103489968B (zh) * 2013-09-09 2015-11-18 中国科学院半导体研究所 利用AlInGaN制作氮化镓外延薄膜的方法
US9048838B2 (en) * 2013-10-30 2015-06-02 Infineon Technologies Austria Ag Switching circuit
US9525063B2 (en) 2013-10-30 2016-12-20 Infineon Technologies Austria Ag Switching circuit
JP6248359B2 (ja) * 2013-12-20 2017-12-20 住友電工デバイス・イノベーション株式会社 半導体層の表面処理方法
CN112930605B (zh) 2018-09-07 2022-07-08 苏州晶湛半导体有限公司 半导体结构及其制备方法
US11799000B1 (en) * 2022-12-21 2023-10-24 Hiper Semiconductor Inc. High electron mobility transistor and high electron mobility transistor forming method

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6521961B1 (en) * 2000-04-28 2003-02-18 Motorola, Inc. Semiconductor device using a barrier layer between the gate electrode and substrate and method therefor
US6992319B2 (en) * 2000-07-18 2006-01-31 Epitaxial Technologies Ultra-linear multi-channel field effect transistor
US6635559B2 (en) * 2001-09-06 2003-10-21 Spire Corporation Formation of insulating aluminum oxide in semiconductor substrates
JP4134575B2 (ja) * 2002-02-28 2008-08-20 松下電器産業株式会社 半導体装置およびその製造方法
US7026665B1 (en) * 2003-09-19 2006-04-11 Rf Micro Devices, Inc. High voltage GaN-based transistor structure
US7170111B2 (en) * 2004-02-05 2007-01-30 Cree, Inc. Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same
US7547928B2 (en) * 2004-06-30 2009-06-16 Interuniversitair Microelektronica Centrum (Imec) AlGaN/GaN high electron mobility transistor devices
EP2273553B1 (en) 2004-06-30 2020-02-12 IMEC vzw A method for fabricating AlGaN/GaN HEMT devices
JP4514584B2 (ja) * 2004-11-16 2010-07-28 富士通株式会社 化合物半導体装置及びその製造方法
US7456443B2 (en) * 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
JP4912604B2 (ja) * 2005-03-30 2012-04-11 住友電工デバイス・イノベーション株式会社 窒化物半導体ｈｅｍｔおよびその製造方法。

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9087768B2 (en) 2012-02-06 2015-07-21 Samsung Electronics Co., Ltd. Nitride based heterojunction semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
WO2008116046A1 (en) 2008-09-25
US20090321787A1 (en) 2009-12-31
EP2135285A1 (en) 2009-12-23
CN101689563A (zh) 2010-03-31
EP2135285A4 (en) 2011-06-22
JP2010522435A (ja) 2010-07-01

Similar Documents

Publication Publication Date Title
US7939853B2 (en) Termination and contact structures for a high voltage GaN-based heterojunction transistor
KR101497725B1 (ko) 공핍형 ＧａＮ 기반 ＦＥＴ를 이용하는 캐스코드 회로
KR20090128505A (ko) 반도체 디바이스 및 반도체 디바이스 형성 방법
US11699748B2 (en) Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof
US10868134B2 (en) Method of making transistor having metal diffusion barrier
US7709859B2 (en) Cap layers including aluminum nitride for nitride-based transistors
US7456443B2 (en) Transistors having buried n-type and p-type regions beneath the source region
KR20120002985A (ko) 갈륨 나이트라이드 완충층에서의 도펀트 확산 변조
JP2007123824A (ja) Ｉｉｉ族窒化物系化合物半導体を用いた電子装置
KR102077674B1 (ko) 질화물 반도체 소자 및 그 제조 방법
JP2009246307A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid