CN107046053B - 半导体结构及其制造方法 - Google Patents

半导体结构及其制造方法 Download PDF

Info

Publication number
CN107046053B
CN107046053B CN201710051154.7A CN201710051154A CN107046053B CN 107046053 B CN107046053 B CN 107046053B CN 201710051154 A CN201710051154 A CN 201710051154A CN 107046053 B CN107046053 B CN 107046053B
Authority
CN
China
Prior art keywords
iii
compound layer
layer
compound
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710051154.7A
Other languages
English (en)
Other versions
CN107046053A (zh
Inventor
陈柏智
余俊磊
张耀中
蔡俊琳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN107046053A publication Critical patent/CN107046053A/zh
Application granted granted Critical
Publication of CN107046053B publication Critical patent/CN107046053B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明实施例提供了半导体器件及其制造方法。半导体器件包括衬底、位于衬底上方的第一Ⅲ‑Ⅴ族化合物层、位于第一Ⅲ‑Ⅴ族化合物层上方的第二Ⅲ‑Ⅴ族化合物层、位于第二Ⅲ‑Ⅴ族化合物层上方的第三Ⅲ‑Ⅴ族化合物层、位于第三Ⅲ‑Ⅴ族化合物层上方的源极区和位于第三Ⅲ‑Ⅴ族化合物层上方的漏极区。第三Ⅲ‑Ⅴ族化合物层的铝百分比大于第二Ⅲ‑Ⅴ族化合物层的铝百分比。本发明大体涉及半导体器件和制造半导体器件的方法。

Description

半导体结构及其制造方法
技术领域
本发明大体涉及半导体器件和制造半导体器件的方法。
背景技术
在半导体技术中，由于III族-V族(或Ⅲ-Ⅴ族)半导体化合物的特性，III族-V族(或Ⅲ-Ⅴ族)半导体化合物用于形成各种集成电路器件，诸如高功率场效应晶体管、高频率晶体管和高电子迁移率晶体管(HEMT)。如同金属氧化物半导体场效应晶体管(MOSFET的)的情况，HEMT是包括位于两种具有不同带隙的材料之间的结(例如，异质结)的场效应晶体管，位于两种具有不同带隙的材料之间的结作为沟道而不作为掺杂区。与MOSFET相比，HEMT具有许多显著的特性，包括高电子迁移率、高频传输信号的能力等。
从应用的角度来看，增强模式(E模式)HEMT具有很多优点。E模式HEMT允许去除负极性电压电源，并且从而降低电路的复杂性和成本。尽管上文说明了显著特性，关于Ⅲ-Ⅴ族半导体化合物基器件的发展存在许多挑战。已经应用这些针对Ⅲ-Ⅴ族半导体化合物的配置和材料的各种技术以试图并进一步提高晶体管器件性能。
发明内容
根据本发明的一个实施例，提供了一种半导体器件，包括：衬底；第一Ⅲ-Ⅴ族化合物层，位于所述衬底上方；第二Ⅲ-Ⅴ族化合物层，位于所述第一Ⅲ-Ⅴ族化合物层上；第三Ⅲ-Ⅴ族化合物层，位于所述第二Ⅲ-Ⅴ族化合物层上；源极区，位于所述第三Ⅲ-Ⅴ族化合物层上；以及漏极区，位于所述第三Ⅲ-Ⅴ族化合物层上，其中，所述第三Ⅲ-Ⅴ族化合物层的铝百分比大于所述第二Ⅲ-Ⅴ族化合物层的铝百分比。
根据本发明的另一实施例，还提供了一种高电子迁移率晶体管(HEMT)，包括：衬底；第一III-V族化合物层，位于所述衬底上方；第二Ⅲ-Ⅴ族化合物层，位于所述第一Ⅲ-Ⅴ族化合物层上；第三Ⅲ-Ⅴ族化合物层，位于所述第二Ⅲ-Ⅴ族化合物层上；源极区，位于所述第三Ⅲ-Ⅴ族化合物层上；漏极区，位于所述第三Ⅲ-Ⅴ族化合物层上，第一介电层，穿透所述第三Ⅲ-Ⅴ族化合物层并且位于所述第二Ⅲ-Ⅴ族化合物层上；以及栅极区，位于所述第一介电层上，其中，所述第一介电层和位于所述漏极区下面的所述第三Ⅲ-Ⅴ族化合物层之间的距离与所述第一介电层和所述漏极区之间的距离的比率在从0至0.8的范围内。
根据本发明的又一实施例，还提供了一种制造半导体器件的方法，所述方法包括：提供衬底；在所述衬底上方形成第一III-V族化合物层；在所述第一Ⅲ-Ⅴ族化合物层上形成具有第一铝浓度的第二Ⅲ-Ⅴ族化合物层；在所述第二Ⅲ-Ⅴ族化合物层上形成具有第二铝浓度的第三Ⅲ-Ⅴ族化合物层；在所述第三Ⅲ-Ⅴ族化合物层上形成源极区；以及在所述第三Ⅲ-Ⅴ族化合物层上形成漏极区，其中，所述第二铝浓度高于所述第一铝浓度。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应当注意，根据工业中的标准实践，各个部件并非按比例绘制。事实上，为了清楚讨论，各个部件的尺寸可以任意增大或减小。
此外，为便于描述，在此可以使用诸如“在...之下”、“在...下方”、“下部”、“在...之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。空间相对术语旨在包括除了附图中所示的方位之外，在使用中或操作中的器件的不同方位。装置可以以其它方式定位(旋转90度或在其他方位)，并且通过在本文中使用的空间关系描述符可同样地作相应地解释。
图1A是根据本发明的一些实施例的半导体结构的截面图。
图1B是示出了根据本发明的实施例的图1A中的半导体结构的测量结果的图表。
图2是根据本发明的一些实施例的半导体结构的截面图。
图3A至图3D是根据本发明的一些实施例的示出了制造半导体结构的工艺步骤的一系列截面图。
具体实施方式
下列公开提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面将描述元件和布置的特定实例以简化本发明。当然这些仅仅是实例并不旨在限定本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括在第一部件和第二部件之间形成额外的部件使得第一部件和第二部件可以不直接接触的实施例。而且，本发明在各个实例中可重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。
图1A是根据本发明的一个或多个实施例的半导体结构1的截面图。在一些实施例中，半导体结构1可以是高电子迁移率晶体管(HEMT)。半导体结构1包括衬底10、缓冲层11、第一Ⅲ-Ⅴ族化合物层12、第二Ⅲ-Ⅴ族化合物层13、第一介电层14、第二介电层18、栅极区15、源极区16、漏极区17和隔离区19a、19b。
在一些实施例中，衬底10包括碳化硅(SiC)衬底、或蓝宝石衬底或硅衬底。半导体结构1还包括形成在两种不同半导体材料层(诸如具有不同带隙的材料层)之间的异质结。例如，半导体结构1包括非掺杂窄带隙沟道层和宽带隙n型供体提供(donor-supply)层。
缓冲层11在衬底10上。缓冲层11为随后形成的覆盖层充当缓冲层和/或过渡层。可以使用金属有机汽相外延(MOVPE)外延生长缓冲层11。缓冲层11可以用作界面以用于降低衬底10和第一Ⅲ-Ⅴ族化合物层12之间的晶格失配。在一些实施例中，缓冲层11包括具有从约10纳米(nm)到约300纳米(nm)范围之间的厚度的氮化铝(AlN)层。缓冲层11可以包括单层或多层。在多层的情况下，缓冲层11可以包括在约800摄氏度(℃)到约1200摄氏度(℃)之间的温度下形成低温AlN层(在图中未示出)和在约1000℃到1400℃之间的温度下形成的高温AlN层(在图中未示出)。
第一Ⅲ-Ⅴ族化合物层12在缓冲层11上。第一Ⅲ-Ⅴ族化合物层12是由元素周期表中的Ⅲ-Ⅴ族制成的化合物。在本发明的一些实施例中，第一Ⅲ-Ⅴ族化合物层12包括氮化镓(GaN)层。在一些实施例中，第一Ⅲ-Ⅴ族化合物层12包括GaAs层或InP层。例如，在一些实施例中，可以通过MOPVE外延生长第一Ⅲ-Ⅴ族化合物层12，在外延生长第一Ⅲ-Ⅴ族化合物层12期间，使用含镓前体和含氮前体。含镓前体可以包括三甲基镓(TMG)、三乙基镓(TEG)或其他合适的含镓化学物。含氮前体可以包括氨(NH3)、叔丁基胺(TBAm)、苯肼或其他合适的化学物。
第一Ⅲ-Ⅴ族化合物层12是未掺杂的。可选地，例如，由于用于形成第一Ⅲ-Ⅴ族化合物层12的前体的原因，第一Ⅲ-Ⅴ族化合物层12是无意地掺杂并且可以轻掺杂有n型掺杂剂。在一些实施例中，第一Ⅲ-Ⅴ族化合物层12的厚度在从约0.5微米(μm)至约10μm的范围内。
第二Ⅲ-Ⅴ族化合物层13在第一Ⅲ-Ⅴ族化合物层12上。第二Ⅲ-Ⅴ族化合物层13是由元素周期表中的Ⅲ-Ⅴ族制成的化合物。第二Ⅲ-Ⅴ族化合物层13和第一Ⅲ-Ⅴ族化合物层12的组分彼此不同。在本发明的一些实施例中，第二Ⅲ-Ⅴ族化合物层13包括氮化铝镓(AlGaN)层。在一些实施例中，第二Ⅲ-Ⅴ族化合物层13包括AlGaAs层或AlInP层。第二Ⅲ-Ⅴ族化合物层13是有意掺杂的。在一些实施例中，第二Ⅲ-Ⅴ族化合物层13的厚度在从约5nm至约50nm的范围内。
如图1A所示，第二Ⅲ-Ⅴ族化合物层13具有两个Ⅲ-Ⅴ族化合物层13a和13b。在一些实施例中，Ⅲ-Ⅴ族化合物层13a和13b都是AlGaN，只是具有不同的Al百分比。可选地，Ⅲ-Ⅴ族化合物层13a和13b都是AlGaAs或都是AlInP，只是具有不同Al百分比。Ⅲ-Ⅴ族化合物层13a的铝百分比小于Ⅲ-Ⅴ族化合物层13b的铝百分比。在一些实施例中，Ⅲ-Ⅴ族化合物层13b的AlGaN的铝百分比与Ⅲ-Ⅴ族化合物层13a的AlGaN的铝百分比的比率在从约1.1至约2.5的范围内。例如，Ⅲ-Ⅴ族化合物层13a的AlGaN的铝百分比为16％，Ⅲ-Ⅴ族化合物层13b的AlGaN的铝百分比将在约17.6％到约40％的范围内。例如，Ⅲ-Ⅴ族化合物层13a的AlGaN的铝百分比在约12％到约18％的范围内，而Ⅲ-Ⅴ族化合物层13b的AlGaN的铝百分比在约23％到约40％的范围内。
在一些实施例中，第二Ⅲ-Ⅴ族化合物层13可以具有两个以上的AlGaN层，每个AlGaN层具有不同的铝百分比。在一些实施例中，随着AlGaN层远离第一Ⅲ-Ⅴ族化合物层12，AlGaN层的铝百分比增加。因此，具有较高铝百分比的AlGaN层将在具有较低铝百分比的AlGaN层上生长。
隔离区19a、19b在第一Ⅲ-Ⅴ族化合物层12和第二Ⅲ-Ⅴ族化合物层13内的两侧处。隔离区19a、19b将半导体结构1中的HEMT与衬底10中的其它器件隔离。在一些实施例中，隔离区19a、19b包括具有氧或氮的物种的掺杂区。
源极区16在Ⅲ-Ⅴ族化合物层13b上。在一些实施例中，源极区16包括铝(Al)、钛(Ti)、镍(Ni)、金(Au)或铜(Cu)。漏极区17在Ⅲ-Ⅴ族化合物层13b上并且与源极区16间隔开。在一些实施例中，漏极区17包括Al、Ti、Ni、Au或Cu。
第一介电层14穿透Ⅲ-Ⅴ族化合物层13b并且位于Ⅲ-Ⅴ族化合物层13a上。将第一介电层14配置为保护下面Ⅲ-Ⅴ族化合物层13免受(来自)具有等离子体的工艺中的损害。在一些实施例中，第一介电层14的厚度在约
Figure BDA0001217814430000051
到约
Figure BDA0001217814430000052
之间的范围内。在一些实施例中，第一介电层14可以是包括氧化硅和/或氮化硅的钝化层。当第一介电层14包括氮化硅时，可以使用SiH4气体和NH3体气通过实施低压化学汽相沉积(LPCVD)方法(没有等离子体)来形成第一介电层14。
栅极区15在第一介电层14上并位于源极区16与区漏极17之间。栅极区15包括配置为用于电压偏置的导电材料。在一些实施例中，该导电材料包括难熔金属或其化合物，例如，钛(Ti)、氮化钛(TiN)、钨化钛(TiW)和钨(W)。可选地，该导电材料包括镍(Ni)、金(Au)或铜(Cu)。
第二介电层18在Ⅲ-Ⅴ族化合物层13b和隔离层19a、19b上。第二介电层18围绕源极区16、漏极区17、第一介电层14和栅极区15。将第二介电层18配置为保护下面Ⅲ-Ⅴ族化合物层13b免受(来自)具有等离子体的工艺中的损害。在一些实施例中，第二介电层18可以是包括氧化硅、氮化硅、氧化镓、氧化铝、氧化钪、氧化锆、氧化镧或氧化铪的钝化层。
在一些实施例中，半导体结构1还可以包括保护层(图中未示出)。该保护层设置在源极区16和第二介电层18之间以及漏极区17和第二介电层18之间。保护层覆盖源极区16和漏极区17以防止源极区16和漏极区17在形成隔离区19a、19b的退火工艺期间曝光。
在一些现有方法中，Ⅲ-Ⅴ族化合物半导体结构仅具有单个AlGaN层。因此，AlGaN层的铝百分比是决定半导体结构性能的主要参数。在铝百分比低的情况下，在半导体结构操作期间，由于能量势垒低，电子很容易被捕获，这将增加半导体结构的导通电阻并使半导体结构的效率衰减。尽管增加AlGaN层的铝百分比可以解决上述问题，AlGaN层的更高的铝百分比将导致AlGaN层和下面的GaN层之间的高晶格失配，AlGaN层和下面的GaN层之间的高晶格失配将降低半导体结构的可靠性。因此，通过使用单个AlGaN层以得到具有低导通电阻且高可靠性的Ⅲ-Ⅴ族化合物半导体结构是困难的。
根据本发明的一些实施例，半导体结构具有多个AlGaN层，每个AlGaN层具有不同的铝百分比。通过在GaN层上生长具有较低铝百分比的AlGaN层13a，可以降低AlGaN层和GaN层之间的晶格失配。在AlGaN层13a上生长另一具有较高铝百分比的AlGaN层13b将增加能量势垒以避免电子易于捕获，这将降低半导体结构1的导通电阻。因此，与现有的具有单个AlGaN层的半导体结构相比，半导体结构1在具有更低的导通电阻和更高的效率的同时，没有降低可靠性。
图1B示出了根据一些实施例的图1A中的半导体结构的测量结果。在图1B中，X轴代表施加于半导体结构1的反向偏压应力电压，Y轴代表动态导通电阻比率(该比率是施加了反向偏压应力电压的半导体结构的导通电阻和未施加反向偏压应力电压的半导体结构的导通电阻之间的比)。
如图1B所示，在300V应力电压下，半导体结构1的动态导通电阻比是约1.1，比现有的具有单个AlGaN层的半导体结构的动态导通电阻比低约25％。在400V应力电压下，半导体结构1的动态导通电阻比是约1.8，比现有的具有单个AlGaN层的半导体结构的动态导通电阻比低约62％。较低的动态导通电阻比将增加半导体结构1的效率和性能。
图2是根据本发明的一个或多个实施例的半导体结构2的截面图。在一些实施例中，半导体结构2可以是高电子迁移率晶体管(HEMT)。半导体结构2包括衬底20、缓冲层21、第一Ⅲ-Ⅴ族化合物层22、第二Ⅲ-Ⅴ族化合物层23、第一介电层24、第二介电层28、栅极区25、源极区26、漏极区27和隔离区29a、29b。
在一些实施例中，衬底20包括碳化硅(SiC)衬底或蓝宝石衬底或硅衬底。半导体结构2还包括形成在两种不同半导体材料层(诸如具有不同带隙的材料层)之间的异质结。例如，半导体结构2包括非掺杂窄带隙沟道层和宽带隙n型供体提供(donor-supply)层。
缓冲层21在衬底20上。缓冲层21为随后形成的覆盖层充当缓冲层和/或过渡层。可以使用金属有机汽相外延(MOVPE)外延生长缓冲层21。缓冲层21可以用作用于降低衬底20和第一Ⅲ-Ⅴ族化合物层22之间的晶格失配的界面。在一些实施例中，缓冲层21包括具有从约10纳米(nm)到约300纳米(nm)范围之间的厚度的氮化铝(AlN)层。缓冲层21可以包括单层或多层。例如，缓冲层21可以包括在约800℃到约1200℃之间的温度下形成的低温AlN层(在图中未示出)和在约1000℃到约1400℃之间的温度下形成的高温AlN层(在图中未示出)。
第一Ⅲ-Ⅴ族化合物层22在缓冲层21上。第一Ⅲ-Ⅴ族化合物层22是由元素周期表中的Ⅲ-Ⅴ族制成的化合物。在本发明的一些实施例中，第一Ⅲ-Ⅴ族化合物层22包括氮化镓(GaN)层。在一些实施例中，第一Ⅲ-Ⅴ族化合物层22包括GaAs层或InP层。例如，在一些实施例中，可以通过MOPVE外延生长第一Ⅲ-Ⅴ族化合物层22，在外延生长第一Ⅲ-Ⅴ族化合物层12期间，使用含镓前体和含氮前体。含镓前体可以包括三甲基镓(TMG)、三乙基镓(TEG)或其他合适的含镓化学物。含氮前体可以包括氨(NH3)、叔丁基胺(TBAm)、苯肼或其他合适的化学物。
第一Ⅲ-Ⅴ族化合物层22是未掺杂的。可选地，例如，由于用于形成第一Ⅲ-Ⅴ族化合物层22的前体的原因，第一Ⅲ-Ⅴ族化合物层22是无意地掺杂并且可以轻掺杂有n型掺杂剂。在一些实施例中，第一Ⅲ-Ⅴ族化合物层22的厚度在从约0.5微米(μm)至约10μm的范围内。
第二Ⅲ-Ⅴ族化合物层23在第一Ⅲ-Ⅴ族化合物层22上以覆盖第一Ⅲ-Ⅴ族化合物层22的部分。第二Ⅲ-Ⅴ族化合物层23是由元素周期表中的Ⅲ-Ⅴ族制成的化合物。第二Ⅲ-Ⅴ族化合物层23和第一Ⅲ-Ⅴ族化合物层22的组分彼此不同。在本发明的一些实施例中，第二Ⅲ-Ⅴ族化合物层23包括氮化铝镓(AlGaN)层。在一些实施例中，第二Ⅲ-Ⅴ族化合物层23包括AlGaAs层或AlInP层。第二Ⅲ-Ⅴ族化合物层23是有意掺杂的。在一些实施例中，第二Ⅲ-Ⅴ族化合物层23的厚度在从约5nm至约50nm的范围内。
如图2所示，第二Ⅲ-Ⅴ族化合物层23具有两个Ⅲ-Ⅴ族化合物层23a和23b。在一些实施例中，Ⅲ-Ⅴ族化合物层23a和23b都是AlGaN，只是具有不同Al百分比。可选地，Ⅲ-Ⅴ族化合物层23a和23b都是AlGaAs或都是AlInP，只是具有不同Al百分比。Ⅲ-Ⅴ族化合物层23a的铝百分比小于Ⅲ-Ⅴ族化合物层23b的铝百分比。在一些实施例中，Ⅲ-Ⅴ族化合物层23b的AlGaN的铝百分比与Ⅲ-Ⅴ族化合物层23a的AlGaN的铝百分比的比率在从约1.1至约2.5的范围内。例如，Ⅲ-Ⅴ族化合物层23a的AlGaN的铝百分比为16％，Ⅲ-Ⅴ族化合物层23b的AlGaN的铝百分比将在17.6％到40％的范围内。例如，Ⅲ-Ⅴ族化合物层23a的AlGaN的铝百分比在约12％到约18％的范围内，而Ⅲ-Ⅴ族化合物层23b的AlGaN的铝百分比在约23％到约40％的范围内。
在一些实施例中，第二Ⅲ-Ⅴ族化合物层23可以具有两个以上的AlGaN层，每个AlGaN层具有不同的铝百分比。在一些实施例中，随着AlGaN层远离第一Ⅲ-Ⅴ族化合物层22，AlGaN层的铝百分比增加。因此，具有较高铝百分比的AlGaN层将在具有较低铝百分比的AlGaN层上生长。
隔离区29a、29b在第一Ⅲ-Ⅴ族化合物层22和第二Ⅲ-Ⅴ族化合物层23内的两侧处。隔离区29a、29b将半导体结构2中的HEMT与衬底20中的其它器件隔离。在一些实施例中，隔离区29a、29b包括具有氧或氮的物种的掺杂区。
源极区26在Ⅲ-Ⅴ族化合物层23b上。在一些实施例中，源极区26包括铝(Al)、钛(Ti)、镍(Ni)、金(Au)或铜(Cu)。漏极区27在Ⅲ-Ⅴ族化合物层23b上并且与源极区26间隔开。在一些实施例中，漏极区27包括Al、Ti、Ni、Au或Cu。
第一介电层24位于Ⅲ-Ⅴ族化合物层23a上并且与Ⅲ-Ⅴ族化合物层23b隔开。例如，第一介电层24和漏极区27下面的Ⅲ-Ⅴ族化合物层23b之间的距离L2与第一介电层24和漏极区27之间的距离L1的比在0至约0.8的范围内。在一些实施例中，L1约为15μm以及L2小于12μm。将第一介电层24配置为保护下面Ⅲ-Ⅴ族化合物层23免受(来自)具有等离子体的工艺中的损害。在一些实施例中，第一介电层24的厚度在约
Figure BDA0001217814430000091
到约
Figure BDA0001217814430000092
之间的范围内。在一些实施例中，第一介电层24可以是包括氧化硅和/或氮化硅的钝化层。当第一介电层24包括氮化硅，可以使用SiH4气和NH3气通过实施低压化学汽相沉积(LPCVD)方法(没有等离子体)来形成第一介电层14。
栅极区25在第一介电层24上并位于源极区26与区漏极27之间。栅极区25包括配置为用于电压偏置的导电材料。在一些实施例中，该导电材料包括难熔金属或其化合物，例如，钛(Ti)、氮化钛(TiN)、钨化钛(TiW)和钨(W)。可选地，该导电材料包括镍(Ni)、金(Au)或铜(Cu)。
第二介电层28在Ⅲ-Ⅴ族化合物层23b、Ⅲ-Ⅴ族化合物层23a和隔离层19a、19b上。第二介电层28围绕源极区26、漏极区27、第一介电层24和栅极区25。将第二介电层28配置为保护下面Ⅲ-Ⅴ族化合物层23b免受(来自)具有等离子体的工艺中的损害。在一些实施例中，第二介电层28可以是包括氧化硅、氮化硅、氧化镓、氧化铝、氧化钪、氧化锆、氧化镧或氧化铪的钝化层。
在一些实施例中，半导体结构2还可以包括保护层(图中未示出)。该保护层设置在源极区26和第二介电层28之间以及漏极区27和第二介电层28之间。保护层覆盖源极区26和漏极区27以防止源极区26和漏极区27在形成隔离区29a、29b的退火工艺期间曝光。
在一些现有方法中，Ⅲ-Ⅴ族化合物半导体结构仅具有单个AlGaN层。因此，AlGaN层的铝百分比是决定半导体结构性能的主要参数。在铝百分比低的情况下，在半导体结构操作期间，由于能量势垒低，电子很容易被捕获，这将增加半导体结构的导通电阻并使半导体结构的效率衰减。尽管增加AlGaN层的铝百分比可以解决上述问题，AlGaN层的更高的铝百分比将导致AlGaN层和下面的GaN层之间的高晶格失配，AlGaN层和下面的GaN层之间的高晶格失配将降低半导体结构的可靠性。因此，通过使用单个AlGaN层以得到具有低导通电阻且高可靠性的Ⅲ-Ⅴ族化合物半导体结构是困难的。
根据本发明的一些实施例，半导体结构具有多个AlGaN层，每个AlGaN层具有不同的铝百分比。通过在GaN层上生长具有较低铝百分比的AlGaN层23a，可以降低AlGaN层和GaN层之间的晶格失配。在AlGaN层23a上生长另一具有较高铝百分比的AlGaN层23b将增加能量势垒以避免电子易于捕获，这将降低半导体结构2的导通电阻。因此，与现有的具有单个AlGaN层的半导体结构相比，半导体结构2在具有更低的导通电阻和更高的效率的同时，没有降低可靠性。此外，与图1A所示的半导体结构1相比，通过将III-V族化合物层23b与第一介电层24隔开，半导体结构2可以具有更好的性能。
图3A至图3D是根据本发明的一些实施例的半导体结构3在各个制造阶段的截面图。为了更好地理解本发明的发明构思，已经简化了各个图。
参照图3A,提供了衬底30。衬底30包括碳化硅(SiC)衬底、或蓝宝石衬底或硅衬底。半导体结构3还包括形成在两种不同半导体材料层(诸如具有不同带隙的材料层)之间的异质结。例如，半导体结构3包括非掺杂窄带隙沟道层和宽带隙n型供体提供(donor-supply)层。
缓冲层31形成在衬底30上。缓冲层31为随后形成的覆盖层充当缓冲层和/或过渡层。可以使用金属有机汽相外延(MOVPE)外延生长缓冲层31。缓冲层31可以用作用于降低衬底30和随后形成的Ⅲ-Ⅴ族化合物层之间的晶格失配的界面。在一些实施例中，缓冲层31包括具有从约10纳米(nm)到约300纳米(nm)范围之间的厚度的氮化铝(AlN)层。缓冲层31可以包括单层或多层。例如，缓冲层31可以包括在约800℃到约1200℃之间的温度下形成低温AlN层(在图中未示出)和在约1000℃到约1400℃之间的温度下形成的高温AlN层(图中未示出)。
第一Ⅲ-Ⅴ族化合物层32形成在缓冲层31上。第一Ⅲ-Ⅴ族化合物层32是由元素周期表中的Ⅲ-Ⅴ族制成的化合物。在本发明的一些实施例中，第一Ⅲ-Ⅴ族化合物层32包括氮化镓(GaN)层。在一些实施例中，第一Ⅲ-Ⅴ族化合物层32包括GaAs层或InP层。例如，在一些实施例中，可以通过MOPVE外延生长第一Ⅲ-Ⅴ族化合物层32，在外延生长第一Ⅲ-Ⅴ族化合物层32期间，使用含镓前体和含氮前体。含镓前体可以包括三甲基镓(TMG)、三乙基镓(TEG)或其他合适的含镓化学物。含氮前体可以包括氨(NH3)、叔丁基胺(TBAm)、苯肼或其他合适的化学物。
第一Ⅲ-Ⅴ族化合物层32是未掺杂的。可选地，例如，由于用于形成第一Ⅲ-Ⅴ族化合物层32的前体的原因，第一Ⅲ-Ⅴ族化合物层32是无意地掺杂并且可以轻掺杂有n型掺杂剂。在一些实施例中，第一Ⅲ-Ⅴ族化合物层32的厚度在从约0.5μm至约10μm的范围内。
第二Ⅲ-Ⅴ族化合物层33a形成在第一Ⅲ-Ⅴ族化合物层32上。第二Ⅲ-Ⅴ族化合物层33a是由元素周期表中的Ⅲ-Ⅴ族制成的化合物。第二Ⅲ-Ⅴ族化合物层33a和第一Ⅲ-Ⅴ族化合物层32的组分彼此不同。在本发明的一些实施例中，第二Ⅲ-Ⅴ族化合物层33a包括氮化铝镓(AlGaN)层。在一些实施例中，第二Ⅲ-Ⅴ族化合物层33a包括AlGaAs层或AlInP层。第二Ⅲ-Ⅴ族化合物层33a是有意掺杂的。使用含铝前体、含镓前体和含氮前体，通过MOVPE在第一Ⅲ-Ⅴ族化合物层32上外延生长第二Ⅲ-Ⅴ族化合物层33a。含铝前体包括三甲基铝(TMA)、三乙基铝(TEA)或其他合适的化学物。含镓前体包括TMG、TEG或其他合适的化学物。含氮前体可以包括氨、TBAm、苯肼或其他合适的化学物。
第三Ⅲ-Ⅴ族化合物层33b形成在第二Ⅲ-Ⅴ族化合物层33a上。除了第三Ⅲ-Ⅴ族化合物层33b的铝百分比与第二Ⅲ-Ⅴ族化合物层33a的铝百分比不同，第三Ⅲ-Ⅴ族化合物层33b和第二Ⅲ-Ⅴ族化合物层33a由相同的化合物形成。更具体地，第三Ⅲ-Ⅴ族化合物层33b的铝百分比大于第二Ⅲ-Ⅴ族化合物层33a的铝百分比。在一些实施例中，第三Ⅲ-Ⅴ族化合物层33b的AlGaN的铝百分比与第二Ⅲ-Ⅴ族化合物层33a的AlGaN的铝百分比的比率在从约1.1至约2.5的范围内。例如，第二Ⅲ-Ⅴ族化合物层33a的AlGaN的铝百分比为16％，第三Ⅲ-Ⅴ族化合物层33b的AlGaN的铝百分比将在约17.6％到约40％的范围内。在一些实施例中，Ⅲ-Ⅴ族化合物层33a的AlGaN的铝百分比在约12％到约18％的范围内，而Ⅲ-Ⅴ族化合物层33b的AlGaN的铝百分比在约23％到约40％的范围内。
使用含铝前体、含镓前体和含氮前体，通过MOVPE在第二Ⅲ-Ⅴ族化合物层33a上外延生长第三Ⅲ-Ⅴ族化合物层33b。含铝前体包括三甲基铝(TMA)、三乙基铝(TEA)或其他合适的化学物。含镓前体包括TMG、TEG或其他合适的化学物。含氮前体可以包括氨、TBAm、苯肼或其他合适的化学物。
隔离区39a、39b形成在第一Ⅲ-Ⅴ族化合物层32、第二Ⅲ-Ⅴ族化合物层33a和第三Ⅲ-Ⅴ族化合物层33b内的两侧。在一些实施例中，使用氧或氮的物种通过离子注入工艺来形成隔离区39a、39b。
参照图3B，源极区36和漏极区37形成在第三Ⅲ-Ⅴ族化合物层33b上。在一些实施例中，通过使用溅射、原子层沉积(ALD)或化学汽相沉积(CVD)操作来形成源极区36和漏极区37。在一些实施例中，源极区36和漏极区37包括Au、Al、Ti、Ni、Au或Cu。
参照图3C，从第三Ⅲ-Ⅴ族化合物层33b的顶面到第二Ⅲ-Ⅴ族化合物层33a形成开口。参照图3C,通过光刻和蚀刻工艺限定开口以暴露第二Ⅲ-Ⅴ族化合物层33a的顶面。第一介电层34形成在开口内以及第二Ⅲ-Ⅴ族化合物层33a的顶面上。在一些实施例中，第一介电层34包括氧化硅和/或氮化硅。在一些实施例中，可以使用SiH4气和NH3气通过实施低压化学汽相沉积(LPCVD)方法(没有等离子体)来形成第一介电层34。操作温度在从约650℃至约800℃的范围内。操作压力在从约0.1托至约1托的范围内。
然后，金属层沉积在第一介电层34中以形成栅极区35。在一些实施例中，栅极区35包括难熔金属或其化合物，例如，钛(Ti)、氮化钛(TiN)、钨化钛(TiW)和钨(W)。可选地，栅极区35包括铝镍(Ni)、金(Au)或铜(Cu)。
参照图3D，第二介电层38沉积在源极区36、漏极区37、栅极区35和第三Ⅲ-Ⅴ族化合物层33b上。在一些实施例中，第二介电层38包括氧化硅、氮化硅、氧化镓、氧化铝、氧化钪、氧化锆、氧化镧或氧化铪。在一些实施例中，通过原子层沉积(ALD)方法形成第二介电层38。ALD方法基于汽相化学工艺的相继使用。大部分的ALD反应使用两种化学物(通常称作前体)。这些前体按顺序地一次一种地与表面反应。通过将前体反复地暴露于生长面来沉积第二介电层38。ALD方法提供了第二介电层38的具有高质量的统一厚度。在一些实施例中，通过等离子体增强化学汽相沉积(PECVD)或低压化学汽相沉积(LPCVD)形成第二介电层38。
如上所述，现有的Ⅲ-Ⅴ族化合物半导体结构通过使用单个AlGaN层不能同时实现低导通电阻和高可靠性。根据本发明的一些实施例，通过在GaN层上外延生长具有不同铝百分比的多个AlGaN层，按照图3A到图3D所示的操作制造的半导体结构能够具有低导通电阻和高效率同时不降低稳定性。
本发明的一个实施例提供了一种半导体器件。半导体器件包括衬底、位于衬底上方的第一Ⅲ-Ⅴ族化合物层、位于第一Ⅲ-Ⅴ族化合物层上方的第二Ⅲ-Ⅴ族化合物层、位于第二Ⅲ-Ⅴ族化合物层上方的第三Ⅲ-Ⅴ族化合物层、位于第三Ⅲ-Ⅴ族化合物层上方的源极区和位于第三Ⅲ-Ⅴ族化合物层上方的漏极区。第三Ⅲ-Ⅴ族化合物层的铝百分比大于第二Ⅲ-Ⅴ族化合物层的铝百分比。
本发明的一个实施例中提供了高电子迁移率晶体管(HEMT)。HEMT包括衬底、位于衬底上方的第一Ⅲ-Ⅴ族化合物层、位于第一Ⅲ-Ⅴ族化合物层上方的第二Ⅲ-Ⅴ族化合物层、位于第二Ⅲ-Ⅴ族化合物层上方的第三Ⅲ-Ⅴ族化合物层、位于第三Ⅲ-Ⅴ族化合物层上方的源极区和位于第三Ⅲ-Ⅴ族化合物层上方的漏极区、穿过第三Ⅲ-Ⅴ族化合物层并且在第二Ⅲ-Ⅴ族化合物层上的第一介电层和位于第一介电层上的栅极区。例如，第一介电层和漏极区下面的Ⅲ-Ⅴ族化合物层之间的距离与第一介电层和漏极区之间的距离的比率在从0至约0.8的范围内。
本发明的一些实施例提供了一种制造半导体器件的方法。方法包括：提供衬底；在衬底上方形成第一Ⅲ-Ⅴ族化合物层；在第一Ⅲ-Ⅴ族化合物层上形成具有第一铝浓度的第二Ⅲ-Ⅴ族化合物层；在第二Ⅲ-Ⅴ族化合物层上形成具有第二铝浓度的第三Ⅲ-Ⅴ族化合物层；在第三Ⅲ-Ⅴ族化合物层上形成源极区以及在第三Ⅲ-Ⅴ族化合物层上形成漏极区。第二铝浓度大于第一铝浓度。
根据本发明的一个实施例，提供了一种半导体器件，包括：衬底；第一Ⅲ-Ⅴ族化合物层，位于所述衬底上方；第二Ⅲ-Ⅴ族化合物层，位于所述第一Ⅲ-Ⅴ族化合物层上；第三Ⅲ-Ⅴ族化合物层，位于所述第二Ⅲ-Ⅴ族化合物层上；源极区，位于所述第三Ⅲ-Ⅴ族化合物层上；以及漏极区，位于所述第三Ⅲ-Ⅴ族化合物层上，其中，所述第三Ⅲ-Ⅴ族化合物层的铝百分比大于所述第二Ⅲ-Ⅴ族化合物层的铝百分比。
在上述半导体器件中，所述第一Ⅲ-Ⅴ族化合物层包括GaN、GaAs或InP。
在上述半导体器件中，所述第二Ⅲ-Ⅴ族化合物层和所述第三Ⅲ-Ⅴ族化合物层包括AlGaN、AlGaAs或AlInP。
在上述半导体器件中，所述第三Ⅲ-Ⅴ族化合物层的所述铝百分比与所述第二Ⅲ-Ⅴ族化合物层的所述铝百分比的比率在从1.1至2.5的范围内。
在上述半导体器件中，所述第二Ⅲ-Ⅴ族化合物层的所述铝百分比在从12％至18％的范围内。
在上述半导体器件中，所述第三Ⅲ-Ⅴ族化合物层的所述铝百分比在从23％至40％的范围内。
在上述半导体器件中，还包括位于所述第三Ⅲ-Ⅴ族化合物层上的多个Ⅲ-Ⅴ族化合物层，其中，所述多个Ⅲ-Ⅴ族化合物层的每个的铝百分比大于所述第三Ⅲ-Ⅴ族化合物层的所述铝百分比。
在上述半导体器件中，所述多个Ⅲ-Ⅴ族化合物层的远离所述第一Ⅲ-Ⅴ族化合物层的任何一个的铝百分比大于所述多个Ⅲ-Ⅴ族化合物层的接近所述第一Ⅲ-Ⅴ族化合物层的一个的铝百分比。
在上述半导体器件中，还包括：第一介电层，穿透所述第三Ⅲ-Ⅴ族化合物层并且位于第二Ⅲ-Ⅴ族化合物层上；以及栅极区，位于所述第一介电层上。
在上述半导体器件中，还包括第二介电层(18)，所述第二介电层覆盖所述源极区、所述漏极区、所述栅极区和所述第三Ⅲ-Ⅴ族化合物层。
在上述半导体器件中，所述第三Ⅲ-Ⅴ族化合物层与所述第一介电层水平地间隔开一距离。
在上述半导体器件中，所述第一介电层和位于所述漏极区下面的所述第三Ⅲ-Ⅴ族化合物层之间的所述距离与所述第一介电层和所述漏极区之间的距离的比率小于0.8。
根据本发明的另一实施例，还提供了一种高电子迁移率晶体管(HEMT)，包括：衬底；第一III-V族化合物层，位于所述衬底上方；第二Ⅲ-Ⅴ族化合物层，位于所述第一Ⅲ-Ⅴ族化合物层上；第三Ⅲ-Ⅴ族化合物层，位于所述第二Ⅲ-Ⅴ族化合物层上；源极区，位于所述第三Ⅲ-Ⅴ族化合物层上；漏极区，位于所述第三Ⅲ-Ⅴ族化合物层上，第一介电层，穿透所述第三Ⅲ-Ⅴ族化合物层并且位于所述第二Ⅲ-Ⅴ族化合物层上；以及栅极区，位于所述第一介电层上，其中，所述第一介电层和位于所述漏极区下面的所述第三Ⅲ-Ⅴ族化合物层之间的距离与所述第一介电层和所述漏极区之间的距离的比率在从0至0.8的范围内。
在上述高电子迁移率晶体管中，所述第三Ⅲ-Ⅴ族化合物层的铝百分比大于所述第二Ⅲ-Ⅴ族化合物层的铝百分比。
在上述高电子迁移率晶体管中，所述第三Ⅲ-Ⅴ族化合物层的铝百分比与所述第二Ⅲ-Ⅴ族化合物层的铝百分比的比率在从1.1至2.5的范围内。
在上述高电子迁移率晶体管中，还包括位于所述第三Ⅲ-Ⅴ族化合物层上的多个Ⅲ-Ⅴ族化合物层，其中，所述多个Ⅲ-Ⅴ族化合物层的每个的铝百分比大于所述第三Ⅲ-Ⅴ族化合物层的铝百分比。
根据本发明的又一实施例，还提供了一种制造半导体器件的方法，所述方法包括：提供衬底；在所述衬底上方形成第一III-V族化合物层；在所述第一Ⅲ-Ⅴ族化合物层上形成具有第一铝浓度的第二Ⅲ-Ⅴ族化合物层；在所述第二Ⅲ-Ⅴ族化合物层上形成具有第二铝浓度的第三Ⅲ-Ⅴ族化合物层；在所述第三Ⅲ-Ⅴ族化合物层上形成源极区；以及在所述第三Ⅲ-Ⅴ族化合物层上形成漏极区，其中，所述第二铝浓度高于所述第一铝浓度。
在上述方法中，使用金属有机汽相外延(MOVPE)外延生长所述第二Ⅲ-Ⅴ族化合物层和所述第三Ⅲ-Ⅴ族化合物层。
在上述方法中，所述第二铝浓度与所述第一铝浓度的比率在从1.1至2.5的范围内。
在上述方法中，还包括：在所述第三Ⅲ-Ⅴ族化合物层的顶面形成开口以暴露所述第二Ⅲ-Ⅴ族化合物层的顶面；填充所述开口以形成介电层；以及在所述介电层上形成栅极区，其中，所述介电层和位于所述漏极区下面的所述第三Ⅲ-Ⅴ族化合物层之间的距离与所述介电层和所述漏极区之间的距离的比率在从0至0.8的范围内。
此外，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员根据本发明应很容易理解，根据本发明可以利用现有的或今后开发的用于执行与本文所述相应实施例基本上相同的功能或者获得基本上相同的结果的工艺、机器、制造、材料组分、装置、方法或步骤。因此，所附权利要求应该包括在诸如工艺、机器、制造、材料组分、装置、方法或步骤/操作的范围内。此外，每一个权利要求都构成一个单独的实施例，且不同权利要求和实施例的组合都在本发明的范围内。

Claims (25)

1.一种高电子迁移率晶体管(HEMT)，包括：
衬底；
第一III-V族化合物层，位于所述衬底上方；
第二Ⅲ-Ⅴ族化合物层，位于所述第一Ⅲ-Ⅴ族化合物层上；
第三Ⅲ-Ⅴ族化合物层，位于所述第二Ⅲ-Ⅴ族化合物层上；
源极区，位于所述第三Ⅲ-Ⅴ族化合物层上；
漏极区，位于所述第三Ⅲ-Ⅴ族化合物层上，
第一介电层，穿透所述第三Ⅲ-Ⅴ族化合物层并且位于所述第二Ⅲ-Ⅴ族化合物层上；以及
栅极区，位于所述第一介电层上，
其中，在顶部视图中所述第三Ⅲ-Ⅴ族化合物层未与所述第一介电层重叠；
所述第三Ⅲ-Ⅴ族化合物层的侧壁与所述第一介电层的侧壁间隔开第一横向距离；
朝向栅极区的漏极区的整体的侧壁与所述第一介电层的侧壁间隔开第二横向距离；
所述第三Ⅲ-Ⅴ族化合物层的侧壁、所述漏极区的侧壁以及所述第一介电层的侧壁位于所述栅极区的相同侧上；并且
所述第二横向距离大于所述第一横向距离，
所述第三Ⅲ-Ⅴ族化合物层的铝百分比大于所述第二Ⅲ-Ⅴ族化合物层的铝百分比，所述第三Ⅲ-Ⅴ族化合物层与所述第二Ⅲ-Ⅴ族化合物层直接接触。
2.根据权利要求1所述的高电子迁移率晶体管，其中，所述第一介电层的最底部部分与所述第二Ⅲ-Ⅴ族化合物层相接，并且与所述第三Ⅲ-Ⅴ族化合物层的底部共面。
3.根据权利要求1所述的高电子迁移率晶体管，其中，所述第三Ⅲ-Ⅴ族化合物层的铝百分比与所述第二Ⅲ-Ⅴ族化合物层的铝百分比的比率在从1.1至2.5的范围内。
4.根据权利要求1所述的高电子迁移率晶体管，还包括位于所述第三Ⅲ-Ⅴ族化合物层上的多个Ⅲ-Ⅴ族化合物层，其中，所述多个Ⅲ-Ⅴ族化合物层的每个的铝百分比大于所述第三Ⅲ-Ⅴ族化合物层的铝百分比。
5.根据权利要求1所述的高电子迁移率晶体管，其中，所述第二Ⅲ-Ⅴ族化合物层的铝百分比在从12％至18％的范围内。
6.根据权利要求1所述的高电子迁移率晶体管，其中，所述第三Ⅲ-Ⅴ族化合物层的铝百分比在从23％至40％的范围内。
7.根据权利要求1所述的高电子迁移率晶体管，其中，
所述第二横向距离是所述漏极区和所述第一介电层之间最远的；并且
所述第一横向距离和所述第二横向距离的比率为0.8。
8.根据权利要求1所述的高电子迁移率晶体管，其中，所述第一Ⅲ-Ⅴ族化合物层包括GaN、GaAs或InP。
9.根据权利要求1所述的高电子迁移率晶体管，其中，所述第二Ⅲ-Ⅴ族化合物层和所述第三Ⅲ-Ⅴ族化合物层包括AlGaN、AlGaAs或AlInP。
10.一种制造半导体器件的方法，所述方法包括：
提供衬底；
在所述衬底上方形成第一III-V族化合物层；
在所述第一Ⅲ-Ⅴ族化合物层上形成具有第一铝浓度的第二Ⅲ-Ⅴ族化合物层；
在所述第二Ⅲ-Ⅴ族化合物层上形成具有第二铝浓度的第三Ⅲ-Ⅴ族化合物层；
在所述第三Ⅲ-Ⅴ族化合物层上形成源极区；以及
在所述第三Ⅲ-Ⅴ族化合物层上形成漏极区，
其中，所述第二铝浓度高于所述第一铝浓度，
在所述第二Ⅲ-Ⅴ族化合物层上形成穿过所述第三Ⅲ-Ⅴ族化合物层的第一介电层，以及在所述第一介电层上形成栅极区，
所述第一介电层的最底部部分与所述第二Ⅲ-Ⅴ族化合物层相接，并且与所述第三Ⅲ-Ⅴ族化合物层的底部共面。
11.根据权利要求10所述的方法，其中，使用金属有机汽相外延(MOVPE)外延生长所述第二Ⅲ-Ⅴ族化合物层和所述第三Ⅲ-Ⅴ族化合物层。
12.根据权利要求10所述的方法，其中，所述第二铝浓度与所述第一铝浓度的比率在从1.1至2.5的范围内。
13.根据权利要求10所述的方法，还包括：
在所述第三Ⅲ-Ⅴ族化合物层的顶面形成开口以暴露所述第二Ⅲ-Ⅴ族化合物层的顶面；
填充所述开口以形成所述第一介电层；以及
在所述第一介电层上形成所述栅极区，
其中，所述第一介电层和位于所述漏极区下面的所述第三Ⅲ-Ⅴ族化合物层之间的距离与所述第一介电层和所述漏极区之间的距离的比率在从0至0.8的范围内。
14.一种高电子迁移率晶体管(HEMT)，包括：
衬底；
第一III-V族化合物层，位于所述衬底上方；
第二Ⅲ-Ⅴ族化合物层，位于所述第一Ⅲ-Ⅴ族化合物层上；
第三Ⅲ-Ⅴ族化合物层，位于所述第二Ⅲ-Ⅴ族化合物层上；
源极区，位于所述第三Ⅲ-Ⅴ族化合物层上；
漏极区，位于所述第三Ⅲ-Ⅴ族化合物层上；
第一介电层，穿透所述第三Ⅲ-Ⅴ族化合物层并且位于所述第二Ⅲ-Ⅴ族化合物层上；
栅极区，位于所述第一介电层上，
其中，在顶部视图中所述第三Ⅲ-Ⅴ族化合物层未与所述第一介电层重叠，所述第三Ⅲ-Ⅴ族化合物层与所述第二Ⅲ-Ⅴ族化合物层直接接触，并且所述第三Ⅲ-Ⅴ族化合物层的铝百分比大于所述第二Ⅲ-Ⅴ族化合物层的铝百分比；
所述第三Ⅲ-Ⅴ族化合物层包括分别布置在所述栅极区的第一侧部和第二侧部上的横向隔开的第一部分和第二部分，
所述源极区和所述漏极区分别位于所述栅极区的第一侧部和第二侧部上，
所述第三Ⅲ-Ⅴ族化合物层的第一部分的侧壁与所述第一介电层的第一侧壁彼此横向间隔开第一距离，
所述第三Ⅲ-Ⅴ族化合物层的第二部分的侧壁与所述第一介电层的第二侧壁彼此横向间隔开第二距离，
所述第一介电层的所述第一侧壁和所述第二侧壁分别布置在所述栅极区的第一侧部和第二侧部上，
所述第一距离小于所述第二距离。
15.根据权利要求14所述的高电子迁移率晶体管，其中，
所述漏极区和所述源极区的第一区的侧壁与所述第一介电层的第一侧壁和第二侧壁中的一者横向间隔开第三距离；
所述第一区的侧壁与所述第一介电层的第一侧壁和第二侧壁中的一者位于所述栅极区的相同侧上；并且
对应于所述第一介电层的第一侧壁和第二侧壁中的一者，所述第三距离大于所述第一距离和所述第二距离中的一者。
16.根据权利要求15所述的高电子迁移率晶体管，其中，
所述第三距离是所述漏极区和所述第一介电层之间最远的；并且
所述第二距离和所述第三距离的比率为0.8。
17.根据权利要求14所述的高电子迁移率晶体管，其中，所述第三Ⅲ-Ⅴ族化合物层的铝百分比与所述第二Ⅲ-Ⅴ族化合物层的铝百分比的比率在从1.1至2.5的范围内。
18.根据权利要求14所述的高电子迁移率晶体管，其中，所述第二Ⅲ-Ⅴ族化合物层的铝百分比在从12％至18％的范围内。
19.根据权利要求14所述的高电子迁移率晶体管，其中，所述第三Ⅲ-Ⅴ族化合物层的铝百分比在从23％至40％的范围内。
20.根据权利要求14所述的高电子迁移率晶体管，其中，所述第一Ⅲ-Ⅴ族化合物层包括GaN、GaAs或InP。
21.根据权利要求14所述的高电子迁移率晶体管，其中，所述第二Ⅲ-Ⅴ族化合物层和所述第三Ⅲ-Ⅴ族化合物层包括AlGaN、AlGaAs或AlInP。
22.一种高电子迁移率晶体管(HEMT)，包括：
衬底；
第一III-V族化合物层，位于所述衬底上方；
第二Ⅲ-Ⅴ族化合物层，位于所述第一Ⅲ-Ⅴ族化合物层上；
第三Ⅲ-Ⅴ族化合物层，位于所述第二Ⅲ-Ⅴ族化合物层上；
源极区，位于所述第三Ⅲ-Ⅴ族化合物层上；
漏极区，位于所述第三Ⅲ-Ⅴ族化合物层上；
第一介电层，穿透所述第三Ⅲ-Ⅴ族化合物层并且位于所述第二Ⅲ-Ⅴ族化合物层上；以及
栅极区，位于所述第一介电层上，
其中，所述第三Ⅲ-Ⅴ族化合物层和所述第一介电层彼此横向间隔开，所述第三Ⅲ-Ⅴ族化合物层与所述第二Ⅲ-Ⅴ族化合物层直接接触，并且所述第三Ⅲ-Ⅴ族化合物层的铝百分比大于所述第二Ⅲ-Ⅴ族化合物层的铝百分比；并且
所述第一介电层的最底部部分与所述第二Ⅲ-Ⅴ族化合物层相接并且与所述第三Ⅲ-Ⅴ族化合物层的底部共面。
23.根据权利要求22所述的高电子迁移率晶体管，其中，所述第三Ⅲ-Ⅴ族化合物层的铝百分比在从23％至40％的范围内。
24.根据权利要求22所述的高电子迁移率晶体管，其中，所述第三Ⅲ-Ⅴ族化合物层的铝百分比与所述第二Ⅲ-Ⅴ族化合物层的铝百分比的比率在从1.1至2.5的范围内。
25.根据权利要求22所述的高电子迁移率晶体管，其中，所述第二Ⅲ-Ⅴ族化合物层的铝百分比在从12％至18％的范围内。
CN201710051154.7A 2016-02-05 2017-01-23 半导体结构及其制造方法 Active CN107046053B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/017,234 US10062776B2 (en) 2016-02-05 2016-02-05 Semiconductor structure and manufacturing method thereof
US15/017,234 2016-02-05

Publications (2)

Publication Number Publication Date
CN107046053A CN107046053A (zh) 2017-08-15
CN107046053B true CN107046053B (zh) 2021-09-24

Family

ID=59382301

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710051154.7A Active CN107046053B (zh) 2016-02-05 2017-01-23 半导体结构及其制造方法

Country Status (4)

Country Link
US (3) US10062776B2 (zh)
CN (1) CN107046053B (zh)
DE (1) DE102016116592A1 (zh)
TW (1) TWI723130B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112216741B (zh) 2019-07-10 2024-05-17 联华电子股份有限公司 高电子迁移率晶体管的绝缘结构以及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW525234B (en) * 2000-04-28 2003-03-21 Motorola Inc Semiconductor device using a barrier layer between the gate electrode and substrate and method therefor
CN101604704A (zh) * 2008-06-13 2009-12-16 张乃千 Hemt器件及其制造方法
TW201419546A (zh) * 2012-11-09 2014-05-16 Taiwan Semiconductor Mfg 電晶體與其形成方法與半導體元件

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5332113B2 (ja) * 2007-02-15 2013-11-06 富士通株式会社 半導体装置及びその製造方法
US8519438B2 (en) * 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
JP5597581B2 (ja) * 2011-03-23 2014-10-01 株式会社東芝 窒化物半導体装置及びその製造方法
KR101813177B1 (ko) * 2011-05-06 2017-12-29 삼성전자주식회사 고전자이동도 트랜지스터 및 그 제조방법
WO2013095643A1 (en) * 2011-12-23 2013-06-27 Intel Corporation Iii-n material structure for gate-recessed transistors
US20130313561A1 (en) * 2012-05-25 2013-11-28 Triquint Semiconductor, Inc. Group iii-nitride transistor with charge-inducing layer
US9048174B2 (en) * 2013-01-18 2015-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Compound semiconductor device having gallium nitride gate structures
JP6175009B2 (ja) * 2014-02-06 2017-08-02 住友化学株式会社 高耐圧窒化ガリウム系半導体デバイス及びその製造方法
JP6404697B2 (ja) * 2014-12-10 2018-10-10 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US9679762B2 (en) * 2015-03-17 2017-06-13 Toshiba Corporation Access conductivity enhanced high electron mobility transistor
JP6462456B2 (ja) * 2015-03-31 2019-01-30 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW525234B (en) * 2000-04-28 2003-03-21 Motorola Inc Semiconductor device using a barrier layer between the gate electrode and substrate and method therefor
CN101604704A (zh) * 2008-06-13 2009-12-16 张乃千 Hemt器件及其制造方法
TW201419546A (zh) * 2012-11-09 2014-05-16 Taiwan Semiconductor Mfg 電晶體與其形成方法與半導體元件

Also Published As

Publication number Publication date
US11222968B2 (en) 2022-01-11
US20170229568A1 (en) 2017-08-10
US20180374945A1 (en) 2018-12-27
CN107046053A (zh) 2017-08-15
US10062776B2 (en) 2018-08-28
TW201740567A (zh) 2017-11-16
US20200144408A1 (en) 2020-05-07
TWI723130B (zh) 2021-04-01
DE102016116592A1 (de) 2017-08-10
US10522671B2 (en) 2019-12-31

Similar Documents

Publication Publication Date Title
US11575021B2 (en) Surface treatment and passivation for high electron mobility transistors
US10157994B2 (en) High electron mobility transistor and method of forming the same
US9899493B2 (en) High electron mobility transistor and method of forming the same
US10325910B2 (en) Semiconductor device containing HEMT and MISFET and method of forming the same
US9847401B2 (en) Semiconductor device and method of forming the same
US8624296B1 (en) High electron mobility transistor including an embedded flourine region
US9224847B2 (en) High electron mobility transistor and method of forming the same
US11233145B2 (en) Manufacturing method of semiconductor structure
US11222968B2 (en) HEMT device structure and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant