JP6175009B2 - 高耐圧窒化ガリウム系半導体デバイス及びその製造方法 - Google Patents

高耐圧窒化ガリウム系半導体デバイス及びその製造方法 Download PDF

Info

Publication number
JP6175009B2
JP6175009B2 JP2014021246A JP2014021246A JP6175009B2 JP 6175009 B2 JP6175009 B2 JP 6175009B2 JP 2014021246 A JP2014021246 A JP 2014021246A JP 2014021246 A JP2014021246 A JP 2014021246A JP 6175009 B2 JP6175009 B2 JP 6175009B2
Authority
JP
Japan
Prior art keywords
gallium nitride
layer
semiconductor layer
type gallium
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014021246A
Other languages
English (en)
Other versions
JP2015149391A (ja
Inventor
金田　直樹
直樹 金田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to JP2014021246A priority Critical patent/JP6175009B2/ja
Priority to CN201410397655.7A priority patent/CN104835833A/zh
Priority to US14/481,123 priority patent/US9184244B2/en
Publication of JP2015149391A publication Critical patent/JP2015149391A/ja
Application granted granted Critical
Publication of JP6175009B2 publication Critical patent/JP6175009B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action

Description

本発明は、高耐圧窒化ガリウム系半導体デバイス及びその製造方法に関する。
窒化ガリウム［ＧａＮ］系半導体は、発光ダイオード（Light Emitting Diode；ＬＥＤ）やレーザダイオード（Laser Diode；ＬＤ）に代表される光デバイスの材料として世界中で広く使用されている。更に、窒化ガリウム系半導体は、バンドギャップが広い、電子移動度が高い、飽和電子速度が速い、及び降伏電圧が高い等の非常に優れた材料物性を有していることから、近年では、トランジスタに代表される電子デバイスの材料としても注目されており、特に、高耐圧用パワーデバイスや高周波用パワーデバイスへの応用が期待されている。
有機金属気相成長（Metal Organic Vapor Phase Epitaxy；ＭＯＶＰＥ）法は、半導体層をエピタキシャル成長させる際にその層厚や組成を精密に制御することができ、また複数枚の基板の表面に半導体層を同時にエピタキシャル成長させることができるため、窒化ガリウム系半導体デバイスのみならず、従来より、砒化アルミニウムガリウム［ＡｌＧａＡｓ］半導体デバイスや砒化インジウムガリウム［ＩｎＧａＡｓ］半導体デバイス等の砒化ガリウム系半導体デバイス、燐化インジウムガリウム［ＩｎＧａＰ］半導体デバイス等の燐化インジウム系半導体デバイス、及びその他のＩＩＩ−Ｖ族化合物半導体デバイスを製造する際に広く採用されている。
窒化ガリウム系半導体層の層厚方向に電流を流す縦型構造の窒化ガリウム系半導体デバイスは、前述の有機金属気相成長法等を使用してｎ型窒化ガリウム自立基板の表面に窒化ガリウム系半導体層をエピタキシャル成長させることにより製造されている。窒化ガリウム系半導体では、正孔の移動度よりも電子の移動度の方が圧倒的に高いことから、窒化ガリウム系半導体による高耐圧用パワーデバイスを製造する際には、ｎ型窒化ガリウム系半導体層のキャリア濃度を低く抑え、逆バイアスを印加したときに空乏層がｎ型窒化ガリウム系半導体層にまで拡大するような設計とすることが考えられる。
ショットキー接合やｐｎ接合における電界分布や空乏層の層厚をポアソン方程式に基づいて計算すると、接合面で電界強度が最大となり、逆バイアスとして高電圧を印加したときやｎ型窒化ガリウム系半導体層のキャリア濃度を低く抑えた場合に空乏層の層厚が増加することが分かる。
従って、基本的には、接合面での電界強度が降伏電圧を超えないようにｎ型窒化ガリウム系半導体層のキャリア濃度を低く抑えると共にその層厚を空乏層の層厚よりも厚くすることが望ましいが、そうすると、順バイアスを印加したときのオン抵抗が大きくなってしまう。
そのため、ｎ型窒化ガリウム系半導体層のキャリア濃度をその全体に亘って一様に低く抑えるのでは無く、接合面での電界強度を低下させるために、接合面から近い箇所でキャリア濃度を低く抑え、接合面から遠い箇所でキャリア濃度を高く維持することが考えられる。これは、適当な境界条件を与えたポアソン方程式を解くことにより容易に考察することができる。
窒化ガリウム系半導体層のｎ型導電性を制御するためのドナー不純物としては、一般に珪素［Ｓｉ］やゲルマニウム［Ｇｅ］等が使用されている。
また、窒化ガリウム系半導体層に含まれる炭素［Ｃ］は、補償効果により電子濃度を低下させることが知られている（例えば、非特許文献１を参照）。この炭素は、窒化ガリウム系半導体層をエピタキシャル成長させる際に意図的に炭素原料を供給することにより添加されるのでは無く、炭素水素［Ｃ−Ｈ］結合を有しているガリウム［Ｇａ］原料等を介して混入されてしまう。
窒化ガリウム系半導体層の炭素濃度を制御することは可能であり、例えば、成長圧力を高圧にすると窒化ガリウム系半導体層の炭素濃度を低く抑えることができ（例えば、非特許文献１を参照）、また成長速度を低速にしたりＶ／ＩＩＩ比（Ｖ族元素である窒素［Ｎ］の原料となるアンモニア［ＮＨ3］等とＩＩＩ族元素であるガリウムの原料となるトリメチルガリウム［（ＣＨ3）3Ｇａ］等との供給モル比）を大きくしたりすると窒化ガリウム系半導体層の炭素濃度を低く抑えることができる（例えば、非特許文献２及び非特許文献３を参照）。他には、ガリウムの原料として使用されるガリウム系有機金属原料の種類（例えば、トリメチルガリウムやトリエチルガリウム［（Ｃ2Ｈ5）3Ｇａ］）を変えることによっても窒化ガリウム系半導体層の炭素濃度を大きく変化させることができる。
別の観点からは、ｎ型窒化ガリウム自立基板のオフ角とｎ型窒化ガリウム系半導体層の炭素濃度との関係について詳細な検討がなされており、一定以上のオフ角を有しているｎ型窒化ガリウム自立基板を使用することによりｎ型窒化ガリウム系半導体層の炭素濃度を低くすることができることが知られている（例えば、特許文献１を参照）。特に、高耐圧用パワーデバイスでは、キャリア濃度が低いｎ型窒化ガリウム系半導体層のキャリア濃度を精密に制御することが重要であることから、ドナー不純物濃度が低い領域で所望の電子濃度を得るという点では、炭素濃度は可能な限り低い方が好ましい。
特開２００７−２９９７９３号公報
Seager et al., Role of carbon in GaN, Journal of Applied Physics, Vol.92, No.11, p.6553-6560, 2002年12月1日 Matsumoto et al., High growth rate metal organic vapor phase epitaxy GaN, Journal of Crystal Growth, Vol.310, p.3950-3952, 2008年8月15日 Ubukata et al., High-growth-rate AlGaN buffer layers and atmospheric-pressure growth of low-carbon GaN for AlGaN / GaN HEMT on the 6-in.-diameter Si substrate metal-organic vapor phase epitaxy system, Journal of Crystal Growth, Vol.370, p269-272, 2013年5月1日
高耐圧用パワーデバイスでは、前述の通り、接合面から近い箇所でキャリア濃度を低く抑えることにより接合面での電界強度を低下させて降伏現象を抑制しなければ高耐圧化を実現することはできない。
更に、接合面から近い箇所にあるキャリア濃度が低いｎ型窒化ガリウム系半導体層のキャリア濃度は、接合面の近傍における電界強度に与える影響が大きく、また空乏層の層厚に与える影響も著しく大きいことから、接合面から近い箇所では極めて低いキャリア濃度の範囲でキャリア濃度を制御する必要がある。
そのため、補償効果を発生させる原因である炭素濃度を低く抑えると共に珪素やゲルマニウム等のドナー不純物濃度を精密に制御することが重要となる。
しかしながら、炭素濃度を低く抑えようとすると殆どの場合で製造コストが増加してしまう。例えば、成長圧力を高圧にしようとすると、成長炉内の気相反応を抑制するために大流量のガスを高速で供給する必要が生じることから、装置が大掛かりになり製造コストが増加してしまう。また、成長速度を低速にすると、成長に掛かる時間が長くなってしまうため、製造コストの直接的な増加に繋がる。更に、成長圧力を高圧にすること無く、又は成長速度を低速にすること無く、炭素濃度を低く抑えるためにＶ／ＩＩＩ比を大きくしようとすると、アンモニアを著しく大量に供給する必要が生じる。アンモニアとしては、一般に液化ガスのものを使用するが、アンモニアの蒸気圧が低いため、その供給量を増加させるためには、アンモニア供給設備をかなり大掛かりなものとする必要があるし、また除害設備の処理能力も問題になり得る。
そこで、本発明の目的は、製造コストの増加を抑制しつつ、高耐圧用パワーデバイスとして好適な高耐圧窒化ガリウム系半導体デバイス及びその製造方法を提供することにある。
本発明は、ｎ型窒化ガリウム自立基板の表面にドリフト層を含むｎ型窒化ガリウム系半導体層が形成されており、前記ｎ型窒化ガリウム系半導体層の表面に他の層が接合されており、前記ｎ型窒化ガリウム系半導体層は接合面近傍にキャリア濃度が１．５×１０ 15 ／ｃｍ 3 以下であると共に炭素濃度が５．０×１０ 15 ／ｃｍ 3 以下である接合面近傍低キャリア濃度層を含み、逆耐圧が３０００Ｖ以上である高耐圧窒化ガリウム系半導体デバイスであって、前記ドリフト層は、逆バイアスとして降伏現象が発生しない最大許容電圧を印加したときに電界強度が１．５ＭＶ／ｃｍ以下となる領域の炭素濃度が３．０×１０16／ｃｍ3以上である高耐圧窒化ガリウム系半導体デバイスを提供する。
前記ドリフト層は、厚さが１０μｍ以上であると良い。
前記他の層は、ｐ型窒化ガリウム系半導体層又は電極であると良い。
また、本発明は、ｎ型窒化ガリウム自立基板の表面にドリフト層を含むｎ型窒化ガリウム系半導体層が形成されており、前記ｎ型窒化ガリウム系半導体層の表面に他の層が接合されており、前記ｎ型窒化ガリウム系半導体層は接合面近傍にキャリア濃度が１．５×１０ 15 ／ｃｍ 3 以下であると共に炭素濃度が５．０×１０ 15 ／ｃｍ 3 以下である接合面近傍低キャリア濃度層を含み、逆耐圧が３０００Ｖ以上である高耐圧窒化ガリウム系半導体デバイスの製造方法であって、前記ドリフト層のうち逆バイアスとして降伏現象が発生しない最大許容電圧を印加したときに電界強度が１．５ＭＶ／ｃｍ以下となる領域をエピタキシャル成長させる際に、成長温度を１０００℃以上１２００℃以下、成長圧力を３０ｋＰａ以上７０ｋＰａ以下、及びＶ／ＩＩＩ比を２０００以上８０００以下として、前記領域の炭素濃度を３．０×１０16／ｃｍ3以上とする高耐圧窒化ガリウム系半導体デバイスの製造方法を提供する。
前記他の層は、ｐ型窒化ガリウム系半導体層又は電極であると良い。
本発明によれば、製造コストの増加を抑制しつつ、高耐圧用パワーデバイスとして好適な高耐圧窒化ガリウム系半導体デバイス及びその製造方法を提供することができる。
実施例で製造したｐｎ接合ダイオードを示す断面模式図である。 ドリフト層が存在しないｐｎ接合ダイオードに逆バイアスを印加したときの電流電圧特性を示す図である。 図１のｐｎ接合ダイオードに３０００Ｖの逆バイアスを印加したときの電界分布を示す図である。 高補償比ドリフト層に掛かる最大電界強度と３０００Ｖの逆バイアスを印加したときのリーク電流の電流密度との関係を示す図である。
以下、本発明の好適な実施の形態について説明する。
本実施の形態に係る高耐圧窒化ガリウム系半導体デバイスは、ｎ型窒化ガリウム自立基板の表面にドリフト層を含むｎ型窒化ガリウム系半導体層が形成されており、逆耐圧が３０００Ｖ以上であり、ドリフト層は、逆バイアスとして降伏現象が発生しない最大許容電圧を印加したときに電界強度が１．５ＭＶ／ｃｍ以下となる領域の炭素濃度が３．０×１０16／ｃｍ3以上であることを特徴とする。
ｎ型窒化ガリウム自立基板としては、結晶欠陥の一種である転位によりリーク電流が増加して逆耐圧が悪化することを防止するために転位密度が低いものを使用することが望ましい。また、ｎ型窒化ガリウム自立基板は、面方位がＣ面であることが望ましいが、面方位がＣ面から僅かに傾いていても構わない。
ここで、ドリフト層のうち逆バイアスとして降伏現象が発生しない最大許容電圧を印加したときに電界強度が１．５ＭＶ／ｃｍ以下となる領域の炭素濃度を３．０×１０16／ｃｍ3以上とする理由について説明する。
従来は、逆耐圧を担保するためのドリフト層の全体に亘って炭素濃度を一様に低く抑えることにより、炭素の補償効果に起因する電子濃度の低下を抑制していたが、逆耐圧が３０００Ｖ以上である高耐圧窒化ガリウム系半導体デバイスを実現しようとすると、要求される逆耐圧によってはドリフト層の層厚を１０μｍ以上とする必要があることから、炭素濃度を低く抑えるための成長条件を長時間に亘って維持しなければならず、製造コストを著しく増加させてしまう。
そのため、本発明者は、ドリフト層の全体に亘って炭素濃度を一様に低く抑えるのでは無く、ドリフト層のうち炭素濃度を低く抑える必要の無い領域については炭素濃度を低く抑えるための成長条件を採用せず、ドリフト層のエピタキシャル成長に伴う製造コストを削減しようと考えた。
その過程で、図１に示すように、面方位がＣ面であるｎ型窒化ガリウム自立基板１０１の表面にｎ型窒化ガリウム系半導体層１０２とｐ型窒化ガリウム系半導体層１０３とを順にエピタキシャル成長させてｐｎ接合ダイオード１００を製造した。
この際、原料としては、トリメチルガリウムとアンモニアとを使用し、ドーピング原料としては、珪素に関しては窒素［Ｎ2］で希釈したモノシラン［ＳｉＨ4］、マグネシウム［Ｍｇ］に関してはビスシクロペンタジエニルマグネシウム［（Ｃ5Ｈ5）2Ｍｇ］を使用した。これらの原料としては、意図しないドナー不純物やアクセプタ不純物の影響を可能な限り低減するために、電子工業用として流通している高純度品を使用した。更に、成長圧力を１０ｋＰａ以上１０１ｋＰａ以下の範囲、成長温度を約１２００℃までの範囲で制御することができる有機金属気相成長装置を使用した。
先ず、ｎ型窒化ガリウム自立基板１０１の表面に珪素濃度が２．０×１０18／ｃｍ3である第１のｎ型窒化ガリウム半導体層１０４を層厚が２μｍ以上４μｍ以下となるようにエピタキシャル成長させた。
そして、第１のｎ型窒化ガリウム半導体層１０４の表面に珪素濃度が２．０×１０16／ｃｍ3であると共に炭素濃度が３．０×１０16／ｃｍ3である第２のｎ型窒化ガリウム半導体層１０５を層厚がＸμｍ（ここで、０≦Ｘ≦１５）となるようにエピタキシャル成長させた。ここで、不純物濃度は、二次イオン質量分析（ＳＩＭＳ）により確認した。
本発明者による調査によれば、ｎ型窒化ガリウム半導体層のキャリア濃度は、珪素濃度−（約０．３×炭素濃度）と一致することから、第２のｎ型窒化ガリウム半導体層１０５のキャリア濃度は約１．１×１０16／ｃｍ3と推定することができる。
補償比を（０．３×炭素濃度）／珪素濃度として定義すると、第２のｎ型窒化ガリウム半導体層１０５の補償比は０．５と高い値となるため、第２のｎ型窒化ガリウム半導体層１０５は高補償比ドリフト層であると言える。
その後、第２のｎ型窒化ガリウム半導体層１０５の表面に珪素濃度が１．２×１０16／ｃｍ3であると共に炭素濃度が測定下限の５．０×１０15／ｃｍ3以下である第３のｎ型窒化ガリウム半導体層１０６を層厚が（１５−Ｘ）μｍ（ここで、０≦Ｘ≦１５）となるようにエピタキシャル成長させた。
第３のｎ型窒化ガリウム半導体層１０６のキャリア濃度を推定すると約１．１×１０16／ｃｍ3以下となり、補償比は０．１以下と低い値となるため、第３のｎ型窒化ガリウム半導体層１０６は低補償比ドリフト層であると言える。
本実施の形態においては、高補償比ドリフト層と低補償比ドリフト層とを合わせてドリフト層１０７と呼称する。
更に、第３のｎ型窒化ガリウム半導体層１０６の表面に珪素濃度が３．０×１０15／ｃｍ3であると共に炭素濃度が測定下限の５．０×１０15／ｃｍ3以下である第４のｎ型窒化ガリウム半導体層１０８を層厚が５μｍとなるようにエピタキシャル成長させた。
第４のｎ型窒化ガリウム半導体層１０８の補償比は０．５以下となり、キャリア濃度を推定すると約１．５×１０15／ｃｍ3以下と低い値となるため、第４のｎ型窒化ガリウム半導体層１０８は接合面近傍低キャリア濃度層であると言える。
次いで、第４のｎ型窒化ガリウム半導体層１０８の表面にマグネシウム濃度が１．０×１０18／ｃｍ3である第１のｐ型窒化ガリウム半導体層１０９を層厚が０．５μｍとなるようにエピタキシャル成長させ、更に第１のｐ型窒化ガリウム半導体層１０９の表面にマグネシウム濃度が２．０×１０20／ｃｍ3である第２のｐ型窒化ガリウム半導体層１１０を層厚が２０ｎｍとなるようにエピタキシャル成長させた。
珪素濃度が高い第１のｎ型窒化ガリウム半導体層１０４、及びマグネシウムがドーピングされた第１のｐ型窒化ガリウム半導体層１０９や第２のｐ型窒化ガリウム半導体層１１０は、炭素の補償効果に起因する電子濃度の低下が無視できる軽微な範囲であるため、従来と同様の成長条件にてエピタキシャル成長させた。
これに対して、高補償比ドリフト層たる第２のｎ型窒化ガリウム半導体層１０５、及び低補償比ドリフト層たる第３のｎ型窒化ガリウム半導体層１０６については、成長温度、成長圧力、及びＶ／ＩＩＩ比（アンモニアとトリメチルガリウムとの供給モル比）を調整することにより炭素濃度を制御した。
具体的には、高補償比ドリフト層たる第２のｎ型窒化ガリウム半導体層１０５については、成長温度を１０００℃以上１２００℃以下、成長圧力を３０ｋＰａ以上７０ｋＰａ以下、及びＶ／ＩＩＩ比を２０００以上８０００以下としてエピタキシャル成長させて炭素濃度を３．０×１０16／ｃｍ3以上とし、また低補償比ドリフト層たる第３のｎ型窒化ガリウム半導体層１０６については、成長温度を１０００℃以上１２００℃以下、成長圧力を９０ｋＰａ以上１０１ｋＰａ以下、及びＶ／ＩＩＩ比を２５００以上２００００以下としてエピタキシャル成長させて炭素濃度を５．０×１０15／ｃｍ3以下とした。
このような構造のｐｎ接合ダイオード１００において、高補償比ドリフト層たる第２のｎ型窒化ガリウム半導体層１０５の層厚を変化させてＸ＝０、即ち、高補償比ドリフト層が存在しないものを製造した。
この際、アノード電極としてはパラジウム電極を使用し、カソード電極としてはチタンアルミニウム電極を使用した。また、アノード電極は、直径が４００μｍである円形電極とした。更に、素子間分離のため、プラズマエッチングにより第２のｐ型窒化ガリウム半導体層１１０の表面から１μｍの深さまで掘り込み、その部分に保護膜を形成した。
そして、図２に示すように、逆バイアスを印加したときの電流電圧特性を測定すると共に、図３に示すように、接合面を基準として表面側をプラスに取り、３０００Ｖの逆バイアスを印加したときの電界分布をポアソン方程式により解析的に計算した。
更に、図４に示すように、高補償比ドリフト層たる第２のｎ型窒化ガリウム半導体層１０５の層厚を変化させる事によって３０００Ｖの逆バイアスを印加したときの第２のｎ型窒化ガリウム半導体層１０５に掛かる最大電界強度を変化させ、その最大電界強度とリーク電流の電流密度との関係を調査した結果、第２のｎ型窒化ガリウム半導体層１０５に掛かる最大電界強度が約１．５ＭＶ／ｃｍを超えると、逆バイアスを印加したときのリーク電流が急激に増加することが分かった。
以上より、本発明者は、逆バイアスとして降伏現象が発生しない最大許容電圧を印加したときに電界強度が１．５ＭＶ／ｃｍ以下となる領域、即ち、高補償比ドリフト層たる第２のｎ型窒化ガリウム半導体層１０５については、炭素濃度を低く抑えるための成長条件を採用せずにエピタキシャル成長させても逆バイアスを印加したときのリーク電流を殆ど増加させることが無いことを見出した。
この知見を検証するために、本発明者は、珪素濃度が２．８×１０16／ｃｍ3であると共に炭素濃度が６．０×１０16／ｃｍ3であり、補償比が０．６４となる第２のｎ型窒化ガリウム半導体層１０５を備えているものについても同様に調査したところ、全体的にリーク電流が増加するものの、前述のものと略同様の結果が得られた。
よって、高補償比ドリフト層たる第２のｎ型窒化ガリウム半導体層１０５については、炭素濃度がやや高くなるものの製造コストが低い成長条件を採用しても、逆耐圧が３０００Ｖ以上である高耐圧窒化ガリウム系半導体デバイスを得られることが実証された。
前述のように、要求される逆耐圧によってはドリフト層１０７の層厚を１０μｍ以上とする必要があることから、例えば、Ｖ／ＩＩＩ比を下げてドリフト層１０７の一部である第２のｎ型窒化ガリウム半導体層１０５をエピタキシャル成長させることにより、製造コストを大幅に削減することが可能となり、工業的な意義は非常に大きなものとなる。
これまで説明してきたように、本発明によれば、製造コストの増加を抑制しつつ、高耐圧用パワーデバイスとして好適な高耐圧窒化ガリウム系半導体デバイス及びその製造方法を提供することができる。
バイポーラトランジスタ等の高耐圧窒化ガリウム系半導体デバイスは今のところ商業的に実用化されていないが、その優れた材料物性により、他の材料系からなるデバイスよりも優位性を見出すことができるため、特に、産業用や民生用の機器において電力変換素子として広く使用されることが期待される。
なお、本発明は、キャリア濃度が低いｎ型窒化ガリウム系半導体層を含む多層構造の高耐圧窒化ガリウム系半導体デバイスであって、電界強度が一定値以下のドリフト層を含む高耐圧窒化ガリウム系半導体デバイスに関する技術であり、デバイス構造は前述の構造に限定されるものではなく、例えば、ｐｉｎダイオードショットキーバリアダイオード、バイポーラトランジスタ、又はサイリスタ構造への応用が可能である。
次に、本発明の具体例を説明する。
図１のｐｎ接合ダイオードにおいて、第１のｐ型窒化ガリウム半導体層１０９と第２のｐ型窒化ガリウム半導体層１１０が存在しないものを製造し、第４のｎ型窒化ガリウム半導体層１０８の表面にフィールドプレート構造のアノード電極を形成し、ｎ型窒化ガリウム自立基板１０１の裏面にカソード電極を形成し、ショットキーバリアダイオードを作製した。
このショットキーバリアダイオードについても、逆バイアスとして降伏現象が発生しない最大許容電圧を印加したときに電界強度が１．５ＭＶ／ｃｍ以下となる領域、即ち、高補償比ドリフト層たる第２のｎ型窒化ガリウム半導体層１０５については、炭素濃度がやや高くなるものの製造コストが低い成長条件を採用しても、逆耐圧に与える影響は殆ど無かった。
以上より、本発明の効果が前述の構造以外の高耐圧窒化ガリウム系半導体デバイスでも得られることが実証された。
１００ ｐｎ接合ダイオード
１０１ ｎ型窒化ガリウム自立基板
１０２ ｎ型窒化ガリウム系半導体層
１０３ ｐ型窒化ガリウム系半導体層
１０４ 第１のｎ型窒化ガリウム半導体層
１０５ 第２のｎ型窒化ガリウム半導体層
１０６ 第３のｎ型窒化ガリウム半導体層
１０７ ドリフト層
１０８ 第４のｎ型窒化ガリウム半導体層
１０９ 第１のｐ型窒化ガリウム半導体層
１１０ 第２のｐ型窒化ガリウム半導体層

Claims (5)

  1. ｎ型窒化ガリウム自立基板の表面にドリフト層を含むｎ型窒化ガリウム系半導体層が形成されており、前記ｎ型窒化ガリウム系半導体層の表面に他の層が接合されており、前記ｎ型窒化ガリウム系半導体層は接合面近傍にキャリア濃度が１．５×１０ 15 ／ｃｍ 3 以下であると共に炭素濃度が５．０×１０ 15 ／ｃｍ 3 以下である接合面近傍低キャリア濃度層を含み、逆耐圧が３０００Ｖ以上である高耐圧窒化ガリウム系半導体デバイスであって、
    前記ドリフト層は、逆バイアスとして降伏現象が発生しない最大許容電圧を印加したときに電界強度が１．５ＭＶ／ｃｍ以下となる領域の炭素濃度が３．０×１０16／ｃｍ3以上であることを特徴とする高耐圧窒化ガリウム系半導体デバイス。
  2. 前記ドリフト層は、厚さが１０μｍ以上である請求項１に記載の高耐圧窒化ガリウム系半導体デバイス。
  3. 前記他の層は、ｐ型窒化ガリウム系半導体層又は電極である請求項１又は２に記載の高耐圧窒化ガリウム系半導体デバイス。
  4. ｎ型窒化ガリウム自立基板の表面にドリフト層を含むｎ型窒化ガリウム系半導体層が形成されており、前記ｎ型窒化ガリウム系半導体層の表面に他の層が接合されており、前記ｎ型窒化ガリウム系半導体層は接合面近傍にキャリア濃度が１．５×１０ 15 ／ｃｍ 3 以下であると共に炭素濃度が５．０×１０ 15 ／ｃｍ 3 以下である接合面近傍低キャリア濃度層を含み、逆耐圧が３０００Ｖ以上である高耐圧窒化ガリウム系半導体デバイスの製造方法であって、
    前記ドリフト層のうち逆バイアスとして降伏現象が発生しない最大許容電圧を印加したときに電界強度が１．５ＭＶ／ｃｍ以下となる領域をエピタキシャル成長させる際に、成長温度を１０００℃以上１２００℃以下、成長圧力を３０ｋＰａ以上７０ｋＰａ以下、及びＶ／ＩＩＩ比を２０００以上８０００以下として、前記領域の炭素濃度を３．０×１０16／ｃｍ3以上とすることを特徴とする高耐圧窒化ガリウム系半導体デバイスの製造方法。
  5. 前記他の層は、ｐ型窒化ガリウム系半導体層又は電極である請求項４に記載の高耐圧窒化ガリウム系半導体デバイスの製造方法。
JP2014021246A 2014-02-06 2014-02-06 高耐圧窒化ガリウム系半導体デバイス及びその製造方法 Expired - Fee Related JP6175009B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014021246A JP6175009B2 (ja) 2014-02-06 2014-02-06 高耐圧窒化ガリウム系半導体デバイス及びその製造方法
CN201410397655.7A CN104835833A (zh) 2014-02-06 2014-08-13 高耐压氮化镓系半导体设备及其制造方法
US14/481,123 US9184244B2 (en) 2014-02-06 2014-09-09 High voltage gallium nitride based semiconductor device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014021246A JP6175009B2 (ja) 2014-02-06 2014-02-06 高耐圧窒化ガリウム系半導体デバイス及びその製造方法

Publications (2)

Publication Number Publication Date
JP2015149391A JP2015149391A (ja) 2015-08-20
JP6175009B2 true JP6175009B2 (ja) 2017-08-02

Family

ID=53813599

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014021246A Expired - Fee Related JP6175009B2 (ja) 2014-02-06 2014-02-06 高耐圧窒化ガリウム系半導体デバイス及びその製造方法

Country Status (3)

Country Link
US (1) US9184244B2 (ja)
JP (1) JP6175009B2 (ja)
CN (1) CN104835833A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6398678B2 (ja) * 2014-12-11 2018-10-03 富士通株式会社 半導体装置及び半導体装置の製造方法
WO2016143265A1 (ja) * 2015-03-11 2016-09-15 パナソニック株式会社 窒化物半導体装置
US10062776B2 (en) * 2016-02-05 2018-08-28 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
JP6656991B2 (ja) * 2016-03-31 2020-03-04 株式会社サイオクス 窒化物半導体基板、半導体装置、および窒化物半導体基板の製造方法
CN107293601B (zh) * 2016-04-12 2021-10-22 朱江 一种肖特基半导体装置及其制备方法
JP6683972B2 (ja) 2016-08-26 2020-04-22 学校法人法政大学 半導体装置とその製造方法および半導体積層物
JP2018041878A (ja) * 2016-09-08 2018-03-15 富士電機株式会社 半導体装置の製造方法および半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100801A (ja) * 2004-09-01 2006-04-13 Sumitomo Electric Ind Ltd エピタキシャル基板および半導体素子
TWI375994B (en) * 2004-09-01 2012-11-01 Sumitomo Electric Industries Epitaxial substrate and semiconductor element
JP5135708B2 (ja) 2006-04-27 2013-02-06 住友電気工業株式会社 Ｉｉｉ族窒化物系電子デバイスおよびエピタキシャル基板
CN102569557A (zh) * 2007-07-17 2012-07-11 住友电气工业株式会社 电子器件的制作方法、外延衬底的制作方法、iii族氮化物半导体元件及氮化镓外延衬底
JP4462330B2 (ja) * 2007-11-02 2010-05-12 住友電気工業株式会社 Ｉｉｉ族窒化物電子デバイス
JP2010239034A (ja) * 2009-03-31 2010-10-21 Furukawa Electric Co Ltd:The 半導体装置の製造方法および半導体装置
JP5188545B2 (ja) * 2009-09-14 2013-04-24 コバレントマテリアル株式会社 化合物半導体基板
US8946788B2 (en) * 2011-08-04 2015-02-03 Avogy, Inc. Method and system for doping control in gallium nitride based devices
US8796738B2 (en) * 2011-09-21 2014-08-05 International Rectifier Corporation Group III-V device structure having a selectively reduced impurity concentration
US8569153B2 (en) * 2011-11-30 2013-10-29 Avogy, Inc. Method and system for carbon doping control in gallium nitride based devices
JP6127596B2 (ja) * 2013-03-12 2017-05-17 豊田合成株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US9184244B2 (en) 2015-11-10
US20150243736A1 (en) 2015-08-27
CN104835833A (zh) 2015-08-12
JP2015149391A (ja) 2015-08-20

Similar Documents

Publication Publication Date Title
JP6175009B2 (ja) 高耐圧窒化ガリウム系半導体デバイス及びその製造方法
US7884393B2 (en) High electron mobility transistor, field-effect transistor, and epitaxial substrate
Jones et al. AlGaN devices and growth of device structures
US10186421B2 (en) Composite semiconductor substrate
US20100244101A1 (en) Semiconductor device and method for manufacturing the same
US20140264370A1 (en) Carbon doping semiconductor devices
JP2013197357A (ja) 窒化物半導体デバイス及びその製造方法
US11444172B2 (en) Method for producing semiconductor device and semiconductor device
KR20120138652A (ko) 질화물 반도체장치의 제조방법
US10211297B2 (en) Semiconductor heterostructures and methods for forming same
CN104518062A (zh) 制造半导体发光器件的方法
US9401402B2 (en) Nitride semiconductor device and nitride semiconductor substrate
US20150084163A1 (en) Epitaxial substrate, semiconductor device, and method for manufacturing semiconductor device
JP6305137B2 (ja) 窒化物半導体積層物および半導体装置
JP2006179861A (ja) 半導体エピタキシャルウェハ及び電界効果トランジスタ
US8524550B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP5460751B2 (ja) 半導体装置
WO2014038634A1 (ja) エピタキシャルウエハ及びその製造方法
JP2008186936A (ja) 電界効果トランジスタ
US20120248577A1 (en) Controlled Doping in III-V Materials
JP2008103546A (ja) Ｉｉｉ−ｖ族化合物半導体素子及びｉｉｉ−ｖ族化合物半導体エピタキシャルウェハ
JP2016058539A (ja) 高電子移動度トランジスタの製造方法
JP2007042936A (ja) Ｉｉｉ−ｖ族化合物半導体エピタキシャルウェハ
JP6176064B2 (ja) Ｉｉｉ族窒化物半導体デバイス
JP2005191477A (ja) 高電子移動度トランジスタ用エピタキシャルウェハ

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20150519

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20151130

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170425

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170707

R150 Certificate of patent or registration of utility model

Ref document number: 6175009

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees