JP4462330B2 - Ｉｉｉ族窒化物電子デバイス - Google Patents

Ｉｉｉ族窒化物電子デバイス Download PDF

Info

Publication number
JP4462330B2
JP4462330B2 JP2007286534A JP2007286534A JP4462330B2 JP 4462330 B2 JP4462330 B2 JP 4462330B2 JP 2007286534 A JP2007286534 A JP 2007286534A JP 2007286534 A JP2007286534 A JP 2007286534A JP 4462330 B2 JP4462330 B2 JP 4462330B2
Authority
JP
Japan
Prior art keywords
layer
substrate
iii nitride
group iii
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007286534A
Other languages
English (en)
Other versions
JP2009117482A (ja
Inventor
信 橋本
達也 田辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2007286534A priority Critical patent/JP4462330B2/ja
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to EP08845789A priority patent/EP2211376A4/en
Priority to KR1020107008135A priority patent/KR20100074187A/ko
Priority to PCT/JP2008/069564 priority patent/WO2009057601A1/ja
Priority to US12/740,770 priority patent/US8541816B2/en
Priority to CN2008801142642A priority patent/CN101842884B/zh
Priority to TW097142286A priority patent/TW200937634A/zh
Publication of JP2009117482A publication Critical patent/JP2009117482A/ja
Application granted granted Critical
Publication of JP4462330B2 publication Critical patent/JP4462330B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、III族窒化物電子デバイスおよびIII族窒化物半導体エピタキシャル基板に関する。
非特許文献１には、ヘテロ接合電界効果トランジスタ（ＨＦＥＴ）が記載されている。窒化ガリウム系ＨＦＥＴにおいて高出力化を得るためには、窒化ガリウム系電子デバイスで生じる電流コラプスを低減することが必要である。窒化ガリウム系ＨＦＥＴを高周波・大電流で動作させたときに生じる電流コラプスの発生原因の一つとして、ゲート電極端からの電界の影響によりドレイン近傍のＡｌＧａＮ領域に電子が捕獲されることが挙げられる。ＡｌＧａＮ表面のトラップ準位に電子が捕獲されると、二次元電子ガス濃度が減少し、これが出力の低下を招く。＋１００ボルト〜−１００ボルトの範囲で通電しながら行われた電位分布の測定が示されている。この測定によれば、デバイスの微小部分の電位分布示されており、ストレス電圧を印加した後、電子の捕獲により生成された負電位領域がＡｌＧａＮ表面に発生している。トラップ準位からの電子放出確率は、ショットキ電極の逆方向リーク電流量と相関しており、リーク電流を改善すると、電流コラプスはさらに顕在化する。
非特許文献２には、ＡｌＧａＮ／ＧａＮヘテロ構造電界効果トランジスタでは、表面における電荷チャージングと電流コラプスとの間には相関があることが示されている。
「窒化物半導体を用いた低消費電力型高周波デバイスの開発」プロジェクト 最終成果報告会予稿集 第８４頁〜８５頁、平面ＫＦＭ法によるAlGaN/GaN HFETの電流コラプス解析 S. Sabuktagin et al. Appl. Phys. Lett. Vol. 75, 4016 (1999)
非特許文献１、２から理解されるように、電流コラプスの発生は、電荷チャージングに関連している。また、非特許文献１に示されるように、リーク電流と電流コラプスとは、互いにトレードオフの関係にある。
具体的に説明すると、低損失な窒化ガリウム系電子デバイスを作製するためには、順バイアス印加時において直列抵抗を低減するために電流コラプスの抑制が必要であると共に、逆方向リークの低減も同時に必要である。しかしながら、リーク電流を低減するプロセス条件の採用により、電流コラプスの程度が大きくなり、直列抵抗の増大が起こる。逆に、電流コラプスを低減するプロセス条件の採用により、リーク電流の増大が生じる。つまり、これらはトレードオフの関係にある。
ＧａＮ系結晶の作製技術が進歩したことにより、低転位密度のＧａＮウエハが提供されている。また、結晶成長技術の進歩により、低転位密度のＧａＮテンプレートも作製可能になっている。そして、低転位密度のＧａＮウエハ及びＧａＮテンプレート上には、サファイア基板や炭化シリコン基板上へのＧａＮ系結晶成長と実質的に同じ成長条件を用いて低転位密度のＧａＮ系結晶が作製可能である。ＧａＮ系結晶が低転位密度であるので、窒化ガリウム系電子デバイスにおけるリーク電流が小さくなる。しかしながら、結果的に、電流コラプスが増大することになるのである。
本発明は、このような事情を鑑みて為されたものであり、電流コラプスが低減された低損失なIII族窒化物電子デバイスを提供することを目的とし、またIII族窒化物電子デバイスに好適なIII族窒化物半導体エピタキシャル基板を提供することを目的とする。
本発明の一側面に係るIII族窒化物電子デバイスは、（ａ）第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ（０＜Ｘ１＜１、０≦Ｘ２＜１、０＜Ｘ１＋Ｘ２＜１）層と、（ｂ）前記第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層とヘテロ接合を成す第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎ（０≦Ｙ１＜１、０≦Ｙ２＜１、０≦Ｙ１＋Ｙ２＜１）層と、（ｃ）前記第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層上に設けられた第１の電極と、（ｄ）前記第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層上に設けられた第２の電極と、（ｅ）基板とを備え、前記第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎ層は前記基板上に設けられ、前記基板は、１×１０８ｃｍ−２以下の転位密度を有するＧａＮ基板、１×１０８ｃｍ−２以下の転位密度を有するＡｌＮ基板、１×１０８ｃｍ−２以下の転位密度を有するＡｌＧａＮ基板、１×１０８ｃｍ−２以下の転位密度を有するＩｎＧａＮ基板、及び１×１０８ｃｍ−２以下の転位密度を有するＧａＮテンプレートのいずれかであり、前記第１のＡｌ Ｘ１ Ｉｎ Ｘ２ Ｇａ １−Ｘ１−Ｘ２ Ｎ層はノンドープであり、前記第２のＡｌ Ｙ１ Ｉｎ Ｙ２ Ｇａ １−Ｙ１−Ｙ２ Ｎ層はノンドープであり、前記第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層のバンドギャップは前記第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎ層のバンドギャップより大きく、前記第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層の炭素濃度は１×１０１７ｃｍ−３未満であり、前記炭素濃度を有する前記第１のＡｌ Ｘ１ Ｉｎ Ｘ２ Ｇａ １−Ｘ１−Ｘ２ Ｎ層が前記第２のＡｌ Ｙ１ Ｉｎ Ｙ２ Ｇａ １−Ｙ１−Ｙ２ Ｎ層上に成長されて、前記第１のＡｌ Ｘ１ Ｉｎ Ｘ２ Ｇａ １−Ｘ１−Ｘ２ Ｎ層が前記第２のＡｌ Ｙ１ Ｉｎ Ｙ２ Ｇａ １−Ｙ１−Ｙ２ Ｎ層上にあり、前記第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎ層の転位密度が１×１０８ｃｍ−２未満であり、前記第１の電極は、前記第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層にショットキ接合を成す。
本発明の別の側面に係る発明は、ショットキ電極を有するIII族窒化物電子デバイスのためのIII族窒化物半導体エピタキシャル基板であって、（ａ）基板と、（ｂ）前記基板上に設けられた第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ（０＜Ｘ１＜１、０≦Ｘ２＜１、０＜Ｘ１＋Ｘ２＜１）層と、（ｃ）前記基板上に設けられており、前記第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層とヘテロ接合を成す第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎ（０≦Ｙ１＜１、０≦Ｙ２＜１、０≦Ｙ１＋Ｙ２＜１）層とを備え、前記第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎ層は前記第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層と前記基板との間に設けられており、前記第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層のバンドギャップは前記第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎ層のバンドギャップより大きく、前記第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層のシリコン濃度は１×１０１７ｃｍ−３以上であり、前記第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎの転位密度が１×１０８ｃｍ−２未満である。
炭素は、窒化ガリウム系半導体中において、キャリアを捕獲するように働くので、炭素を添加した窒化ガリウム系半導体では、リーク電流が低減される。したがって、リーク電流の低減に炭素添加が利用されてきた。一方、このIII族窒化物電子デバイス及びIII族窒化物半導体エピタキシャル基板によれば、第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎ層の転位密度が１×１０８ｃｍ−２未満であるので、転位に起因するリーク電流が十分に低い。これ故に、この上に成長される第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層の炭素濃度を１×１０１７ｃｍ−３未満に低くしても、リーク電流の増加分は小さい。第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層では、電子の捕獲準位の数が低減されている。第１及び第２の電極を介して印加される電圧により、電子が捕獲準位に捕獲される。しかしながら、第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層の炭素濃度が１×１０１７ｃｍ−３未満であるので、捕獲される電子数は少なく、これ故に、電流コラプスの影響が低減される。
本発明の一側面に係るIII族窒化物電子デバイスは、（ａ）第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ（０＜Ｘ１＜１、０≦Ｘ２＜１、０＜Ｘ１＋Ｘ２＜１）層と、（ｂ）前記第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層とヘテロ接合を成す第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎ（０≦Ｙ１＜１、０≦Ｙ２＜１、０≦Ｙ１＋Ｙ２＜１）層と、（ｃ）前記第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層上に設けられた第１の電極と、（ｄ）前記第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層上に設けられた第２の電極と、（ｅ）基板とを備え、前記第２のＡｌ Ｙ１ Ｉｎ Ｙ２ Ｇａ １−Ｙ１−Ｙ２ Ｎ層は前記基板上に設けられ、前記基板は、１×１０ ８ ｃｍ −２ 以下の転位密度を有するＧａＮ基板、１×１０ ８ ｃｍ −２ 以下の転位密度を有するＡｌＮ基板、１×１０ ８ ｃｍ −２ 以下の転位密度を有するＡｌＧａＮ基板、１×１０ ８ ｃｍ −２ 以下の転位密度を有するＩｎＧａＮ基板、及び１×１０ ８ ｃｍ −２ 以下の転位密度を有するＧａＮテンプレートのいずれかであり、前記第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層は前記第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎ層上にあり、前記第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層のバンドギャップは前記第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎ層のバンドギャップより大きく、前記第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層のシリコン濃度は１×１０１７ｃｍ−３以上であり、前記第１のＡｌ Ｘ１ Ｉｎ Ｘ２ Ｇａ １−Ｘ１−Ｘ２ Ｎ層のシリコン濃度は１×１０ １９ ｃｍ −３ 以下であり、前記第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎの転位密度が１×１０８ｃｍ−２未満であり、前記第１の電極は、前記第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層にショットキ接合を成す。
本発明の別の側面に係る発明は、ショットキ電極を有するIII族窒化物電子デバイスのためのIII族窒化物半導体エピタキシャル基板であって、（ａ）基板と、（ｂ）前記基板上に設けられた第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ（０＜Ｘ１＜１、０≦Ｘ２＜１、０＜Ｘ１＋Ｘ２＜１）層と、（ｃ）前記基板上に設けられており、前記第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層とヘテロ接合を成す第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎ（０≦Ｙ１＜１、０≦Ｙ２＜１、０≦Ｙ１＋Ｙ２＜１）層とを備え、前記第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎ層は前記第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層と前記基板との間に設けられており、前記第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層のバンドギャップは前記第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎ層のバンドギャップより大きく、前記第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層のシリコン濃度は１×１０１７ｃｍ−３以上であり、前記第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎの転位密度が１×１０８ｃｍ−２未満である。
シリコンは、窒化ガリウム系半導体中において、キャリアを提供するように働くので、シリコンを添加した窒化ガリウム系半導体では、窒化ガリウム系半導体の抵抗率が低下する。したがって、大きな転位密度の窒化ガリウム系半導体では、シリコンからのキャリアにより、大きなリーク電流が発生される。一方、このIII族窒化物電子デバイス及びIII族窒化物半導体エピタキシャル基板によれば、第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎ層の転位密度が１×１０８ｃｍ−２であるので、転位に起因するリーク電流が十分に低い。これ故に、この上に成長される第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層のシリコン濃度を１×１０１７ｃｍ−３以上に大きくしても、リーク電流の増加分は小さい。このため、第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層では、捕獲準位に捕獲された電子の緩和時間が小さくなっている。第１及び第２の電極を介して印加される電圧により、電子が捕獲準位に捕獲される。しかしながら、第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層のシリコン濃度が１×１０１７ｃｍ−３以上であるので、印加電圧が消失した後に、捕獲されて電子は短い時間でデトラップし、これ故に、電流コラプスの影響が低減される。
本発明の一側面に係るIII族窒化物電子デバイスは、（ａ）第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ（０＜Ｘ１＜１、０≦Ｘ２＜１、０＜Ｘ１＋Ｘ２＜１）層と、（ｂ）前記第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層とヘテロ接合を成す第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎ（０≦Ｙ１＜１、０≦Ｙ２＜１、０≦Ｙ１＋Ｙ２＜１）層と、（ｃ）前記第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層上に設けられた第１の電極と、（ｄ）前記第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層上に設けられた第２の電極と、（ｅ）基板とを備え、前記第２のＡｌ Ｙ１ Ｉｎ Ｙ２ Ｇａ １−Ｙ１−Ｙ２ Ｎ層は前記基板上に設けられ、前記基板は、１×１０ ８ ｃｍ −２ 以下の転位密度を有するＧａＮ基板、１×１０ ８ ｃｍ −２ 以下の転位密度を有するＡｌＮ基板、１×１０ ８ ｃｍ −２ 以下の転位密度を有するＡｌＧａＮ基板、１×１０ ８ ｃｍ −２ 以下の転位密度を有するＩｎＧａＮ基板、及び１×１０ ８ ｃｍ −２ 以下の転位密度を有するＧａＮテンプレートのいずれかであり、前記第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層は前記第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎ層上にあり、前記第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層のバンドギャップは前記第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎ層のバンドギャップより大きく、前記第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層のシリコン濃度が前記第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層の炭素濃度よりも大きく、前記第１のＡｌ Ｘ１ Ｉｎ Ｘ２ Ｇａ １−Ｘ１−Ｘ２ Ｎ層の炭素濃度は３×１０ １６ ｃｍ −３ 以上であり、前記第１のＡｌ Ｘ１ Ｉｎ Ｘ２ Ｇａ １−Ｘ１−Ｘ２ Ｎ層の炭素濃度は１×１０ １９ ｃｍ −３ 以下であり、前記第１のＡｌ Ｘ１ Ｉｎ Ｘ２ Ｇａ １−Ｘ１−Ｘ２ Ｎ層のシリコン濃度は１×１０ １７ ｃｍ −３ 以上であり、前記第１のＡｌ Ｘ１ Ｉｎ Ｘ２ Ｇａ １−Ｘ１−Ｘ２ Ｎ層のシリコン濃度は１×１０ １９ ｃｍ −３ 以下であり、前記第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎの転位密度が１×１０８ｃｍ−２未満であり、前記第１の電極は、前記第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層にショットキ接合を成す。
本発明の別の側面に係る発明は、ショットキ電極を有するIII族窒化物電子デバイスのためのIII族窒化物半導体エピタキシャル基板であって、（ａ）基板と、（ｂ）前記基板上に設けられた第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ（０＜Ｘ１＜１、０≦Ｘ２＜１、０＜Ｘ１＋Ｘ２＜１）層と、（ｃ）前記基板上に設けられており、前記第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層とヘテロ接合を成す第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎ（０≦Ｙ１＜１、０≦Ｙ２＜１、０≦Ｙ１＋Ｙ２＜１）層とを備え、前記第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎ層は前記第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層と前記基板との間に設けられており、前記第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層のバンドギャップは前記第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎ層のバンドギャップより大きく、前記第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層のシリコン濃度が前記第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層の炭素濃度よりも大きく、前記第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎの転位密度が１×１０８ｃｍ−２未満である。
炭素は、窒化ガリウム系半導体中において、キャリアを捕獲するように働くので、炭素を添加した窒化ガリウム系半導体では、リーク電流が低減される。したがって、リーク電流の低減に炭素添加が利用されてきた。また、シリコンは、窒化ガリウム系半導体中において、キャリアを提供するように働くので、シリコンを添加した窒化ガリウム系半導体では、窒化ガリウム系半導体の抵抗率が低下する。したがって、大きな転位密度の窒化ガリウム系半導体では、シリコンからのキャリアにより、大きなリーク電流が発生される。一方、このIII族窒化物電子デバイス及びIII族窒化物半導体エピタキシャル基板によれば、第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎ層の転位密度が１×１０８ｃｍ−２であるので、転位に起因するリーク電流が十分に低い。これ故に、第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層において、炭素濃度よりもシリコン濃度を大きくしても、リーク電流の増加分は小さい。また、炭素の電子捕獲による電流コラプスが、炭素濃度よりも大きい濃度のシリコンによって低減される。
本発明の上記側面に係るIII族窒化物電子デバイス及びIII族窒化物半導体基板生産物では、前記第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層の炭素濃度は１×１０１７ｃｍ−３以上であることが好ましい。
上記のIII族窒化物電子デバイス及びIII族窒化物半導体基板生産物によれば、１×１０１７ｃｍ−３以上の炭素濃度の第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層においては、炭素原子に起因する多数の電子捕獲準位が形成されリーク電流が小さくなる。炭素濃度より大きな濃度でシリコンの添加を調整することにより、第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層におけるリーク電流等が調整される。この結果、電子捕獲による電流コラプスが、炭素濃度よりも大きい濃度のシリコンによって低減される。
本発明のIII族窒化物電子デバイスでは、前記第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層はＡｌＧａＮバリア層であり、当該III族窒化物電子デバイスはヘテロ接合トランジスタであり、前記第１の電極は前記ヘテロ接合トランジスタのゲート電極であり、前記第２の電極は前記トランジスタのドレイン電極であり、当該III族窒化物電子デバイスは、前記第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層上に設けられたソース電極を更に備える。このIII族窒化物電子デバイスによれば、ヘテロ接合トランジスタにおいて、リーク電流の大きな増加を避けながら電流コラプスを低減できる。
本発明のIII族窒化物半導体基板生産物では、前記第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層はＡｌＧａＮバリア層であり、前記III族窒化物電子デバイスは、ヘテロ接合を有するトランジスタであり、前記ショットキ電極は前記トランジスタのゲート電極である。このIII族窒化物半導体エピタキシャル基板によれば、リーク電流の大きな増加を避けながら電流コラプスを低減できるヘテロ接合トランジスタを作製可能になる。
本発明のIII族窒化物電子デバイス及びIII族窒化物半導体基板生産物では、前記第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層はＡｌＧａＮ層であり、当該III族窒化物電子デバイスはショットキバリアダイオードであり、前記第１の電極は前記ショットキバリアダイオードのアノード電極であり、前記第２の電極は前記ショットキバリアダイオードのカソード電極である。このIII族窒化物電子デバイスによれば、ショットキバリアダイオードにおいて、リーク電流の大きな増加を避けながら電流コラプスを低減できる。また、このIII族窒化物半導体エピタキシャル基板によれば、リーク電流の大きな増加を避けながら電流コラプスを低減できるショットキバリアダイオードを作製可能になる。
本発明の上記側面に係るIII族窒化物電子デバイス及びIII族窒化物半導体基板生産物では、前記第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎ層はＧａＮからなることが好ましい。III族窒化物電子デバイス及びIII族窒化物半導体基板生産物によれば、良好な品質のＧａＮ結晶を成長できるので、リーク電流を低減できる。
本発明の上記側面に係るIII族窒化物電子デバイス及びIII族窒化物半導体基板生産物では、１×１０８ｃｍ−２以下の転位密度を有するＧａＮ基板を更に備えることができる。前記第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎ層は前記ＧａＮ基板上に設けられており、前記第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層は前記第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎ層上に設けられていることが好ましい。III族窒化物電子デバイス及びIII族窒化物半導体基板生産物では、ＧａＮ基板の転位密度が小さいので、転位起因のリーク電流が小さくなるけれども、電流コラプスを低減できる。
本発明の上記側面に係るIII族窒化物電子デバイス及びIII族窒化物半導体基板生産物では、前記ＧａＮ基板は半絶縁性を有することができる。III族窒化物電子デバイス及びIII族窒化物半導体基板生産物によれば、良好な高周波特性を有する電子デバイスが提供される。
本発明の上記側面に係るIII族窒化物電子デバイス及びIII族窒化物半導体基板生産物は、１×１０８ｃｍ−２以下の転位密度を有するＧａＮテンプレートを更に備えることができる。前記第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎ層は前記ＧａＮテンプレート上に設けられており、前記第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層は前記第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎ層上に設けられている。III族窒化物電子デバイス及びIII族窒化物半導体基板生産物によれば、ＧａＮテンプレートの転位密度が小さいので、転位起因のリーク電流が小さくなるけれども、電流コラプスを低減できる。
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
以上説明したように、本発明によれば、電流コラプスが低減されており低損失なIII族窒化物電子デバイスが提供される。また、本発明によれば、低損失なIII族窒化物電子デバイスに好適なIII族窒化物半導体エピタキシャル基板が提供される。
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明のIII族窒化物電子デバイス及びIII族窒化物半導体基板生産物に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
図１（ａ）は、本実施の形態に係るIII族窒化物電子デバイスの構造を示す図面である。III族窒化物電子デバイス１１は、第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ（０＜Ｘ１＜１、０≦Ｘ２＜１、０＜Ｘ１＋Ｘ２＜１）層１３（１３ａ、１３ｂ、１３ｃ）と、第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎ（０≦Ｙ１＜１、０≦Ｙ２＜１、０≦Ｙ１＋Ｙ２＜１）層１５と、第１の電極１７と、第２の電極１９とを備える。第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎ層１５は、第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層１３とヘテロ接合２１を成す。第１の電極１７は、第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層１３上に設けられており、第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層１３に接合を成す。第２の電極１９は、第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層上に設けられており、また第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層１３に接合を成す。第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層１３のバンドギャップは第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎ層１５のバンドギャップより大きい。第１の電極１７は、第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層１３にショットキ接合を成す。第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層１３及び第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎ層１５上に設けられており、基板２３上に設けられている。
また、図１（ａ）は、ショットキ電極を有するIII族窒化物電子デバイスのためのIII族窒化物半導体エピタキシャル基板を部分的に示しており、III族窒化物電子デバイス１１のための電極１７、１９は、III族窒化物半導体エピタキシャル基板Ｅ１の主面上に設けられている。
好適な実施例では、III族窒化物系電子デバイス１１は、例えばヘテロ接合トランジスタ及びショットキバリアダイオードである。III族窒化物系電子デバイス１１の動作中のある期間に逆バイアスが第１の電極１７に印加される。一方、III族窒化物電子デバイス１１の動作では、第１の電極１７に順バイアスが印加される動作期間では、第２の電極１９は、III族窒化物電子デバイス１１に流れるキャリアを提供する。このために、第２の電極１９は第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層１３にオーミック接合を成すことが好ましい。材料に関して、第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層１３及び第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎ層１５との組み合わせとしては、例えばＡｌＧａＮ／ＧａＮ、ＡｌＧａＮ／ＩｎＧａＮ、ＡｌＸ１Ｇａ１−Ｘ１Ｎ／ＡｌＹ１Ｇａ１−Ｙ１Ｎ（Ｘ１＞Ｙ１＞０）、ＩｎＡｌＮ／ＧａＮ等が用いられる。第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層１３及び第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎ層１５は、例えば有機金属気相成長法で成長される。
III族窒化物電子デバイス１１がヘテロ接合トランジスタであるとき、第１の電極１７はゲート電極であり、第２の電極１９がソース電極及びドレイン電極である。或いは、III族窒化物電子デバイス１１がショットキバリアダイオードであるとき、第１の電極１７はアノード電極であり、第２の電極１９がカソード電極である。これらの電子デバイスのいずれも、電流が、窒化ガリウム系半導体層の表層を流れる電子デバイス、いわゆる横型電子デバイスである。これ故に、III族窒化物電子デバイス１１の電気的特性は、窒化ガリウム系半導体層の表層にトラップされる電荷に敏感である。
引き続き、図１（ｂ）、図２（ａ）及び図２（ｂ）を参照しながら、本実施の形態に係るIII族窒化物電子デバイスの例示として、ヘテロ接合トランジスタを説明する。
図１（ｂ）は、本実施の形態に係るIII族窒化物系ヘテロ接合トランジスタの構造を模式的に示す図面である。III族窒化物系ヘテロ接合トランジスタ（トランジスタと記す）１１ａは、第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層１３ａと、第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎ層１５と、電極１７ａ、１８ａ、１９ａとを備える。トランジスタ１１ａでは、第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層１３に替えて第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層１３ａが用いられる。第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層１３ａの炭素濃度ＮＣ１３は１×１０１７ｃｍ−３未満である。第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎ層１５の転位密度Ｄが１×１０８ｃｍ−２である。ヘテロ接合２１により、二次元電子ガス層２５が生成される。電極１７ａ、１８ａ、１９ａは、それぞれ、ゲート電極、ソース電極及びドレイン電極である。また、電極１７ａ、１８ａ、１９ａのアレイは、III族窒化物半導体エピタキシャル基板Ｅ２上に形成されており、III族窒化物半導体エピタキシャル基板Ｅ２は、第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層１３ａ、第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎ層１５及び基板２３に対応する構成物を含む。
炭素は、窒化ガリウム系半導体中においてキャリアを捕獲する準位を形成する。このため、炭素を添加した窒化ガリウム系半導体では、リーク電流が小さい。したがって、リーク電流の低減のために炭素添加が利用されてきた。一方、このトランジスタ１１ａ及びIII族窒化物半導体エピタキシャル基板Ｅ２によれば、第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎ層１５の転位密度が１×１０８ｃｍ−２未満であるので、転位に起因するリーク電流が十分に低い。これ故に、この上に成長される第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層１３ａの炭素濃度を１×１０１７ｃｍ−３未満程度にまで低くしても、リーク電流の増加分は小さく許容範囲である。第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層１３ａでは、第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層１３ａの炭素濃度ＮＣ１３が１×１０１７ｃｍ−３未満であるので、電子の捕獲準位の数が減少する。第２の電極１８ａを介して印加される電圧により、電子がゲート近傍のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層１３ａの捕獲準位に捕獲されるけれども、捕獲された電子数は炭素濃度の低減により少なく、これ故に、電流コラプスの影響が低減される。
基板２３は、貫通転位密度Ｔｄｄを有しており、転位密度Ｔｄｄは、例えば１×１０８ｃｍ−２未満であることが好ましい。基板２３としては、ＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ等を用いることができる。
図２（ａ）は、本実施の形態に係るIII族窒化物系ヘテロ接合トランジスタの構造を模式的に示す図面である。III族窒化物系ヘテロ接合トランジスタ１１ｂ（以下「トランジスタ１１ｂ」と記す）は、第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層１３ｂと、第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎ層１５と、電極１７ａ、１８ａ、１９ａとを備える。トランジスタ１１ｂでは、第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層１３に替えて第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層１３ｂが用いられる。III族窒化物半導体エピタキシャル基板Ｅ３は、第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層１３ｂ、第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎ層１５及び基板２３に対する構成物を含み、III族窒化物半導体エピタキシャル基板Ｅ３の主面上に電極１７ａ、１８ａ、１９ａのアレイが形成されている。第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層１３ｂのシリコン濃度ＮＳｉ１３は１×１０１７ｃｍ−３以上である。
窒化ガリウム系半導体中において、シリコンは、キャリアを提供するように働く。このため、シリコンを添加した窒化ガリウム系半導体では、窒化ガリウム系半導体の抵抗率が低下する。したがって、大きな転位密度の窒化ガリウム系半導体では、シリコンからのキャリアにより、大きなリーク電流が発生される。一方、このIII族窒化物電子デバイス１１ｂ及びIII族窒化物半導体エピタキシャル基板Ｅ３によれば、第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎ層１５の転位密度Ｄが１×１０８ｃｍ−２であるので、転位に起因するリーク電流が十分に低い。これ故に、この上に成長される第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層１３ｂのシリコン濃度ＮＳｉ１３を１×１０１７ｃｍ−３以上に大きくしても、リーク電流の増加分は小さい。第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層１３ｂでは、捕獲準位に捕獲された電子の緩和時間が小さくなっている。第１及び第２の電極１７ａ、１９ａを介して印加される電圧により、電子が第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層１３ｂのゲート近傍の捕獲準位に捕獲される。しかしながら、第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層１３ｂのシリコン濃度が１×１０１７ｃｍ−３以上であるので、印加電圧が消失した後に、捕獲されて電子は短い時間でデトラップし、これ故に、電流コラプスの影響が低減される。好ましくは、シリコン濃度ＮＳｉ１３は１×１０１９ｃｍ−３以下である。
図２（ｂ）は、本実施の形態に係るIII族窒化物系ヘテロ接合トランジスタの構造を模式的に示す図面である。III族窒化物系ヘテロ接合トランジスタ１１ｃ（以下「トランジスタ１１ｃ」と記す）は、第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層１３ｃと、第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎ層１５と、電極１７ａ、１８ａ、１９ａとを備える。トランジスタ１１ｃでは、第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層１３に替えて第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層１３ｃが用いられる。III族窒化物半導体エピタキシャル基板Ｅ４は、第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層１３ｃ、第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎ層１５及び基板２３に対する構成物を含み、III族窒化物半導体エピタキシャル基板Ｅ４の主面上には電極１７ａ、１８ａ、１９ａのアレイが形成される。
既に説明したように、炭素は窒化ガリウム系半導体中でキャリアを捕獲するように働くと共に、シリコンは窒化ガリウム系半導体中でキャリアを提供するように働く。窒化ガリウム系半導体には炭素が添加されており、キャリアはその炭素に起因する捕獲準位にトラップされ電流コラプスが発生しやすくなるが、一方で炭素濃度よりも高いシリコンを添加しているため、捕獲準位の数よりも多いキャリアが存在し、抵抗率が低下している。そのため印加電圧が消失した後に、捕獲された電子は短い時間でデトラップし、これ故に電流コラプスの影響が低減される。また、このトランジスタ１１ｃ及びIII族窒化物半導体エピタキシャル基板Ｅ４によれば、第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎ層１５の転位密度が１×１０８ｃｍ−２であるので、転位に起因するリーク電流が十分に低い。これ故に、第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層１３ｃにおいて、シリコン濃度を炭素濃度よりも大きくしても、リーク電流の増加分は小さい。
以上説明した関係（電流コラプスと炭素濃度との関係）は、以下の実験に基づき発明者らによって見出されたものである。
（実験例）
実験１：
有機金属気相成長（ＭＯＶＰＥ）法を用いて、（０００１）面のサファイア基板上に、以下のようにエピタキシャル基板を作製した。水素雰囲気にて摂氏１０５０度及び炉内圧力１００ｔｏｒｒ（１Ｔｏｒｒは、１３３．３２２パスカルで換算される）にて、５分間の炉内熱処理を行った。この後に、摂氏５２０度で低温ＧａＮバッファ層（２５ｎｍ）を成長した。次いで、摂氏１０５０度、炉内圧力１００ｔｏｒｒ及びＶ／III＝１０００の条件で、２μｍのノンドープＧａＮ層を成長した。続いて、摂氏１０７０度、５０ｔｏｒｒ及びＶ／III＝５００の条件でノンドープのＡｌ０．２５Ｇａ０．７５Ｎ層を成長した。これらの工程により、エピタキシャル基板Ａ−１を作製した。ＴＥＭ評価によるＧａＮ層の転位密度は、２×１０９ｃｍ−２であった。
実験２：
ＭＯＶＰＥ法を用いて、６Ｈ−ＳｉＣ基板上に、以下のようにエピタキシャル基板を作製した。水素雰囲気にて摂氏１０５０度及び炉内圧力１００ｔｏｒｒにて、５分間の炉内熱処理を行った。この後に、摂氏１０８０度でノンドープＡｌ０．５Ｇａ０．５Ｎバッファ層（１００ｎｍ）を成長した。次いで、摂氏１０５０度、炉内圧力１００ｔｏｒｒ及びＶ／III＝１０００の条件で、２μｍのノンドープＧａＮ層を成長した。続いて、摂氏１０７０度、５０ｔｏｒｒ及びＶ／III＝５００の条件で、ノンドープの２５ｎｍのＡｌ０．２５Ｇａ０．７５Ｎ層を成長した。これらの工程により、エピタキシャル基板Ｂ−１を作製した。ＴＥＭ評価によるＧａＮ層の転位密度は、５×１０８ｃｍ−２であった。
実験３：
ＭＯＶＰＥ法を用いて、図３に示されるエピタキシャル基板３１を以下のように作製した。高抵抗ＧａＮ基板３３の表面に、アンモニア雰囲気にて摂氏１０００度の温度で、５分間の炉内熱処理を行った。この後に、摂氏１０５０度、炉内圧力１００ｔｏｒｒ及びＶ／III＝１０００の条件で、２μｍのノンドープＧａＮ層３５を成長した。続いて、摂氏１０７０度、５０ｔｏｒｒ及びＶ／III＝５００の条件で、ノンドープの２５ｎｍのＡｌ０．２５Ｇａ０．７５Ｎ層３７を成長した。これらの工程により、エピタキシャル基板Ｃ−１、Ｄ−１を作製した。ＴＥＭ評価により、エピタキシャル基板Ｃ−１のＧａＮ層の転位密度は１０×１０７ｃｍ−２であり、エピタキシャル基板Ｄ−１のＧａＮ層の転位密度は１０×１０６ｃｍ−２であった。
上記の各実験と同様にして、様々な成長圧力を用いてＡｌＧａＮ層を成長した。成長圧力として７５ｔｏｒｒのエピタキシャル基板Ａ−２〜Ｅ−２を作製し、成長圧力として１００ｔｏｒｒのエピタキシャル基板Ａ−３〜Ｅ−３を作製し、成長圧力として１５０ｔｏｒｒのエピタキシャル基板Ａ−４〜Ｅ−４を作製し、成長圧力として２００ｔｏｒｒのエピタキシャル基板Ａ−５〜Ｅ−５を作製した。
逆バイアス時のリーク電流Ｉｇｓ（ゲート-ソース間電流）及び電流コラプスを評価するために、上記のエピタキシャル基板上に電極（ゲート電極、ソース電極及びドレイン電極）を形成して、ＨＥＭＴ構造のトランジスタを作製した。ゲート電極は、ゲート幅Ｗｇ＝０．５ｍｍ、ドレイン・ゲート間隔Ｌｇｄ＝１０μｍのリング形状を有し、ドレイン電極はリング内に位置すると共に、ソース電極はリングを囲むように設けられている。
コラプス状態の評価のために、逆バイアスの印加に先だって、オン抵抗を測定すると共に、５分間及び電圧Ｖｄｓ＝１００ボルトの印加の後にオン抵抗を測定して、電流コラプスは、その比（バイアス印加後のオン抵抗／バイアス印加前のオン抵抗）により規定される。電流コラプスのないとき、オン抵抗比は１になる。電流コラプスが存在するときには、電流コラプスは１よりも大きくなる。また、リーク電流は、電圧Ｖｄｓ＝１００ボルトの印加の際のＩｇｓ（ゲート-ソース間電流）により規定される。
これらの測定の結果を図４に示す。図４には特性線Ｃ１、Ｃ２、Ｃ３、Ｃ４が示されている。図４に示された測定結果の図５を示す。この図５において、炭素濃度は、ＧａＮ基板上のＡｌＧａＮのものである。図５において、例えば成長圧力５０ｔｏｒｒでは、Ｓａｐ基板上のＡｌＧａＮの炭素濃度は、３．２×１０１８ｃｍ−３であり、リーク電流は２．２×１０−９Ａ／ｍｍであり、電流コラプスは１０．４１である。Ｓａｐ基板は、サファイア基板を示す。
図４及び図５に示されるように、基板の種類に関係なく、リーク電流と電流コラプスのトレードオフの関係が成り立つ。また、図５において、成長圧力が１５０ｔｏｒｒの場合、炭素濃度が例えば９．７×１０１６ｃｍ−３であり、この値は１．０×１０１７ｃｍ−３未満である。この炭素範囲において、低転位ＧａＮ基板上のＨＥＭＴ構造におけるリーク電流と電流コラプスともに良好な特性が得られている。
いずれも基板を用いても、リーク電流とコラプスのトレードオフの関係が成り立つけれども、本実験において用いたサファイア基板及びＳｉＣ基板のエピタキシャル基板のリーク電流は、ＧａＮ基板に比べて多く、また炭素濃度が増加するにつれて、電流コラプスが増加する。一方、本実験において用いたＧａＮ基板のエピタキシャル基板のリーク電流は少なく、また電流コラプスを低減するために炭素濃度を減らしても、リーク電流の増加分は許容可能な範囲である。つまり、低転位ＧａＮ基板を用いたエピタキシャル基板では、本件のトレードオフを部分的に緩和できるとも考えられる。
実験では、様々な転位密度を実現するために、サファイア基板、ＳｉＣ基板、ＧａＮ基板を用いており、本件のトレードオフの緩和は、基板の種類に本質的に関連しているわけではなく、バッファ層の転位密度に関連している。低転位ＧａＮ基板は低転位のバッファ層を形成するために好適である。低転位のバッファ層により、ＡｌＧａＮバリア層のために低転位の下地層が提供される。故に、低転位ＡｌＮ基板やＡｌＮ／サファイアテンプレートも、１×１０８ｃｍ−２以下の転位密度であれば、トレードオフ（リーク電流と電流コラプスのトレードオフ）の緩和を実現できる。
つまり、低転位ＧａＮ基板上のＨＥＭＴ構造では、例えば、成長圧力を増大させて炭素濃度を低減させることによって、リーク電流が僅かに増加するけれども、増加後のリーク電流を許容範囲を超えることはなく十分低く、かつ、電流コラプスも実用的なレベルまで低減可能である。実用的な電流コラプスレベルは、図４において「Ｒｅｆ１」として示されている。レベルＲｅｆ１は、例えばオン抵抗比で１．３程度である。
図６は、炭素濃度と電流コラプスとの関係を示す図面である。図６には、特性線Ｉ１〜Ｉ４が示されている。電流コラプスが大きいデバイスでは、オン抵抗が増大する。このため、電流コラプスの値は１．３程度の値以下であることが好ましい。図６における「Ｒｅｆ２」は１．３を示す。図５を参照すると、炭素濃度１×１０１７ｃｍ−３未満では、転位密度２×１０９〜５×１０６ｃｍ−３の範囲で、実用的な電流コラプスを提供する。
図７は、転位密度とリーク電流密度との関係を示す図面である。図７には、特性線Ｊ１〜Ｊ５が示されている。リーク電流密度の実用的なレベルは、１×１０−７Ａ／ｃｍ２以下であり、この値は図７の「Ｒｅｆ３」として参照される。炭素濃度が低くなるにつれて、リーク電流も低くなる。しかしながら、電流コラプスの値を考慮に入れると、炭素濃度は１×１０１７ｃｍ−３未満であることが好ましい。炭素濃度が１×１０１７ｃｍ−３未満であり、転位密度が１×１０８ｃｍ−２未満であるとき、リーク電流密度及び電流コラプスが実用的な範囲である。
上記の実験では、炭素濃度を変更するために成長圧力を変化させている。しかしながら、炭素濃度の低減は、成長温度、アンモニア流量、Ｖ／III比、成長レート等の変更によって可能であり、発明者らの実験によれば同様の結果が得られた。成長温度に関しては、温度を上げると炭素濃度は低減される。アンモニア流量に関しては、流量を上げると炭素濃度が低減される。Ｖ／III比に関しては、Ｖ／III比を上げると、炭素濃度が低減される。成長レートに関しては、成長レートを下げると炭素濃度が低減される。
上記の実験では、バリア層における炭素の低減を説明した。炭素濃度の低減だけでなく、バリア層へのシリコン（Ｓｉ）ドーピングでも、炭素の低減により効果と同様の結果が得られた。
シリコン濃度を変更してエピタキシャル基板を作製した。作製条件としてエピタキシャル基板Ａ−３、Ｂ−３、Ｃ−３、Ｄ−３の条件（ＡｌＧａＮの成長圧力を１００ｔｏｒｒ）において、ＡｌＧａＮ層にそれぞれシリコン濃度３．１×１０１６ｃｍ−３、１．１×１０１７ｃｍ−３、３．７×１０１７ｃｍ−３を添加した。これらのエピタキシャル基板に対して、コラプス状態及びリーク電流の評価を行った。
これらの測定の結果を図８に示す。図８には特性線Ｓ１、Ｓ２、Ｓ３、Ｓ４が示されている。図８に示された結果の一覧を図９に示す。この図９において、Ｓｉ濃度は、ＧａＮ基板上のＡｌＧａＮのものである。図９において、例えば成長圧力１００ｔｏｒｒでは、Ｓａｐ基板上のＡｌＧａＮの炭素濃度は３．４×１０１７ｃｍ−３であり、Ｓｉ濃度は３．１×１０１６ｃｍ−３であり、リーク電流は３．９×１０−６Ａ／ｍｍであり、.電流コラプスは１．３６である。シリコン濃度に関係なく、炭素濃度として３．４×１０１７ｃｍ−３を用いた。
図８に示されるように、基板の種類に関係なく、リーク電流とコラプスのトレードオフの関係が成り立つ。また、図９において、成長圧力が１００ｔｏｒｒの場合、Ｓｉ濃度が例えば１．１×１０１７ｃｍ−３であり、１．０×１０１７ｃｍ−３以上である。このＳｉ濃度の範囲において、低転位ＧａＮ基板上のＨＥＭＴ構造において、リーク電流と電流コラプスともに良好な特性が得られている。
別の見方によれば、シリコン濃度が炭素濃度と同等以上のとき、低転位ＧａＮ基板上ＨＥＭＴ構造において、リーク電流と電流コラプスともに良好な特性が得られている。ＡｌＧａＮへのＳｉ添加に伴い、大きな転位密度のＡｌＧａＮ（例えばサファイア基板やＳｉＣ基板上に形成されたＡｌＧａＮ）では、コラプスの低減と共にリーク電流の大幅な増加が生じる。ところが、小さな転位密度のＡｌＧａＮ（低転位ＧａＮ基板上に形成されたＡｌＧａＮ）では、Ｓｉ添加に伴うリーク電流の増加が十分に低く、かつ、大幅に低減が電流コラプスに可能になる。炭素及びＳｉの両方を添加するとき、以下の濃度範囲が使用される。
炭素濃度は３×１０１６ｃｍ−３以上であることが好ましい。それ以下の炭素濃度に下げることが難しいからである。炭素濃度は１×１０１９ｃｍ−３以下であることが好ましい。良好なエピタキシャル膜が得られなくなるためである。Ｓｉ濃度は３×１０１６ｃｍ−３以上であることが好ましい。炭素濃度が３×１０１６ｃｍ−３以下にするのが困難だからである。Ｓｉ濃度は１×１０１９ｃｍ−３以下であることが好ましい。あまりにＳｉ濃度が高いとリーク電流が増大するからである。
また、バッファ層（例えば、ＧａＮバッファ層）における炭素低減によっても、本実施の形態に係る効果と同様の効果が得られる。具体的には電流コラプスの低減に効果がある。本実施例においてはＨＥＭＴ構造について説明した。本発明は、実施の形態に説明された形態に限定されることなく、横型ショットキバリアダイオード等の横型電子デバイス等でも同様の効果が得られる。
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
従来においては、ＧａＮ基板上にＨＥＭＴ構造のためのエピタキシャル膜を作製するとき、サファイア基板上にＨＥＭＴ構造のためのエピタキシャル膜を作製する条件を用いていた。炭素濃度が３×１０１７ｃｍ−３以上となる条件をそのままＧａＮ基板における成長に用いるので、リーク電流密度は極めて少ないけれども、電流コラプスがサファイア基板上のＨＥＭＴ構造に比較して大きくなる。
しかしながら、以上説明したように、ＡｌＧａＮ中の炭素濃度を１×１０１７ｃｍ−３未満にすることで、電流コラプスと電流リークを同時に低減できる。また、ＡｌＧａＮ中のシリコン濃度を１×１０１７ｃｍ−３以上にすることで、電流コラプスと電流リークを同時に低減できる。さらに、ＡｌＧａＮ中のシリコン濃度を炭素濃度より大きくすることで、電流コラプスと電流リークを同時に低減できる。すなわち、低転位な下地半導体領域を用いることにより、リーク電流を増加するような成長条件を用いることができ、リーク電流と電流コラプスとの間のトレードオフ関係を部分的に打開して、低リーク電流でかつ電流コラプスをほぼ抑制できる。
図１（ａ）は、ショットキ電極を有するIII族窒化物電子デバイスのためのIII族窒化物半導体エピタキシャル基板を部分的に示す図面である。図１（ｂ）は、本実施の形態に係るIII窒化物系ヘテロ接合トランジスタの構造を模式的に示す図面である。 図２（ａ）は、本実施の形態に係るIII窒化物系ヘテロ接合トランジスタの構造を模式的に示す図面である。図２（ｂ）は、本実施の形態に係るIII窒化物系ヘテロ接合トランジスタの構造を模式的に示す図面である。 図３は、エピタキシャル基板の構造を示す図面である。 図４は、炭素添加に関してリーク電流密度と電流コラプスとの関係を示すグラフである。 図５は、炭素濃度と電流コラプスとの関係の一覧を示す図面である。 図６は、炭素濃度と電流コラプスとの関係を示すグラフである。 図７は、転位密度とリーク電流密度との関係を示すグラフである。 図８は、シリコン添加に関して、リーク電流密度と電流コラプスとの関係を示すグラフである。 図９は、シリコン添加に関して、リーク電流密度と電流コラプスとの関係の一覧を示す図面である。
符号の説明
１１、１１ａ、１１ｂ、１１ｃ…III族窒化物系電子デバイス、１３、１３ａ、１３ｂ、１３ｃ…第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層、１５…第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎ層、１７…第１の電極、１９…第２の電極、１７ａ、１８ａ、１９ａ…電極、２１…ヘテロ接合、２３…基板、２５…二次元電子ガス層、
３１…エピタキシャル基板、３３…高抵抗ＧａＮ基板、３５…ノンドープＧａＮ層、３７…Ａｌ０．２５Ｇａ０．７５Ｎ層、Ｅ１、Ｅ２、Ｅ３、Ｅ４…III族窒化物半導体エピタキシャル基板、ＮＳｉ１３…シリコン濃度

Claims (8)

  1. 第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ（０＜Ｘ１＜１、０≦Ｘ２＜１、０＜Ｘ１＋Ｘ２＜１）層と、
    前記第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層とヘテロ接合を成す第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎ（０≦Ｙ１＜１、０≦Ｙ２＜１、０≦Ｙ１＋Ｙ２＜１）層と、
    前記第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層上に設けられた第１の電極と、
    前記第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層上に設けられた第２の電極と、
    基板と
    を備え、
    前記第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎ層は前記基板上に設けられ、
    前記基板は、１×１０８ｃｍ−２以下の転位密度を有するＧａＮ基板、１×１０８ｃｍ−２以下の転位密度を有するＡｌＮ基板、１×１０８ｃｍ−２以下の転位密度を有するＡｌＧａＮ基板、１×１０８ｃｍ−２以下の転位密度を有するＩｎＧａＮ基板、及び１×１０８ｃｍ−２以下の転位密度を有するＧａＮテンプレートのいずれかであり、
    前記第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層のバンドギャップは前記第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎ層のバンドギャップより大きく、
    前記第１のＡｌ Ｘ１ Ｉｎ Ｘ２ Ｇａ １−Ｘ１−Ｘ２ Ｎ層はノンドープであり、
    前記第２のＡｌ Ｙ１ Ｉｎ Ｙ２ Ｇａ １−Ｙ１−Ｙ２ Ｎ層はノンドープであり、
    前記第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層の炭素濃度は１×１０１７ｃｍ−３未満であり、
    前記炭素濃度を有する前記第１のＡｌ Ｘ１ Ｉｎ Ｘ２ Ｇａ １−Ｘ１−Ｘ２ Ｎ層が前記第２のＡｌ Ｙ１ Ｉｎ Ｙ２ Ｇａ １−Ｙ１−Ｙ２ Ｎ層上に成長されて、前記第１のＡｌ Ｘ１ Ｉｎ Ｘ２ Ｇａ １−Ｘ１−Ｘ２ Ｎ層が前記第２のＡｌ Ｙ１ Ｉｎ Ｙ２ Ｇａ １−Ｙ１−Ｙ２ Ｎ層上にあり、
    前記第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎ層の転位密度が１×１０８ｃｍ−２未満であり、
    前記第１の電極は、前記第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層にショットキ接合を成す、ことを特徴とするIII族窒化物電子デバイス。
  2. 前記第１の電極と前記第２の電極との間に１００ボルトの逆バイアスを印加したときのリーク電流密度は１×１０−７Ａ／ｃｍ２以下である、ことを特徴とする請求項１に記載されたIII族窒化物電子デバイス。
  3. 前記第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層はＡｌＧａＮバリア層であり、
    当該III族窒化物電子デバイスはヘテロ接合トランジスタであり、
    前記第１の電極は前記ヘテロ接合トランジスタのゲート電極であり、
    前記第２の電極は前記ヘテロ接合トランジスタのドレイン電極であり、
    当該III族窒化物電子デバイスは、前記第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層上に設けられたソース電極を更に備える、ことを特徴とする請求項１または請求項２に記載されたIII族窒化物電子デバイス。
  4. 前記第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎ層はＧａＮからなる、ことを特徴と
    する請求項３に記載されたIII族窒化物電子デバイス。
  5. 前記第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層はＡｌＧａＮ層であり、
    当該III族窒化物電子デバイスはショットキバリアダイオードであり、
    前記第１の電極は前記ショットキバリアダイオードのアノード電極であり、
    前記第２の電極は前記ショットキバリアダイオードのカソード電極である、ことを特徴とする請求項１または請求項２に記載されたIII族窒化物電子デバイス。
  6. 前記基板は前記ＧａＮ基板である、ことを特徴とする請求項１〜請求項５のいずれか一項に記載されたIII族窒化物電子デバイス。
  7. 前記ＧａＮ基板は半絶縁性を有する、ことを特徴とする請求項６に記載されたIII族窒化物電子デバイス。
  8. 前記基板は前記ＧａＮテンプレートであり、
    前記第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎ層は前記ＧａＮテンプレート上に設けられており、
    前記第１のＡｌＸ１ＩｎＸ２Ｇａ１−Ｘ１−Ｘ２Ｎ層は前記第２のＡｌＹ１ＩｎＹ２Ｇａ１−Ｙ１−Ｙ２Ｎ層上に設けられている、ことを特徴とする請求項１〜請求項５のいずれか一項に記載されたIII族窒化物電子デバイス。
JP2007286534A 2007-11-02 2007-11-02 Ｉｉｉ族窒化物電子デバイス Expired - Fee Related JP4462330B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2007286534A JP4462330B2 (ja) 2007-11-02 2007-11-02 Ｉｉｉ族窒化物電子デバイス
KR1020107008135A KR20100074187A (ko) 2007-11-02 2008-10-28 Ｉｉｉ족 질화물 전자 디바이스 및 ｉｉｉ족 질화물 반도체 에피택셜 기판
PCT/JP2008/069564 WO2009057601A1 (ja) 2007-11-02 2008-10-28 Iii族窒化物電子デバイス及びiii族窒化物半導体エピタキシャル基板
US12/740,770 US8541816B2 (en) 2007-11-02 2008-10-28 III nitride electronic device and III nitride semiconductor epitaxial substrate
EP08845789A EP2211376A4 (en) 2007-11-02 2008-10-28 III NITRIDE ELECTRONIC ELEMENT AND III NITRIDE SEMICONDUCTOR PITAXIAL SUBSTRATE
CN2008801142642A CN101842884B (zh) 2007-11-02 2008-10-28 Ⅲ族氮化物电子器件及ⅲ族氮化物半导体外延衬底
TW097142286A TW200937634A (en) 2007-11-02 2008-10-31 Group iii nitride electronic device and group iii nitride semiconductor epitaxial substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007286534A JP4462330B2 (ja) 2007-11-02 2007-11-02 Ｉｉｉ族窒化物電子デバイス

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009267792A Division JP2010045416A (ja) 2009-11-25 2009-11-25 Ｉｉｉ族窒化物電子デバイス

Publications (2)

Publication Number Publication Date
JP2009117482A JP2009117482A (ja) 2009-05-28
JP4462330B2 true JP4462330B2 (ja) 2010-05-12

Family

ID=40590991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007286534A Expired - Fee Related JP4462330B2 (ja) 2007-11-02 2007-11-02 Ｉｉｉ族窒化物電子デバイス

Country Status (7)

Country Link
US (1) US8541816B2 (ja)
EP (1) EP2211376A4 (ja)
JP (1) JP4462330B2 (ja)
KR (1) KR20100074187A (ja)
CN (1) CN101842884B (ja)
TW (1) TW200937634A (ja)
WO (1) WO2009057601A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010045416A (ja) * 2009-11-25 2010-02-25 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物電子デバイス
US8541816B2 (en) 2007-11-02 2013-09-24 Sumitomo Electric Industries, Ltd. III nitride electronic device and III nitride semiconductor epitaxial substrate

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011035066A (ja) * 2009-07-30 2011-02-17 Sumitomo Electric Ind Ltd 窒化物半導体素子、及び窒化物半導体素子を作製する方法
JP2012033575A (ja) * 2010-07-28 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置
JP2013033930A (ja) * 2011-06-29 2013-02-14 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体素子、及び、ｉｉｉ族窒化物半導体素子の製造方法
JP6015053B2 (ja) * 2012-03-26 2016-10-26 富士通株式会社 半導体装置の製造方法及び窒化物半導体結晶の製造方法
JP5656930B2 (ja) * 2012-07-05 2015-01-21 古河電気工業株式会社 窒化物系化合物半導体素子
EP2720257A4 (en) * 2012-08-10 2015-09-23 Ngk Insulators Ltd SEMICONDUCTOR ELEMENT, HEMT ELEMENT, AND METHOD FOR MANUFACTURING SEMICONDUCTOR ELEMENT
EP2888390A1 (en) 2012-08-24 2015-07-01 Sixpoint Materials Inc. A bismuth-doped semi-insulating group iii nitride wafer and its production method
JP5787417B2 (ja) * 2013-05-14 2015-09-30 コバレントマテリアル株式会社 窒化物半導体基板
JP6175009B2 (ja) * 2014-02-06 2017-08-02 住友化学株式会社 高耐圧窒化ガリウム系半導体デバイス及びその製造方法
JP2015176936A (ja) * 2014-03-13 2015-10-05 株式会社東芝 半導体装置
JP6305137B2 (ja) * 2014-03-18 2018-04-04 住友化学株式会社 窒化物半導体積層物および半導体装置
JP6249868B2 (ja) * 2014-04-18 2017-12-20 サンケン電気株式会社 半導体基板及び半導体素子
US9419125B1 (en) 2015-06-16 2016-08-16 Raytheon Company Doped barrier layers in epitaxial group III nitrides
JP6682391B2 (ja) 2016-07-22 2020-04-15 株式会社東芝 半導体装置、電源回路、及び、コンピュータ
CN117542887B (zh) * 2024-01-10 2024-04-30 英诺赛科（珠海）科技有限公司 一种氮化镓射频器件以及制备方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015437A (ja) 1999-06-29 2001-01-19 Nec Corp Ｉｉｉ族窒化物結晶成長法
US6787814B2 (en) * 2000-06-22 2004-09-07 Showa Denko Kabushiki Kaisha Group-III nitride semiconductor light-emitting device and production method thereof
JP4554803B2 (ja) * 2000-12-04 2010-09-29 独立行政法人理化学研究所 低転位バッファーおよびその製造方法ならびに低転位バッファーを備えた素子
WO2003063215A1 (fr) 2002-01-21 2003-07-31 Matsushita Electric Industrial Co., Ltd. Procede de fabrication d'un dispositif a semi-conducteurs a base de nitrures
JP2003282929A (ja) 2002-03-22 2003-10-03 Osaka Gas Co Ltd 受光素子の作製方法
JP4179539B2 (ja) * 2003-01-15 2008-11-12 富士通株式会社 化合物半導体装置及びその製造方法
JP2006114655A (ja) * 2004-10-14 2006-04-27 Hitachi Cable Ltd 半導体エピタキシャルウェハ及び電界効果トランジスタ
US7456443B2 (en) * 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
JP2006295126A (ja) * 2005-03-15 2006-10-26 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体素子およびエピタキシャル基板
JP2006261474A (ja) 2005-03-18 2006-09-28 Furukawa Electric Co Ltd:The 窒化物系半導体デバイス
JP4895520B2 (ja) 2005-03-28 2012-03-14 日本電信電話株式会社 ショットキーダイオードおよびその製造方法
JP4792814B2 (ja) * 2005-05-26 2011-10-12 住友電気工業株式会社 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法
WO2007007589A1 (ja) 2005-07-08 2007-01-18 Nec Corporation 電界効果トランジスタおよびその製造方法
JP2007027276A (ja) * 2005-07-13 2007-02-01 Oki Electric Ind Co Ltd 半導体素子の製造方法及び半導体素子
US20070018198A1 (en) 2005-07-20 2007-01-25 Brandes George R High electron mobility electronic device structures comprising native substrates and methods for making the same
WO2007013257A1 (ja) 2005-07-29 2007-02-01 Matsushita Electric Industrial Co., Ltd. 窒化物系半導体素子
JP4462330B2 (ja) 2007-11-02 2010-05-12 住友電気工業株式会社 Ｉｉｉ族窒化物電子デバイス

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8541816B2 (en) 2007-11-02 2013-09-24 Sumitomo Electric Industries, Ltd. III nitride electronic device and III nitride semiconductor epitaxial substrate
JP2010045416A (ja) * 2009-11-25 2010-02-25 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物電子デバイス

Also Published As

Publication number Publication date
KR20100074187A (ko) 2010-07-01
JP2009117482A (ja) 2009-05-28
TW200937634A (en) 2009-09-01
US8541816B2 (en) 2013-09-24
CN101842884B (zh) 2012-05-16
WO2009057601A1 (ja) 2009-05-07
US20100230687A1 (en) 2010-09-16
EP2211376A1 (en) 2010-07-28
CN101842884A (zh) 2010-09-22
EP2211376A4 (en) 2012-04-04

Similar Documents

Publication Publication Date Title
JP4462330B2 (ja) Ｉｉｉ族窒化物電子デバイス
KR101497725B1 (ko) 공핍형 ＧａＮ 기반 ＦＥＴ를 이용하는 캐스코드 회로
US7939853B2 (en) Termination and contact structures for a high voltage GaN-based heterojunction transistor
US8441035B2 (en) Field effect transistor and method of manufacturing the same
US7687828B2 (en) Field-effect transistor
US8653561B2 (en) III-nitride semiconductor electronic device, and method of fabricating III-nitride semiconductor electronic device
US7985984B2 (en) III-nitride semiconductor field effect transistor
US8330187B2 (en) GaN-based field effect transistor
US20090008678A1 (en) Semiconductor device
US20090321787A1 (en) High voltage GaN-based heterojunction transistor structure and method of forming same
JP2008227501A (ja) 窒化物ベースのトランジスタのための窒化アルミニウムを含むキャップ層およびその作製方法
JP2008091595A (ja) 半導体装置およびその製造方法
JP2006295126A (ja) Ｉｉｉ族窒化物半導体素子およびエピタキシャル基板
JP2009026975A (ja) 半導体装置
JP5135686B2 (ja) Ｉｉｉ族窒化物半導体素子
US20110057198A1 (en) TECHNIQUE FOR DEVELOPMENT OF HIGH CURRENT DENSITY HETEROJUNCTION FIELD EFFECT TRANSISTORS BASED ON (10-10)-PLANE GaN BY DELTA-DOPING
WO2018098952A1 (zh) 氮化镓基外延结构、半导体器件及其形成方法
US10879063B2 (en) Method for fabricating high-quality and high-uniformity III-nitride epi structure
JP2010045416A (ja) Ｉｉｉ族窒化物電子デバイス
JP2009246307A (ja) 半導体装置及びその製造方法
US10777654B2 (en) Method for manufacturing nitrogen-face polarity gallium nitride epitaxial structure
TW201916355A (zh) 氮化物系場效電晶體

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090330

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091125

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20091207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100126

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130226

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4462330

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140226

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees