CN107293601B - 一种肖特基半导体装置及其制备方法 - Google Patents

一种肖特基半导体装置及其制备方法 Download PDF

Info

Publication number
CN107293601B
CN107293601B CN201610225302.8A CN201610225302A CN107293601B CN 107293601 B CN107293601 B CN 107293601B CN 201610225302 A CN201610225302 A CN 201610225302A CN 107293601 B CN107293601 B CN 107293601B
Authority
CN
China
Prior art keywords
drift layer
layer
schottky
semiconductor material
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610225302.8A
Other languages
English (en)
Other versions
CN107293601A (zh
Inventor
朱江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201610225302.8A priority Critical patent/CN107293601B/zh
Publication of CN107293601A publication Critical patent/CN107293601A/zh
Application granted granted Critical
Publication of CN107293601B publication Critical patent/CN107293601B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]

Abstract

本发明提供一种肖特基半导体装置；设置有交替排列的第一漂移层和第二漂移层；第二漂移层设置有一个或多个背靠背半导体结，第一漂移层表面设置有肖特基结；当半导体装置接反向偏压时，第二漂移层内的MOS和反向半导体结可以调节肖特基结电场分布，降低峰值电场；当半导体装置接正向向偏压时，第二漂移层内存在反向半导体结，使得本发明的半导体装置为单载流子器件。本发明还提供一种肖特基半导体装置的制备方法，可以使用两次光刻工艺实现完整整流器件的生产制造。

Description

一种肖特基半导体装置及其制备方法
技术领域
本发明涉及到一种具有沟槽的肖特基半导体装置，本发明还涉及肖特基半导体装置的制备方法。
背景技术
功率半导体器件被大量使用在电源管理上，特别涉及到肖特基半导体器件已成为器件发展的重要趋势，肖特基器件具有正向开启电压低开启关断速度快等优点，同时肖特基器件也具有反向漏电流大，不能被应用于高压环境等缺点。
肖特基器件常见的改进简单分为两类，其一为在表面引入PN结，以改善器件的反向阻断可靠性，因为PN结的引入带来正向导通时的双载流子导电，影响器件的开关速度；为了改善上述问题另一类肖特基表面引入MOS结构，可以实现高压反向阻断时，同时因为MOS结构底部绝缘层受载流子注入而影响器件反向阻断的可靠性。可见传统的肖特基器件具有器件开关速度和反向阻断可靠性的矛盾。
发明内容
本发明针对上述问题提供一种肖特基半导体装置及其制备方法。
一种肖特基半导体装置，包括衬底层，为半导体材料；漂移层，为半导体材料，位于陈底层上，多个绝缘层位于垂直位于漂移层中，将漂移层划分为交替排列的第一漂移层和第二漂移层中；第一漂移层，为第一导电类型半导体材料构成，表面设置有肖特基结；第二漂移层，为第一导电类型半导体材料与第二导电类型半导体材料上下叠加构成，在肖特基半导体装置内设置一个或多个背靠背半导体结，其中第二漂移层内上部设置有高浓度掺杂半导体材料，高浓度掺杂半导体材料下部低于第一漂移层表面肖特基结；上表面金属，设置于肖特基半导体装置上表面，连接第一漂移层和第二漂移层。其中第二漂移层中半导体材料包括为多晶或单晶半导体材料；第二漂移层中不同导电类型半导体材料高度不同，包括从上到下除顶层和衬底层外依次降低；背靠背半导体结为中间第一导电类型半导体材料上下为第二导电类型半导体材料，或者为中间第二导电类型半导体材料上下为第一导电类型半导体材料，上述两种背靠背半导体结相互叠加形成多个背靠背半导体结；第二漂移层上部设置有凹槽，凹槽侧壁为第一漂移层表面肖特基结，第一漂移层上表面包括设置有绝缘层，或者第一漂移层上部设置有凹槽，凹槽侧壁为第二漂移层接触区并与上表面金属互联，第二漂移层上表面包括设置有绝缘层。所述的半导体装置终端结构包括设置一个或多个绝缘层隔离的第二漂移层。第二漂移层包括为沟槽内填充半导体材料形成，或者第一漂移层为沟槽内填充半导体材料形成。
一种肖特基半导体装置的制备方法；具体步骤如下：在第一导电半导体材料衬底上的进行多次外延生长形成第一导电半导体材料和第二导电类型半导体材料上下叠加层，其中第二导电类型半导体材料包括为外延生长第一导电半导体材料注入杂质退火形成；表面设置绝缘材料，进行光刻腐蚀工艺去除部分绝缘材料，刻蚀形成沟槽，其中包括在刻蚀沟槽前加入注入杂质退火工艺，用于形成高浓度掺杂半导体材料；在沟槽内壁形成绝缘层，刻蚀去除沟槽底部绝缘层；在沟槽内沉积第一导电类型半导体材料，反刻蚀形成凹槽；去除凹槽侧壁绝缘层，沉积势垒金属，在凹槽第一导电类型半导体材料表面烧结形成肖特基结；沉积金属形成上表面金属，连接肖特基结和凹槽侧壁。
本发明的肖特基半导体装置，当半导体装置接一定的反向偏压时，第二漂移层内的MOS或反向半导体结可以调节肖特基结电场分布，降低峰值电场；当半导体装置接一定的正向向偏压时，因第二漂移层内存在反向半导体结，使得本发明的半导体装置为单载流子器件。本发明的一种肖特基半导体装置的制备方法，可以使用两次光刻工艺实现完整整流器件的生产制造，第一次光刻腐蚀工艺用于形成沟槽，第二次光刻腐蚀工艺用于表面金属的腐蚀。
附图说明
图1为本发明的肖特基半导体装置的一种剖面示意图；
图2为本发明具有两个背靠背半导体结的一种剖面示意图；
图3为本发明的具有凹槽肖特基半导体装置的一种剖面示意图；
图4为本发明具有两个背靠背半导体结的一种剖面示意图；
图5为本发明的具有凹槽肖特基半导体装置的一种剖面示意图；
图6为本发明具有两个背靠背半导体结的一种剖面示意图。
1、衬底层；2、N型半导体材料；3、P型半导体材料；4、绝缘层；6、肖特基结；7、多晶N型半导体材料；8、多晶P型半导体材料10、上表面金属层；11、下表面金属层。
具体实施方式
图1为本发明的一种肖特基半导体装置示意图，下面结合图1详细说明本发明的半导体装置。包括：衬底层1，为N型半导体硅材料，磷原子的掺杂浓度为1E19/CM3，在衬底层1下表面，通过下表面金属层11引出电极；第一漂移层和第二漂移层交替排列位于衬底层1之上，之间设置有绝缘层4隔离，为硅的氧化物；第一漂移层为N型半导体材料2，为N型的半导体硅材料，磷原子的掺杂浓度为1E16/CM3，其表面设置有肖特基结6；第二漂移层为多晶N型半导体材料7和多晶P型半导体材料8叠加构成，其中N型半导体材料7为重掺杂，在这里指出第二漂移层内的多晶N型半导体材料7和多晶P型半导体材料8可以使用单晶半导体材料替代。器件上表面附有上表面金属层10，连接第一漂移层和第二漂移层表面，为器件引出另一电极。其制作工艺包括如下步骤：第一步，在第一导电半导体材料衬底上的进行外延生长N型半导体材料；第二步，表面氧化形成绝缘材料，进行光刻腐蚀工艺去除部分绝缘材料，刻蚀形成沟槽；第三步，在沟槽内壁进行热氧化工艺，形成绝缘层4，进行干法刻蚀去除沟槽底部绝缘层；第四步，在沟槽内沉积轻掺杂多晶P型半导体硅材料8，注入N型杂质退火；第五步，沉积势垒金属，烧结形成肖特基结6；第六步，沉积金属形成上表面金属10，光刻腐蚀去除部分上表面金属10，进行背面金属化工艺形成下表面金属层11。
图2为本发明的一种具有多个背靠背半导体结肖特基半导体装置示意图，下面结合图2详细说明本发明的半导体装置。包括：衬底层1，为N型半导体硅材料，磷原子的掺杂浓度为1E19/CM3，在衬底层1下表面，通过下表面金属层11引出电极；第一漂移层和第二漂移层交替排列位于衬底层1之上，之间设置有绝缘层4隔离，为硅的氧化物；第一漂移层为N型半导体材料2，为N导电类型的半导体硅材料，磷原子的掺杂浓度为1E16/CM3，其表面设置有肖特基结6；第二漂移层为N型半导体材料2和两个P型半导体材料3叠加构成，加上衬底材料形成两个相互叠加的背靠背半导体结；在这里指出第二漂移层上部的P型半导体材料表面为欧姆接触或肖特基结；在这里指出第二漂移层内的单晶半导体材料可以使用多晶半导体材料替代。器件上表面附有上表面金属层10，连接第一漂移层和第二漂移层表面，为器件引出另一电极。其制作工艺包括如下步骤：第一步，在第一导电半导体材料衬底上的进行多次外延生长形成N型半导体材料2和两个P型半导体材料3叠加结构；第二步，表面氧化形成绝缘材料，进行光刻腐蚀工艺去除部分绝缘材料，刻蚀形成沟槽；第三步，在沟槽内壁进行热氧化工艺，形成绝缘层4，进行干法刻蚀去除沟槽底部绝缘层；第四步，在沟槽内沉积N型半导体材料2；第五步，沉积势垒金属，烧结形成肖特基结6；第六步，沉积金属形成上表面金属10，光刻腐蚀去除部分上表面金属10，进行背面金属化工艺形成下表面金属层11。
图3为本发明的一种具有凹槽肖特基半导体装置示意图，下面结合图3详细说明本发明的半导体装置。包括：衬底层1，为N型半导体硅材料，磷原子的掺杂浓度为1E19/CM3，在衬底层1下表面，通过下表面金属层11引出电极；第一漂移层和第二漂移层交替排列位于衬底层1之上，之间设置有绝缘层4隔离，为硅的氧化物；第一漂移层为N型半导体材料2，为N型的半导体硅材料，磷原子的掺杂浓度为1E16/CM3，其顶部设置有绝缘层4，顶部侧壁表面设置有肖特基结6；第二漂移层为多晶N型半导体材料7和多晶P型半导体材料8叠加构成，其中N型半导体材料7为重掺杂，第二漂移层上部设置有凹槽，凹槽侧壁为第一漂移层N型半导体硅材表面的肖特基结6；在这里指出第二漂移层内的多晶N型半导体材料7和多晶P型半导体材料8可以使用单晶半导体材料替代。器件上表面附有上表面金属层10，连接第一漂移层和第二漂移层表面，为器件引出另一电极。其制作工艺包括如下步骤：第一步，在第一导电半导体材料衬底上的进行外延生长N型半导体材料；第二步，表面氧化形成绝缘材料，进行光刻腐蚀工艺去除部分绝缘材料，刻蚀形成沟槽；第三步，在沟槽内壁进行热氧化工艺，形成绝缘层4，进行干法刻蚀去除沟槽底部绝缘层；第四步，在沟槽内沉积轻掺杂多晶P型半导体硅材料8，反刻蚀形成凹槽，注入N型杂质退火，腐蚀凹槽侧壁绝缘层；第五步，沉积势垒金属，烧结形成肖特基结6；第六步，沉积金属形成上表面金属10，光刻腐蚀去除部分上表面金属10，进行背面金属化工艺形成下表面金属层11。
图4为本发明的一种具有多个背靠背半导体结肖特基半导体装置示意图，下面结合图4详细说明本发明的半导体装置。包括：衬底层1，为N型半导体硅材料，磷原子的掺杂浓度为1E19/CM3，在衬底层1下表面，通过下表面金属层11引出电极；第一漂移层和第二漂移层交替排列位于衬底层1之上，之间设置有绝缘层4隔离，为硅的氧化物；第一漂移层为N型半导体材料2，为N导电类型的半导体硅材料，磷原子的掺杂浓度为1E16/CM3，其顶部设置有绝缘层4，顶部侧壁表面设置有肖特基结6；第二漂移层为N型半导体材料2和两个P型半导体材料3叠加构成，加上衬底材料形成两个相互叠加的背靠背半导体结；在这里指出第二漂移层上部的P型半导体材料表面为欧姆接触或肖特基结；在这里指出第二漂移层内的单晶半导体材料可以使用多晶半导体材料替代。器件上表面附有上表面金属层10，连接第一漂移层和第二漂移层表面，为器件引出另一电极。其制作工艺包括如下步骤：第一步，在第一导电半导体材料衬底上的进行外延生长N型半导体材料2；第二步，表面氧化形成绝缘材料，进行光刻腐蚀工艺去除部分绝缘材料，刻蚀形成沟槽；第三步，在沟槽内壁进行热氧化工艺，形成绝缘层4，进行干法刻蚀去除沟槽底部绝缘层；第四步，在沟槽内多次定向外延生长形成N型半导体材料2和两个P型半导体材料3叠加结构，并在沟槽内上部形成凹槽，腐蚀凹槽侧壁绝缘层；第五步，沉积势垒金属，烧结形成肖特基结6；第六步，沉积金属形成上表面金属10，光刻腐蚀去除部分上表面金属10，进行背面金属化工艺形成下表面金属层11。
图5为本发明的一种具有凹槽肖特基半导体装置示意图，下面结合图5详细说明本发明的半导体装置。包括：衬底层1，为N型半导体硅材料，磷原子的掺杂浓度为1E19/CM3，在衬底层1下表面，通过下表面金属层11引出电极；第一漂移层和第二漂移层交替排列位于衬底层1之上，之间设置有绝缘层4隔离，为硅的氧化物；第一漂移层为N型半导体材料2，为N型的半导体硅材料，磷原子的掺杂浓度为1E16/CM3，其顶部设置有凹槽，凹槽底部设置有肖特基结6；第二漂移层为N型半导体材料2和P型半导体材料3叠加构成，其中N型半导体材料2为重掺杂，凹槽侧壁为第二漂移层N型半导体材料2的接触区，第二漂移层顶部为绝缘层4；在这里指出第二漂移层内的单晶半导体材料8可以使用多晶半导体材料替代。器件上表面附有上表面金属层10，连接第一漂移层和第二漂移层表面，为器件引出另一电极。其制作工艺包括如下步骤：第一步，在第一导电半导体材料衬底上的进行外延生长P型半导体材料；第二步，表面氧化形成绝缘材料，进行光刻腐蚀工艺去除部分绝缘材料，注入N型杂质扩散，然后刻蚀形成沟槽；第三步，在沟槽内壁进行热氧化工艺，形成绝缘层4，进行干法刻蚀去除沟槽底部绝缘层；第四步，在沟槽内沉积N型半导体硅材料2，反刻蚀形成凹槽，腐蚀凹槽侧壁绝缘层；第五步，沉积势垒金属，烧结形成肖特基结6；第六步，沉积金属形成上表面金属10，光刻腐蚀去除部分上表面金属10，进行背面金属化工艺形成下表面金属层11。
图6为本发明的一种具有多个背靠背半导体结肖特基半导体装置示意图，下面结合图6详细说明本发明的半导体装置。包括：衬底层1，为N型半导体硅材料，磷原子的掺杂浓度为1E19/CM3，在衬底层1下表面，通过下表面金属层11引出电极；第一漂移层和第二漂移层交替排列位于衬底层1之上，之间设置有绝缘层4隔离，为硅的氧化物；第一漂移层为N型半导体材料2，为N导电类型的半导体硅材料，磷原子的掺杂浓度为1E16/CM3，其顶部设置有凹槽，凹槽底部设置有肖特基结6；第二漂移层为N型半导体材料2和两个P型半导体材料3叠加构成，加上衬底材料形成两个相互叠加的背靠背半导体结，凹槽侧壁为第二漂移层P型半导体材料3的接触区，第二漂移层顶部为绝缘层4；在这里指出第二漂移层上部的P型半导体材料侧壁表面为欧姆接触或肖特基结；在这里指出第二漂移层内的单晶半导体材料可以使用多晶半导体材料替代。器件上表面附有上表面金属层10，连接第一漂移层和第二漂移层表面，为器件引出另一电极。其制作工艺包括如下步骤：第一步，在第一导电半导体材料衬底上的进行外延生长依次形成P型半导体材料3和N型半导体材料2；第二步，表面设置绝缘材料，进行光刻腐蚀工艺去除部分绝缘材料，注入P型杂质扩散，然后刻蚀形成沟槽；第三步，在沟槽内壁进行热氧化工艺，形成绝缘层4，进行干法刻蚀去除沟槽底部绝缘层；第四步，在沟槽内沉积N型半导体材料2，并在沟槽内上部形成凹槽，腐蚀凹槽侧壁绝缘层；第五步，沉积势垒金属，烧结形成肖特基结6；第六步，沉积金属形成上表面金属10，光刻腐蚀去除部分上表面金属10，进行背面金属化工艺形成下表面金属层11。
通过上述实例阐述了本发明，同时也可以采用其它实例实现本发明，本发明不局限于上述具体实例，因此本发明由所附权利要求范围限定。

Claims (5)

1.一种肖特基半导体装置，其特征在于：包括：
衬底层，为第一导电类型半导体材料；
漂移层，为半导体材料，位于衬底层上，多个绝缘层垂直位于漂移层中，将漂移层划分为交替排列的第一漂移层和第二漂移层；
第一漂移层，为第一导电类型半导体材料构成，表面设置有肖特基结；
第二漂移层，为第一导电类型半导体材料与第二导电类型半导体材料上下叠加构成，在肖特基半导体装置内上下形成一个具有PNP结构的背靠背半导体结，或者多个具有NPN或PNP结构的背靠背半导体结；
第二漂移层侧壁设置绝缘层，与第一漂移层隔离，第二漂移层底部不设置绝缘层隔离，与衬底层相连；
第二漂移层内上部设置有高浓度掺杂半导体材料，高浓度掺杂半导体材料下部低于第一漂移层表面肖特基结；
上表面金属，设置于肖特基半导体装置上表面，连接第一漂移层和第二漂移层。
2.如权利要求1所述的肖特基半导体装置，其特征在于：第二漂移层中半导体材料包括为多晶或单晶半导体材料。
3.如权利要求1所述的肖特基半导体装置，其特征在于：第二漂移层与上表面金属接触方式为欧姆接触。
4.如权利要求1所述的肖特基半导体装置，其特征在于：第二漂移层中不同导电类型半导体材料高度不同，包括从上到下除顶层和衬底层外依次降低。
5.如权利要求1所述的肖特基半导体装置，其特征在于：第二漂移层为沟槽内填充半导体材料形成，或者第一漂移层为沟槽内填充半导体材料形成。
CN201610225302.8A 2016-04-12 2016-04-12 一种肖特基半导体装置及其制备方法 Active CN107293601B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610225302.8A CN107293601B (zh) 2016-04-12 2016-04-12 一种肖特基半导体装置及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610225302.8A CN107293601B (zh) 2016-04-12 2016-04-12 一种肖特基半导体装置及其制备方法

Publications (2)

Publication Number Publication Date
CN107293601A CN107293601A (zh) 2017-10-24
CN107293601B true CN107293601B (zh) 2021-10-22

Family

ID=60095992

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610225302.8A Active CN107293601B (zh) 2016-04-12 2016-04-12 一种肖特基半导体装置及其制备方法

Country Status (1)

Country Link
CN (1) CN107293601B (zh)

Citations (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200520235A (en) * 2003-12-10 2005-06-16 Chip Integration Tech Co Ltd Schottky barrier diode and method of making the same
WO2009056002A1 (fr) * 2007-10-30 2009-05-07 Shenzhen Zteic Design Co., Ltd. Dispositif de carte ci radiofréquence à très haute fréquence
CN101622570A (zh) * 2007-03-01 2010-01-06 朗讯科技公司 高速半导体光调制器
JP4406535B2 (ja) * 2003-01-14 2010-01-27 新電元工業株式会社 ショットキーダイオード付きトランジスタ
CN102017162A (zh) * 2008-04-23 2011-04-13 飞兆半导体公司 集成式低泄漏肖特基二极管
CN102820367A (zh) * 2012-09-11 2012-12-12 中山大学 基于异质结构吸收、倍增层分离GaN基雪崩光电探测器
CN103022155A (zh) * 2011-09-26 2013-04-03 朱江 一种沟槽mos结构肖特基二极管及其制备方法
CN103137710A (zh) * 2011-11-21 2013-06-05 朱江 一种具有多种绝缘层隔离的沟槽肖特基半导体装置及其制备方法
CN103247694A (zh) * 2012-02-07 2013-08-14 刘福香 一种沟槽肖特基半导体装置及其制备方法
CN103378177A (zh) * 2012-04-30 2013-10-30 朱江 一种具有沟槽肖特基半导体装置及其制备方法
CN103441148A (zh) * 2013-08-13 2013-12-11 电子科技大学 一种集成肖特基二极管的槽栅vdmos器件
CN103489895A (zh) * 2012-06-10 2014-01-01 朱江 一种沟槽超结半导体装置及其制备方法
CN103515450A (zh) * 2012-06-29 2014-01-15 朱江 一种沟槽电荷补偿肖特基半导体装置及其制造方法
CN103531617A (zh) * 2012-07-02 2014-01-22 朱江 一种具有沟槽终端结构肖特基器件及其制备方法
CN103579375A (zh) * 2013-11-18 2014-02-12 中国科学院微电子研究所 一种SiC肖特基二极管及其制作方法
CN103632959A (zh) * 2013-11-15 2014-03-12 中航（重庆）微电子有限公司 沟槽型肖特基器件结构及其制造方法
CN103718297A (zh) * 2011-08-02 2014-04-09 罗伯特·博世有限公司 超结肖特基pin二极管
CN103887169A (zh) * 2013-11-29 2014-06-25 杭州恩能科技有限公司 一种具有提高抗浪涌电流能力的半导体装置的制备方法
CN103887308A (zh) * 2014-03-07 2014-06-25 中航（重庆）微电子有限公司 集成肖特基二极管的超势垒整流器及其制备方法
WO2014104100A1 (ja) * 2012-12-26 2014-07-03 ローム株式会社 半導体装置
CN104037235A (zh) * 2014-06-12 2014-09-10 西安理工大学 一种快速软恢复功率开关二极管及其制备方法
CN104091835A (zh) * 2014-06-17 2014-10-08 中国科学院半导体研究所 一种氮化镓异质结肖特基二极管及其制备方法
CN104103513A (zh) * 2013-04-03 2014-10-15 哈尔滨工大华生电子有限公司 一种高反压肖特基二极管制造工艺
JP2015018913A (ja) * 2013-07-10 2015-01-29 富士電機株式会社 超接合ｍｏｓｆｅｔとその製造方法およびダイオードを並列接続させた複合半導体装置
WO2015042151A1 (en) * 2013-09-20 2015-03-26 Cree, Inc. Semiconductor device with a current spreading layer
CN104795452A (zh) * 2014-01-16 2015-07-22 上海韦尔半导体股份有限公司 肖特基整流器及其制作方法
CN104835833A (zh) * 2014-02-06 2015-08-12 日立金属株式会社 高耐压氮化镓系半导体设备及其制造方法
CN104835856A (zh) * 2014-02-06 2015-08-12 住友电气工业株式会社 二极管
CN105070757A (zh) * 2015-08-18 2015-11-18 上海华虹宏力半导体制造有限公司 改善超级结器件的开关特性的结构
WO2016006696A1 (ja) * 2014-07-11 2016-01-14 新電元工業株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003168818A (ja) * 2001-09-18 2003-06-13 Anritsu Corp 順メサ型アバランシェフォトダイオード及びその製造方法
EP1449254A1 (en) * 2001-11-21 2004-08-25 Koninklijke Philips Electronics N.V. Heterojunction semiconductor device and method of manufacturing such device
US7060545B1 (en) * 2002-10-31 2006-06-13 Micrel, Inc. Method of making truncated power enhanced drift lateral DMOS device with ground strap
US7157785B2 (en) * 2003-08-29 2007-01-02 Fuji Electric Device Technology Co., Ltd. Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices
TWI376752B (en) * 2008-04-22 2012-11-11 Pfc Device Co Mos pn junction schottky diode and method for manufacturing the same
US8299494B2 (en) * 2009-06-12 2012-10-30 Alpha & Omega Semiconductor, Inc. Nanotube semiconductor devices
TW201103150A (en) * 2009-07-10 2011-01-16 Tekcore Co Ltd Group III-nitride semiconductor Schottky diode and its fabrication method
TWI380377B (en) * 2009-12-23 2012-12-21 Intersil Inc Methods for manufacturing enhancement-mode hemts with self-aligned field plate
CN101807602A (zh) * 2010-03-25 2010-08-18 复旦大学 一种不对称型源漏场效应晶体管及其制备方法
CN102789977B (zh) * 2011-05-20 2014-12-31 英属维京群岛商节能元件股份有限公司 直立式金属氧化物半导体整流二极管及其制作方法
JP5801713B2 (ja) * 2011-12-28 2015-10-28 株式会社ソシオネクスト 半導体装置とその製造方法、およびｃａｎシステム
CN103367396B (zh) * 2012-04-01 2017-02-15 朱江 一种超级结肖特基半导体装置及其制备方法
US9318624B2 (en) * 2012-11-27 2016-04-19 Cree, Inc. Schottky structure employing central implants between junction barrier elements
WO2014083647A1 (ja) * 2012-11-28 2014-06-05 新電元工業株式会社 樹脂封止型半導体装置の製造方法及び樹脂封止型半導体装置
JP6213006B2 (ja) * 2013-07-19 2017-10-18 富士通セミコンダクター株式会社 半導体装置
CN104038034B (zh) * 2014-06-20 2017-01-04 中国西电电气股份有限公司 一种特高压直流输电用晶闸管换流阀控制监测方法

Patent Citations (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4406535B2 (ja) * 2003-01-14 2010-01-27 新電元工業株式会社 ショットキーダイオード付きトランジスタ
TW200520235A (en) * 2003-12-10 2005-06-16 Chip Integration Tech Co Ltd Schottky barrier diode and method of making the same
CN101622570A (zh) * 2007-03-01 2010-01-06 朗讯科技公司 高速半导体光调制器
WO2009056002A1 (fr) * 2007-10-30 2009-05-07 Shenzhen Zteic Design Co., Ltd. Dispositif de carte ci radiofréquence à très haute fréquence
CN102017162A (zh) * 2008-04-23 2011-04-13 飞兆半导体公司 集成式低泄漏肖特基二极管
CN103718297A (zh) * 2011-08-02 2014-04-09 罗伯特·博世有限公司 超结肖特基pin二极管
CN103022155A (zh) * 2011-09-26 2013-04-03 朱江 一种沟槽mos结构肖特基二极管及其制备方法
CN103137710A (zh) * 2011-11-21 2013-06-05 朱江 一种具有多种绝缘层隔离的沟槽肖特基半导体装置及其制备方法
CN103247694A (zh) * 2012-02-07 2013-08-14 刘福香 一种沟槽肖特基半导体装置及其制备方法
CN103378177A (zh) * 2012-04-30 2013-10-30 朱江 一种具有沟槽肖特基半导体装置及其制备方法
CN103489895A (zh) * 2012-06-10 2014-01-01 朱江 一种沟槽超结半导体装置及其制备方法
CN103515450A (zh) * 2012-06-29 2014-01-15 朱江 一种沟槽电荷补偿肖特基半导体装置及其制造方法
CN103531617A (zh) * 2012-07-02 2014-01-22 朱江 一种具有沟槽终端结构肖特基器件及其制备方法
CN102820367A (zh) * 2012-09-11 2012-12-12 中山大学 基于异质结构吸收、倍增层分离GaN基雪崩光电探测器
WO2014104100A1 (ja) * 2012-12-26 2014-07-03 ローム株式会社 半導体装置
CN104103513A (zh) * 2013-04-03 2014-10-15 哈尔滨工大华生电子有限公司 一种高反压肖特基二极管制造工艺
JP2015018913A (ja) * 2013-07-10 2015-01-29 富士電機株式会社 超接合ｍｏｓｆｅｔとその製造方法およびダイオードを並列接続させた複合半導体装置
CN103441148A (zh) * 2013-08-13 2013-12-11 电子科技大学 一种集成肖特基二极管的槽栅vdmos器件
WO2015042151A1 (en) * 2013-09-20 2015-03-26 Cree, Inc. Semiconductor device with a current spreading layer
CN103632959A (zh) * 2013-11-15 2014-03-12 中航（重庆）微电子有限公司 沟槽型肖特基器件结构及其制造方法
CN103579375A (zh) * 2013-11-18 2014-02-12 中国科学院微电子研究所 一种SiC肖特基二极管及其制作方法
CN103887169A (zh) * 2013-11-29 2014-06-25 杭州恩能科技有限公司 一种具有提高抗浪涌电流能力的半导体装置的制备方法
CN104795452A (zh) * 2014-01-16 2015-07-22 上海韦尔半导体股份有限公司 肖特基整流器及其制作方法
CN104835833A (zh) * 2014-02-06 2015-08-12 日立金属株式会社 高耐压氮化镓系半导体设备及其制造方法
CN104835856A (zh) * 2014-02-06 2015-08-12 住友电气工业株式会社 二极管
CN103887308A (zh) * 2014-03-07 2014-06-25 中航（重庆）微电子有限公司 集成肖特基二极管的超势垒整流器及其制备方法
CN104037235A (zh) * 2014-06-12 2014-09-10 西安理工大学 一种快速软恢复功率开关二极管及其制备方法
CN104091835A (zh) * 2014-06-17 2014-10-08 中国科学院半导体研究所 一种氮化镓异质结肖特基二极管及其制备方法
WO2016006696A1 (ja) * 2014-07-11 2016-01-14 新電元工業株式会社 半導体装置及び半導体装置の製造方法
CN105070757A (zh) * 2015-08-18 2015-11-18 上海华虹宏力半导体制造有限公司 改善超级结器件的开关特性的结构

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
A low forward drop high voltage trench MOS barrier Schottky rectifier with linearly graded doping profile;Mahalingam, S; Baliga, BJ;《ISPSD "98 - PROCEEDINGS OF THE 10TH INTERNATIONAL SYMPOSIUM ON POWER SEMICONDUCTOR DEVICES & ICS》;19980606;187-190 *
A Merged Double PiN Trench Schottky Rectifier;Jiang Zhu; Kou-bao Ding; Fei Ma; et al.;《2011 World Congress on Engineering and Technology（CET 2011）》;20111028;413-415 *
Analysis in Commutation of a New High Voltage Thyristor Structure for High Temperature;Toulon, G; Bourennane, A; Isoird, K.;《MIXED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS, MIXDES 2013》;20130622;426-430 *
Gate structure optimization of carbon nanotube transistor based infrared detector;Hongzhi Chen; Ning Xi; Lai, K.W.C.; et al.;《Proceedings of the 2010 5th IEEE International Conference on Nano/Micro Engineered and Molecular Systems (NEMS 2010)》;20100123;289-292 *
具有肖特基结构整流器件的特性研究;朱江;《中国优秀硕士学位论文全文数据库 工程科技Ⅱ辑》;20120715;1-75 *

Also Published As

Publication number Publication date
CN107293601A (zh) 2017-10-24

Similar Documents

Publication Publication Date Title
US10243066B2 (en) Producing a semiconductor device by epitaxial growth
JP5859319B2 (ja) 半導体素子および逆導通ｉｇｂｔ。
CN205542793U (zh) 级联开关结构
US10566462B2 (en) Bipolar semiconductor device and manufacturing method
US7514751B2 (en) SiGe DIAC ESD protection structure
US9391137B2 (en) Power semiconductor device and method of fabricating the same
KR100514398B1 (ko) 실리콘 카바이드 전계제어 바이폴라 스위치
KR101398125B1 (ko) 자기정렬 고속 회복 다이오드 및 그 제조 방법
CN103208529B (zh) 半导体二极管以及用于形成半导体二极管的方法
CN113497132A (zh) 超级结绝缘栅双极型晶体管及其制作方法
CN113964197B (zh) 一种低泄漏电流的igbt器件及其制备方法
CN107293601B (zh) 一种肖特基半导体装置及其制备方法
CN106941122B (zh) 半导体装置及其制造方法
CN111430468B (zh) 双胞封装肖特基二极管芯片的双芯隔离结构及制造方法
CN114188400A (zh) 一种NPN功率SiGe双极晶体管及其制作方法
CN210325811U (zh) 一种碳化硅异质结二极管功率器件
CN209104155U (zh) 功率器件和电子设备
CN113782586A (zh) 一种多通道超结igbt器件
CN216871974U (zh) 一种多通道超结igbt器件
CN115911117B (zh) 一种双极型晶体管结构及其制作方法
CN219303673U (zh) 单向高电压穿通瞬态电压抑制器件
CN207753015U (zh) 一种mos型超势垒整流器
CN102412147B (zh) 场阻断型半导体器件的制作方法
CN215731727U (zh) 一种低开启电压的超结ligbt器件
KR20180086784A (ko) 과도 전압 억제 소자 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant