CN103632959A - 沟槽型肖特基器件结构及其制造方法 - Google Patents
沟槽型肖特基器件结构及其制造方法 Download PDFInfo
- Publication number
- CN103632959A CN103632959A CN201310571205.0A CN201310571205A CN103632959A CN 103632959 A CN103632959 A CN 103632959A CN 201310571205 A CN201310571205 A CN 201310571205A CN 103632959 A CN103632959 A CN 103632959A
- Authority
- CN
- China
- Prior art keywords
- layer
- type
- silicon dioxide
- device structure
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 132
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 66
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 66
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 58
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 57
- 239000010703 silicon Substances 0.000 claims abstract description 57
- 229910052751 metal Inorganic materials 0.000 claims abstract description 42
- 239000002184 metal Substances 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 30
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 23
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 22
- 239000010410 layer Substances 0.000 claims description 216
- 238000000407 epitaxy Methods 0.000 claims description 47
- 238000000034 method Methods 0.000 claims description 38
- 239000011229 interlayer Substances 0.000 claims description 33
- 229920005591 polysilicon Polymers 0.000 claims description 28
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 26
- 238000003475 lamination Methods 0.000 claims description 25
- 239000003989 dielectric material Substances 0.000 claims description 21
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 11
- 229910016570 AlCu Inorganic materials 0.000 claims description 8
- 229910020177 SiOF Inorganic materials 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 229910004129 HfSiO Inorganic materials 0.000 claims description 6
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 5
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 230000009467 reduction Effects 0.000 abstract description 2
- 150000001875 compounds Chemical group 0.000 abstract 1
- 238000005036 potential barrier Methods 0.000 abstract 1
- 239000002131 composite material Substances 0.000 description 11
- 238000010276 construction Methods 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000008859 change Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 238000005137 deposition process Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- XRZCZVQJHOCRCR-UHFFFAOYSA-N [Si].[Pt] Chemical compound [Si].[Pt] XRZCZVQJHOCRCR-UHFFFAOYSA-N 0.000 description 2
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- PEUPIGGLJVUNEU-UHFFFAOYSA-N nickel silicon Chemical compound [Si].[Ni] PEUPIGGLJVUNEU-UHFFFAOYSA-N 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- QKJXFFMKZPQALO-UHFFFAOYSA-N chromium;iron;methane;silicon Chemical compound C.[Si].[Cr].[Fe] QKJXFFMKZPQALO-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种沟槽型肖特基器件结构及其制造方法，包括：N型重掺杂的基板；N型轻掺杂的硅外延层，形成于所述基板上；至少两个沟槽，形成于所述硅外延层中；所述沟槽表面依次形成有第一二氧化硅层、中间电介质层及第二二氧化硅层；高掺杂N型多晶硅层，填充于所述沟槽中；金属硅化物层，形成于所述硅外延层表面；正面电极，形成于所述金属硅化物层表面；背面电极，形成于所述N型重掺杂的基板背面。本发明第一二氧化硅层/中间电介质层/第二二氧化硅层复合结构作为沟槽介质层，以能够显著减小漏电流，不仅满足提高击穿电压和降低漏电流的需要，又有利于采用更窄的沟槽结构，从而增加了肖特基势垒接触面积而降低正向导通电压。
Description
技术领域
本发明属于半导体领域，涉及一种沟槽型肖特基器件结构及其制造方法。
背景技术
功率肖特基器件是一种用于大电流整流的半导体两端器件,目前常用的功率肖特基器件由金属硅化物和低掺杂N型硅之间的肖特基结来制作,金属硅化物可以是铂硅化合物、钛硅化合物、镍硅化合物和铬硅化合物等。近年来，由于沟槽技术的发展，各种沟槽型结构被用于制作单元肖特基结构的漏电保护环，如常采用的沟槽型MOS结构等。沟槽型MOS结构的采用缩小了传统PN结保护环的面积，当器件所用芯片面积相同时，可以降低器件的正向导通压降。MOS结构栅下的绝缘层可以选用SiO2、Si3N4和Al2O3等绝缘材料，由于SiO2具有易制性，且能减少厚度以持续改善器件性能，所以用SiO2作为绝缘电介质层最为普遍。从器件击穿电压和开关电容考虑，希望使用厚氧化层；但从工艺和成本考虑，使用厚氧化层要增加沟槽宽度，降低肖特基器件正向导通时的有效面积，从而增加正向导通电压和损耗；这一矛盾制约器件性价比优化。
根据k值的不同，把电介质分为高k(high-k)电介质和低k(low-k)电介质两类。介电常数k＞3.9时，判定为high-k；而k≤3.9时则为low-k,SiO2介电常数k为3.9。
High-K电介质材料，是一种可取代二氧化硅作为栅介质的材料。它具备良好的绝缘属性，同时可在栅和硅底层通道之间产生较高的场效应，High-K电介质材料应满足如下要求：(1)与Si有良好的热稳定性；(2)始终是非晶态，以减少泄漏电流；(3)有大的带隙和高的势垒高度，以降低隧穿电流；(4)低缺陷态密度/固定电荷密度，以抑制器件表面迁移率退化。最有希望取代SiO2栅介质的高K材料主要有两大类：氮化物和金属氧化物。
以氮化物Si3N4为例，Si3N4介电常数比SiO2高，在相同的等效栅氧化层厚度下，Si3N4的物理厚度大于SiO2，作栅介质时漏电流比SiO2小几个数量级。但Si3N4具有难以克服的硬度和脆性，与Si直接接触是会因晶格失配二产生缺陷，导致表面态电荷密度增加。因此在选用Si3N4作为栅介质材料时，必须先在硅层上生长SiO2层作为过渡层。
Low-K电介质材料，可以有效的降低器件电容，从而有利于改善器件开关性能。与SiO2相比，low-k材料密度较低，热传导性能较差，热稳定性变坏。低k材料主要有：掺杂二氧化硅（SiOF、SiOC），有机聚合物和多孔材料。
从器件性能优化出发，要增加击穿电压和降低MOS电容，必须增加栅氧化层的厚度；但从工艺上讲，使用厚氧化层需要增加沟槽宽度，这就降低了器件正向导通的有效面积，从而会增加正向导通电压。上述矛盾制约了器件优化。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种沟槽型肖特基器件结构及其制造方法，用于解决现有技术中不能有效控制肖特基反向漏电并降低正向导通压降的问题。
为实现上述目的及其他相关目的，本发明提供一种沟槽型肖特基器件结构的制造方法，至少包括以下步骤：
1）提供一N型重掺杂的基板，在所述N型重掺杂的基板上形成一N型轻掺杂的硅外延层；
2）在所述N型轻掺杂的硅外延层中形成至少两个沟槽，在所述沟槽表面依次形成第一二氧化硅层、中间电介质层及第二二氧化硅层；
3）在所述沟槽中沉积高掺杂N型多晶硅层并去除所述沟槽外多余的高掺杂N型多晶硅层、第一二氧化硅层、中间电介质层及第二二氧化硅层直至露出所述N型轻掺杂的硅外延层表面；
4）在所述N型轻掺杂的硅外延层表面形成肖特基金属层，并采用热处理方法使得所述肖特基金属层与所述N型轻掺杂的硅外延层反应生成金属硅化物层；
5）在所述金属硅化物层表面形成正面电极层；在所述N型重掺杂的基板背面形成背面电极层。
可选地，于所述步骤3）中，首先在所述沟槽中沉积高掺杂N型多晶硅层并去除所述沟槽外多余的高掺杂N型多晶硅层，然后再沉积一层氧化层，并对所述氧化层进行选择性刻蚀直至露出所述硅外延层表面，同时保留器件外围区域的氧化层。
可选地，所述中间电介质层为高k电介质，所述高k电介质满足k>3.9。
可选地，所述高k电介质包括Si3N4、SiON、TiO2、Al2O3、ZrO2、HfO2、HfSiO、HfSiON及HfZrSiO中的一种或多种。
可选地，所述中间电介质层为低k电介质，所述低k电介质满足k≤3.9。
可选地，所述低k电介质包括SiO2、SiOF、SiOC及a-C:F中的一种或多种。
可选地，所述第一二氧化硅层的厚度范围是5～250纳米，所述中间介质层的厚度范围是10～500纳米，所述第二二氧化硅层的厚度范围是5～250纳米。
可选地，所述沟槽的宽度范围是0.15～2微米，深度范围是0.5～40微米。
可选地，所述肖特基金属层的材料包括Pt、Ti、Ni、Cr、W、Mo或Co中的至少一种，所述肖特基金属层的厚度范围是10～1000纳米。
可选地，所述正面电极层包括TiN/AlSiCu/TiN/Ti/Ni/Ag叠层、TiN/AlSiCu叠层、TiN/AlCu/TiN/Ti/Ni/Ag叠层、TiN/AlCu叠层、TiN/AlSi叠层或TiN/Al叠层中的至少一种。。
本发明还提供一种沟槽型肖特基器件结构，至少包括：
N型重掺杂的基板；
N型轻掺杂的硅外延层，形成于所述N型重掺杂的基板上；
至少两个沟槽，形成于所述硅外延层中；所述沟槽表面依次形成有第一二氧化硅层、中间电介质层及第二二氧化硅层；
高掺杂N型多晶硅层，填充于所述沟槽中；
金属硅化物层，形成于所述N型轻掺杂的硅外延层表面；
正面电极，形成于所述金属硅化物层表面；
背面电极，形成于所述N型重掺杂的基板背面。
可选地，所述中间电介质层为高k电介质，所述高k电介质满足k>3.9，包括Si3N4、SiON、TiO2、Al2O3、ZrO2、HfO2、HfSiO、HfSiON及HfZrSiO中的一种或多种。
可选地，所述中间电介质层为低k电介质，所述低k电介质满足k≤3.9，包括SiO2、SiOF、SiOC及a-C:F中的一种或多种。
如上所述，本发明的沟槽型肖特基器件结构及其制造方法具有以下有益效果：本发明的沟槽型肖特基器件结构的制造方法采用以第一二氧化硅层/中间电介质层/第二二氧化硅层复合结构作为沟槽电介质层的MOS结构作为高反压保护环，其中第一二氧化硅层和第二二氧化硅层分别与硅外延层及多晶硅形成良好的结构匹配，降低缺陷；而中间电介质层可采用高k电介质或低k电介质以满足不用的应用需求，不受材料的晶格匹配的限制，应用范围更广。本发明的沟槽型肖特基器件结构既可以满足提高击穿电压和降低漏电流的需要，又有利于采用更窄的沟槽结构，从而增加了肖特基势垒接触面积而降低正向导通电压。
附图说明
图1显示为本发明的沟槽型肖特基器件结构的制造方法中在N型重掺杂的基板上形成N型轻掺杂的硅外延层的示意图。
图2显示为本发明的沟槽型肖特基器件结构的制造方法中在沟槽表面依次形成第一二氧化硅层、中间电介质层及第二二氧化硅层的示意图。
图3显示为本发明的沟槽型肖特基器件结构的制造方法中在沟槽中沉积高掺杂N型多晶硅层的示意图。
图4显示为本发明的沟槽型肖特基器件结构的制造方法中在N型轻掺杂的硅外延层表面形成金属硅化物层的示意图。
图5显示为本发明的沟槽型肖特基器件结构的示意图。
元件标号说明
1 N型重掺杂的基板
2 N型轻掺杂的硅外延层
3 沟槽
4 第一二氧化硅层
5 第二电介质层
6 第二二氧化硅层
7 高掺杂N型多晶硅层
8 金属硅化物
9 正面电极层
10 背面电极层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种沟槽型肖特基器件结构的制造方法，至少包括以下步骤：
1）提供一N型重掺杂的基板，在所述N型重掺杂的基板上形成一N型轻掺杂的硅外延层；
2）在所述N型轻掺杂的硅外延层中形成至少两个沟槽，在所述沟槽表面依次形成第一二氧化硅层、中间电介质层及第二二氧化硅层；
3）在所述沟槽中沉积高掺杂N型多晶硅层并去除所述沟槽外多余的高掺杂N型多晶硅层、第一二氧化硅层、中间电介质层及第二二氧化硅层直至露出所述N型轻掺杂的硅外延层表面；
4）在所述N型轻掺杂的硅外延层表面形成肖特基金属层，并采用热处理方法使得所述肖特基金属层与所述N型轻掺杂的硅外延层反应生成金属硅化物层；
5）在所述金属硅化物层表面形成正面电极层；在所述N型重掺杂的基板背面形成背面电极层。
请参阅图1，首先执行步骤1），如图所示，提供一N型重掺杂的基板1，在所述N型重掺杂的基板1上通过外延法形成一N型轻掺杂的硅外延层2。
具体的，所述N型重掺杂的基板1采用磷或砷重掺杂的硅衬底，掺杂浓度大于1E18/cm3，其电阻率小于0.01ohm·cm。所述轻掺杂的硅外延层2的掺杂浓度范围是1E14～1E17/cm3，所述轻掺杂的硅外延层2的厚度范围是2～60微米。
请参阅图2，执行步骤2），如图所示，采用掩模刻蚀方法在所述N型轻掺杂的硅外延层2中形成至少两个沟槽3，然后在所述沟槽3表面依次形成第一二氧化硅层4、中间电介质层5及第二二氧化硅层6。
具体的，所述中间电介质层可采用高k电介质以满足增强器件的耗尽性能、降低漏电流的需要，所述高k电介质满足k>3.9。所述中间电介质层采用高k材料，由第一二氧化硅层/中间电介质层/第二二氧化硅层复合结构构成沟槽电介质层整体上也为高k材料，在同样的性能要求下沟槽介质层可以做得更薄，有利于采用更窄的沟槽结构，从而增加肖特基势垒接触面积而降低器件正向导通压降，并且采用该复合结构作为沟槽介质层，与硅外延层及多晶硅的匹配性良好，能够降低缺陷。所述高k电介质包括但不限于Si3N4、SiON、TiO2、Al2O3、ZrO2、HfO2、HfSiO、HfSiON及HfZrSiO中的一种或多种，其中SiON中O及N的组分可调，HfZrSiO中Zr、Si、Ｏ的组分可调。
具体的，所述中间电介质层也可以采用低k电介质，所述低k电介质满足k≤3.9。在某些情况下，如通过改变掺杂浓度改变轻掺杂硅外延层的电阻率在一定值时，沟槽电介质层的k值不能太高，甚至需要使用低k材料来达到类似的性能要求。所述低k电介质可包括但不限于SiO2、SiOF、SiOC及a-C:F（氟化非晶碳）中的一种或多种。
具体的，所述沟槽3的宽度范围是0.15～2微米，深度范围是0.5～40微米，所述沟槽3在水平面上的投影形状可以为阱状、连续的长条状、不连续的长条状、六边形、矩形或圆形，所述沟槽3的纵截面形状可以为矩形、倒梯形、或底部呈圆弧状的多边形。
具体的，所述第一二氧化硅4的厚度范围是5～250纳米，所述中间介质层5的厚度范围是10～500纳米，所述第二二氧化硅层6的厚度范围是5～250纳米。
本实施例中，所述第一二氧化硅层4/中间介质层5/第二二氧化硅层6以二氧化硅/氮化硅/二氧化硅为例进行说明。在形成所述沟槽3之后，首先采用热氧化方法在所述沟槽3表面生长一层二氧化硅层，然后采用化学气相沉积或其它沉积方法在该二氧化硅层上淀积一层氮化硅层，再采用化学气相沉积或其它沉积方法在该氮化硅层上淀积另一二氧化硅层，形成ONO复合结构。
本发明采用第一二氧化硅层/中间介质层/第二二氧化硅层复合结构作为沟槽电介质层，与硅外延层及多晶硅具有良好的结构匹配，中间介质层可采用多种高k或低k电介质，不受晶格匹配的限制，可满足不同的应用要求；当对器件施加反向电压时，能够更早建立增强电场，从而更早地在沟槽下方形成耗尽层，减小反向漏电电流；同时采用该复合结构，既能够满足提高击穿电压和降低漏电流的需要，又有利于采用更窄的沟槽结构，从而增加了肖特基势垒接触面积而降低正向导通电压。
请参阅图3，执行步骤3），如图所示，在所述沟槽3中沉积高掺杂N型多晶硅层7，并去除所述沟槽外多余的高掺杂N型多晶硅层、第一二氧化硅层、中间电介质层及第二二氧化硅层直至露出所述N型轻掺杂的硅外延层4表面。
具体的，采用高密度等离子体沉积方法、低压化学气相沉积（LPCVD）或增强等离子体化学气相沉积（PECVD）等沉积方法在所述槽3中沉积所述高掺杂多晶硅层7。所述高掺杂多晶硅层7的掺杂浓度范围是1E19～1E21/cm3。沉积完毕后，采用刻蚀或化学机械抛光方法去除所述沟槽外多余的高掺杂N型多晶硅层、第一二氧化硅层、中间电介质层及第二二氧化硅层直至露出所述N型轻掺杂的硅外延层4表面，并对所述N型轻掺杂的硅外延层表面进行清洗处理，最终在所述沟槽中形成以第一二氧化硅层4/中间电介质层5/第二二氧化硅层6复合结构作为沟槽电介质层的MOS漏电保护环结构。
在另一实施例中，在所述沟槽中沉积高掺杂N型多晶硅层7之后，首先采用刻蚀或化学机械抛光去除所述沟槽外多余的高掺杂N型多晶硅层7，并对器件表面进行清洗处理，然后再沉积一层氧化层如二氧化硅，并对所述氧化层进行选择性刻蚀直至露出所述硅外延层表面，同时保留器件外围区域的氧化层作为绝缘层，有源区形成干净的硅表面。
请参阅图4，执行步骤4），如图所示，采用溅射法或其它方法在所述N型轻掺杂的硅外延层2表面形成肖特基金属层，所述肖特基金属层覆盖所述沟槽上方，然后采用热处理方法如快速热退火或炉退火，使得所述肖特基金属层与所述N型轻掺杂的硅外延层2反应生成金属硅化物层8。
具体的，所述肖特基金属层的材料包括Pt、Ti、Ni、Cr、W、Mo或Co中的至少一种，最终形成的金属硅化物层相应的为铂硅化合物、钛硅化合物、镍硅化合物、铬硅化合物等。所述肖特基金属层的厚度范围是10～1000纳米。
请参阅图5，执行步骤5），如图所示，在所述金属硅化物层8表面形成正面电极层9；在所述N型重掺杂的基板1背面形成背面电极层10。
具体的，所述正面电极层包括但不限于TiN/AlSiCu/TiN/Ti/Ni/Ag叠层、TiN/AlSiCu叠层、TiN/AlCu/TiN/Ti/Ni/Ag叠层、TiN/AlCu叠层、TiN/AlSi叠层或TiN/Al叠层中的至少一种。。本实施例中以TiN/AlSiCu/TiN/Ti/Ni/Ag叠层为例进行说明，具体的，采用溅射法或其它沉积方法在所述金属硅化物层8表面淀积TiN/AlSiCu/TiN/Ti/Ni/Ag多层金属膜形成正面电极层。形成多层金属膜后，后续还可以采用光刻掩模的方法对该多层金属膜进行选择性刻蚀，形成正面电极图形，再在器件正面淀积保护层介质，并采用光刻掩模方法对该保护层介质进行选择性刻蚀，形成正面引线窗口图形，该过程结构未予图示。
在形成所述背面电极层10之前，可以首先将所述N型重掺杂的基板1背面进行减薄以减小正向导通压降，然后再在减薄后的N型重掺杂的基板1背面电极Ti/Ni/Ag等多层金属膜，加热合金化后形成所述背面电极10。
至此，采用本发明的沟槽型肖特基器件结构的制造方法完成了器件的制作。本发明的沟槽型肖特基器件结构的制造方法在沟槽表面依次沉积第一二氧化硅层/中间介质层/第二二氧化硅层，利用该复合结构作为沟槽电介质层，并在沟槽间隙内填充高掺杂N型多晶硅层7，形成MOS漏电保护环结构。该复合结构沟槽电介质层与硅外延层及多晶硅具有良好的结构匹配，中间介质层可采用多种高k或低k电介质，不受晶格匹配的限制，可满足不同的应用要求；当对器件施加反向电压时，能够更早建立增强电场，从而更早地在沟槽下方形成耗尽层，减小反向漏电电流；同时采用该复合结构，既能够满足提高击穿电压和降低漏电流的需要，又有利于采用更窄的沟槽结构，从而增加了肖特基势垒接触面积而降低正向导通电压。
本发明还提供一种沟槽型肖特基器件结构，请参阅图5，如图所示所述沟槽型肖特基器件结构至少包括：
N型重掺杂的基板1；
N型轻掺杂的硅外延层2，形成于所述N型重掺杂的基板1上；
至少两个沟槽，形成于所述硅外延层2中；所述沟槽表面依次形成有第一二氧化硅层4、中间电介质层5及第二二氧化硅层6；
高掺杂N型多晶硅层7，填充于所述沟槽中；
金属硅化物层8，形成于所述N型轻掺杂的硅外延层表面；
正面电极9，形成于所述金属硅化物层8表面；
背面电极10，形成于所述N型重掺杂的基板1背面。
具体的，所述N型重掺杂的基板1采用磷或砷重掺杂的硅衬底，掺杂浓度大于1E18/cm3，其电阻率小于0.01ohm·cm。所述轻掺杂的硅外延层2的掺杂浓度范围是1E14～1E17/cm3，所述轻掺杂的硅外延层2的厚度范围是2～60微米。
具体的，所述中间电介质层5为高k电介质，所述高k电介质满足k>3.9，包括但不限于Si3N4、SiON、TiO2、Al2O3、ZrO2、HfO2、HfSiO、HfSiON及HfZrSiO中的一种或多种。所述中间电介质层也可以采用低k电介质，所述低k电介质满足k≤3.9，包括但不限于SiO2、SiOF、SiOC及a-C:F中的一种或多种。所述第一二氧化硅层4的厚度范围是5～250纳米，所述中间电介质层5的厚度范围是10～500纳米，所述第二二氧化硅层6的厚度范围是5～250纳米。
具体的，所述正面电极层包括但不限于TiN/AlSiCu/TiN/Ti/Ni/Ag叠层、TiN/AlSiCu叠层、TiN/AlCu/TiN/Ti/Ni/Ag叠层、TiN/AlCu叠层、TiN/AlSi叠层或TiN/Al叠层中的至少一种。。所述背面电极层包括但不限于Ti/Ni/Ag合金。
综上所述，本发明的沟槽型肖特基器件结构的制造方法采用以第一二氧化硅层/中间电介质层/第二二氧化硅层复合结构作为沟槽电介质层的MOS结构作为高反压保护环，其中第一二氧化硅层和第二二氧化硅层分别与硅外延层及多晶硅形成良好的结构匹配，降低缺陷；而中间电介质层可采用各种高k电介质或低k电介质以满足不用的应用需求，不受材料的晶格匹配的限制，应用范围更广。本发明的沟槽型肖特基器件结构既可以满足提高击穿电压和降低漏电流的需要，又有利于采用更窄的沟槽结构，从而增加了肖特基势垒接触面积而降低正向导通电压。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (13)
1.一种沟槽型肖特基器件结构的制造方法，其特征在于，至少包括以下步骤：
1）提供一N型重掺杂的基板，在所述N型重掺杂的基板上形成一N型轻掺杂的硅外延层；
2）在所述N型轻掺杂的硅外延层中形成至少两个沟槽，在所述沟槽表面依次形成第一二氧化硅层、中间电介质层及第二二氧化硅层；
3）在所述沟槽中沉积高掺杂N型多晶硅层并去除所述沟槽外多余的高掺杂N型多晶硅层、第一二氧化硅层、中间电介质层及第二二氧化硅层直至露出所述N型轻掺杂的硅外延层表面；
4）在所述N型轻掺杂的硅外延层表面形成肖特基金属层，并采用热处理方法使得所述肖特基金属层与所述N型轻掺杂的硅外延层反应生成金属硅化物层；
5）在所述金属硅化物层表面形成正面电极层；在所述N型重掺杂的基板背面形成背面电极层。
2.根据权利要求1所述的沟槽型肖特基器件结构的制造方法，其特征在于：于所述步骤3）中，首先在所述沟槽中沉积高掺杂N型多晶硅层并去除所述沟槽外多余的高掺杂N型多晶硅层，然后再沉积一层氧化层，并对所述氧化层进行选择性刻蚀直至露出所述硅外延层表面，同时保留器件外围区域的氧化层。
3.根据权利要求1所述的沟槽型肖特基器件结构的制造方法，其特征在于：所述中间电介质层为高k电介质，所述高k电介质满足k>3.9。
4.根据权利要求3所述的沟槽型肖特基器件结构的制造方法，其特征在于：所述高k电介质包括Si3N4、SiON、TiO2、Al2O3、ZrO2、HfO2、HfSiO、HfSiON及HfZrSiO中的一种或多种。
5.根据权利要求1所述的沟槽型肖特基器件结构的制造方法，其特征在于：所述中间电介质层为低k电介质，所述低k电介质满足k≤3.9。
6.根据权利要求5所述的沟槽型肖特基器件结构的制造方法，其特征在于：所述低k电介质包括SiO2、SiOF、SiOC及a-C:F中的一种或多种。
7.根据权利要求1所述的沟槽型肖特基器件结构的制造方法，其特征在于：所述第一二氧化硅层的厚度范围是5～250纳米，所述中间介质层的厚度范围是10～500纳米，所述第二二氧化硅层的厚度范围是5～250纳米。
8.根据权利要求1所述的沟槽型肖特基器件结构的制造方法，其特征在于：所述沟槽的宽度范围是0.15～2微米，深度范围是0.5～40微米。
9.根据权利要求1所述的沟槽型肖特基器件结构的制造方法，其特征在于：所述肖特基金属层的材料包括Pt、Ti、Ni、Cr、W、Mo或Co中的至少一种，所述肖特基金属层的厚度范围是10～1000纳米。
10.根据权利要求1所述的沟槽型肖特基器件结构的制造方法，其特征在于：所述正面电极层包括TiN/AlSiCu/TiN/Ti/Ni/Ag叠层、TiN/AlSiCu叠层、TiN/AlCu/TiN/Ti/Ni/Ag叠层、TiN/AlCu叠层、TiN/AlSi叠层或TiN/Al叠层中的至少一种。
11.一种沟槽型肖特基器件结构，其特征在于，至少包括：
N型重掺杂的基板；
N型轻掺杂的硅外延层，形成于所述N型重掺杂的基板上；
至少两个沟槽，形成于所述硅外延层中；所述沟槽表面依次形成有第一二氧化硅层、中间电介质层及第二二氧化硅层；
高掺杂N型多晶硅层，填充于所述沟槽中；
金属硅化物层，形成于所述N型轻掺杂的硅外延层表面；
正面电极，形成于所述金属硅化物层表面；
背面电极，形成于所述N型重掺杂的基板背面。
12.根据权利要求11所述的沟槽型肖特基器件结构，其特征在于：所述中间电介质层为高k电介质，所述高k电介质满足k>3.9，包括Si3N4、SiON、TiO2、Al2O3、ZrO2、HfO2、HfSiO、HfSiON及HfZrSiO中的一种或多种。
13.根据权利要求11所述的沟槽型肖特基器件结构，其特征在于：所述中间电介质层为低k电介质，所述低k电介质满足k≤3.9，包括SiO2、SiOF、SiOC及a-C:F中的一种或多种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310571205.0A CN103632959B (zh) | 2013-11-15 | 2013-11-15 | 沟槽型肖特基器件结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310571205.0A CN103632959B (zh) | 2013-11-15 | 2013-11-15 | 沟槽型肖特基器件结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103632959A true CN103632959A (zh) | 2014-03-12 |
| CN103632959B CN103632959B (zh) | 2017-01-11 |
Family
ID=50213861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310571205.0A Active CN103632959B (zh) | 2013-11-15 | 2013-11-15 | 沟槽型肖特基器件结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103632959B (zh) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105576045A (zh) * | 2016-01-28 | 2016-05-11 | 杭州立昂微电子股份有限公司 | 一种沟槽肖特基势垒二极管及其制造方法 |
| CN105977153A (zh) * | 2016-05-17 | 2016-09-28 | 上海华力微电子有限公司 | 超浅结退火方法 |
| CN106298975A (zh) * | 2015-05-29 | 2017-01-04 | 北大方正集团有限公司 | 一种肖特基二极管及制作方法 |
| CN107293601A (zh) * | 2016-04-12 | 2017-10-24 | 朱江 | 一种肖特基半导体装置及其制备方法 |
| CN109004035A (zh) * | 2017-06-07 | 2018-12-14 | 中航（重庆）微电子有限公司 | 肖特基器件结构及其制造方法 |
| CN110246901A (zh) * | 2018-03-09 | 2019-09-17 | 全宇昕科技股份有限公司 | 高电压萧特基二极管 |
| CN110289314A (zh) * | 2018-03-19 | 2019-09-27 | 全宇昕科技股份有限公司 | 高电压金氧半场效晶体管 |
| CN111146295A (zh) * | 2020-02-17 | 2020-05-12 | 捷捷微电(上海)科技有限公司 | 一种半导体功率器件结构及其制造方法 |
| CN113517193A (zh) * | 2021-04-06 | 2021-10-19 | 江苏新顺微电子股份有限公司 | 一种提高沟槽mos结构肖特基二极管性能的工艺方法 |
| CN115280517A (zh) * | 2020-04-24 | 2022-11-01 | 京瓷株式会社 | 半导体装置以及半导体装置的制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1482684A (zh) * | 2002-08-22 | 2004-03-17 | 株式会社电装 | 半导体器件及其制造方法 |
| CN101371337A (zh) * | 2005-01-14 | 2009-02-18 | 国际整流器公司 | 具有不同的氧化物厚度的沟槽肖特基势垒二极管 |
| US20100006861A1 (en) * | 2008-07-08 | 2010-01-14 | Denso Corporation | Silicon carbide semiconductor device and manufacturing method of the same |
-
2013
- 2013-11-15 CN CN201310571205.0A patent/CN103632959B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1482684A (zh) * | 2002-08-22 | 2004-03-17 | 株式会社电装 | 半导体器件及其制造方法 |
| CN101371337A (zh) * | 2005-01-14 | 2009-02-18 | 国际整流器公司 | 具有不同的氧化物厚度的沟槽肖特基势垒二极管 |
| US20100006861A1 (en) * | 2008-07-08 | 2010-01-14 | Denso Corporation | Silicon carbide semiconductor device and manufacturing method of the same |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106298975A (zh) * | 2015-05-29 | 2017-01-04 | 北大方正集团有限公司 | 一种肖特基二极管及制作方法 |
| CN106298975B (zh) * | 2015-05-29 | 2019-08-06 | 北大方正集团有限公司 | 一种肖特基二极管及制作方法 |
| CN105576045B (zh) * | 2016-01-28 | 2018-04-17 | 杭州立昂微电子股份有限公司 | 一种沟槽肖特基势垒二极管及其制造方法 |
| CN105576045A (zh) * | 2016-01-28 | 2016-05-11 | 杭州立昂微电子股份有限公司 | 一种沟槽肖特基势垒二极管及其制造方法 |
| CN107293601B (zh) * | 2016-04-12 | 2021-10-22 | 朱江 | 一种肖特基半导体装置及其制备方法 |
| CN107293601A (zh) * | 2016-04-12 | 2017-10-24 | 朱江 | 一种肖特基半导体装置及其制备方法 |
| CN105977153B (zh) * | 2016-05-17 | 2019-09-17 | 上海华力微电子有限公司 | 超浅结退火方法 |
| CN105977153A (zh) * | 2016-05-17 | 2016-09-28 | 上海华力微电子有限公司 | 超浅结退火方法 |
| CN109004035A (zh) * | 2017-06-07 | 2018-12-14 | 中航（重庆）微电子有限公司 | 肖特基器件结构及其制造方法 |
| CN109004035B (zh) * | 2017-06-07 | 2024-02-13 | 华润微电子（重庆）有限公司 | 肖特基器件结构及其制造方法 |
| CN110246901A (zh) * | 2018-03-09 | 2019-09-17 | 全宇昕科技股份有限公司 | 高电压萧特基二极管 |
| CN110289314A (zh) * | 2018-03-19 | 2019-09-27 | 全宇昕科技股份有限公司 | 高电压金氧半场效晶体管 |
| CN111146295A (zh) * | 2020-02-17 | 2020-05-12 | 捷捷微电(上海)科技有限公司 | 一种半导体功率器件结构及其制造方法 |
| CN115280517A (zh) * | 2020-04-24 | 2022-11-01 | 京瓷株式会社 | 半导体装置以及半导体装置的制造方法 |
| CN113517193A (zh) * | 2021-04-06 | 2021-10-19 | 江苏新顺微电子股份有限公司 | 一种提高沟槽mos结构肖特基二极管性能的工艺方法 |
| CN113517193B (zh) * | 2021-04-06 | 2022-03-11 | 江苏新顺微电子股份有限公司 | 一种提高沟槽mos结构肖特基二极管性能的工艺方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103632959B (zh) | 2017-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103632959B (zh) | 沟槽型肖特基器件结构及其制造方法 | |
| TWI480982B (zh) | 垂直記憶體單元 | |
| TW201301366A (zh) | 製造絕緣閘極半導體裝置之方法及結構 | |
| TW201242022A (en) | Transistors with high concentration of boron doped germanium | |
| CN103413765A (zh) | 沟槽mosfet器件及其制作方法 | |
| CN106158860A (zh) | 半导体结构及其制造方法 | |
| US8736012B2 (en) | Trenched semiconductor structure | |
| CN103545364A (zh) | 自对准接触孔的小尺寸mosfet结构及制作方法 | |
| CN102446726B (zh) | 一种金属栅极的形成方法 | |
| CN103474347B (zh) | 一种双栅沟槽型肖特基器件结构及制造方法 | |
| CN108155237A (zh) | 一种半导体器件及其制造方法和电子装置 | |
| CN102184853B (zh) | 肖特基二级管的制作方法 | |
| CN103474348A (zh) | 一种穿通型沟槽肖特基器件结构及其制造方法 | |
| CN103456627B (zh) | 一种复合型沟槽栅肖特基器件结构及其制造方法 | |
| CN205177848U (zh) | 一种具有特殊耐压环的高压功率器件 | |
| TW202401661A (zh) | 一種半導體器件及其製作方法 | |
| CN109119335B (zh) | 功函数层、金属栅极、半导体器件及其制造方法 | |
| CN112133750A (zh) | 深沟槽功率器件及其制备方法 | |
| CN115394853A (zh) | 一种沟槽型碳化硅mosfet器件结构及其制备方法 | |
| CN209766429U (zh) | 碳化硅mosfet器件 | |
| US20210288160A1 (en) | Semiconductor device and method for fabricating the same | |
| CN114927575A (zh) | 一种屏蔽栅器件结构及其制作方法 | |
| CN211017092U (zh) | 一种半导体功率器件结构 | |
| CN103972306A (zh) | 一种具有非连续沟槽设计的肖特基器件结构及其制作方法 | |
| CN114530504A (zh) | 一种高阈值SiC MOSFET器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 401331 No. 25 Xiyong Avenue, Shapingba District, Chongqing Patentee after: CHINA RESOURCES MICROELECTRONICS (CHONGQING) Co.,Ltd. Address before: 401331 No. 25 Xiyong Avenue, Xiyong Town, Shapingba District, Chongqing Patentee before: SKYSILICON Co.,Ltd. |
|
| CB03 | Change of inventor or designer information | ||
| CB03 | Change of inventor or designer information |
Inventor after: Zheng Chenyan Inventor after: Zhang Xiaoxin Inventor after: Fu Jing Inventor before: Zheng Chenyan Inventor before: Zhang Xiaoxin Inventor before: Fu Jing |