CN115394853A - 一种沟槽型碳化硅mosfet器件结构及其制备方法 - Google Patents
一种沟槽型碳化硅mosfet器件结构及其制备方法 Download PDFInfo
- Publication number
- CN115394853A CN115394853A CN202210938098.XA CN202210938098A CN115394853A CN 115394853 A CN115394853 A CN 115394853A CN 202210938098 A CN202210938098 A CN 202210938098A CN 115394853 A CN115394853 A CN 115394853A
- Authority
- CN
- China
- Prior art keywords
- silicon carbide
- layer
- type
- groove
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 78
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 78
- 238000002360 preparation method Methods 0.000 title claims abstract description 9
- 239000010410 layer Substances 0.000 claims abstract description 82
- 239000002184 metal Substances 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 22
- 238000002347 injection Methods 0.000 claims abstract description 16
- 239000007924 injection Substances 0.000 claims abstract description 16
- 239000011229 interlayer Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 230000005540 biological transmission Effects 0.000 claims abstract description 10
- 238000002161 passivation Methods 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims description 41
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- 238000005468 ion implantation Methods 0.000 claims description 13
- 239000000377 silicon dioxide Substances 0.000 claims description 12
- 235000012239 silicon dioxide Nutrition 0.000 claims description 12
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 238000002513 implantation Methods 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 5
- 239000000243 solution Substances 0.000 claims description 5
- 230000004913 activation Effects 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 3
- 238000005224 laser annealing Methods 0.000 claims description 3
- 239000007788 liquid Substances 0.000 claims description 3
- 238000004151 rapid thermal annealing Methods 0.000 claims description 3
- SUKJFIGYRHOWBL-UHFFFAOYSA-N sodium hypochlorite Chemical compound [Na+].Cl[O-] SUKJFIGYRHOWBL-UHFFFAOYSA-N 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 238000003079 width control Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
- H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
- H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种沟槽型碳化硅MOSFET器件，其结构包括n型碳化硅衬底、位于衬底上方的n型碳化硅外延层、位于外延层顶部的沟槽栅、包裹于沟槽栅下部的氧化层，以及位于氧化层两侧且从上到下依次为n型源区、p型基区、p型沟槽保护区；一电流传输区，形成于氧化层的底部；n型源区及p型基区的上方形成有接触金属；沟槽栅的顶部为层间电介质层；所述层间电介质层的上方依次为金属pad和钝化层；器件的底部形成有漏极金属。本发明还公开了该器件的制备方法。该方法采用倾角注入形成沟槽保护区结构，在对沟槽底部栅氧形成有效保护的同时，最大程度的减少了沟槽保护区对导通电阻的影响，具有更低的电流传输区电阻。
Description
技术领域
本发明涉及半导体器件技术领域，具体涉及一种沟槽型碳化硅MOSFET器件结构及其制备方法。
背景技术
沟槽型碳化硅MOSFET器件作为公认的下一代碳化硅功率半导体器件，相比于平面型器件具有更低的比导通电阻和导通压降。更小的器件面积也使得沟槽型碳化硅功率器件具有潜在的成本优势，一旦突破设计、制造和可靠性难题，沟槽型器件被认为将全面替代平面型器件。沟槽型碳化硅功率器件在设计方法、工艺等领域继承了平面型器件的核心技术，但又有其独特性。沟槽刻蚀工艺、沟槽氧化工艺、沟槽栅氧保护设计方法等技术难度较大。
碳化硅沟槽MOSFET最主要的问题是阻断状态下栅氧的高场强。为了保持碳化硅MOSFET器件的长期可靠性，阻断状态下栅氧的最高场强需要被限制在3MV/cm以下，而未加保护结构的碳化硅沟槽MOSFET阻断状态下栅氧场强常常达到8MV/cm以上，远远高于场强工作可靠性的要求。因此碳化硅沟槽MOSFET器件需要特殊的栅氧保护结构以避免阻断状态的栅氧击穿。
目前主流的碳化硅沟槽栅结构有罗姆公司推出的双沟槽结构，英飞凌公司推出的非对称沟槽结构，住友公司推出的V型栅沟槽结构，博世公司推出的深P基区沟槽结构以及日立公司推出的TED-MOS结构。这些结构均通过P型注入结合优化沟槽的结构，实现了阻断状态下栅氧的屏蔽，有效的保护了栅氧。但双沟槽结构，需要精细的线宽控制和沟槽深度控制；非对称沟槽结构牺牲了部分器件导通性能；V型沟槽结构需要在晶片C面上进行器件制备，需重新开发大量工艺；深P基区注入需使用MeV以上高能离子注入，高成本的同时也引入了缺陷风险；TED-MOS结构过于复杂，制造难度极大。
发明内容
本发明提出一种沟槽型碳化硅MOSFET器件结构及其制备方法，具有制备方法简单，栅氧保护效果强，导通性能好等特点，适合进行大规模生产。
在第一方面，本发明提出了一种沟槽型碳化硅MOSFET器件结构，包括：一n型高掺杂的碳化硅衬底(1)；一n型轻掺杂的碳化硅外延层(2)，位于所述碳化硅衬底(1)的上方；一沟槽栅(7)，位于所述碳化硅外延层(2)的顶部；一氧化层(6)，包裹于所述沟槽栅(7)的下部，且其两侧从上到下依次为n型高掺杂的源区(4)、p型基区(3)、p型沟槽保护区(8)；一电流传输区(5)，形成于氧化层(6)的底部及氧化层(6)与p型沟槽保护区(8)之间；所述源区(4)及p型基区(3)的表面及侧壁形成有接触槽，所述接触槽中填充接触金属(10)；所述沟槽栅(7)的顶部为层间电介质层(9)；所述层间电介质层(9)的上方依次为金属pad(11)和钝化层(12)；器件的底部形成有漏极金属(13)。
进一步地，所述氧化层(6)底部厚度为300nm至800nm，侧壁厚度为30nm至60nm。
在本发明的另一方面，本发明提出了一种沟槽型碳化硅MOSFET器件制备方法，包括：
S1、在碳化硅衬底上外延生长碳化硅外延层；
S2、在所述碳化硅外延层的顶部通过离子注入形成p型基区；
S3、在所述碳化硅外延层的顶部排布第一注入掩膜，通过离子注入形成n型源区；
S4、去除所述第一注入掩膜后，在所述碳化硅外延层的上方排布第一刻蚀掩膜，刻蚀形成碳化硅沟槽；
S5、以所述第一刻蚀掩膜为第二注入掩膜，在所述碳化硅沟槽的下部形成电流传输层；
S6、去除所述第一刻蚀掩膜后，在所述碳化硅沟槽中依次填充并形成二氧化硅层及多晶硅层，并进行表面平坦化；
S7、在所述平坦化后的器件结构上形成第二刻蚀掩膜，并刻蚀形成接触沟槽；
S8、以所述接触沟槽为第三注入掩膜，采用倾角注入形成p型沟槽保护区；
S9、去除所述第二刻蚀掩膜，并湿法腐蚀所述碳化硅沟槽侧壁和所述多晶硅层之间的二氧化硅结构；
S10、使用碱性腐蚀液，腐蚀上述结构中的多晶硅层，保留碳化硅沟槽槽底的二氧化硅，以用于形成氧化层；
S11、高温激活退火后，进行高温栅氧氧化，并沉积、刻蚀形成多晶硅栅电极；
S12、在上述结构上沉积二氧化硅并刻蚀形成层间电介质层，剥离金属并进行快速热退火形成源极接触金属；
S13、正面蒸发Al并刻蚀形成金属pad结构，覆盖钝化层并刻蚀形成窗口，背面溅射漏极金属后激光退火，形成漏极金属。
进一步地，形成所述电流传输区的离子注入是采用30°至45°的倾角注入。
进一步地，形成所述沟槽保护区的离子注入是采用15°至30°倾角注入。
进一步地，所述沟槽栅的深度为0.8μm至1.6μm，接触金属之下的接触槽深度为0.4μm至0.8μm，且比沟槽栅的深度浅；
进一步地，腐蚀多晶硅的碱性腐蚀液为NaOH及NaClO3混合液。
与现有技术相比，本发明的实施例的有益效果包括：
本发明的沟槽型碳化硅MOSFET器件及其制备方法，相比于传统技术，采用了倾角注入形成了沟槽保护区结构，在对沟槽底部栅氧形成有效保护的同时，最大程度的减少了沟槽保护区对导通电阻的影响，具有更低的电流传输区电阻，同时能够提高体二极管性能。在器件制备过程中，不需使用过高的注入能量，对注入设备的要求低，注入时间较短。
附图说明
为了更清楚地说明本发明的实施例中的技术方案，下面将对实施例描述中所需要使用的附图做简单地介绍，显而易见地，下面展示的附图仅仅是本发明的一些实施例，并不用于限制本发明。
图1为本发明一个实施例的沟槽型碳化硅MOSFET器件结构示意图；
图2为本发明一个实施例的沟槽型碳化硅MOSFET器件制备方法流程图；
图3至图15为本发明一个实施例的沟槽型碳化硅MOSFET器件制备方法的不同步骤得到的器件结构的示意图。
主要元件符号说明
碳化硅衬底 1
碳化硅外延层 2
P型基区 3
源区 4
注入掩模 41
电流传输区 5
刻蚀掩模 51、81
氧化层 6
二氧化硅层 61
沟槽栅 7
多晶硅层 71
P型沟槽保护区 8
层间电介质层 9
接触金属 10
金属pad 11
钝化层 12
漏极金属 13
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面结合附图和具体实施例对本发明作进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
参考图1，本发明实施例一方面提供了一种沟槽型碳化硅MOSFET器件结构。该结构包括一n型高掺杂的碳化硅衬底(1)、一n型轻掺杂的碳化硅外延层(2)，位于所述碳化硅衬底(1)的上方；一沟槽栅(7)，位于所述碳化硅外延层(2)的顶部；一氧化层(6)，包裹于所述沟槽栅(7)的下部，且其两侧从上到下依次为n型高掺杂的源区(4)、p型基区(3)、p型沟槽保护区(8)；一电流传输区(5)，形成于氧化层(6)的底部及氧化层(6)与p型沟槽保护区(8)之间；所述n型高掺杂的源区(4)及p型基区(3)的表面及侧壁上形成有接触槽，所述接触槽中填充接触金属(10)；所述沟槽栅(7)的顶部为层间电介质层(9)；所述层间电介质层(9)的上方依次为金属pad(11)和钝化层(12)；器件的底部形成有漏极金属(13)。
在本实施例中，所述碳化硅外延层(2)的厚度为5μm至35μm。所述沟槽栅(7)的深度为0.8μm至1.2μm。所述氧化层(6)的底部厚度为300nm至800nm，侧壁厚度为30nm至60nm。所述n型高掺杂的源区(4)的深度为0.2μm至0.3μm。所述p型基区(3)的深度为0.5μm至1μm。所述p型沟槽保护区(8)的底部呈曲面，总深度为1μm至2μm。所述p型沟槽保护区(8)的两侧深度0.6μm至1.2μm，掺杂浓度2E16cm-3至1E17cm-3。
在本实施方式中，所述接触金属(10)之下的接触槽深度为0.4μm至0.8μm，且比所述沟槽栅(7)的深度浅。
请参考图2，本发明实施例提供一种沟槽型碳化硅MOSFET器件的制备方法，具体是基于碳化硅的材料及工艺技术特点提出一种沟槽型碳化硅MOSFET制备方法，该方法包括如下步骤：
步骤S1：在碳化硅衬底(1)上外延生长碳化硅外延层(2)，如图3所示。
步骤S2：在所述碳化硅外延层(2)的顶部通过p型离子注入形成p型基区(3)，如图4所示。
步骤S3：在上述碳化硅外延层(2)结构的上方排布注入掩膜(41)，并通过所述注入掩模(41)进行离子注入以形成源区(4)，如图5所示。在本实施方式中，所述源区(4)为n型高掺杂源区。
步骤S4：去除注入掩膜(41)后，在所述碳化硅外延层(2)的上方排布刻蚀掩膜(51)，并通过所述刻蚀掩模(51)进行刻蚀以在碳化硅外延层(2)的顶部形成碳化硅沟槽，如图6所示。
步骤S5：以所述刻蚀掩膜(51)为注入掩膜，在所述碳化硅沟槽的下部利用倾角离子注入，注入N离子以形成电流传输层(5)，得到如图7所示结构；在本实施方式中，形成所述电流传输区(5)的离子注入是采用30°至45°的倾角注入。
步骤S6：去除所述刻蚀掩膜(51)后，在所述碳化硅沟槽中依次填充并形成二氧化硅层(61)及多晶硅层(71)，并进行表面平坦化，如图8所示。
步骤S7：在上述平坦化后的器件结构上，通过刻蚀形成刻蚀掩膜(81)，并二次刻蚀形成接触沟槽，如图9所示；在本实施方式中，所述接触沟槽的深度为0.4μm至0.8μm，且比所述多晶硅层(71)的深度浅。
步骤S8：以所述接触沟槽为注入掩膜，使用Al离子倾角注入形成p型沟槽保护区(8)，如图10所示；在本实施方式中，形成所述p型沟槽保护区(8)的离子注入是采用15°至30°倾角注入。
步骤S9：去除上述结构的刻蚀掩膜(81)，并通过湿法腐蚀工艺将所述碳化硅沟槽侧壁和所述多晶硅层(71)之间的二氧化硅被完全腐蚀，如图11所示。
步骤S10：采用碱性腐蚀液腐蚀上述结构中的多晶硅层(71)，并保留碳化硅沟槽槽底的二氧化硅，如图12所示；优选地，腐蚀多晶硅的碱性腐蚀液可为NaOH与NaClO3的混合液。
步骤S11：高温激活退火后，进行高温栅氧氧化，使碳化硅沟槽的侧壁栅氧化，并与碳化硅沟槽槽底保留的二氧化硅共同形成氧化层(6)，并通过沉积、刻蚀工艺形成多晶硅栅电极，即沟槽栅(7)，如图13所示。
步骤S12：在上述结构上沉积二氧化硅并刻蚀形成层间电介质层(9)，剥离金属并进行快速热退火形成源极接触金属(10)，如图14所示。
步骤S13：正面蒸发Al并刻蚀形成金属pad(11)，覆盖钝化层(12)并刻蚀形成窗口，背面溅射漏极金属后激光退火，形成漏极金属(13)，得到如图15所示最终器件结构。
以上内容是结合具体/优选的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，其还可以对这些已描述的实施方式做出若干替代或变型，而这些替代或变型方式都应当视为属于本发明的保护范围。在本说明书的描述中，参考术语“一种实施例”、“一些实施例”、“优选实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
Claims (7)
1.一种沟槽型碳化硅MOSFET器件结构，其特征在于，包括：一n型高掺杂的碳化硅衬底(1)；一n型轻掺杂的碳化硅外延层(2)，位于所述碳化硅衬底(1)的上方；一沟槽栅(7)，位于所述碳化硅外延层(2)的顶部；一氧化层(6)，包裹于所述沟槽栅(7)的下部，且其两侧从上到下依次为n型高掺杂的源区(4)、p型基区(3)、p型沟槽保护区(8)；一电流传输区(5)，形成于氧化层(6)的底部及氧化层(6)与p型沟槽保护区(8)之间；所述源区(4)及p型基区(3)的表面及侧壁形成有接触槽，所述接触槽中填充接触金属(10)；所述沟槽栅(7)的顶部为层间电介质层(9)；所述层间电介质层(9)的上方依次为金属pad(11)和钝化层(12)；器件的底部形成有漏极金属(13)。
2.根据权利要求1所述的沟槽型碳化硅MOSFET器件结构，其特征在于：所述氧化层(6)的底部厚度为300nm至800nm，侧壁厚度为30nm至60nm。
3.一种沟槽型碳化硅MOSFET器件结构的制备方法，其特征在于，包括：
S1、在碳化硅衬底上外延生长碳化硅外延层；
S2、在所述碳化硅外延层的顶部通过离子注入形成p型基区；
S3、在所述碳化硅外延层的顶部排布第一注入掩膜，通过离子注入形成n型源区；
S4、去除所述第一注入掩膜后，在所述碳化硅外延层的上方排布第一刻蚀掩膜，刻蚀形成碳化硅沟槽；
S5、以所述第一刻蚀掩膜为第二注入掩膜，在所述碳化硅沟槽的下部形成电流传输层；
S6、去除所述第一刻蚀掩膜后，在所述碳化硅沟槽中依次填充并形成二氧化硅层及多晶硅层，并进行表面平坦化；
S7、在所述平坦化后的器件结构上形成第二刻蚀掩膜，并刻蚀形成接触沟槽；
S8、以所述接触沟槽为第三注入掩膜，采用倾角注入形成p型沟槽保护区；
S9、去除所述第二刻蚀掩膜，并湿法腐蚀所述碳化硅沟槽侧壁和所述多晶硅层之间的二氧化硅结构；
S10、使用碱性腐蚀液，腐蚀上述结构中的多晶硅层，保留碳化硅沟槽槽底的二氧化硅，以用于形成氧化层；
S11、高温激活退火后，进行高温栅氧氧化，并沉积、刻蚀形成多晶硅栅电极；
S12、在上述结构上沉积二氧化硅并刻蚀形成层间电介质层，剥离金属并进行快速热退火形成源极接触金属；
S13、正面蒸发Al并刻蚀形成金属pad结构，覆盖钝化层并刻蚀形成窗口，背面溅射漏极金属后激光退火，形成漏极金属。
4.根据权利要求3所述的沟槽型碳化硅MOSFET器件结构的制备方法，其特征在于，形成所述电流传输区的离子注入是采用30°至45°的倾角注入。
5.根据权利要求3所述的方法，其特征在于，形成所述沟槽保护区的离子注入是采用15°至30°倾角注入。
6.根据权利要求3所述的沟槽型碳化硅MOSFET器件结构的制备方法，其特征在于，所述沟槽栅的深度为0.8μm至1.6μm，接触金属之下的接触槽深度为0.4μm至0.8μm，且比沟槽栅的深度浅。
7.根据权利要求3所述的沟槽型碳化硅MOSFET器件结构的制备方法，其特征在于，腐蚀多晶硅的碱性腐蚀液为NaOH与NaClO3的混合液。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2021109924363 | 2021-08-27 | ||
| CN202110992436.3A CN113745338A (zh) | 2021-08-27 | 2021-08-27 | 一种沟槽型碳化硅mosfet器件结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115394853A true CN115394853A (zh) | 2022-11-25 |
Family
ID=78733304
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110992436.3A Pending CN113745338A (zh) | 2021-08-27 | 2021-08-27 | 一种沟槽型碳化硅mosfet器件结构及其制备方法 |
| CN202210938098.XA Pending CN115394853A (zh) | 2021-08-27 | 2022-08-05 | 一种沟槽型碳化硅mosfet器件结构及其制备方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110992436.3A Pending CN113745338A (zh) | 2021-08-27 | 2021-08-27 | 一种沟槽型碳化硅mosfet器件结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (2) | CN113745338A (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114496784B (zh) * | 2022-04-18 | 2022-07-12 | 深圳芯能半导体技术有限公司 | 一种底部保护接地沟槽型碳化硅mosfet及其制备方法 |
-
2021
- 2021-08-27 CN CN202110992436.3A patent/CN113745338A/zh active Pending
-
2022
- 2022-08-05 CN CN202210938098.XA patent/CN115394853A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN113745338A (zh) | 2021-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI528458B (zh) | 半導體元件及其製備方法 | |
| CN103915500B (zh) | 垂直功率mosfet | |
| TWI509809B (zh) | 帶有自對準有源接觸的基於高密度溝槽的功率ｍｏｓｆｅｔ及其制備方法 | |
| US6426541B2 (en) | Schottky diode having increased forward current with improved reverse bias characteristics and method of fabrication | |
| US6365942B1 (en) | MOS-gated power device with doped polysilicon body and process for forming same | |
| CN107331616A (zh) | 一种沟槽结势垒肖特基二极管及其制作方法 | |
| JP2009200300A (ja) | 半導体装置およびその製造方法 | |
| US9515136B2 (en) | Edge termination structure for a power integrated device and corresponding manufacturing process | |
| CN106876256B (zh) | SiC双槽UMOSFET器件及其制备方法 | |
| US8835935B2 (en) | Trench MOS transistor having a trench doped region formed deeper than the trench gate | |
| TW201334084A (zh) | 具有超級介面之功率電晶體元件之製作方法 | |
| EP3016144B1 (en) | Manufacturing method of a field-stop reverse conducting insulated gate bipolar transistor | |
| US8492221B2 (en) | Method for fabricating power semiconductor device with super junction structure | |
| JP2003086800A (ja) | 半導体装置及びその製造方法 | |
| CN115394853A (zh) | 一种沟槽型碳化硅mosfet器件结构及其制备方法 | |
| CN111211168A (zh) | 一种rc-igbt芯片及其制造方法 | |
| CN101506956A (zh) | 半导体设备的制作方法 | |
| CN106098561A (zh) | 一种mosfet器件的制造方法及其器件 | |
| WO2023071284A1 (zh) | 沟槽栅半导体器件及其制造方法 | |
| CN111508956B (zh) | 一种低应力的半导体芯片 | |
| CN112768356B (zh) | 一种沟槽栅igbt制作方法 | |
| KR101463078B1 (ko) | 쇼트키 배리어 다이오드 및 그의 제조 방법 | |
| CN209766429U (zh) | 碳化硅mosfet器件 | |
| CN113224135A (zh) | 一种高雪崩耐量的屏蔽栅mosfet器件及其制作方法 | |
| CN113345954A (zh) | 一种全超结mosfet器件结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |