CN112768356B - 一种沟槽栅igbt制作方法 - Google Patents
一种沟槽栅igbt制作方法 Download PDFInfo
- Publication number
- CN112768356B CN112768356B CN201911074969.2A CN201911074969A CN112768356B CN 112768356 B CN112768356 B CN 112768356B CN 201911074969 A CN201911074969 A CN 201911074969A CN 112768356 B CN112768356 B CN 112768356B
- Authority
- CN
- China
- Prior art keywords
- region
- main junction
- layer
- polysilicon
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 50
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 50
- 229920005591 polysilicon Polymers 0.000 claims abstract description 46
- 230000006835 compression Effects 0.000 claims abstract description 36
- 238000007906 compression Methods 0.000 claims abstract description 36
- 238000005530 etching Methods 0.000 claims abstract description 26
- 238000005468 ion implantation Methods 0.000 claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims abstract description 19
- 239000002184 metal Substances 0.000 claims abstract description 19
- 238000002161 passivation Methods 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims description 33
- 150000002500 ions Chemical class 0.000 claims description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims description 17
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 238000001312 dry etching Methods 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 5
- 238000002360 preparation method Methods 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 4
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 3
- 239000004642 Polyimide Substances 0.000 claims description 3
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical group [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 239000000945 filler Substances 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 claims description 2
- 125000001475 halogen functional group Chemical group 0.000 claims description 2
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- MXSJNBRAMXILSE-UHFFFAOYSA-N [Si].[P].[B] Chemical compound [Si].[P].[B] MXSJNBRAMXILSE-UHFFFAOYSA-N 0.000 claims 1
- 239000011521 glass Substances 0.000 claims 1
- 238000001259 photo etching Methods 0.000 abstract description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000002349 favourable effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910016570 AlCu Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- JXASPPWQHFOWPL-UHFFFAOYSA-N Tamarixin Natural products C1=C(O)C(OC)=CC=C1C1=C(OC2C(C(O)C(O)C(CO)O2)O)C(=O)C2=C(O)C=C(O)C=C2O1 JXASPPWQHFOWPL-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
Abstract
本发明公开了一种沟槽栅IGBT制作方法，包括以下步骤：在有源区形成主结P+区以及在终端区形成多个P+耐压环，在有源区制备多个源区沟槽，并在源区沟槽内制备栅极氧化层，在多个源区沟槽内部的栅极氧化层上以及有源区和终端区的栅极氧化层上制备厚度高达的多晶硅，在多个源区沟槽之间以及在主结P+区与环绕所述主结P+区的沟槽之间制备P阱区、N+区和N+截止环，然后形成介质层，并进行接触孔刻蚀填充，再形成金属层，最后制备钝化层。本发明由于采用了较厚的多晶硅，故在减薄多晶硅工序后仍保留了厚的多晶硅，在进行N型离子注入的时候无需再使用光刻版为掩膜，从而减少了一张光刻版降低了制造成本。
Description
技术领域
本发明涉及功率半导体器件技术领域，尤其涉及一种沟槽栅IGBT制作方法。
背景技术
IGBT(Insulated Gate Bipolar Transistor)，又称绝缘栅双极型晶体管，作为弱电控制强电的核心半导体器件广泛应用于工业、4C(通信、计算机、消费电子、汽车电子)、家电等产业领域。IPM(智能功率模块)是将IGBT、FRD、BSD与驱动电路集成到一起，内置相关保护电路的开关器件，其可靠性高、性能强、使用方便。
在IGBT的生产制造中，需要进行多次光刻，一般需要8张光刻版，光刻版费用很高，造成IGBT生产制造成本的提高。
传统工艺会将终端区P+耐压环上方的多晶硅刻蚀干净，做N型离子注入前需要做一张掩膜光刻版，将P+耐压环部分挡住，以阻止N型离子进入P+耐压环区域。
本发明在传统结构的基础上，优化了制程工艺，减少了一张光刻版，降低了制造成本。
图1示出了现有的沟槽栅IGBT制备多晶硅后结构示意图；
图2示出了现有的沟槽栅IGBT在N型离子注入前结构示意图。
具体：晶圆基片1、主结P+区2、P+耐压环3、初始氧化层4、栅氧化层5、多晶硅6、光刻胶7。
发明内容
本发明所要解决的技术问题是优化沟槽栅IGBT制作方法，减少光刻版，降低制造成本。
本发明提供了一种沟槽栅IGBT制作方法，包括以下步骤：
在晶圆基片上形成初始氧化层，用刻蚀后保留相应位置的初始氧化层为掩膜在晶圆基片的上表面注入P型离子，在晶圆基片的有源区形成主结P+区以及在晶圆基片的终端区形成多个P+耐压环，并对主结P+区以及多个P+耐压环进行推结到指定深度；
在有源区制备多个源区沟槽，多个源区沟槽包括位于主结P+区外的沟槽以及至少一个位于主结P+区内的沟槽；
在多个源区沟槽的侧壁及底部上、在有源区和终端区的初始氧化层上、以及在主结P+区和P+耐压环的表面上制备栅极氧化层；
在多个源区沟槽内部的栅极氧化层上，以及有源区和终端区的栅极氧化层上制备多晶硅；
在多个源区沟槽之间以及在主结P+区与环绕主结P+区的沟槽之间制备P阱区和N+区，其中，终端区采用多晶硅作为掩膜制备N+区，多晶硅用于阻挡N型离子注入到晶圆基片的位于终端区的部分表面。
在本发明的实施例中，
采用注入氧气的干氧氧化工艺形成栅氧化层；
采用化学气相沉淀法沉积形成多晶硅。
在本发明的实施例中，
氧气的注入流速为8000mL/min，栅氧化层厚度为多晶硅厚度为/> 主结P+区以及多个P+耐压环的推结的指定深度为小于等于8μm。
在本发明的实施例中，
在多个源区沟槽之间以及在主结P+区与周围沟槽之间制备P阱区和N+区，包括以下步骤：
对位于主结P+区上方、有源区区域和边缘N+截止环上方的多晶硅采用干法刻蚀工艺进行完全刻蚀，
对位于主结P+区上方、有源区区域和边缘N+截止环上方的初始氧化层采用干法刻蚀工艺进行刻蚀，直到主结P+区的初始氧化层厚度达到指定厚度；
在多个源区沟槽之间以及再主结P+区与环绕主结P+区的沟槽之间注入P型离子制备P阱区，并对P阱区进行推结达到指定深度和指定厚度；
在终端区采用多晶硅作为掩膜，在P阱区上方和芯片边缘被减薄的初始氧化层上方直接注入N型离子制备N+区和N+截止环，并对N+区和N+截止环进行推结；
将终端区区域表面的多晶硅完全刻蚀。
在本发明的实施例中，
制备P阱区具体为注入指定剂量的P型离子，并把P型离子引导在多个源区沟槽之间和主结P+区与环绕主结P+区的沟槽之间的晶圆基片表面；
通过向芯片边缘区被减薄的初始氧化层上方注入指定剂量的N型离子形成N+截止环。
在本发明的实施例中，
主结P+区的初始氧化层指定厚度为或为/>或为/>
对P阱区进行推结的指定深度为小于等于源区沟槽深度的2/3，P阱区的指定厚度为小于等于源区沟槽深度的1/3；
P型离子注入指定剂量为2×1015/cm2。
N型离子注入指定剂量为1×1015/cm2。
在本发明的实施例中，
在晶圆基片的有源区制备多个源区沟槽，包括以下步骤：
在初始氧化层、主结P+区和P+耐压环上方形成第二光剂刻蚀剂层，并保留源区沟槽位置；
采用湿法刻蚀源区的初始氧化层；
刻蚀源区沟槽上方的初始氧化层后，去除第二光剂刻蚀剂层；
在初始氧化层上方、在主结P+区上方和在P+耐压环上方形成第三光剂刻蚀剂层，并保留源区沟槽位置；
在晶圆表面上用干法刻蚀制备多个源区沟槽达到指定深度，源区沟槽制备完毕后，去除第三光剂刻蚀剂层。
在本发明的实施例中，
多个源区沟槽刻蚀的指定深度为小于等于5μm。
在本发明的实施例中，
还包括以下步骤：
在源区沟槽上、在源区的N+区上、在源区的主结P+上、在剩余的初始氧化层上以及在终端区的P+耐压环和N+截止环上淀积形成介质层并达到指定厚度；
在源区的N+区、P阱区、在主结P+区、在指定的P+耐压环以及在N+截止环区域进行接触孔刻蚀，并填充接触孔；
在源区的介质层上、在主结P+区的接触孔介质层上、在P+耐压环的介质层上以及在N+截止环的介质层上制备金属层；
除在有源区左边一半的上方金属层外，在其余有源区和终端区的金属层和介质层上方制备钝化层。
在本发明的实施例中，
介质层指定厚度为1.1～1.5μm，介质层材料为硼磷硅玻璃；
指定的P+耐压环为离主结P+区最远的P+耐压环，接触孔内填充物为钨；
金属层指定厚度为4.0～5.0μm，金属层金属为铝铜合金；
钝化层为聚酰亚胺。
与现有技术相比，本发明的一个或多个实施例可以具有如下优点：
本发明通过在制备多晶硅时设置厚度为的多晶硅，传统的沟槽栅IGBT制备的多晶硅厚度一般为/>或者/>本发明方法比传统多晶硅厚度要高很多，有利于后续工艺使用。由于采用较厚的多晶硅，故在进行N型离子注入的时候，经部分工序减薄后终端区的P+耐压环上方仍保留了较厚的厚度，能阻挡N型离子注入的时候N型离子扩散到晶圆基片的表面，扩散到P+耐压环区域中。而传统的沟槽栅IGBT制作工艺由于多晶硅厚度不够，在N型离子注入前序时已经全部刻蚀完了，只能通过在终端区使用光刻版作为掩膜，保护终端区P+耐压环不受N型离子注入影响。故本发明制备方法可以节省一张光刻版，从而降低制造成本。
本发明的其它特征和优点将在随后的说明书中阐述，并且部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例共同用于解释本发明，并不构成对本发明的限制。在附图中：
图1示出了现有的沟槽栅IGBT制备多晶硅后结构示意图；
图2示出了现有的沟槽栅IGBT在N型离子注入前结构示意图；
图3是本发明一示例沟槽栅IGBT制作方法的流程示意图；
图4是本发明一示例沟槽栅IGBT划分有源区和终端区的结构剖面示意图；
图5是本发明一示例步骤S10对应的结构剖面示意图；
图6是本发明一示例步骤S20对应的结构剖面示意图；
图7是本发明一示例步骤S30对应的结构剖面示意图；
图8是本发明一示例步骤S40对应的结构剖面示意图；
图9是本发明一示例步骤S50对应的结构剖面示意图；
图10是本发明一示例沟槽栅IGBT刻蚀完终端区多晶硅的剖面结构示意图；
图11是本发明一示例沟槽栅IGBT的剖面结构示意图；
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下结合附图对本发明作进一步地详细说明，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。
第一实施例
图3为本发明沟槽栅IGBT制作方法的流程示意图。
图4为本发明沟槽栅IGBT的剖面结构示意图；
如图4所示，本实施例的沟槽栅IGBT包括：晶圆基片11、主结P+区12、P+耐压环13、初始氧化层14、栅极氧化层31、多晶硅40、P阱区51、N+区52、N+截止环53、介质层61、接触孔62、金属层63、钝化层64，其中有源区A为图4所示沟槽栅IGBT结构虚线的左侧区域，终端区B为图4所示沟槽栅IGBT结构虚线的右侧区域。
其中，晶圆基片11可以包括半导体元素，例如单晶、多晶或非晶结构的硅或硅锗，也可以包括混合的半导体结构，例如碳化硅、合金半导体或其组合，在此不做限定。在本实施例中的所述晶圆基片11可以为已经掺杂的衬底晶圆基片11，或者已在衬底上生长了外延层的晶圆基片11，本实施例中的晶圆基片11优选采用硅衬底，可采用N型或P型硅衬底，在本实施例中以掺杂了的N型衬底为例进行说明。
如图3所示，本发明提供了一种沟槽栅IGBT制作方法，包括以下步骤：
步骤S10：在晶圆基片上形成初始氧化层14，用刻蚀后保留相应位置的初始氧化层14为掩膜在晶圆基片11的上表面注入P型离子，形成主结P+区12、多个P+耐压环13，并对主结P+区12，多个P+耐压环13进行推结，主结P+区12在有源区A，多个P+耐压环13在终端区B，结果如图5所示。
具体地，步骤S10包含以下步骤：
在晶圆基片11的上表面采用干氧氧化工艺制作初始氧化层14；
在初始氧化层14上形成第一光刻胶层，保留预设的主结P+区12和P+耐压环13区域；
采用干法或湿法工艺刻蚀初始氧化层14，第一光刻胶层具有与初始氧化层14所需刻蚀的相同图案，初始氧化层14刻蚀完成后，去除第一光刻胶层；
采用离子注入工艺，在主结P+区12、P+耐压环13预留区域进行P型粒子注入，并进行推结，推结深度≤8um
对主结P+区12、多个P+耐压环13进行推结时主结P+区12、多个P+耐压环13的推结深度小于等于8μm，P+耐压环13可以提升IGBT的耐压上限。
步骤S20：在晶圆基片11的有源区制备多个源区沟槽20，多个源区沟槽包括位于主结P+区12之外的沟槽201以及至少1个位于主结P+区12的沟槽202。
具体地，在晶圆基片11的有源区制备多个源区沟槽，包括以下步骤：
在初始氧化层14、主结P+区12和P+耐压环13上方形成第二光剂刻蚀剂层，并保留源区沟槽位置；
采用湿法刻蚀源区的初始氧化层14，第二光刻胶层具有与初始氧化层14所需刻蚀的相同图案。
刻蚀源区沟槽上方的初始氧化层14后，去除第二光剂刻蚀剂层；
在初始氧化层14和主结P+区12、P+耐压环13上方形成第三光剂刻蚀剂层21，并保留源区沟槽位置；
在晶圆表面上用干法刻蚀制备多个源区沟槽，如图6所示，源区沟槽制备完毕后，去除第三光剂刻蚀剂层。
在本实施例中，多个源区沟槽刻蚀的深度小于等于5μm。
步骤S30：在多个源区沟槽的侧壁及底部、有源区的初始氧化层14、终端区的初始氧化层14、主结P+区12和P+耐压环13表面上制备栅极氧化层31，如图7所示。
在本实施例中，制备栅氧化层为通过注入流速为8000mL/min的氧气，用干氧氧化工艺形成厚度为的栅氧化层。
步骤S40：在多个源区沟槽内部的栅极氧化层31上，以及有源区、终端区的栅极氧化层31表面上制备多晶硅40，如图8所示。
在本发明实施例中，制备多晶硅40为采用化学气相沉淀法沉积厚度为 的多晶硅40。
传统的沟槽栅IGBT制备的多晶硅40厚度一般为或者/>或者/> 本发明方法比传统多晶硅40厚度要高很多，有利于后续工艺当掩膜层使用。
步骤S50：在多个源区沟槽之间以及主结P+区12与环绕主结P+区12的沟槽之间制备P阱区51和N+区52，其中，终端区采用多晶硅40作为掩膜制备N+区52，多晶硅40阻挡N型离子注入到终端区晶圆基片11表面。并制备N+截止环53，如图9所示。
在本发明实施例中，多个源区沟槽之间以及主结P+区12与周围沟槽之间制备P阱区51和N+区52，包括以下步骤：
对位于主结P+区12上方、有源区区域和边缘N+截止环上方的多晶硅40采用干法刻蚀工艺进行完全刻蚀。
对位于主结P+区12上方、有源区区域和边缘N+截止环上方的初始氧化层14采用干法刻蚀工艺进行刻蚀，直到主结P+区12的初始氧化层14厚度为指定厚度，指定厚度为或为/>或为/>优选为/>
在多个源区沟槽之间以及主结P+区12与环绕主结P+区12的沟槽之间注入P型离子制备P阱区51，并对P阱区51进行推结。
具体地，制备P阱区51具体为注入剂量为2×1015/cm2的P型离子，并把P型离子引导在多个源区沟槽之间和主结P+区12与环绕主结P+区12的沟槽之间的晶圆基片11表面，对P阱区51进行推结具体为推结深度小于等于源区沟槽深度的2/3，P阱区51的厚度为小于等于源区沟槽深度的1/3。
在终端区采用多晶硅40作为掩膜，在P阱区51上方和芯片边缘被减薄的初始氧化层14上方直接注入N型离子制备N+区52和N+截止环53，并对N+区52和N+截止环53进行推结。
在本发明实施例中，制备N+截止环53具体为在芯片边缘区被减薄的初始氧化层14上方注入剂量为1×1015/cm2的N型离子，其中N+截止环53和划片道形成漏电沟道，可以减少器件的漏电现象。
传统的沟槽栅IGBT制作工艺由于多晶硅40厚度为在N型离子注入前序刻蚀多晶硅40工序时已经全部刻蚀完了，只能通过在终端区再使用光刻版作为掩膜，保护终端区P+耐压环13不受N型离子注入影响。
而本发明由于之前采用了厚度为的多晶硅40，在传统刻蚀多晶硅工序中被减薄了/>还留有厚度为/>的多晶硅，能在进行N型离子注入时，阻挡N型离子扩散到P+耐压环13区，故本发明制备方法可以节省一张光刻版，从而降低了制造成本。
然后将终端区区域表面的多晶硅40完全刻蚀,如图10所示。
然后，
在源区沟槽上、在源区的N+区52上、在源区的主结P+区12上、在剩余的初始氧化层14上以及在终端区的P+耐压环13和N+截止环53上淀积形成介质层61并达到指定厚度；
在源区的N+区52、P阱区51、在主结P+区12、在指定的P+耐压环13以及在N+截止环53区域进行接触孔62刻蚀，并填充接触孔；
在源区的介质层61上、在主结P+区12的接触孔介质层上、在P+耐压环13的介质层上以及在N+截止环53的介质层上制备金属层63；
除在有源区左边一半的上方金属层外，在其余有源区和终端区的金属层和介质层上方制备钝化层64。
具体地，进行介质层61淀积，介质层为硼磷硅玻璃，介质层厚度为1.1～1.5μm，优选为1.3μm；
进行接触孔62刻蚀，并填充接触孔，接触孔内填充物为钨；
制备金属层63，金属层厚度为4.0～5.0μm，优选为4.5μm，金属层金属为铝铜合金，即AlCu；
制备钝化层64，钝化层为聚酰亚胺。
整个沟槽栅IGBT结构剖面如图11所示。
综上所述，本发明实施例通过在制备多晶硅时设置厚度为的多晶硅，传统的沟槽栅IGBT制备的多晶硅厚度一般为/>或者/>本发明方法比传统多晶硅厚度要高很多，有利于后续工艺使用。由于采用较厚的多晶硅，故在进行N型离子注入的时候，经部分工序减薄后终端区的P+耐压环13上方仍保留了较厚的厚度，能阻挡N型离子注入的时候N型离子扩散到晶圆基片11的表面，扩散到P+耐压环13区域中。而传统的沟槽栅IGBT制作工艺由于多晶硅厚度不够，在N型离子注入前序时已经全部刻蚀完了，只能通过在终端区使用光刻版作为掩膜，保护终端区P+耐压环13不受N型离子注入影响。故本发明制备方法可以节省一张光刻版，从而降低制造成本。
虽然本发明公开的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所述技术领域内的技术人员，在不脱离本发明所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，本发明的保护范围并不局限于文中公开的特定实施例，而是包括落入权利要求范围内的所有技术方案。
Claims (7)
1.一种沟槽栅IGBT制作方法，其特征在于，包括以下步骤：
在晶圆基片上形成初始氧化层，用刻蚀后保留相应位置的初始氧化层为掩膜在所述晶圆基片的上表面注入P型离子，在所述晶圆基片的有源区形成主结P+区以及在所述晶圆基片的终端区形成多个P+耐压环，并对所述主结P+区以及多个P+耐压环进行推结到指定深度；其中，所述主结P+区以及多个P+耐压环的推结的指定深度为小于等于8μm；
在所述有源区制备多个源区沟槽，所述多个源区沟槽包括位于主结P+区外的沟槽以及至少一个位于主结P+区内的沟槽；
在所述多个源区沟槽的侧壁及底部上、在所述有源区和所述终端区的初始氧化层上、以及在所述主结P+区和所述P+耐压环的表面上，采用注入氧气的干氧氧化工艺制备栅极氧化层；其中，所述氧气的注入的流速为8000mL/min；所述栅极氧化层厚度为1000Å；
在所述多个源区沟槽内部的栅极氧化层上，以及所述有源区和所述终端区的栅极氧化层上，采用化学气相沉淀法沉积制备多晶硅；其中，所述多晶硅厚度为20～22KÅ；
对位于所述主结P+区上方、所述有源区和边缘N+截止环上方的所述多晶硅采用干法刻蚀工艺进行完全刻蚀；对位于所述主结P+区上方、所述有源区和边缘N+截止环上方的所述初始氧化层采用干法刻蚀工艺进行刻蚀，直到所述主结P+区的所述初始氧化层厚度达到指定厚度；在所述多个源区沟槽之间以及在所述主结P+区与环绕所述主结P+区的沟槽之间注入P型离子制备P阱区，并对所述P阱区进行推结达到指定深度和指定厚度；在所述终端区采用所述多晶硅作为掩膜，在所述P阱区上方和芯片边缘被减薄的初始氧化层上方直接注入N型离子制备N+区和N+截止环，并对所述N+区和所述N+截止环进行推结；将所述终端区表面的多晶硅完全刻蚀；其中，所述多晶硅用于阻挡N型离子扩散到所述P+耐压环。
2.根据权利要求1所述的沟槽栅IGBT制作方法，其特征在于，
所述制备P阱区具体为注入指定剂量的P型离子，并把所述P型离子引导在所述多个源区沟槽之间和主结P+区与环绕主结P+区的沟槽之间的晶圆基片表面；
通过向芯片边缘区被减薄的初始氧化层上方注入指定剂量的N型离子形成所述N+截止环。
3.根据权利要求2所述的沟槽栅IGBT制作方法，其特征在于，
所述主结P+区的初始氧化层指定厚度为200～600 Å，或为200～500 Å，或为300～500Å；
所述对P阱区进行推结的指定深度为小于等于所述源区沟槽深度的2/3，所述P阱区的指定厚度为小于等于所述源区沟槽深度的1/3；
所述P型离子注入指定剂量为2×1015 /cm2；
所述N型离子注入指定剂量为1×1015 /cm2。
4.根据权利要求1所述的沟槽栅IGBT制作方法，其特征在于，
所述在晶圆基片的有源区制备多个源区沟槽，包括以下步骤：
在所述初始氧化层、所述主结P+区和所述P+耐压环上方形成第二光致刻蚀剂层，并保留所述源区沟槽位置；
采用湿法刻蚀源区的所述初始氧化层；
刻蚀所述源区沟槽上方的所述初始氧化层后，去除所述第二光致刻蚀剂层；
在所述初始氧化层上方、在所述主结P+区上方和在所述P+耐压环上方形成第三光致刻蚀剂层，并保留所述源区沟槽位置；
在所述晶圆表面上用干法刻蚀制备所述多个源区沟槽达到指定深度，所述源区沟槽制备完毕后，去除所述第三光致刻蚀剂层。
5.根据权利要求4所述的沟槽栅IGBT制作方法，其特征在于，
所述多个源区沟槽刻蚀的指定深度为小于等于5μm。
6.根据权利要求1-5任一项所述的沟槽栅IGBT制作方法，其特征在于，
还包括以下步骤：
在所述源区沟槽上、在N+区上、在主结P+区上、在剩余的初始氧化层上以及在所述终端区的P+耐压环和N+截止环上淀积形成介质层并达到指定厚度；
在所述N+区、P阱区、在所述主结P+区、在指定的所述P+耐压环以及在所述N+截止环区域进行接触孔刻蚀，并填充接触孔；
在所述N+区位置处的介质层上、在主结P+区的接触孔位置处的介质层上、在P+耐压环位置处的介质层上以及在N+截止环位置处的介质层上制备金属层；除在有源区左边一半的上方金属层外，在其余所述有源区和所述终端区的所述金属层和所述介质层上方制备钝化层。
7.根据权利要求6所述的沟槽栅IGBT制作方法，其特征在于，
所述介质层指定厚度为1.1～1.5μm，所述介质层材料为硼磷硅玻璃；
所述指定的P+耐压环为离主结P+区最远的P+耐压环，所述接触孔内填充物为钨；
所述金属层指定厚度为4.0～5.0μm，所述金属层为铝铜合金；
所述钝化层为聚酰亚胺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911074969.2A CN112768356B (zh) | 2019-11-05 | 2019-11-05 | 一种沟槽栅igbt制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911074969.2A CN112768356B (zh) | 2019-11-05 | 2019-11-05 | 一种沟槽栅igbt制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112768356A CN112768356A (zh) | 2021-05-07 |
| CN112768356B true CN112768356B (zh) | 2024-01-23 |
Family
ID=75692778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911074969.2A Active CN112768356B (zh) | 2019-11-05 | 2019-11-05 | 一种沟槽栅igbt制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112768356B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117711939A (zh) * | 2024-02-05 | 2024-03-15 | 深圳腾睿微电子科技有限公司 | 沟槽型终端igbt器件及其制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109037212A (zh) * | 2017-06-12 | 2018-12-18 | 万国半导体(开曼)股份有限公司 | Lv/mv超级结沟槽功率mosfet的制备方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW584935B (en) * | 2003-03-11 | 2004-04-21 | Mosel Vitelic Inc | Termination structure of DMOS device |
| JP5113331B2 (ja) * | 2005-12-16 | 2013-01-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2019
- 2019-11-05 CN CN201911074969.2A patent/CN112768356B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109037212A (zh) * | 2017-06-12 | 2018-12-18 | 万国半导体(开曼)股份有限公司 | Lv/mv超级结沟槽功率mosfet的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112768356A (zh) | 2021-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6365942B1 (en) | MOS-gated power device with doped polysilicon body and process for forming same | |
| KR102057340B1 (ko) | 반도체 소자 및 그 제조방법 | |
| US10468402B1 (en) | Trench diode and method of forming the same | |
| US20110115047A1 (en) | Semiconductor process using mask openings of varying widths to form two or more device structures | |
| CN107742645A (zh) | 具有自对准体区的ldmos器件的制造方法 | |
| CN113053738A (zh) | 一种分裂栅型沟槽mos器件及其制备方法 | |
| US9159785B2 (en) | Semiconductor device having buried layer and method for forming the same | |
| CN111986997A (zh) | 超级结器件的制造方法 | |
| US8492221B2 (en) | Method for fabricating power semiconductor device with super junction structure | |
| CN112820645B (zh) | 一种功率半导体器件及其制备方法 | |
| US10388656B2 (en) | Semiconductor device having thyristor and metal-oxide semiconductor transistor | |
| CN112768356B (zh) | 一种沟槽栅igbt制作方法 | |
| CN102496573B (zh) | 沟槽绝缘栅型双极晶体管的制作方法 | |
| CN111900090A (zh) | 超级结器件的制造方法 | |
| US9431286B1 (en) | Deep trench with self-aligned sinker | |
| CN115101477B (zh) | 一种半导体结构及其制造方法 | |
| KR20070010835A (ko) | 리세스 구조의 형성 방법, 이를 이용한 리세스된 채널을갖는 트랜지스터 및 그 제조 방법 | |
| CN115394853A (zh) | 一种沟槽型碳化硅mosfet器件结构及其制备方法 | |
| CN114023649A (zh) | 超级结器件的制造方法 | |
| CN213601874U (zh) | 一种mosfet器件 | |
| CN213816161U (zh) | 一种具有沟槽型栅极的半导体器件 | |
| CN112838007B (zh) | 一种沟槽栅功率器件及其制备方法 | |
| US20230124023A1 (en) | Shield gate trench mosfet device and method for manufacturing the same | |
| CN102737993B (zh) | 沟槽dmos器件及其制造方法 | |
| CN117393586B (zh) | 一种功率半导体器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |