CN102737993B - 沟槽dmos器件及其制造方法 - Google Patents

Abstract

本发明实施例公开了一种沟槽DMOS器件及其制造方法，该方法包括：提供基底；在外延层表面内形成沟槽，在沟槽内形成栅区；在外延层表面上形成第一介质层，在外延层表面内形成体区和分压环；在具有分压环图形开口的第一介质层表面上形成分压环侧墙；以具有分压环侧墙的第一介质层为掩膜，在所述体区表面内形成源区。本发明通过一次光刻在第一介质层上形成体区图形和分压环图形，以定义体区的注入区域，之后以具有分压环侧墙的第一介质层为掩膜，形成源区，即形成体区和源区的过程中只需一次光刻步骤即可，即本发明实施例的方法形成TDMOS器件的有源区过程只需两次光刻，较现有技术中减少了一次光刻步骤，减少了TDMOS器件的生产成本。

Description

沟槽DMOS器件及其制造方法

技术领域

本发明涉及半导体制造技术领域，更具体地说，涉及一种沟槽DMOS器件及其制造方法。

背景技术

沟槽DMOS(沟槽双扩散金属半导体氧化物场效应晶体管，以下简称TDMOS)器件是在VDMOS的基础上发展起来的一种新型垂直结构器件，它与VDMOS一样，均属于高元胞密度器件，但TDMOS较VDMOS具有更低的导通电阻、低栅漏电荷密度，从而TDMOS具有更低的导通损耗和开关损耗，以及更快的开关速度，同时由于TDMOS的沟道是垂直的，因此可以进一步提高其沟道密度，减小芯片尺寸。

现有的TDMOS器件制造过程如图1-图4所示，下面以N型TDMOS器件为例说明现有技术中TDMOS器件的制造过程，包括以下步骤：

步骤1：如图1所示，提供基底，所述基底包括本体层101和外延层102，所述本体层101包括漏区，其中，本体层101和外延层102为N型掺杂；

步骤2：如图2所示，可采用CVD或热氧化等多种方法，在所述外延层102上形成场氧化层103，之后采用光刻工艺，在场氧化层103上形成阱区的图案，之后以具有阱区图案的场氧化层103为掩膜，在选定的图案部分注入P型杂质，形成阱区104；

步骤3：如图3所示，采用光刻工艺，以具有沟槽图案的光刻胶层为掩膜，在所述阱区104表面内形成沟槽105，之后在沟槽105内表面形成栅介质层106(一般为栅氧化层)，并在沟槽105内填充栅区材料(多选用栅多晶硅)，之后去除掉沟槽105外多余的栅区材料，进而形成栅区107；

步骤4：如图4所示，采用光刻工艺，以具有源区图案的光刻胶层为掩膜，在所述阱区104表面内注入N型杂质，形成源区108，之后，去除光刻胶层；

步骤5：在所述基底表面上形成介质层(可为金属前介质层，简称ILD层)，之后，采用光刻工艺，在所述介质层内形成分别连通源区和栅区的通孔，并在通孔内注入第一层金属钨；

步骤6：在所述介质层表面上形成金属层，之后采用光刻工艺，以具有步骤5中所述通孔的图案的光刻胶层为掩膜，去除掉通孔外多余的金属层，以形成源极和栅极，并在所述本体层背面溅射金属，以形成漏极。

经过以上各步骤，即完成了TDMOS器件的制造过程，从上述描述中可以看出，现有技术中形成TDMOS器件的过程共经过了五次光刻步骤，增加了生产成本。

发明内容

本发明实施例提供了一种沟槽DMOS器件及其制造方法，在各项电性参数满足现有TDMOS器件要求的情况下，较现有技术减少了一次光刻步骤，从而减少了TDMOS器件的生产成本。

为实现上述目的，本发明实施例提供了如下技术方案：

一种沟槽DMOS器件制造方法，包括：

提供基底，所述基底包括本体层和所述本体层之上的外延层，所述本体层包括漏区；

在所述外延层表面内形成沟槽，在所述沟槽内形成栅区；

在所述外延层表面上形成第一介质层，在所述第一介质层上形成体区图形开口和至少一个分压环图形开口；

以具有所述体区图形开口和分压环图形开口的第一介质层为掩膜，在所述外延层表面内形成体区和分压环；

在具有分压环图形开口的第一介质层表面上形成分压环侧墙介质层；

去除所述分压环图形开口外的分压环侧墙介质层材料，形成分压环侧墙；

以具有分压环侧墙的第一介质层为掩膜，在所述体区表面内形成源区。

优选的，位于所述体区表面上的分压环侧墙与所述体区表面交界处的横向宽度与该沟槽DMOS器件的源区边缘与体区边缘间的横向距离相同。

优选的，所述第一介质层为场氧化层。

优选的，采用离子注入的方式，在所述外延层表面内同时形成所述体区和分压环。

优选的，采用离子注入的方式，在所述体区表面内形成源区。

优选的，形成所述源区之后，该方法还包括：

在所述基底的上表面对应所述栅区的位置上形成栅极，在所述基底的上表面对应所述源区的位置上形成源极；

在所述本体层下表面对应所述漏区的位置上形成漏极。

优选的，形成所述栅极、源极和漏极的过程包括：

在所述外延层和所述第一介质层表面上形成第二介质层；

在位于所述栅区和所述源区上方的所述第二介质层内形成通孔；

在所述通孔内填充钨，并去除所述通孔外的钨，以形成钨塞；

在所述第二介质层表面上形成金属层；

去除所述通孔上的金属层之外的金属层材料，以在所述栅区上形成栅极，在所述源区上形成源极；

在所述本体层的下表面对应所述漏区的位置形成金属层，以在所述漏区上形成漏极。

优选的，位于该沟槽DMOS器件有源区表面上的所述第二介质层的厚度为位于所述分压环侧墙与所述金属层之间的第二介质层的厚度为

本发明实施例还公开了一种沟槽DMOS器件，包括：

基底，所述基底包括本体层和所述本体层之上的外延层，所述本体层包括漏区；

位于所述外延层表面内的沟槽，位于所述沟槽内的栅区；

位于所述外延层表面内的体区和至少一个分压环，所述体区和分压环在同一光刻步骤中形成；

位于所述外延层表面上的第一介质层，所述第一介质层上具有所述体区图形开口和所述分压环图形开口；

所述第一介质层上的体区图形开口和所述分压环图形开口处具有分压环侧墙；

位于所述体区表面内的源区，所述源区位于所述沟槽与所述体区表面上的分压环侧墙之间。

优选的，该器件还包括：

位于所述基底的上表面对应所述栅区位置上的栅极，位于所述基底的上表面对应所述源区位置上的源极；

位于所述本体层下表面对应所述漏区的位置上的漏极。

与现有技术相比，上述技术方案具有以下优点：

本发明实施例提供的沟槽DMOS器件及其制造方法，通过一次光刻步骤在第一介质层上形成体区图形和至少一个分压环图形，从而定义了体区的注入区域，之后又以具有分压环的侧墙的第一介质层为掩膜，形成源区，即形成体区和源区的过程中只需一次光刻步骤即可，也就是说，本发明实施例的方法形成TDMOS器件的有源区过程只需两次光刻，而现有技术中则需三次光刻，因此，本发明实施例较现有技术中减少了一次光刻步骤，从而减少了TDMOS器件的生产成本。

附图说明

通过附图所示，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。

图1-图4为现有技术中的沟槽DMOS器件制造方法的剖面图；

图5-图15为本发明实施例公开的沟槽DMOS器件制造方法的剖面图；

图16为本发明实施例公开的沟槽DMOS器件的结构图；

图17为本发明实施例公开的沟槽DMOS器件的BV参数曲线图；

图18为本发明实施例公开的沟槽DMOS器件的VT参数曲线图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

实施例一

本发明实施例提供了一种沟槽DMOS器件制造方法，该方法的流程图如图5-图15所示，包括以下步骤：

步骤1：如图5所示，提供基底，所述基底包括本体层201和所述本体层之上的外延层202，所述本体层201包括漏区；

需要说明的是，本实施例中的基底可以包括半导体元素，例如单晶、多晶或非晶结构的硅或硅锗(SiGe)，也可以包括混合的半导体结构，例如碳化硅、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓、合金半导体或其组合；也可以是绝缘体上硅(SOI)。此外，半导体基底还可以包括其它的材料，例如外延层或埋氧层的多层结构。虽然在此描述了可以形成基底的材料的几个示例，但是可以作为半导体基底的任何材料均落入本发明的精神和范围。

本实施例中的外延层202可为采用CVD工艺在本体层201上一次性生长的N型或P型外延层，外延层的厚度可按照器件的具体应用要求确定。本实施例中的本体层可为硅衬底。

步骤2：如图6和图7所示，在所述外延层202表面内形成沟槽206，在所述沟槽206内形成栅区208；

该步骤的具体过程为：

如图6所示，可采用热氧化或CVD等工艺，先在外延层202表面上形成隔离氧化层203，之后采用低压正硅酸乙酯化学气相淀积(简称LPTEOS)的方式，在隔离氧化层203上形成硬掩膜层204，其中，硬掩膜层204可选用氮化硅或氮氧化硅等多种材料。本实施例中的硬掩膜层204的厚度在左右，具体厚度可由器件具体情况而定。

本实施例中由于隔离氧化层203的存在，可用于限制后续硬掩膜层204的生长速度，并起到缓冲的作用，以减少硬掩膜层形成过程中对衬底表面产生的应力，以减少对衬底表面的损坏。

形成硬掩膜层204之后，在硬掩膜层204上旋涂光刻胶层，为了保证曝光精度，还可在光刻胶层和硬掩膜层204之间形成抗反射层(图中未示出)，以减少不必要的反射；之后采用具有沟槽图形的掩膜版对光刻胶层进行曝光，在所述光刻胶层表面上形成沟槽图案，之后以具有沟槽图案的光刻胶层为掩膜，采用反应离子刻蚀等工艺，在硬掩膜层204上形成沟槽图形开口205，之后采用化学清洗等方法去除光刻胶层和抗反射层。

如图7所示，以具有沟槽图形开口的硬掩膜层为掩膜，采用反应离子刻蚀或其它刻蚀方法，在隔离氧化层203上形成沟槽图形开口，并在外延层202表面内形成沟槽206，之后采用湿法化学清洗或湿法腐蚀的方法去除硬掩膜层和隔离氧化层203；

之后在沟槽206底部形成牺牲氧化层(图中未示出)，以牺牲氧化层为掩膜，注入掺杂离子，以增加对沟槽206底部的隔离效果。若掺杂类型为N型，掺杂离子可为磷或其他五价元素，若掺杂类型为P型，掺杂离子可为硼或其他三价元素，以掺杂类型为N型为例，本实施例中可注入磷元素，掺杂剂量为1E12cm^-3，可采用高能量离子注入机进行磷元素的注入，注入能量为90kev-110kev，优选为100kev。

完成掺杂离子的注入后，采用湿法化学清洗或湿法腐蚀的方式去除牺牲氧化层。

形成沟槽206之后，可采用热氧化或CVD、PECVD(等离子体化学气相淀积)等的方法在沟槽206内壁形成栅介质层，其中，栅介质层材料可为SrTiO₃、HfO₂、ZrO₂、氧化硅中的一种或任意组合，本实施例中仅以栅氧化层207为例进行说明，其中，栅氧化层207的厚度约为

形成栅氧化层207之后，可采用CVD、PECVD、LPTEOS或HDP(高密度等离子体化学气相淀积)等方法，在沟槽内填充栅区材料，本实施例中以栅多晶硅为例，其中淀积的栅多晶硅的厚度可为左右，高于沟槽的深度，以保证沟槽内填充完好，且沟槽外部会有多余的栅区材料，之后，采用化学机械研磨或反应离子刻蚀等方法去除沟槽外部多余的栅多晶硅，以保证外延层表面齐平，即形成了栅区208。

步骤3：如图8所示，在所述外延层202表面上形成第一介质层，在所述第一介质层上形成体区图形开口和至少一个分压环图形开口；

该步骤的具体过程为，采用CVD、PECVD、LPTEOS或HDP等方法，在外延层202表面上沉积第一介质层，本实施例中所述第一介质层可为场氧化层209，该场氧化层209的厚度约为

之后在场氧化层209表面上旋涂光刻胶层，为了保证曝光精度，还可在光刻胶层和场氧化层209之间形成抗反射层(图中未示出)，以减少不必要的反射；之后采用具有体区图形和分压环图形的掩膜版对光刻胶层进行曝光，在所述光刻胶层表面上形成体区图案和分压环图案，之后以具有体区图案和分压环图案的光刻胶层为掩膜，采用反应离子刻蚀等干法刻蚀方法在场氧化层209上形成体区图形开口和分压环图形开口210，之后采用化学清洗的方式去除光刻胶层和抗反射层等。

该步骤较现有技术的不同为，现有技术中在该步骤中一般只形成场氧截止环，而本发明实施例在该步骤中不止形成场氧截止环，而且还形成分压环，为后续利用分压环的侧墙做掩膜形成源区做准备。实际上，也就是说，本发明实施例形成场氧截止环和分压环的掩膜版与现有技术不同。

步骤4：如图9所示，以具有所述体区图形开口和分压环图形开口210的第一介质层为掩膜，在所述外延层202表面内形成体区211和分压环212；

具体的，以上一步骤形成的具有体区图形开口和分压环图形开口的场氧化层209为掩膜，采用离子注入的方式，在外延层202的表面内形成体区211和分压环212，即分压环212是与器件的主结同时形成的，二者的成分相同，掺杂状态相同，这里的体区211可为阱区。

以N型TDMOS器件为例，注入P型杂质，本实施例中体区211和分压环212的掺杂离子可为硼，掺杂剂量为1.2E13cm^-3-2E13cm^-3，优选为1.6E13cm^-3，注入能量约为50kev。

完成体区和分压环的离子注入后，需进行退火或高温推阱过程，以便扩散和激活注入的掺杂离子，退火工艺或高温推阱工艺可使注入的掺杂材料中的离子穿过基底中的硅晶体，在外延层中形成期望的结深(即扩散过程)，之后使注入的离子与晶格中的硅原子键合，这个过程激活了注入离子，形成了体区211和分压环212。

本实施例中的退火工艺或高温推阱工艺可采用1000℃-1150℃的高温，优选为在1100℃的高温下，持续退火约50分钟，期间，退火炉或高温推阱设备内一般会通入氮气，起到保护作用，以保证该过程的安全性。

但某些情况下出于特殊考虑，还会用到该温度范围之外的其它温度，因此在实际应用中，具体温度和时间的控制可根据具体器件对体区和分压环的要求而定，本发明实施例不做具体限制。

本实施例中TDMOS器件分压环的数量不做特别限制，但至少有一个分压环，分压环一般位于芯片外围，但较截止环更靠近芯片有源区。

分压环的作用是当芯片接高压时，主结上的反偏电压上升使半导体芯片的边缘电场增强，当边缘电场达到临界电场时，芯片的主结便会出现击穿现象，然而，加上分压环之后，当芯片主结尚未发生雪崩电压击穿的时候，主结耗尽区就已经扩展到分压环的环结所在位置，即使PN结的耗尽区与分压环穿通，于是主结和分压环的环结的耗尽层相互衔接，在分压环附近便感应产生了分压环的环结电场，由于分压环的环结电场与主结电场方向相同，两个电场相互迭加来形成压降，相当于就削弱了主结所承受的电势差；当外加电压继续上升，则由分压环来承担，主结电场的增加就会得到控制。

换句话说，分压环的作用就相当于在平面型功率器件的边缘增加了一个电压的分压器，可使外加电压分配在更长的距离内，从而阻止了由于外加电压过高而导致芯片主结的击穿。

步骤5：如图10所示，在具有分压环图形开口210的第一介质层表面上形成分压环侧墙介质层213；

本实施例中可采用采用CVD、PECVD、LPTEOS或HDP等方法，在具有分压环图形开口210的第一介质层表面上沉积分压环侧墙介质层213，本实施例中所述分压环侧墙介质层213材料可为多晶硅，该分压环侧墙介质层213的厚度约为

步骤6：如图11所示，去除所述分压环图形开口210外的分压环侧墙介质层材料，形成分压环侧墙214；

可采用反应离子刻蚀等干法刻蚀方式或化学机械研磨等方法去除掉分压环图形开口210外分压环侧墙介质层材料，形成分压环侧墙214。

需要说明的是，本实施例中的分压环侧墙214的刻蚀过程可分为主刻蚀和过刻蚀，在捕捉到场氧化层材料时即可停止主刻蚀，进入过刻蚀，采用过刻蚀的方式可以保证分压环侧墙介质层材料刻蚀无残留，但是为了避免过刻蚀过程对沟槽和沟槽内填充的栅区材料造成损伤而导致器件失效，并且，由于本实施例中的分压环侧墙214同时具有定义源区的作用，因此还需保证位于所述体区211表面上的分压环侧墙214与所述体区表面交界处的横向宽度与该沟槽DMOS器件的源区边缘与体区边缘间的横向距离相同，以满足器件CD的要求。

基于以上原因，本步骤中需要对过刻蚀过程进行良好的控制，以达到既满足侧墙厚度和形貌的要求，又不损伤器件有源区的目的。

步骤7：如图12所示，以具有分压环侧墙214的第一介质层209为掩膜，在所述体区211表面内形成源区215。

具体的，采用离子注入的方式，在所述体区211表面内形成源区215，需要强调的是，为了满足器件源区尺寸的要求，作为掩膜的分压环侧墙的横向尺寸必须符合器件要求，即位于所述体区211表面上的分压环侧墙214的横向宽度为体区211的横向宽度与源区215的横向宽度之差。

本实施例中所述横向宽度是指在器件A-A剖面图中，垂直于沟槽深度方向的尺寸。

以N型TDMOS为例，在源区215注入N型杂质，本实施例中源区215的掺杂离子为砷，掺杂剂量约为1E16cm^-3，注入能量约为80kev。

完成源区的离子注入后，需进行退火或高温推阱过程，以激活了注入离子，形成期望的结深。本实施例中的退火工艺或高温推阱工艺可采用900℃-1000℃的高温，优选为在950℃的高温下，持续退火约60分钟，期间，退火炉或高温推阱设备内一般会通入氮气，起到保护作用，以保证该过程的安全性。

需要说明的是，本实施例步骤7中，通过对分压环侧墙横向宽度的控制，使其满足源区关键尺寸的需求，从而可将具有分压环侧墙的第一介质层作为注入源区的掩膜，因此，使得本发明实施例较现有技术中省略了定义源区的光刻步骤，即形成体区和源区的过程中只需一次光刻步骤即可，也就是说，本发明实施例的方法形成TDMOS器件的有源区过程只需两次光刻，一次是定义沟槽的光刻步骤，一次是定义体区和分压环的光刻步骤，而现有技术中则需三次光刻，因此，本发明实施例较现有技术中减少了一次光刻步骤，从而减少了TDMOS器件的生产成本。

另外，在形成源区215之后，本实施例的沟槽DMOS器件制造方法还包括以下步骤：

步骤8：在所述基底的上表面对应所述栅区的位置上形成栅极，在所述基底的上表面对应所述源区的位置上形成源极；

步骤9：在所述本体层下表面对应所述漏区的位置上形成漏极。

具体的，如图13-图15所示，形成所述栅极、源极和漏极的过程包括：

参见图13，在所述外延层202和所述第一介质层表面上形成第二介质层216，该第二介质层216可以为金属前介质层，简称IMD层，也可以为层间介质层，简称ILD层，本实施例中仅以ILD层为例进行说明。

本实施例中采用CVD、LPTEOS、PECVD或HDP等方法，形成ILD层，该ILD层材料可为硅玻璃(简称USG)、硼磷硅玻璃(简称BPSG)中的一种或组合，本实施例中采用先淀积左右的USG，之后再先后淀积两层厚度为左右的BPSG，即最初淀积的ILD层的厚度约为

之后为了保证ILD层表面的平整，再采用CMP等方法将所述ILD层材料研磨到

在位于所述栅区208和所述源区215上方的所述第二介质层216内形成通孔217；

采用光刻工艺和刻蚀工艺在栅区208和源区215上方的ILD层内形成通孔217，所述通孔217的深度约为0.36μm-0.44μm，本实施例中的通孔217可仅与栅区和源区材料接触即可，也可以为了保证良好的金属接触，对栅区和源区材料进行适当的过刻蚀，本实施例中的通孔217穿透源区，刻蚀到了阱区211内，基本上刻蚀掉了厚度为左右的有源区材料。

之后，在通孔217注入氟化硼，可降低通孔217底部与阱区211的接触电阻，掺杂剂量为1E16cm^-3，注入能量约为40kev。进行离子注入之后进行快速热退火步骤，以激活注入离子，使注入杂质与栅区和阱区材料形成良好的接触，本实施例中可在750℃的高温下，退火约20秒，并且，退火过程中在退火炉内通入氮气，起到保护作用。

如图14所示，在所述通孔217内填充钨，并去除所述通孔外的钨，以形成钨塞218；

具体的，先在所述通孔217的底部和侧壁内淀积一薄层金属钛，以充当钨与栅区材料和源区材料(一般为氧化硅)间的黏合剂，本实施例中金属钛层的厚度约为之后在金属钛的表面淀积氮化钛，以充当金属钨的扩散阻挡层，本实施例中氮化钛层的厚度约为一般情况下，多采用物理气相淀积的方式形成金属钛层和氮化钛层。

完成金属钛和氮化钛的淀积后，一般需进行快速热退火步骤，以使金属钛和氮化钛表面变得光滑且均匀，本实施例中的快速热退火温度约为740℃，时间约为20秒，期间也会通入氮气，以保证退火过程的安全。

之后，可采用化学气相淀积的方式在所述通孔217内填充金属钨，本实施例中初期淀积的金属钨的厚度约为之后再采用CMP的方法去除掉通孔217外多余的金属钨，以形成钨塞，该CMP过程同时会去除掉大约 的ILD层厚度。

如图15所示，在所述第二介质层表面上形成金属层，本实施例中为三明治结构的金属层；

去除所述通孔217上的金属层之外的金属层材料，以在所述栅区上形成栅极219，在所述源区上形成源极220；

上述过程具体为，先在具有钨塞的ILD层表面上淀积金属钛，作为钨塞和形成电极的金属铝之间的黏合剂，本实施例中金属钛层的厚度约为之后在金属钛上淀积铝铜合金，铝铜合金的厚度约为最后在铝铜合金层上淀积氮化钛，本实施例中氮化钛层的厚度约为上述三层金属薄膜称为三明治结构。一般情况下，多采用物理气相淀积的方式形成三明治结构的各金属层。

之后进行三明治结构金属层的光刻和刻蚀步骤，去除所述通孔217上的金属层之外的金属层材料，以在所述栅区上形成栅极219，在所述源区上形成源极220。

进行刻蚀之后，一般需进行在扩散炉内进行加温，以降低接触电阻，本实施例中的扩散炉内的温度约为450℃，加温时间约为60分钟，期间也可通入氮气，以保证加温过程的安全。

另外，需要说明的是，为了便于封装时可以直接进行金属连线，本实施例中可不采用三明治结构，即在淀积铝铜合金后不再进行氮化钛的淀积，从而使得后续进行金属连线时可直接注入连接用的金属。

在所述本体层的下表面对应所述漏区的位置形成金属层，以在所述漏区上形成漏极221。

形成漏极221的过程为，对本体层的背面进行研磨，以使其背面变得平整，该研磨步骤大约去掉7.5mil的本体层厚度，之后对本体层背面进行软烘烤，软烘烤温度约为180℃，时间约为40分钟，软烘烤之后，在本体层背面溅射金属，以形成漏极221。

本实施例中在本体层背面溅射的金属也为三明治结构，各层的厚度具体为：的金属钛，的铝铜合金，的氮化钛。

需要说明的是，为了避免分压环区域的侧墙介质层与金属层之间出现短路的风险，本实施例中的位于该TDMOS器件有源区表面上的所述第二介质层的厚度为优选为并且，位于所述分压环侧墙与所述金属层之间的第二介质层的厚度为优选为

综上所述，本实施例中的TDMOS器件制造方法共采用了四次光刻工艺，与现有技术中的五次光刻工艺相比，减少了一次光刻过程，降低了光刻成本。

实施例二

与上述方法实施例相对应，本实施例公开了一种沟槽DMOS器件，如图16所示，该器件包括：

基底，所述基底包括本体层301和所述本体层301之上的外延层302，所述本体层包括漏区；

位于所述外延层302表面内的沟槽303，位于所述沟槽内的栅区304；

位于所述外延层302表面内的体区305和至少一个分压环306，所述体区305和分压环306在同一光刻步骤中形成；

位于所述外延层302表面上的第一介质层307，所述第一介质层307上具有所述体区图形开口和所述分压环图形开口；

所述第一介质层上的体区图形开口和所述分压环图形开口处具有分压环侧墙308；

位于所述体区表面内的源区309，所述源区309位于所述沟槽303与所述体区305表面上的分压环侧墙之间。

另外，该器件还包括：

位于所述基底的上表面对应所述栅区位置上的栅极310，位于所述基底的上表面对应所述源区位置上的源极311；

位于所述本体层下表面对应所述漏区的位置上的漏极312。

下面以N型TDMOS器件为例，说明本实施例公开的TDMOS器件各部分的掺杂情况。

N型TDMOS器件的本体层301和外延层302为N型掺杂，体区为P型掺杂，源区为N型掺杂。

其中，若掺杂类型为N型，掺杂离子可为磷或其他五价元素，若掺杂类型为P型，掺杂离子可为硼或其他三价元素，本实施例中体区的掺杂离子为硼，掺杂剂量为1.6E13cm^-3，源区的掺杂离子为砷，掺杂剂量为1E16cm^-3，外延层302为一次性生长的N型外延层，可根据器件的具体要求，在生长过程中对掺杂剂量进行相应的控制。

需要说明的是，以上仅是以N型的TDMOS器件为例来说明本发明的具体结构和掺杂类型等，而实质上，本发明所公开的TDMOS器件的结构同样适用于P型的TDMOS器件，此时，P型TDMOS器件的本体层和外延层为P型掺杂，体区为N型掺杂，源区为P型掺杂。

经过实验证明，本实施例的TDMOS器件的各项电参数均与现有技术中的TDMOS的各项电参数相比，均在误差允许的范围内。

如图17和图18所示，图17为本实施例中的TDMOS器件的BV参数曲线图，现有技术中的TDMOS器件的工作电压BV要求大于30V，从图17中可以看出，本实施例的TDMOS器件的BV参数约为33V，满足要求。

图18为为本实施例中的TDMOS器件的阈值电压VT参数曲线图，现有技术中的TDMOS器件的VT要求大于1.2V且小于1.8V，从图18中可以看出，本实施例的TDMOS器件的VT参数约为1.4V，满足要求。

以上所述实施例，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。

虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种沟槽DMOS器件制造方法，其特征在于，包括：

提供基底，所述基底包括本体层和所述本体层之上的外延层，所述本体层包括漏区；

在所述外延层表面内形成沟槽，在所述沟槽内形成栅区；

在所述外延层表面上形成第一介质层，在所述第一介质层上形成体区图形开口和至少一个分压环图形开口；

以具有所述体区图形开口和分压环图形开口的第一介质层为掩膜，在所述外延层表面内形成体区和分压环；

在具有分压环图形开口的第一介质层表面上形成分压环侧墙介质层；

去除所述分压环图形开口外的分压环侧墙介质层材料，形成分压环侧墙；

以具有分压环侧墙的第一介质层为掩膜，在所述体区表面内形成源区。

2.根据权利要求1所述的方法，其特征在于，位于所述体区表面上的分压环侧墙与所述体区表面交界处的横向宽度与该沟槽DMOS器件的源区边缘与体区边缘间的横向距离相同。

3.根据权利要求2所述的方法，其特征在于，所述第一介质层为场氧化层。

4.根据权利要求3所述的方法，其特征在于，采用离子注入的方式，在所述外延层表面内同时形成所述体区和分压环。

5.根据权利要求4所述的方法，其特征在于，采用离子注入的方式，在所述体区表面内形成源区。

6.根据权利要求1-5任一项所述的方法，其特征在于，形成所述源区之后，该方法还包括：

在所述基底的上表面对应所述栅区的位置上形成栅极，在所述基底的上表面对应所述源区的位置上形成源极；

在所述本体层下表面对应所述漏区的位置上形成漏极。

7.根据权利要求6所述的方法，其特征在于，形成所述栅极、源极和漏极的过程包括：

在所述外延层和所述第一介质层表面上形成第二介质层；

在位于所述栅区和所述源区上方的所述第二介质层内形成通孔；

在所述通孔内填充钨，并去除所述通孔外的钨，以形成钨塞；

在所述第二介质层表面上形成金属层；

去除所述通孔上的金属层之外的金属层材料，以在所述栅区上形成栅极，在所述源区上形成源极；

在所述本体层的下表面对应所述漏区的位置形成金属层，以在所述漏区上形成漏极。

8.根据权利要求7所述的方法，其特征在于，位于该沟槽DMOS器件有源区表面上的所述第二介质层的厚度为位于所述分压环侧墙与所述金属层之间的第二介质层的厚度为

9.一种沟槽DMOS器件，其特征在于，包括：

基底，所述基底包括本体层和所述本体层之上的外延层，所述本体层包括漏区；

位于所述外延层表面内的沟槽，位于所述沟槽内的栅区；

位于所述外延层表面内的体区和至少一个分压环，所述体区和分压环在同一光刻步骤中形成；

位于所述外延层表面上的第一介质层，所述第一介质层上具有体区图形开口和分压环图形开口；

所述第一介质层上的体区图形开口和所述分压环图形开口处具有分压环侧墙；

位于所述体区表面内的源区，所述源区位于所述沟槽与所述体区表面上的分压环侧墙之间。

10.根据权利要求9所述的沟槽DMOS器件，其特征在于，该器件还包括：

位于所述基底的上表面对应所述栅区位置上的栅极，位于所述基底的上表面对应所述源区位置上的源极；

位于所述本体层下表面对应所述漏区的位置上的漏极。