CN117711939A - 沟槽型终端igbt器件及其制造方法 - Google Patents
沟槽型终端igbt器件及其制造方法 Download PDFInfo
- Publication number
- CN117711939A CN117711939A CN202410163410.1A CN202410163410A CN117711939A CN 117711939 A CN117711939 A CN 117711939A CN 202410163410 A CN202410163410 A CN 202410163410A CN 117711939 A CN117711939 A CN 117711939A
- Authority
- CN
- China
- Prior art keywords
- trench
- terminal
- etching
- termination
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 77
- 238000005530 etching Methods 0.000 claims description 74
- 229920005591 polysilicon Polymers 0.000 claims description 71
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 25
- 150000002500 ions Chemical class 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 25
- 229910052710 silicon Inorganic materials 0.000 claims description 25
- 239000010703 silicon Substances 0.000 claims description 25
- 238000001259 photo etching Methods 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- 238000011049 filling Methods 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 6
- 230000003213 activating effect Effects 0.000 claims description 5
- 238000002360 preparation method Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 98
- 229910052751 metal Inorganic materials 0.000 description 22
- 239000002184 metal Substances 0.000 description 22
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 9
- 229910052721 tungsten Inorganic materials 0.000 description 9
- 239000010937 tungsten Substances 0.000 description 9
- 238000005468 ion implantation Methods 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 7
- 238000004140 cleaning Methods 0.000 description 6
- 238000002513 implantation Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 238000004151 rapid thermal annealing Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 210000000746 body region Anatomy 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910016570 AlCu Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- KPSZQYZCNSCYGG-UHFFFAOYSA-N [B].[B] Chemical compound [B].[B] KPSZQYZCNSCYGG-UHFFFAOYSA-N 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 150000003658 tungsten compounds Chemical class 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种沟槽型终端IGBT器件及其制造方法。制造方法包括制备沟槽型终端耐压结及制备有源区；其中，制备沟槽型终端耐压结的步骤包括：在具有第一导电类型的衬底上制造终端沟槽；去除所述第一硬掩膜；生长轻掺的第二导电类型外延层，以填充终端沟槽形成第二导电类型的终端耐压结；以及，去除位于衬底的上表面以上的第二导电类型外延层。通过在衬底上设置终端沟槽，利用轻掺的第二导电类型外延层对终端沟槽进行填充，使终端耐压方式能够更接近于平面结，提高耐压能力，进而减小终端尺寸。
Description
技术领域
本发明涉及半导体器件领域，特别涉及一种沟槽型终端IGBT器件及其制造方法。
背景技术
IGBT（Insulate-Gate Bipolar Transistor，绝缘栅双极晶体管）经过数十年的发展，在大功率电流控制领域得到广泛应用，尤其在高压（>600V）大电流控制领域取得主导地位。IGBT最重要的两个特性是高的反向耐压与低的导通压降，这两个特性都会导致IGBT芯片尺寸面积相对较大，高耐压导致较宽的终端区域，较低的导通压降导致较多的导电通道，较大的尺寸面积意味着的较高的成本。所以优化IGBT的尺寸具有重要的意义，不难看出，由于低导通压降的限定，很难压缩源区导电通道的，但对于优化终端设计，减少终端面积是有优化空间的。例如，可以增加终端区域的耐压能力，使击穿发生在垂直方向的体击穿。终端区域的缩小意味着芯片尺寸的缩小，更小的尺寸意味着在市场上更强的竞争力。因此，需要提高IGBT终端耐压能力，减小终端尺寸。
发明内容
本发明提供一种沟槽型终端IGBT器件及其制造方法，能够提高IGBT终端耐压能力，并减小终端尺寸。
一方面，本发明提供一种沟槽型终端IGBT器件的制造方法，包括制备终端耐压结及制备有源区；其中，所述制备终端耐压结的步骤包括：
在具有第一导电类型的衬底上制造终端沟槽；
生长轻掺的第二导电类型外延层，以填充所述终端沟槽，并在所述终端沟槽内形成第二导电类型的终端耐压结；以及，
去除位于所述衬底的上表面以上的第二导电类型外延层。
其中，所述在具有第一导电类型的衬底上制造终端沟槽的步骤包括：
在具有第一导电类型的衬底上淀积第一硬掩膜；
在所述第一硬掩膜上光刻和刻蚀定义第一刻蚀窗口；
通过所述第一刻蚀窗口对所述衬底进行第一次槽刻蚀；
去除第一硬掩膜。
其中，在所述通过所述第一刻蚀窗口对所述衬底进行第一次槽刻蚀的步骤中形成第一沟槽；
在所述通过所述第一刻蚀窗口对所述衬底进行第一次槽刻蚀的步骤之后、所述去除第一硬掩膜的步骤之前，还包括：
扩大所述第一刻蚀窗口以形成第二刻蚀窗口；
通过所述第二刻蚀窗口对所述衬底进行第二次槽刻蚀，所述第一沟槽处加深形成第二沟槽，所述第二沟槽两侧形成第三沟槽，所述第三沟槽的深度小于第二沟槽；所述第二沟槽与所述第三沟槽共同形成终端沟槽。
其中，所述制备有源区的步骤包括以下步骤：
在终端区制备场氧化层；
在有源区制备多个栅沟槽；
制备氧化层，以在各所述栅沟槽的内表面形成栅氧；
在各所述栅沟槽内填充多晶硅；
制备第二导电类型深阱区；
制备第一导电类型发射区；所述第一导电类型发射区的深度小于所述第二导电类型深阱区的深度，所述第一导电类型发射区位于相邻两个所述栅沟槽之间；
依次淀积中间绝缘层、氮化硅和终端氧化层；以及，
制备接触孔，注入第二导电类型离子并激活，以形成第二导电类型浓掺区；其中，接触孔包括发射极接触孔，发射极接触孔贯穿第一导电类型发射区的中部并向下延伸至第二导电类型深阱区中。
其中，所述在第二导电类型深阱区制备多个栅沟槽的步骤包括：
淀积第二硬掩膜，对所述第二硬掩膜进行光刻及刻蚀以定义多个栅区刻蚀窗口；
通过多个所述栅区刻蚀窗口对衬底进行槽刻蚀，以形成多个栅沟槽；以及，
制备牺牲氧化层并去除。
其中，所述在各所述栅沟槽内填充多晶硅的步骤中，包括：
淀积多晶硅，以使多晶硅填充至栅沟槽中，同时在衬底上的氧化层表面形成一层多晶硅；
对多晶硅进行光刻及回刻，以制备形成多个多晶硅浮空结构，同时去除栅沟槽处衬底上表面的多晶硅。
其中，所述终端氧化层的厚度为30000埃以上。
其中，所述制备接触孔、注入第二导电类型离子并激活、以形成第二导电类型浓掺区的步骤中，包括：
第一次接触孔光刻及腐蚀，保留所述多晶硅浮空结构之间的终端氧化层，去除其余终端氧化层，以在多晶硅浮空结构之间形成终端介质层；
氮化硅湿法全抛；
第二次接触孔光刻及刻蚀，将接触孔处的所述中间绝缘层去除；
硅刻蚀，在接触孔区域处的衬底上形成硅凹槽，所述硅凹槽的深度大于所述第一导电类型发射区的深度；
注入第二导电类型离子并激活，以在所述硅凹槽的底部形成第二导电类型浓掺区。
另一方面，本发明提供一种沟槽型终端IGBT器件，包括第一导电类型的衬底、及终端耐压结，所述衬底上设置有终端沟槽，所述终端耐压结为填充在所述终端沟槽中的轻掺的第二导电类型外延层。
其中，所述终端耐压结为多个，各所述终端耐压结的上方设置有多晶硅浮空结构，所述多晶硅浮空结构之间设置终端介质层，所述终端介质层的顶面突出于所述多晶硅浮空结构的上表面。
本发明提供的沟槽型终端IGBT器件及其制造方法，通过在衬底上设置终端沟槽，利用轻掺的第二导电类型外延层对终端沟槽进行填充，以此代替传统离子注入和高温推进实现深结的方式，使终端耐压方式能够更接近于平面结，提高耐压能力，进而减小终端尺寸。
附图说明
图1为本发明的沟槽型终端IGBT器件的制造方法的实施例的流程图。
图2为本发明中制备终端耐压结的流程图。
图3A-图3N为本发明的沟槽型终端IGBT器件的制造方法的制作流程示意图。
图4为本发明的沟槽型终端IGBT器件的结构示意图。
图5为本发明另一实施例的沟槽型终端IGBT器件的结构示意图。
图6A-图6D为本发明再一实施例提供的终端耐压结制作流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参照图1，图1为本发明的沟槽型终端IGBT器件的制造方法的实施例流程图。图3A-图3N为沟槽型终端IGBT器件的制作流程示意图。
本发明优选实施例提供的沟槽型终端IGBT器件的制造方法包括以下步骤。
步骤S100，制备终端耐压结。如图2所示，为制备终端耐压结的流程图。图3A-图3B为终端耐压结的制作流程示意图。
该步骤具体包括以下子步骤。
步骤S110，在具有第一导电类型的衬底100上制造终端沟槽109，如图3A所示。该步骤具体如下。
步骤S111，在具有第一导电类型的衬底100上淀积第一硬掩膜。
步骤S112，在第一硬掩膜上光刻和刻蚀定义第一刻蚀窗口。该步骤中可以根据终端耐压结的尺寸、位置确定第一刻蚀窗口的尺寸、位置。
步骤S113，通过第一刻蚀窗口对衬底100进行第一次槽（Trench I）刻蚀以形成终端沟槽109。终端沟槽109的深度为8um左右，可以根据终端耐压结的尺寸确定终端沟槽109的深度。本实施例中，终端沟槽109可以为多个，图3A中仅示出其中两个。
步骤S119，去除第一硬掩膜。该步骤中，可以通过49%HF（浓度为49%的氢氟酸溶液）去除第一硬掩膜。
通过上述步骤可以制备完成终端沟槽109。
如图3A所示，为衬底100经过第一次槽刻蚀形成终端沟槽109后并去除第一硬掩膜后的结构示意图，图3A中仅示出了衬底100上制备终端耐压结的部分区域。
步骤S120，生长轻掺的第二导电类型外延层，以填充终端沟槽109，并在终端沟槽109内形成第二导电类型的终端耐压结9。
步骤S130，去除位于衬底100的上表面以上的第二导电类型外延层。
如图3B所示，为制备形成终端耐压结后的结构示意图。
本步骤，通过CMP（Chemical Mechanical Polishing或Chemical MechanicalPlanarization，化学机械研磨）工艺去除衬底100上表面以上的外延层，从而完成对终端沟槽109的第二导电类型薄外延填充，在终端沟槽109中制备形成终端耐压结。
通过上述步骤制备形成终端耐压结9。
本发明通过在衬底100上设置终端沟槽109，利用外延生长与CMP工艺实现轻掺的第二导电类型外延层对终端沟槽109进行填充，以此代替传统离子注入和高温推进实现深结的方式，使终端耐压方式能够更接近于平面结，提高耐压能力。
本实施例中，终端沟槽109为间隔设置的多个，相应终端耐压结9亦为多个，其中一个终端耐压结与有源区相连。
根据耐压需求不同，终端耐压结的尺寸可以灵活设置。耐压需求较低（480V-600V），终端耐压结（终端第二导电类型外延区）可设置深度8um-12um，宽度20um-50um，相邻终端耐压结之间间距80um-100um。耐压需求较高（1200V-1350V)，终端耐压结可设置深度12um-15um，宽度50um-70um，相邻终端耐压结之间间距120um-150um。
终端耐压结的等价掺杂浓度为1E14-5E14个离子（ions）/cm2。
步骤S200，制备有源区，又称元胞区或发射区。该步骤包括以下步骤。
步骤S210，在终端区制备场氧化层。本步骤中，热氧氧化12000埃场氧化层（fieldoxide），进行Active（有源）光刻及腐蚀，在终端区上形成场氧化层41，如图3C所示，从而定义出有源区。
步骤S220，在有源区制备多个栅沟槽105，该步骤具体如下。
步骤S221，淀积第二硬掩膜，对第二硬掩膜进行光刻及刻蚀以定义多个栅区刻蚀窗口。
步骤S222，通过多个栅区刻蚀窗口对衬底100进行槽刻蚀，以形成多个栅沟槽105，如图3D所示。
步骤S223，制备牺牲氧化层并去除。通过牺牲氧化层并去除，可以平滑栅沟槽，将栅沟槽105表面可能产生的毛刺缺陷等去除。
通过上述步骤，可以制备形成多个栅沟槽105，利用多个栅沟槽105可以将第二导电类型深阱区在长度方向上分隔为多个独立区域。
步骤S230，如图3E所示，制备氧化层，以在各栅沟槽105的内表面形成栅氧（Gateoxide）7。通过淀积氧化层形成栅氧，本步骤中，可以通过炉管氧化形成高质量的栅氧氧化层，栅氧的厚度和质量是决定开启电压（Vth）的数值和HTGB（high temperature gate bias高温栅极偏置测试）可靠性的重要因素。
步骤S240，在各栅沟槽内填充多晶硅102。该步骤可以形成多个沟槽栅，沟槽栅包括陪栅51及控制栅52。具体如下。
步骤S241，淀积一层多晶硅（Poly）102。如图3F所示，终端区和有源区均覆盖多晶硅，使得多晶硅填充在栅沟槽105内，同时在衬底100上的氧化层表面形成一层多晶硅102。
通过槽刻蚀形成栅沟槽并填充多晶硅的方式制备陪栅与控制栅，可以保证陪栅与控制栅的深度、长度等尺寸达到预期要求，使得有源区的各结构更加紧凑，减小沟槽栅的尺寸和沟槽栅之间的间距，增大电流密度，减小有源区的尺寸，进而减小整个器件的尺寸。通过设置陪栅可以避免电流密度过大造成的短路能力下降问题。
步骤S242，如图3G所示，对多晶硅进行光刻及回刻。本步骤中，可以制备形成多晶硅浮空结构，同时去除栅沟槽处衬底上表面的多晶硅。
本实施例中，多晶硅浮空结构为多个，包括终端多晶硅场板30和栅极金属层下的栅极多晶硅偏压连接线20，栅极多晶硅偏压连接线20用于为栅极加偏置电压，终端多晶硅场板30为浮空的终端导电结构。
此处，首先淀积氧化层，对氧化层进行光刻和刻蚀，保留终端多晶硅场板和栅极多晶硅场偏压连接线二者对应的氧化层，然后对淀积的多晶硅进行刻蚀，由于氧化层的保护作用，保留下来的多晶硅再进行回刻后形成终端多晶硅场板和栅极多晶硅偏压连接线。
对多晶硅层进行刻蚀时，能够去除栅沟槽处衬底上表面的多晶硅，使得栅沟槽处无多余多晶硅残留，由于栅沟槽的多晶硅较厚，多晶硅会继续填充在栅沟槽中，填充在栅沟槽中的多晶硅形成沟槽栅。对多晶硅层回刻完成后，进行标准清洗，去除氧化层，使得有源区的衬底上表面平整，如图3G所示。
步骤S250，制备第二导电类型深阱区，该步骤具体如下。
制备屏蔽氧化层，进行光刻和刻蚀，即涂胶，曝光，显影和去胶清洗后，形成第二导电类型深阱区的注入窗口。通过注入窗口注入第二导电类型离子并扩散形成第二导电类型深阱区8，如图3H所示。
具体地，安排500埃屏蔽氧化层（screen oxide），P型离子普通能量注入并推进，从而形成第二导电类型深阱区8，如图3H所示。由于先进行氧化制备场氧化层，后进行P离子的注入和推进，可以保证第二导电类型深阱区的结深，同时避免注入离子对裸硅表面造成损伤。
第二导电类型深阱区8深度为3um-5um。注入第二导电类型离子后，在1200度进行激活推进3-4小时，从而形成第二导电类型深阱区8。第二导电类型深阱区8与一终端耐压结9相接。P离子注入和扩散推进后，第二导电类型深阱区可以形成在多个栅沟槽之间以及栅沟槽与终端沟槽之间，第二导电类型深阱区的深度小于栅沟槽105的深度，以使得栅极长度大于沟道长度，利于器件正常开启。
第二导电类型深阱区的离子浓度为1.5E13-1.5E14个离子（ions）/cm2。
步骤S260，如图3I所示，制备第一导电类型发射区6。发射区又称源区。第一导电类型发射区6的深度小于第二导电类型深阱区8的深度。第一导电类型发射区6位于相邻两个栅沟槽之间。图3I仅示意出第二导电类型深阱区8处的局部结构图。
具体地，制备屏蔽氧化层，对屏蔽氧化层进行第一导电类型发射区的光刻及带胶离子注入，去胶和清洗后，进行第一导电类型发射区的激活，以形成第一导电类型发射区6。
本步骤中，屏蔽氧化层的厚度为200埃，经光刻定义第一导电类型发射区的注入窗口，注入窗口位于相邻两个栅沟槽之间，以便使得第一导电类型发射区位于两个栅沟槽之间。通过注入窗口带胶注入第一导电类型离子即N型离子。
去胶和清洗后，进行第一导电类型发射区的炉管推进激活。
第一导电类型发射区的离子浓度为5E15-1E16个离子（ions）/cm2。
本实施例中，与终端耐压结9相邻的两个栅沟槽之间未设置第一导电类型发射区，使得与终端耐压结9最近的栅沟槽内形成陪栅51，而其余栅沟槽内形成控制栅52。利用陪栅51，可以减少导电通道，提高器件的短路能力。当然，在其他实施例中，也可以不设置陪栅51，即沟槽栅仅包括控制栅，相邻两个栅沟槽之间均设置有第一导电类型发射区，使得所有栅沟槽内均形成控制栅52。控制栅可以控制器件的关断和开启。
步骤S270，依次淀积中间绝缘层、氮化硅层和终端氧化层。具体包括如下步骤。
步骤S271，淀积中间绝缘层（Inter Layer Dielectric，简称ILD）并固化（reflow）。中间绝缘层采用绝缘介质，通常为LPTEOS（Low Pressure TetraethylOrthosilicate，低压淀积四乙氧基硅烷）或BPSG（Boro-phospho-silicate Glass，硼磷硅玻璃），作为发射区和控制栅之间的隔离。
作为优选，中间绝缘层的厚度20000埃。
步骤S272，淀积氮化硅层。氮化硅（SiN）的厚度为1500埃。
步骤S273，淀积终端氧化层。终端氧化层优选为PETEOS（Plasma EnhancedTetraethylortho Silicate，等离子体增强用正硅酸乙酯）。终端氧化层的厚度为30000埃以上，以便成较厚的终端介质层4。
多晶硅场浮空结构之间（即终端多晶硅场板30和栅极多晶硅偏压连接线20之间、或相邻终端多晶硅场板30之间）采用厚的氧化层，且氧化层突出于多晶硅结构的上表面，因为氧化层具有更高的介电常数和耐压能力，超厚氧化层的设置进一步增加终端耐压能力，从而使击穿发生在垂直方向的体击穿，终端因为设计的耐压能力较强，可以显著减小终端耐压区域的面积而不影响器件的击穿水平，提高产品竞争力。
步骤S280，制备多个接触孔，多个接触孔按位置分为发射极接触孔、栅极接触孔及终端接触孔。栅极接触孔为栅极金属层所对应的接触孔，终端接触孔为终端金属层对应的接触孔，发射极接触孔为发射极金属层对应的接触孔。发射极接触孔贯穿第一导电类型发射区的中部并向下延伸至第二导电类型深阱区中；向发射极接触孔中注入第二导电类型离子并激活，以形成第二导电类型浓掺区。本步骤具体如下。
步骤S281，第一次接触孔光刻及腐蚀。
本步骤中，通过光刻与刻蚀，保留多晶硅场板之间的终端氧化层，去除其余终端氧化层，以在多晶硅浮空结构之间形成较厚的终端介质层4,如图3J所示。
步骤S282，氮化硅层湿法全抛，将接触孔区域处在步骤S281中暴露的氮化硅层去除。
步骤S283，第二次接触孔光刻及刻蚀，将接触孔10处的中间绝缘层去除，从而露出接触孔区域处的多晶硅场板及第一导电类型发射区。
本步骤中，根据发射极接触孔、栅极接触孔及终端接触孔等各接触孔10位置进行光刻、湿法腐蚀及干法刻蚀，去除接触孔位置处的氧化层，并将接触孔区域处的硅露出来。其中发射极接触孔位于第一导电类型发射区的中部，栅极接触孔、终端接触孔位于相应的多晶硅场板处，如图3K所示。
由于中间绝缘层厚度较大，干法刻蚀成本较高，故采用的是湿法腐蚀和干法刻蚀两步刻蚀法，湿法腐蚀速度快成本低但存在钻刻的问题，精度不高，干法刻蚀精度高，但刻蚀速度相对慢成本高。
具体地，首先用湿法腐蚀快速刻蚀一部分，形成尺寸稍大接触孔的上部，再用干法刻蚀精确刻蚀到底，形成尺寸较小的接触孔下部，接触孔10的形状如图3L所示。
步骤S284，硅刻蚀，在接触孔区域处的衬底100上形成硅凹槽（silicon recess）,如图3L所示。硅凹槽深度为4000埃。硅凹槽的深度大于第一导电类型发射区6的深度，硅凹槽为接触孔的最底端，使得发射极接触孔贯穿第一导电类型发射区6的中部。硅凹槽的深度小于第二导电类型深阱区8的深度，使得发射极接触孔的下端延伸至第二导电类型深阱区8中，进而使得第二导电类型浓掺区11位于第二导电类型深阱区8中。
步骤S285，注入第二导电类型离子并激活，以在硅凹槽的底部形成第二导电类型浓掺区11,如图3M所示。
通过多次接触孔光刻、氮化硅全抛及硅刻蚀，能够制备完成发射极接触孔，第二导电类型离子能够注入到硅凹槽的底部中，激活后形成第二导电类型浓掺区11。
本步骤中，PPLUS（P型离子浓掺）普通能量注入，快速热退火（简称RTA， RapidThermal Annealing）原位激活，具体地，采用950℃ RTA原位激活。
通过以上步骤，可以制备完成有源区处第二导电类型深阱区8、栅氧7、第一导电类型发射区6、第二导电类型浓掺区11的制备。
步骤S300，制备金属层。如图3N所示，金属层包括终端金属层3、栅极金属层2、发射极金属层1。具体包括以下步骤。
步骤S310，清洁处理。本步骤中，可以采用氟化氢清洗处理（HF dip）。
步骤S320，Ti/TiN（钛/氮化钛）淀积，淀积一层比较薄的钛与氮化钛复合结构的薄膜来缓释钨的应力并阻挡钨的扩散，由于这层薄膜最终是要留在接触窗的底部并形成低电阻的金属硅化物。
步骤S330，快速热退火（简称RTA， Rapid Thermal Annealing）。在本步骤中，采用650℃ RTA。
步骤S340，钨（W）淀积及回刻（etch back）。钨气态的化合物在反应中容易控制且具有良好的孔洞填充能力，同时钨具有很有抗电迁移能力及非常低的电阻率，因此将钨（W）作为层间互联金属的应用变得越来越广泛。在整个器件表面沉积钨，由于第二导电类型浓掺区处为接触孔，接触孔内的钨较厚，进行回刻去除器件表面的钨后，钨会继续保留在第二导电类型浓掺区处，从而实现较好的导电性。
步骤S350，淀积金属层。金属层为AlCu（铝铜）金属层，以提高抗电迁移能力。金属层的厚度优选为4um。对金属层进行光刻和刻蚀，去除多余的金属材料。
步骤S360，钝化层淀积、光刻及刻蚀。
步骤S370，退火。在该步骤中，具体地，通过炉管400℃退火。
步骤S400，在衬底100的背面制作集电极，如图4所示。具体包括以下子步骤。
步骤S410对衬底100的背面进行贴膜。
步骤S420，将衬底100减薄至65um。本步骤中，可以采用Taiko减薄工艺进行减薄。Taiko减薄工艺为一种超薄减薄工艺，其并不是对晶圆即硅片的整个平面都减薄，而是仅对晶圆的中间部分进行减薄，晶圆的边缘部分的宽度约为2～5mm并不进行减薄，边缘部分形成支撑环。
步骤S430，背面第一导电类型离子即N型离子缓冲注入（buffer implant），以形成第一导电类型浓掺杂缓冲层14。
步骤S440，氢高能离子注入，硼（boron）背面低能注入。
步骤S450，激光退火及背面发射极金属淀积，作为第二导电类型的集电极15。
通过以上步骤可以完成沟槽型终端IGBT器件的制造。
本发明提供了一种沟槽型终端IGBT器件，可以由前述的沟槽型终端IGBT器件的制造方法制备而成。如图4所示，沟槽型终端IGBT器件包括第一导电类型的衬底100、及终端耐压结9，衬底100上设置有终端沟槽109，终端耐压结9为填充在所述终端沟槽109中的轻掺的第二导电类型外延层。通过在衬底100上设置终端沟槽109，轻掺的第二导电类型外延层对终端沟槽109进行填充，以此代替传统离子注入和高温推进实现深结的结构，使终端耐压方式能够更接近于平面结，提高耐压能力。
终端耐压结9为多个，各终端耐压结9的上方设置有多晶硅浮空结构，多晶硅浮空结构之间设置终端介质层4，终端介质层4的顶面突出于多晶硅浮空结构的上表面，以形成较厚的介质层，其具有高介电常数和耐压能力，以进一步提高终端的耐压能力，缩小终端尺寸。多个多晶硅浮空结构包含终端多晶硅场板30及栅极多晶硅偏压连接线20。
衬底100上设置有第二导电类型深阱区8，第二导电类型深阱区8与一终端耐压结9相连，第二导电类型深阱区8处设置有栅沟槽，栅沟槽为间隔设置的多个，各栅沟槽的内壁设置有栅氧7，并填充有多晶硅；相邻两个栅沟槽之间设置有两个第一导电类型发射区6，两个第一导电类型发射区6分别连接两个栅沟槽，两个第一导电类型发射区6之间设置有硅凹槽，硅凹槽的底部设置有第二导电类型浓掺区11。衬底100上表面设置有中间绝缘层，中间绝缘层上设置有栅极接触孔10，栅极接触孔10的底端连通硅凹槽，栅极金属层2填充至栅极接触孔10及硅凹槽，栅极金属层2连接第一导电类型发射区6及第二导电类型浓掺区11。
本实施例中，终端接触孔的底端未连通至终端多晶硅场板，终端金属层3与终端多晶硅场板30未接触，原理是耐压测试的时候，导电的终端金属层3与终端多晶硅场板30感应出负压，把界面处的电子排斥掉，避免表面击穿漏电，从而提高耐压能力。作为另外一种实施例，如图5所示，终端接触孔的底端连通至终端多晶硅场板，使得终端金属层3与终端多晶硅场板30相连接，可以让不同场板合二为一，成为一个整体，提高耐压效果。
在上述实施例中，终端沟槽一次制备成型，使得终端沟槽的底部较为平整。作为另外的实施方式，也可以是，终端沟槽通过两次制备成型。参见图6A至图6D所示，具体步骤S110如下。
步骤S111，在具有第一导电类型的衬底100上淀积第一硬掩膜210。
步骤S112，在第一硬掩膜210上光刻和刻蚀定义第一刻蚀窗口211。该步骤中可以根据终端耐压结的尺寸、位置确定第一刻蚀窗口的尺寸、位置。
步骤S113，通过第一刻蚀窗口211对衬底100进行第一次槽刻蚀以形成第一沟槽91，如图6A所示。第一沟槽91的深度为4um左右。
步骤S114，扩大第一刻蚀窗口211以形成第二刻蚀窗口212，如图6B所示。此处，可以通过在第一硬掩膜上光刻和刻蚀扩大第一刻蚀窗口。
步骤S115，通过第二刻蚀窗口212对衬底进行第二次槽刻蚀，第一沟槽91处加深形成第二沟槽92，第二沟槽92两侧形成第三沟槽93，第三沟槽93的深度小于第二沟槽92。第二沟槽的深度为8um左右，第三沟槽的深度为4 um左右。
如图6C所示，第二沟槽92与第三沟槽93共同形成终端沟槽。
通过两次槽刻蚀，可以使得终端沟槽的中间位置较深，有利于分散场强，终端沟槽的底面呈台阶状，填充第二导电类型外延层之后，如图6D所示，使得终端耐压结9为从两侧至中间逐渐变深的缓变结构，进一步提高终端耐压能力。
步骤S119，去除第一硬掩膜。
其他步骤可以与前述实施例相同，此处不再赘述。形成的终端耐压结9如图6D所示。本发明还相应提供了一种沟槽型终端IGBT器件，由本实施例的制造方法制造而成，其终端耐压结9具有缓变结构，能够提高终端耐压能力，进而利于减小产品尺寸。
本发明提供的沟槽型终端IGBT器件，具有第一导电类型的衬底，第二导电类型的体区，其设置有两种类型沟槽，第一种在有源区中两侧有接触孔的沟槽是栅沟槽，第二种是终端区域较宽的终端沟槽。栅沟槽内填充有多晶硅，多晶硅与第二导电类型体区之间有薄的栅氧，终端沟槽填充的是第二导电类型外延层。第一导电发射区设在控制栅两侧，一侧接触栅氧化层，另一侧连接发射极金属。接触孔开在第一导电发射区上面，同样分布在控制栅两侧，接触孔向下接触第一导电类型发射区和底部浓掺的第二导电类型深阱区，使二者短路以减少闩锁效应。第一导电类型发射区，栅氧，多晶硅，第二导电类型深阱区共同构成了沟道，由栅极电压控制开和关。终端区域由第二导电类型外延形成的终端耐压结、较厚的终端氧化层和终端多晶硅场板形成。
通过较宽的终端沟槽与轻掺的第二导电类型外延填充的方式代替传统的第二导电类型离子注入和高温推进的方式，使终端耐压区域更接近平面结，提高终端结的抗压能力。在终端轻掺的第二导电类型外延（终端耐压结）之间设置厚的具有高介电常数和耐压能力的氧化层，以进一步提高终端的耐压能力，缩小终端尺寸，从而提高耐压能力和产品竞争力。
综上，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
Claims (10)
1.一种沟槽型终端IGBT器件的制造方法，其特征在于，包括制备终端耐压结及制备有源区；其中，所述制备终端耐压结的步骤包括：
在具有第一导电类型的衬底上制造终端沟槽；
生长轻掺的第二导电类型外延层，以填充所述终端沟槽，并在所述终端沟槽内形成第二导电类型的终端耐压结；以及，
去除位于所述衬底的上表面以上的第二导电类型外延层。
2.根据权利要求1所述的沟槽型终端IGBT器件的制造方法，其特征在于，所述在具有第一导电类型的衬底上制造终端沟槽的步骤包括：
在具有第一导电类型的衬底上淀积第一硬掩膜；
在所述第一硬掩膜上光刻和刻蚀定义第一刻蚀窗口；
通过所述第一刻蚀窗口对所述衬底进行第一次槽刻蚀；
去除第一硬掩膜。
3.根据权利要求2所述的沟槽型终端IGBT器件的制造方法，其特征在于，
在所述通过所述第一刻蚀窗口对所述衬底进行第一次槽刻蚀的步骤中形成第一沟槽；
在所述通过所述第一刻蚀窗口对所述衬底进行第一次槽刻蚀的步骤之后、所述去除第一硬掩膜的步骤之前，还包括：
扩大所述第一刻蚀窗口以形成第二刻蚀窗口；
通过所述第二刻蚀窗口对所述衬底进行第二次槽刻蚀，所述第一沟槽处加深形成第二沟槽，所述第二沟槽两侧形成第三沟槽，所述第三沟槽的深度小于第二沟槽；所述第二沟槽与所述第三沟槽共同形成终端沟槽。
4.根据权利要求1-3任一项所述的沟槽型终端IGBT器件的制造方法，其特征在于，所述制备有源区的步骤包括以下步骤：
在终端区制备场氧化层；
在有源区制备多个栅沟槽；
制备氧化层，以在各所述栅沟槽的内表面形成栅氧；
在各所述栅沟槽内填充多晶硅；
制备第二导电类型深阱区；
制备第一导电类型发射区；所述第一导电类型发射区的深度小于所述第二导电类型深阱区的深度，所述第一导电类型发射区位于相邻两个所述栅沟槽之间；
依次淀积中间绝缘层、氮化硅和终端氧化层；以及，
制备接触孔，注入第二导电类型离子并激活，以形成第二导电类型浓掺区；其中，接触孔包括发射极接触孔，发射极接触孔贯穿第一导电类型发射区的中部并向下延伸至第二导电类型深阱区中。
5.根据权利要求4所述的沟槽型终端IGBT器件的制造方法，其特征在于，
所述在第二导电类型深阱区制备多个栅沟槽的步骤包括：
淀积第二硬掩膜，对所述第二硬掩膜进行光刻及刻蚀以定义多个栅区刻蚀窗口；
通过多个所述栅区刻蚀窗口对衬底进行槽刻蚀，以形成多个栅沟槽；以及，
制备牺牲氧化层并去除。
6.根据权利要求4所述的沟槽型终端IGBT器件的制造方法，其特征在于，
所述在各所述栅沟槽内填充多晶硅的步骤中，包括：
淀积多晶硅，以使多晶硅填充至栅沟槽中，同时在衬底上的氧化层表面形成一层多晶硅；
对多晶硅进行光刻及回刻，以制备形成多个多晶硅浮空结构，同时去除栅沟槽处衬底上表面的多晶硅。
7.根据权利要求4所述的沟槽型终端IGBT器件的制造方法，其特征在于，所述终端氧化层的厚度为30000埃以上。
8.根据权利要求4所述的沟槽型终端IGBT器件的制造方法，其特征在于，
所述制备接触孔、注入第二导电类型离子并激活、以形成第二导电类型浓掺区的步骤中，包括：
第一次接触孔光刻及腐蚀，保留所述多晶硅浮空结构之间的终端氧化层，去除其余终端氧化层，以在多晶硅浮空结构之间形成终端介质层；
氮化硅湿法全抛；
第二次接触孔光刻及刻蚀，将接触孔处的所述中间绝缘层去除；
硅刻蚀，在接触孔区域处的衬底上形成硅凹槽，所述硅凹槽的深度大于所述第一导电类型发射区的深度；
注入第二导电类型离子并激活，以在所述硅凹槽的底部形成第二导电类型浓掺区。
9.一种沟槽型终端IGBT器件，其特征在于，包括第一导电类型的衬底、及终端耐压结，所述衬底上设置有终端沟槽，所述终端耐压结为填充在所述终端沟槽中的轻掺的第二导电类型外延层。
10.根据权利要求9所述的沟槽型终端IGBT器件，其特征在于，所述终端耐压结为多个，各所述终端耐压结的上方设置有多晶硅浮空结构，所述多晶硅浮空结构之间设置终端介质层，所述终端介质层的顶面突出于所述多晶硅浮空结构的上表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410163410.1A CN117711939B (zh) | 2024-02-05 | 2024-02-05 | 沟槽型终端igbt器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410163410.1A CN117711939B (zh) | 2024-02-05 | 2024-02-05 | 沟槽型终端igbt器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117711939A true CN117711939A (zh) | 2024-03-15 |
| CN117711939B CN117711939B (zh) | 2024-06-14 |
Family
ID=90153811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410163410.1A Active CN117711939B (zh) | 2024-02-05 | 2024-02-05 | 沟槽型终端igbt器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117711939B (zh) |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060043480A1 (en) * | 2004-09-01 | 2006-03-02 | Kabushiki Kaisha Toshiba | Semiconductor device and fabrication method of the same |
| US20120299056A1 (en) * | 2011-05-27 | 2012-11-29 | Renesas Electronics Corporation | Method of manufacturing semiconductor device and semiconductor device |
| CN104505401A (zh) * | 2014-12-18 | 2015-04-08 | 电子科技大学 | 一种功率器件结终端结构 |
| CN105185829A (zh) * | 2015-08-28 | 2015-12-23 | 深圳深爱半导体股份有限公司 | 功率晶体管及其制备方法 |
| US20160293698A1 (en) * | 2015-03-30 | 2016-10-06 | Semiconductor Manufacturing International (Shanghai) Corporation | Power semiconductor device and fabrication method thereof |
| CN106356398A (zh) * | 2015-07-16 | 2017-01-25 | 张家港意发功率半导体有限公司 | 一种具有特殊耐压环的高压功率器件 |
| US20180358433A1 (en) * | 2017-06-12 | 2018-12-13 | Alpha And Omega Semiconductor (Cayman) Ltd. | Method of manufacturing lv/mv super junction trench power mosfets |
| CN109346512A (zh) * | 2018-11-15 | 2019-02-15 | 江苏捷捷微电子股份有限公司 | 一种半导体器件的终端结构及其制造方法 |
| CN109411530A (zh) * | 2018-11-30 | 2019-03-01 | 中国振华集团永光电子有限公司（国营第八七三厂） | 一种电力电子半导体芯片终端结构及其制造方法 |
| CN110600454A (zh) * | 2019-09-29 | 2019-12-20 | 南京芯长征科技有限公司 | 低emi深沟槽隔离沟槽型功率半导体器件及其制备方法 |
| CN111640787A (zh) * | 2020-06-12 | 2020-09-08 | 电子科技大学 | 一种具有多沟槽的ldmos器件 |
| CN112768356A (zh) * | 2019-11-05 | 2021-05-07 | 珠海格力电器股份有限公司 | 一种沟槽栅igbt制作方法 |
| CN116825804A (zh) * | 2022-03-21 | 2023-09-29 | 苏州东微半导体股份有限公司 | 碳化硅器件终端结构及其制造方法 |
-
2024
- 2024-02-05 CN CN202410163410.1A patent/CN117711939B/zh active Active
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060043480A1 (en) * | 2004-09-01 | 2006-03-02 | Kabushiki Kaisha Toshiba | Semiconductor device and fabrication method of the same |
| US20120299056A1 (en) * | 2011-05-27 | 2012-11-29 | Renesas Electronics Corporation | Method of manufacturing semiconductor device and semiconductor device |
| CN104505401A (zh) * | 2014-12-18 | 2015-04-08 | 电子科技大学 | 一种功率器件结终端结构 |
| US20160293698A1 (en) * | 2015-03-30 | 2016-10-06 | Semiconductor Manufacturing International (Shanghai) Corporation | Power semiconductor device and fabrication method thereof |
| CN106356398A (zh) * | 2015-07-16 | 2017-01-25 | 张家港意发功率半导体有限公司 | 一种具有特殊耐压环的高压功率器件 |
| CN105185829A (zh) * | 2015-08-28 | 2015-12-23 | 深圳深爱半导体股份有限公司 | 功率晶体管及其制备方法 |
| US20180358433A1 (en) * | 2017-06-12 | 2018-12-13 | Alpha And Omega Semiconductor (Cayman) Ltd. | Method of manufacturing lv/mv super junction trench power mosfets |
| CN109346512A (zh) * | 2018-11-15 | 2019-02-15 | 江苏捷捷微电子股份有限公司 | 一种半导体器件的终端结构及其制造方法 |
| CN109411530A (zh) * | 2018-11-30 | 2019-03-01 | 中国振华集团永光电子有限公司（国营第八七三厂） | 一种电力电子半导体芯片终端结构及其制造方法 |
| CN110600454A (zh) * | 2019-09-29 | 2019-12-20 | 南京芯长征科技有限公司 | 低emi深沟槽隔离沟槽型功率半导体器件及其制备方法 |
| CN112768356A (zh) * | 2019-11-05 | 2021-05-07 | 珠海格力电器股份有限公司 | 一种沟槽栅igbt制作方法 |
| CN111640787A (zh) * | 2020-06-12 | 2020-09-08 | 电子科技大学 | 一种具有多沟槽的ldmos器件 |
| CN116825804A (zh) * | 2022-03-21 | 2023-09-29 | 苏州东微半导体股份有限公司 | 碳化硅器件终端结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117711939B (zh) | 2024-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005136376A (ja) | 半導体素子のトランジスタおよびその形成方法 | |
| US8921184B2 (en) | Method of making an electrode contact structure and structure therefor | |
| WO2019007319A1 (zh) | 沟槽型功率器件及其制备方法 | |
| JP2002076112A (ja) | 接合漏れ電流及び狭幅効果を減少させうる半導体素子及びその製造方法 | |
| US20220320322A1 (en) | Igbt with a variation of trench oxide thickness regions | |
| CN113644108A (zh) | 沟槽栅半导体器件及其制备方法 | |
| JP2004311547A (ja) | 縦形ｍｏｓトランジスタの製造方法 | |
| CN112509979B (zh) | 具有屏蔽栅沟槽结构的半导体器件及其制造方法 | |
| CN117410347A (zh) | 低终端面积的超结功率器件及制备方法 | |
| CN117711939B (zh) | 沟槽型终端igbt器件及其制造方法 | |
| CN111725306B (zh) | 一种沟槽型功率半导体器件及其制造方法 | |
| WO2019109829A1 (zh) | 绝缘栅双极型晶体管及其制造方法 | |
| CN117711938B (zh) | 隔离槽型终端igbt器件及其制造方法 | |
| US8816400B2 (en) | SiGe HBT having deep pseudo buried layer and manufacturing method thereof | |
| CN113809148B (zh) | 功率元件及其制造方法 | |
| JP2002176177A (ja) | 半導体装置及びその製造方法 | |
| CN210628318U (zh) | 一种Split Gate-IGBT结构及器件 | |
| CN116632052B (zh) | 一种沟槽栅igbt器件及其制备方法 | |
| US11222974B2 (en) | Trench gate semiconductor device and method of manufacture | |
| CN117542879B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
| CN219626666U (zh) | 一种沟槽式mosfet器件 | |
| US20230420558A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN114628496B (zh) | 一种沟槽型功率半导体器件结构及其制作方法 | |
| CN113690301B (zh) | 半导体器件及其制备方法 | |
| WO2022222610A1 (zh) | 沟槽栅igbt器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |