CN112509979B - 具有屏蔽栅沟槽结构的半导体器件及其制造方法 - Google Patents

具有屏蔽栅沟槽结构的半导体器件及其制造方法 Download PDF

Info

Publication number
CN112509979B
CN112509979B CN202011379173.0A CN202011379173A CN112509979B CN 112509979 B CN112509979 B CN 112509979B CN 202011379173 A CN202011379173 A CN 202011379173A CN 112509979 B CN112509979 B CN 112509979B
Authority
CN
China
Prior art keywords
trench
polysilicon
layer
groove
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011379173.0A
Other languages
English (en)
Other versions
CN112509979A (zh
Inventor
沈新林
任洪
陈一
丛茂杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Original Assignee
Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing Electronics Shaoxing Corp SMEC filed Critical Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Priority to CN202011379173.0A priority Critical patent/CN112509979B/zh
Publication of CN112509979A publication Critical patent/CN112509979A/zh
Application granted granted Critical
Publication of CN112509979B publication Critical patent/CN112509979B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

本发明提供了一种具有屏蔽栅沟槽的半导体器件及其制造方法，先回刻蚀场氧化层，暴露出核心区屏蔽栅上方的沟槽的侧壁，然后通过热氧化工艺在核心区的沟槽中一步形成栅间氧化层和栅氧化层，且该热氧化工艺还能在终端区的沟槽中同步形成氧化覆盖层和缝隙，之后在通过多晶硅沉积和回刻蚀形成核心区的多晶硅栅之后，所述缝隙中产生多晶硅残留，再通过光刻和刻蚀工艺去除终端区的缝隙中的多晶硅残留，由此，可以保证终端区的器件性能。

Description

具有屏蔽栅沟槽结构的半导体器件及其制造方法
技术领域
本发明涉及集成电路制作技术领域，特别涉及一种具有屏蔽栅沟槽的半导体器件及其制造方法。
背景技术
具有屏蔽栅沟槽(Shield Gate Trench，SGT)结构的功率MOSFET器件是目前最先进的功率MOSFET器件技术，能够同时实现低导通电阻(Rdson)和低反向恢复电容(Crss)，从而同时降低了系统的导通损耗和开关损耗，提高了系统使用效率。
现有技术中提出一种能够使得屏蔽栅上方的栅氧化层和栅间氧化层一步成型的工艺，具体地，请参考图1，一步成型工艺制作具有SGT结构的MOSFET器件的方法，通常包括以下步骤：先刻蚀衬底100，以在核心(Cell)区I中形成沟槽101a，在终端(Terminal)区II中形成沟槽101b，并在沟槽101a、101b和衬底100的表面上形成场氧化层102；接着，在沟槽101a、101b中填充高浓度掺杂的多晶硅，并回刻蚀沟槽101a中的高浓度掺杂的多晶硅，形成位于沟槽101a中的屏蔽栅103a，沟槽101b中剩余的多晶硅为终端区II中的沟槽多晶硅103b；然后，通过氧化物回刻蚀工艺回刻蚀场氧化层102，形成屏蔽氧化层102a，屏蔽氧化层102a的顶面接近(略高于、略低于或者齐平于)屏蔽栅103a的顶面，此时沟槽101b中场氧化层102也有一定的消耗，沟槽101b中剩余的场氧化层102作为沟槽多晶硅103b所需的栅氧化层102b(即用于隔离沟槽多晶硅103b和衬底100的氧化层)；之后，通过炉管氧化工艺，对屏蔽栅103a的暴露表面(即屏蔽栅103a被暴露的顶部的顶面和侧壁)、沟槽多晶硅103b的暴露表面(即沟槽多晶硅103b被暴露的顶部的顶面和侧壁)以及衬底100的暴露表面(即各沟槽的侧壁上暴露出的衬底表面以及沟槽外围暴露出的衬底顶面)同步氧化，以一步形成位于沟槽101a中的栅氧化层(Gate Oxide)104a和栅间氧化层(Inter Poly Oxide，IPO)105a，栅氧化层104a覆盖在屏蔽氧化层102a上方的沟槽101a的侧壁上，栅间氧化层105a覆盖在屏蔽栅103a的顶面和暴露的侧壁上，此时沟槽101b被栅氧化层102b暴露出的侧壁上形成了栅氧化层104b，沟槽多晶硅103b的顶面及暴露的侧壁上形成了氧化覆盖层105b；之后再次通过多晶硅沉积工艺，继续在沟槽101a中填充多晶硅，并通过多晶硅回刻蚀工艺对沉积的多晶硅进行回刻蚀，从而在沟槽101a中形成所需的多晶硅栅106a，此时沟槽101b中残余有多晶硅残留106b。
上述的一步成型工艺，利用屏蔽栅103a自身是高浓度掺杂多晶硅这种特殊性，在炉管中，屏蔽栅103a可以和沟槽101中暴露出的衬底100一起氧化，从而在形成栅养化层104a的同时形成所需的栅间氧化层105a，能够有效避免填充空洞问题，且能够减少一层光罩(即掩膜板)，工艺简单，成本低。但是这种一步成型工艺中，在形成沟槽101a中所需的栅间氧化层105a时，需要先通过氧化物回刻蚀工艺，对沟槽101a中的场氧化层102进行大量的回刻蚀，来形成屏蔽氧化层102a，但是该氧化物回刻蚀工艺会同时对终端区II的沟槽101b中的栅氧化层102b造成过多的损失，由此在后续回刻蚀沟槽101a中的多晶硅至要求程度(核心区I中的多晶硅回刻蚀深度不能过大，否则会导致沟道变短，影响器件性能)，以形成多晶硅栅106a时，会导致沟槽101b中产生大量多晶硅残留106b，而这些多晶硅残留106b会导致终端区II的器件失效。
发明内容
本发明的目的在于提供一种具有屏蔽栅沟槽的半导体器件及其制造方法，能够通过热氧化工艺一步形成核心区屏蔽栅上方的栅间氧化层和栅氧化层，并去除终端区的沟槽中产生的多晶硅残留，保证半导体器件的性能。
为解决实现上述问题，本发明提供一种具有屏蔽栅沟槽的半导体器件的制造方法，包括以下步骤：
提供具有核心区和终端区的衬底，所述核心区和所述终端区的衬底中分别形成有至少一个沟槽；
在各个所述沟槽的内表面上形成场氧化层，并在所述终端区的沟槽中形成沟槽多晶硅，在所述核心区的沟槽中形成屏蔽栅，所述沟槽多晶硅的顶部高于所述屏蔽栅的顶部；
回刻蚀所述场氧化层，以形成位于所述核心区的沟槽中的屏蔽氧化层以及位于所述终端区的沟槽中的栅氧化层；
通过热氧化工艺一步形成所述核心区的栅氧化层、栅间氧化层以及所述终端区的氧化覆盖层，所述终端区的沟槽中形成有位于所述沟槽多晶硅的顶部外围的缝隙；
通过多晶硅沉积和填充工艺，在所述核心区的沟槽中形成多晶硅栅，同时在所述缝隙中产生多晶硅残留；
通过光刻和刻蚀工艺去除所述多晶硅残留，以重新暴露出所述缝隙。
可选地，在所述终端区的沟槽中形成沟槽多晶硅，在所述核心区的沟槽中形成屏蔽栅的步骤包括：
通过多晶硅沉积工艺，向各个所述沟槽中填充第一多晶硅层，沉积的第一多晶硅层至少填满各个所述沟槽；
平坦化所述第一多晶硅层的顶面至暴露出所述场氧化层的顶面，以在所述终端区的沟槽中形成所述沟槽多晶硅；
采用一掩膜板进行光刻，以在所述衬底上形成图形化的正性光刻胶层，所述图形化的正性光刻胶层覆盖所述终端区的沟槽，并暴露出所述核心区的沟槽；
以所述图形化的正性光刻胶层为掩膜，刻蚀所述核心区的沟槽中的第一多晶硅层，以在所述核心区的沟槽中形成所述屏蔽栅；
去除所述图形化的正性光刻胶层。
可选地，通过光刻和刻蚀工艺去除所述多晶硅残留，以重新暴露出所述缝隙的步骤包括：
采用所述掩膜板进行光刻，以在所述衬底上形成图形化的负性光刻胶层，所述图形化的负性光刻胶层保护所述核心区的沟槽，并暴露出所述终端区的沟槽；
以所述图形化的负性光刻胶层为掩膜，刻蚀去除所述多晶硅残留。
可选地，在所述核心区和所述终端区中分别形成至少一个沟槽的步骤包括：
在所述衬底上形成垫氧化层和图形化的掩膜层；
以所述图形化的掩膜层为掩膜，刻蚀部分厚度的所述衬底，以在所述核心区和所述终端区中分别形成至少一个沟槽；
通过热氧化工艺在各个所述沟槽的内表面上形成牺牲氧化层；
去除所述牺牲氧化层、图形化的掩膜层和垫氧化层。
可选地，在各个所述沟槽的内表面上形成场氧化层的步骤包括：首先，通过热氧化工艺在各个所述沟槽的内表面以及各个所述沟槽周围的衬底表面上形成第一氧化层；然后，通过化学气相沉积工艺在所述第一氧化层的表面上形成第二氧化层。
可选地，所述多晶硅栅的顶面低于所述核心区的沟槽外围的衬底顶面。
可选地，在重新暴露出所述缝隙之后，至少在所述终端区的衬底顶面和沟槽多晶硅的顶面上形成覆盖介质层，所述覆盖介质层填满所述缝隙，或者，所述覆盖介质层将所述缝隙的至少部分保留而形成为空洞。
可选地，所述覆盖介质层还覆盖所述核心区的衬底顶面以及所述多晶硅的顶面，且在形成所述覆盖介质层之后，所述制造方法还包括：
对各个所述沟槽外围的衬底进行N型和/或P型离子注入，以形成阱区和/或源区。
基于同一发明构思，本发明还提供一种具有屏蔽栅沟槽的半导体器件，其采用本发明所述的具有屏蔽栅沟槽的半导体器件的制造方法形成，所述半导体器件包括：
具有核心区和终端区的衬底，所述核心区和所述终端区的衬底中分别形成有至少一个沟槽；
屏蔽栅和屏蔽氧化层，所述屏蔽栅形成在所述核心区的沟槽的底部，所述屏蔽氧化层夹在所述屏蔽栅和所述核心区的衬底之间；
所述核心区的栅氧化层和栅间氧化层，所述核心区的栅氧化层覆盖在所述核心区的所述屏蔽氧化层上方的沟槽侧壁上，所述栅间氧化层覆盖在所述屏蔽栅的顶部上
沟槽多晶硅和氧化覆盖层，所述沟槽多晶硅形成在所述终端区的沟槽中，且所述沟槽多晶硅的顶部高于所述屏蔽栅的顶部，所述沟槽多晶硅的顶部和外围的衬底之间形成有缝隙，所述缝隙下方的所述沟槽多晶硅和所述衬底之间夹有所述终端区的栅氧化层，所述氧化覆盖层覆盖在所述沟槽多晶硅的顶部上；
多晶硅栅，形成在所述核心区的沟槽中。
可选地，所述半导体器件还包括覆盖介质层，所述覆盖介质层至少形成在所述终端区的衬底顶面和沟槽多晶硅的顶面上，所述覆盖介质层填满所述缝隙，或者，所述覆盖介质层将所述缝隙的至少部分保留而形成为空洞。
与现有技术相比，本发明的技术方案，至少具有以下有益效果之一：
1、先回刻蚀场氧化层，暴露出核心区屏蔽栅上方的沟槽的侧壁，然后通过热氧化工艺在核心区的沟槽中一步形成栅间氧化层和栅氧化层，且该热氧化工艺还能在终端区的沟槽中同步形成氧化覆盖层和缝隙，之后在通过多晶硅沉积和回刻蚀形成核心区的多晶硅栅之后，所述缝隙中产生多晶硅残留，再通过光刻和刻蚀工艺去除终端区的缝隙中的多晶硅残留，由此，可以保证终端区的器件性能。
2、采用同一光罩(即掩膜板)和正负性相反的光刻胶来分别形成屏蔽栅和去除终端区的缝隙中的多晶硅残留，由此可以使得去除终端区的缝隙中的多晶硅残留的光刻工艺不需要借助额外的光罩(即掩膜板)，节约了光罩(即掩膜板)成本。
3、在去除多晶硅残留之后，可以进一步在沟槽多晶硅、多晶硅栅以及衬底表面上形成覆盖介质层，且该覆盖介质层能将去除多晶硅残留后重新暴露出的缝隙封闭为空洞，由此降低终端区中的栅源之间或栅漏之间的寄生电容，进一步提高终端区的器件性能。
附图说明
图1是现有的一种采用一步成型工艺制造具有屏蔽栅沟槽的半导体器件的流程及其中的器件剖面结构示意图。
图2是本发明具体实施例的具有屏蔽栅沟槽的半导体器件的制造方法的流程图。
图3至图10是本发明一实施例的具有屏蔽栅沟槽的半导体器件的制造方法中的器件结构剖面示意图。
图11是本发明另一实施例的具有屏蔽栅沟槽的半导体器件的制造方法中的器件结构剖面示意图。
具体实施方式
以下结合附图2至附图11和具体实施例对本发明提出的技术方案作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。本文中，某层形成在某部件的“顶部”上的含义是该层覆盖所述部件被暴露的顶部的顶面和侧壁；某部件的顶面也是该部件的上表面。
请参考图2，本发明一实施例提供一种具有屏蔽栅沟槽的半导体器件的制造方法，包括以下步骤：
S201，提供具有核心区和终端区的衬底，所述核心区和所述终端区的衬底中分别形成有至少一个沟槽；
S202，在各个所述沟槽的内表面上形成场氧化层，并在所述终端区的沟槽中形成沟槽多晶硅，在所述核心区的沟槽中形成屏蔽栅，所述沟槽多晶硅的顶部高于所述屏蔽栅的顶部；
S203，回刻蚀所述场氧化层，以形成位于所述核心区的沟槽中的屏蔽氧化层以及位于所述终端区的沟槽中的栅氧化层；
S204，通过热氧化工艺一步形成所述核心区的栅氧化层、栅间氧化层以及所述终端区的氧化覆盖层，所述终端区的沟槽中形成有位于所述沟槽多晶硅的顶部外围的缝隙；
S205，通过多晶硅沉积和填充工艺，在所述核心区的沟槽中形成多晶硅栅，同时在所述终端区的缝隙中产生多晶硅残留；
S206，通过光刻和刻蚀工艺去除所述多晶硅残留，以重新暴露出所述缝隙。
请参考图2和图3，在步骤S201中，首先，提供衬底300，衬底300可以是本领域技术人员所熟知的任意合适的衬底材料，其可以是裸晶圆，也可以是经过一系列工艺制程加工后的晶圆，例如其内部可以形成有浅沟槽隔离结构(STI)等。本实施例的衬底300通过浅沟槽隔离结构(未图示)定义出了核心区I和终端区II。
作为一种示例，在步骤S201中，在所述核心区I和终端区II的衬底300中分别形成至少一个沟槽的步骤包括：首先，通过热氧化工艺在所述衬底300上形成垫氧化层(未图示)，并通过硬掩膜材料沉积、光刻、刻蚀以及光刻胶去除等工艺，在所述垫氧化层上形成图形化的掩膜层(未图示)；然后，以所述图形化的掩膜层为掩膜，对核心区I和终端区II的部分厚度的所述衬底300同步刻蚀，以在核心区I中形成至少一个沟槽301a，同时在终端区II中形成至少一个沟槽301b；接着，通过热氧化工艺在所述沟槽301a、301b的内表面上形成牺牲氧化层(未图示)，该热氧化工艺能够修复刻蚀衬底300形成沟槽301a、301b时在沟槽301a、301b侧壁上造成的衬底材料损耗；然后去除所述牺牲氧化层、图形化的掩膜层和垫氧化层。
请继续参考图2至图3，在步骤S202中，首先，在各个所述沟槽301a、301b的内表面上以及各个所述沟槽301a、301b外围的衬底300的顶面上形成场氧化层302，场氧化层302可以是单层膜层，也可以是多层膜层层叠而成的复合膜层；然后，通过多晶硅沉积工艺，向各个所述沟槽301a、301b中填充第一多晶硅层(未图示)，可以在沉积多晶硅的过程中进行P型离子(例如硼等)或N型离子(例如磷等)的原位掺杂并退火，也可以在沉积多晶硅后，对沉积的多晶硅进行P型离子或N型离子注入并退火，使得其中掺杂的P型离子或N型离子在多晶硅中扩散均匀，由此形成所需的第一多晶硅层，所述第一多晶硅层至少填满各个所述沟槽301a、301b；接着，通过化学机械抛光(CMP)工艺，平坦化所述第一多晶硅层的顶面至暴露出衬底300上表面上的场氧化层302的顶面，在所述终端区II的沟槽301b中剩余的第一多晶硅层作为终端区II的沟槽多晶硅303b，该沟槽多晶硅303b在后续可以作为终端区II的MOS器件的栅极或者源极连接电极等结构；之后，在剩余的第一多晶硅层和场氧化层302的表面上涂覆正性光刻胶层，并借助一掩膜板(即光罩)500对涂覆的光刻胶进行曝光、显影等一系列光刻工艺，在所述场氧化层302上形成图形化的正性光刻胶层400，所述图形化的正性光刻胶层400覆盖所述终端区II，以掩蔽保护沟槽301b中沟槽多晶硅303b，并暴露出所述核心区I，以暴露出沟槽301a中的第一多晶硅层；接着，以所述图形化的正性光刻胶层400为掩膜，刻蚀所述核心区I的沟槽301a中的第一多晶硅层，直至沟槽301a中的第一多晶硅层的顶面下降至要求深度，由此在所述核心区I的沟槽301a中形成屏蔽栅303a；之后，去除所述图形化的正性光刻胶层400。
作为一种示例，为了保证终端区II中所需的栅氧化层以及核心区I的屏蔽栅侧壁上的屏蔽氧化层的厚度，在步骤S202中形成的场氧化层302为双层氧化膜叠加而成的结构，其具体形成过程包括：首先，通过常规的热氧化工艺在所述沟槽301a、301b的内表面以及所述沟槽301a、301b周围的衬底300表面上形成第一氧化层(未图示)；然后，通过工作压力低于1个标准大气压的次常压化学气相沉积工艺等化学气相沉积工艺，在所述第一氧化层的表面上形成第二氧化层。另外，在通过化学气相沉积工艺来沉积第二氧化层时，可以省略退火(RTA)和回流(reflow)的过程，由此使得第二氧化层的致密性低于第一氧化层的致密性，进而在后续的步骤S203的回刻蚀场氧化层工艺中，能使得第二氧化层的刻蚀速率远高于第一氧化层的刻蚀速率，由此可以降低在形成屏蔽氧化层的工艺中对沟槽301a侧壁上的衬底的损伤。
请参考图2至图4，在步骤S203中，可以直接采用氧化物相对衬底和第一多晶硅层具有高刻蚀选择比的湿法刻蚀剂，来对场氧化层302进行回刻蚀，由此避免额外使用光罩，节约成本。在该回刻蚀工艺中，由于位于屏蔽栅303a上方的沟槽301a侧壁上的场氧化层和位于衬底300上表面上的场氧化层302被完全暴露出来，因此刻蚀速率较快，而位于沟槽301b中的场氧化层302仅仅顶部被暴露出来，因此刻蚀速率相对较慢，当沟槽301a中的场氧化层302的顶部刻蚀至要求深度时，沟槽301b中的场氧化层302的顶部也下降一定程度，由此，沟槽301b中形成缝隙306，且在沟槽多晶硅301b中剩余的场氧化层作为沟槽多晶硅303b的栅氧化层302b(即用于隔离沟槽多晶硅303b与衬底300的场氧化层)，且沟槽301a中剩余的场氧化层作为屏蔽栅303a所需的屏蔽氧化层302a，且沟槽多晶硅303b的顶部与栅氧化层302b的顶部之间的高度差(即缝隙306的深度)大于屏蔽栅303a的顶部与屏蔽氧化层302a的顶部之间的高度差(例如为
Figure BDA0002808010380000081
)。
请参考图2和图5，在步骤S204中，通过热氧化工艺对沟槽301a、301b的侧壁上暴露出的衬底300的表层、屏蔽栅303a的顶部以及沟槽多晶硅303b的顶部进行热氧化，由此同步形成栅氧化层304a、栅氧化层304b、栅间氧化层305a、氧化覆盖层305b，其中，栅氧化层304a覆盖在屏蔽栅303a上方的沟槽301a的侧壁上，栅氧化层304b形成在沟槽301b被暴露的侧壁上，栅氧化层304a和栅氧化层304b通过衬底300上表面上形成的栅氧化层(未图示)相连，栅间氧化层305a覆盖在屏蔽栅303a被屏蔽氧化层302a暴露出的顶部的顶面和侧壁上，氧化覆盖层305b覆盖在沟槽多晶硅303b被栅氧化层302b暴露出的顶部的顶面和侧壁上。此时，由于终端区II的沟槽301b中被暴露出的多晶硅和衬底表面较少，氧化层的生长速率相对较慢，因此当该热氧化工艺结束时，沟槽301b中生长出的栅氧化层304b和氧化覆盖层305b的厚度一般不足以填满缝隙306。
请参考图2和图6至图7，在步骤S205中，首先，在核心区I和终端区II的表面上沉积多晶硅，可以在沉积多晶硅的过程中进行P型离子(例如硼等)或N型离子(例如磷等)的原位掺杂并退火，也可以在沉积多晶硅后，对沉积的多晶硅进行P型离子或N型离子注入并退火，使得其中掺杂的P型离子或N型离子在多晶硅中扩散均匀，由此形成第二多晶硅层，所述第二多晶硅层至少填满各个所述沟槽301a，此时第二多晶硅层还填满缝隙306；然后，通过多晶硅回刻蚀工艺，去除各个沟槽301a、301b外围的衬底300的上表面上多余的第二多晶硅层，并将沟槽301a中的第二多晶硅层的顶部回刻蚀至要求深度，以在核心区I中形成多晶硅栅307a，此时终端区II中的缝隙306的深宽比较大，因此缝隙中的第二多晶硅层的刻蚀速率较慢，当多晶硅回刻蚀结束时，缝隙306中剩余的第二多晶硅层形成为多晶硅残留307b。
需要说明的是，在本发明的其他实施例中，在对第二多晶硅层进行回刻蚀形成多晶硅栅307a之前，还可以先通过化学机械抛光(CMP)工艺对沉积的第二多晶硅层的顶面进行平坦化，直至暴露出衬底300的上表面上的栅氧化层的上表面为止。
请参考图2、图8至图9所示，在步骤S206中，可以先在核心区I和终端区II的表面上涂覆负性光刻胶层，然后，采用用于形成屏蔽栅303a的掩膜板500对该负性光刻胶层进行光刻，以在所述衬底300上形成图形化的负性光刻胶层401，所述图形化的负性光刻胶层401的图案与步骤S202中形成的图形化的负性光刻胶层400的图案互补，图形化的负性光刻胶层401能掩蔽和保护所述核心区I，并暴露出所述终端区II的沟槽301b；然后，以所述图形化的负性光刻胶层401为掩膜，通过湿法刻蚀工艺或者干法刻蚀工艺，刻蚀去除所述多晶硅残留307b，以重新暴露出栅氧化层304b和氧化覆盖层305b之间所夹的缝隙306。
可选地，在步骤S206之后，本实施例的半导体器件的制造方法，还包括：通过沉积或涂覆等工艺，形成覆盖介质层308，该覆盖介质层308覆盖核心区I和终端区II的各个沟槽的区域及其外围的衬底300的上表面。
本实施例中，请参考图10，覆盖介质层308具有一定的回流性，例如是硼磷硅玻璃(Boro-phospho-silicate Glass，BPSG)，能实现高深宽比的填充，因此覆盖介质层308能够填满核心区I中的沟槽301a以及终端区II中的缝隙306，进而避免缝隙306对后续制程产生不利影响。
在本发明的其他实施例中，请参考图11，覆盖介质层308也可以是回流性较差的材料，其高深宽比的填充效果较差，因此形成的覆盖介质层308能够填满核心区I中的沟槽301a，但是不能填满终端区II中的缝隙306，覆盖介质层308将该缝隙306的一部分保留，形成为一空洞306’，由此可以利用该空洞306’的介电常数接近1(即空气的介电常数)，来降低终端区II中形成的器件的栅源之间或者栅漏之间或者沟槽多晶硅与衬底之间的寄生电容，进一步提高终端区II中形成的器件的性能。
此外，可选地，本实施例中，可以继续参考图9至图11，在去除多晶硅残留307b之后且在形成覆盖介质层308之前或者之后，可以对所述核心区I的沟槽301a和终端区II的沟槽301b外围的衬底300进行N型和/或P型离子注入，以形成相应的阱区(未图示)和/或源区(未图示)。但是本发明的技术方案并不仅仅限定于此，在本发明的其他实施例中，也可以在步骤S205中形成多晶硅栅307a之后且在步骤S206去除多晶硅残留307b之前，也可以先对所述核心区I的沟槽301a和终端区II的沟槽301b外围的衬底300进行N型和/或P型离子注入，以形成相应的阱区(未图示)和/或源区(未图示)。
基于同一发明构思，请参考图10至图11，本发明的一实施例还提供一种具有屏蔽栅沟槽的半导体器件，其采用本发明任一实施例所述的具有屏蔽栅沟槽的半导体器件的制造方法形成，所述半导体器件包括：具有核心区I和终端区II的衬底300，屏蔽栅303a，沟槽多晶硅303b，屏蔽氧化层302a，栅氧化层304a、304b、302b，栅间氧化层305a，氧化覆盖层305b以及多晶硅栅307a。
核心区I的衬底300中形成有至少一个沟槽301a，且在所述核心区I中，屏蔽栅303a形成在核心区I的沟槽301a的底部，屏蔽氧化层302a包围在所述屏蔽栅303a的侧壁和底面上(即所述屏蔽氧化层302a夹在所述屏蔽栅303a和所述核心区I的衬底300之间)，屏蔽氧化层302a的顶部低于所述屏蔽栅303a的顶部，栅间氧化层305a形成在屏蔽栅303a的顶部，栅氧化层304a覆盖在屏蔽栅303a上方的沟槽301a中，多晶硅栅307a填充在屏蔽栅303a上方的沟槽301a中，并通过栅氧化层304a与所述沟槽301b侧壁的衬底300隔离开，通过栅间氧化层305a与屏蔽栅303a的顶部隔离开。
终端区II的衬底300中形成有至少一个沟槽301b，且在终端区II中，沟槽多晶硅303b填充在沟槽301b中，栅氧化层302b包围在沟槽多晶硅303b的底部和部分侧壁上，栅氧化层304b覆盖在栅氧化层302b顶部上方的沟槽301b的侧壁上，氧化覆盖层305b覆盖在沟槽多晶硅303b的顶部上且与栅氧化层304b之间形成缝隙306，栅氧化层302b、氧化覆盖层305b以及缝隙306用于实现沟槽多晶硅303b和衬底300之间的隔离，且栅氧化层302b夹在缝隙306以下的沟槽多晶硅303b和衬底300之间。沟槽多晶硅303b的顶部高于屏蔽栅303a的顶部。
需要说明的是，上述各实施例中，核心区I的沟槽301a和终端区II中的沟槽301b是同步形成的，且沟槽301a的深度、线宽等参数与沟槽301b相同，但是本发明的技术方案并不仅仅限定于此，在本发明的其他实施例中，核心区I的沟槽301a和终端区II中的沟槽301b同步形成时，其线宽和形状等可以不同，或者，核心区I的沟槽301a和终端区II中的沟槽301b可以是通过不同的沟槽制程来不同步形成。
可选地，所述半导体器件还包括覆盖介质层308，所述覆盖介质层308至少形成在所述终端区II的衬底300顶面和沟槽多晶硅303b的顶面上，所述覆盖介质层308填满所述缝隙306，或者，所述覆盖介质层308将所述缝隙306的至少部分保留而形成为空洞306’。
综上所述，本发明的技术方案，通过热氧化工艺一步形成核心区屏蔽栅上方的栅间氧化层和栅氧化层，并去除终端区的沟槽中产生的多晶硅残留，有效解决终端区器件的CP参数(Chip Probing，晶圆测试)失效问题，保证半导体器件的性能。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于本发明技术方案的范围。

Claims (10)

1.一种具有屏蔽栅沟槽的半导体器件的制造方法，其特征在于，包括以下步骤：
提供具有核心区和终端区的衬底，所述核心区和所述终端区的衬底中分别形成有至少一个沟槽；
在各个所述沟槽的内表面上形成场氧化层，并在所述终端区的沟槽中形成沟槽多晶硅，在所述核心区的沟槽中形成屏蔽栅，所述沟槽多晶硅的顶部高于所述屏蔽栅的顶部；
回刻蚀所述场氧化层，以形成位于所述核心区的沟槽中的屏蔽氧化层以及位于所述终端区的沟槽中的栅氧化层，且在所述终端区的沟槽中，所述栅氧化层的顶部低于所述沟槽多晶硅的顶部，使得所述终端区的沟槽侧壁和所述沟槽多晶硅的侧壁之间形成缝隙；
通过热氧化工艺一步形成所述核心区的栅氧化层、栅间氧化层以及所述终端区的氧化覆盖层，且所述终端区的沟槽中的栅间氧化层和氧化覆盖层未填满所述缝隙；
通过多晶硅沉积和填充工艺，在所述核心区的沟槽中形成多晶硅栅，同时在所述缝隙中产生多晶硅残留；
通过光刻和刻蚀工艺去除所述多晶硅残留，以重新暴露出所述缝隙。
2.如权利要求1所述的制造方法，其特征在于，在所述终端区的沟槽中形成沟槽多晶硅，在所述核心区的沟槽中形成屏蔽栅的步骤包括：
通过多晶硅沉积工艺，向各个所述沟槽中填充第一多晶硅层，沉积的第一多晶硅层至少填满各个所述沟槽；
平坦化所述第一多晶硅层的顶面至暴露出所述场氧化层的顶面，以在所述终端区的沟槽中形成所述沟槽多晶硅；
采用一掩膜板进行光刻，以在所述衬底上形成图形化的正性光刻胶层，所述图形化的正性光刻胶层覆盖所述终端区的沟槽，并暴露出所述核心区的沟槽；
以所述图形化的正性光刻胶层为掩膜，刻蚀所述核心区的沟槽中的第一多晶硅层，以在所述核心区的沟槽中形成所述屏蔽栅；
去除所述图形化的正性光刻胶层。
3.如权利要求2所述的制造方法，其特征在于，通过光刻和刻蚀工艺去除所述多晶硅残留，以重新暴露出所述缝隙的步骤包括：
采用所述掩膜板进行光刻，以在所述衬底上形成图形化的负性光刻胶层，所述图形化的负性光刻胶层保护所述核心区的沟槽，并暴露出所述终端区的沟槽；
以所述图形化的负性光刻胶层为掩膜，刻蚀去除所述多晶硅残留。
4.如权利要求1所述的制造方法，其特征在于，在所述核心区和所述终端区中分别形成至少一个沟槽的步骤包括：
在所述衬底上形成垫氧化层和图形化的掩膜层；
以所述图形化的掩膜层为掩膜，刻蚀部分厚度的所述衬底，以在所述核心区和所述终端区中分别形成至少一个沟槽；
通过热氧化工艺在各个所述沟槽的内表面上形成牺牲氧化层；
去除所述牺牲氧化层、图形化的掩膜层和垫氧化层。
5.如权利要求1所述的制造方法，其特征在于，在各个所述沟槽的内表面上形成场氧化层的步骤包括：首先，通过热氧化工艺在各个所述沟槽的内表面以及各个所述沟槽周围的衬底表面上形成第一氧化层；然后，通过化学气相沉积工艺在所述第一氧化层的表面上形成第二氧化层。
6.如权利要求1所述的制造方法，其特征在于，所述多晶硅栅的顶面低于所述核心区的沟槽外围的衬底顶面。
7.如权利要求1所述的制造方法，其特征在于，在重新暴露出所述缝隙之后，至少在所述终端区的衬底顶面和沟槽多晶硅的顶面上形成覆盖介质层，所述覆盖介质层填满所述缝隙，或者，所述覆盖介质层将所述缝隙的至少部分保留而形成为空洞。
8.如权利要求7所述的制造方法，其特征在于，所述覆盖介质层还覆盖所述核心区的衬底顶面以及所述多晶硅的顶面，且在形成所述覆盖介质层之后，还包括：
对各个所述沟槽外围的衬底进行N型和/或P型离子注入，以形成阱区和/或源区。
9.一种具有屏蔽栅沟槽的半导体器件，其特征在于，其采用权利要求1～8中任一项所述的具有屏蔽栅沟槽的半导体器件的制造方法形成，所述半导体器件包括：
具有核心区和终端区的衬底，所述核心区和所述终端区的衬底中分别形成有至少一个沟槽；
屏蔽栅和屏蔽氧化层，所述屏蔽栅形成在所述核心区的沟槽的底部，所述屏蔽氧化层夹在所述屏蔽栅和所述核心区的衬底之间；
所述核心区的栅氧化层和栅间氧化层，所述核心区的栅氧化层覆盖在所述核心区的所述屏蔽氧化层上方的沟槽侧壁上，所述栅间氧化层覆盖在所述屏蔽栅的顶部上
沟槽多晶硅和氧化覆盖层，所述沟槽多晶硅形成在所述终端区的沟槽中，且所述沟槽多晶硅的顶部高于所述屏蔽栅的顶部，所述沟槽多晶硅的顶部和外围的衬底之间形成有缝隙，所述缝隙下方的所述沟槽多晶硅和所述衬底之间夹有所述终端区的栅氧化层，所述氧化覆盖层覆盖在所述沟槽多晶硅的顶部上；
多晶硅栅，形成在所述核心区的沟槽中。
10.如权利要求9所述的具有屏蔽栅沟槽的半导体器件，其特征在于，还包括覆盖介质层，所述覆盖介质层至少形成在所述终端区的衬底顶面和沟槽多晶硅的顶面上，所述覆盖介质层填满所述缝隙，或者，所述覆盖介质层将所述缝隙的至少部分保留而形成为空洞。
CN202011379173.0A 2020-11-30 2020-11-30 具有屏蔽栅沟槽结构的半导体器件及其制造方法 Active CN112509979B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011379173.0A CN112509979B (zh) 2020-11-30 2020-11-30 具有屏蔽栅沟槽结构的半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011379173.0A CN112509979B (zh) 2020-11-30 2020-11-30 具有屏蔽栅沟槽结构的半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN112509979A CN112509979A (zh) 2021-03-16
CN112509979B true CN112509979B (zh) 2022-08-09

Family

ID=74968808

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011379173.0A Active CN112509979B (zh) 2020-11-30 2020-11-30 具有屏蔽栅沟槽结构的半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN112509979B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113871353B (zh) * 2021-09-26 2024-10-15 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构
CN114334663B (zh) * 2022-03-15 2022-05-17 广州粤芯半导体技术有限公司 一种功率器件及其制备方法
CN115775823B (zh) * 2022-11-29 2023-07-21 上海功成半导体科技有限公司 屏蔽栅功率器件及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102326256A (zh) * 2009-02-19 2012-01-18 飞兆半导体公司 用于改进沟槽屏蔽式半导体装置和肖特基势垒整流器装置的结构和方法
CN102656696A (zh) * 2009-10-21 2012-09-05 维西埃-硅化物公司 具有弧形栅极氧化物轮廓的分栅式半导体装置
CN102856182A (zh) * 2011-06-27 2013-01-02 半导体元件工业有限责任公司 制造绝缘栅极半导体装置的方法及结构
CN111081540A (zh) * 2019-12-30 2020-04-28 广州粤芯半导体技术有限公司 屏蔽栅沟槽功率器件的制造方法
CN111564493A (zh) * 2019-02-14 2020-08-21 力源半导体股份有限公司 沟渠式功率电晶体及其制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7023021B2 (en) * 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
SG160191A1 (en) * 2001-02-28 2010-04-29 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US8021947B2 (en) * 2009-12-09 2011-09-20 Semiconductor Components Industries, Llc Method of forming an insulated gate field effect transistor device having a shield electrode structure
US11251297B2 (en) * 2018-03-01 2022-02-15 Ipower Semiconductor Shielded gate trench MOSFET devices
TWI689977B (zh) * 2019-01-11 2020-04-01 力源半導體股份有限公司 溝渠式功率電晶體及其製作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102326256A (zh) * 2009-02-19 2012-01-18 飞兆半导体公司 用于改进沟槽屏蔽式半导体装置和肖特基势垒整流器装置的结构和方法
CN102656696A (zh) * 2009-10-21 2012-09-05 维西埃-硅化物公司 具有弧形栅极氧化物轮廓的分栅式半导体装置
CN102856182A (zh) * 2011-06-27 2013-01-02 半导体元件工业有限责任公司 制造绝缘栅极半导体装置的方法及结构
CN111564493A (zh) * 2019-02-14 2020-08-21 力源半导体股份有限公司 沟渠式功率电晶体及其制作方法
CN111081540A (zh) * 2019-12-30 2020-04-28 广州粤芯半导体技术有限公司 屏蔽栅沟槽功率器件的制造方法

Also Published As

Publication number Publication date
CN112509979A (zh) 2021-03-16

Similar Documents

Publication Publication Date Title
CN112133637B (zh) 具有屏蔽栅沟槽的半导体器件的制造方法
CN112509979B (zh) 具有屏蔽栅沟槽结构的半导体器件及其制造方法
CN112133759B (zh) 具有屏蔽栅沟槽结构的半导体器件及其制造方法
US8367500B1 (en) Method of forming self aligned contacts for a power MOSFET
JP3795386B2 (ja) トレンチ型ｄｒａｍユニットの製造方法
KR100413829B1 (ko) 트렌치 격리 구조 및 그 형성 방법
CN107403721B (zh) 功率金氧半导体场效晶体管的制造方法
CN112509980B (zh) 具有屏蔽栅沟槽结构的半导体器件及其制造方法
CN103715133A (zh) Mos晶体管及其形成方法
JP2002033476A (ja) 半導体装置およびその製造方法
KR100845103B1 (ko) 반도체소자의 제조방법
CN114242596A (zh) 一种mosfet器件及其制造方法
US6737688B2 (en) Method for manufacturing semiconductor device
CN113327860B (zh) 屏蔽栅沟槽型mos器件的制造方法
CN112271134B (zh) 半导体功率器件的制造方法
WO2022083076A1 (zh) 分离栅沟槽mosfet的制造方法
CN117199118A (zh) 一种屏蔽栅沟槽mosfet及其制备方法
CN112992907B (zh) 半导体装置及其制造方法
KR100403317B1 (ko) 반도체소자의 제조방법
CN114496917A (zh) 半导体功率器件的制造方法
JP4033728B2 (ja) コンタクトホール形成方法
CN118136510A (zh) 具有屏蔽栅的沟槽型功率器件的制备方法
KR20050003290A (ko) 반도체 소자의 제조 방법
CN114823333A (zh) 一种新型igbt器件的制备工艺
CN114267593A (zh) 一种半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 518 Shaoxing Road, Zhejiang Province

Applicant after: Shaoxing SMIC integrated circuit manufacturing Co.,Ltd.

Address before: 518 Shaoxing Road, Zhejiang Province

Applicant before: SMIC manufacturing (Shaoxing) Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant