CN114823333A - 一种新型igbt器件的制备工艺 - Google Patents

一种新型igbt器件的制备工艺 Download PDF

Info

Publication number
CN114823333A
CN114823333A CN202210343230.2A CN202210343230A CN114823333A CN 114823333 A CN114823333 A CN 114823333A CN 202210343230 A CN202210343230 A CN 202210343230A CN 114823333 A CN114823333 A CN 114823333A
Authority
CN
China
Prior art keywords
etching
gate
well
layer
igbt device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210343230.2A
Other languages
English (en)
Inventor
王万礼
刘丽媛
张新玲
陈海洋
徐长坡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Huanxin Technology & Development Co ltd
Original Assignee
Tianjin Huanxin Technology & Development Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Huanxin Technology & Development Co ltd filed Critical Tianjin Huanxin Technology & Development Co ltd
Priority to CN202210343230.2A priority Critical patent/CN114823333A/zh
Publication of CN114823333A publication Critical patent/CN114823333A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种新型IGBT器件的制备工艺，在衬底上进行沟槽刻蚀后，进行多晶硅掺杂、刻蚀，形成平面栅区域，平面栅区域形成后，进行P阱及N阱注入。本发明的有益效果是采用平面栅结构和沟槽栅结构的混合结构，在保证器件静态参数基本不变的情况下达到更高的耐短路能够力和更加优化的动态特性。

Description

一种新型IGBT器件的制备工艺
技术领域
本发明属于半导体器件领域，尤其是涉及一种新型IGBT器件的制备工艺。
背景技术
现有方案中IGBT器件正面结构主要采用沟槽栅结构，发展趋势是采用更高的沟槽密度来实现器件正向导通压降的降低，但是与此同时也带来了饱和电流过大和短路能力较差的问题，各个供应商均在努力改善优化器件这部分的问题，以期达到提升性能的同时也提升器件的鲁棒性。
现有沟槽栅IGBT器件原胞结构都采用垂直的沟道，部分产品采用微沟槽结构，目标是提高电流密度，优化器件的导通特性，降低芯片面积。主要厂商的量产产品多采用均匀分布的沟槽，个别厂商采用非均匀分布原胞布局。但此种结构由于沟槽密度高、电流密度高，导致饱和电流过大，抗短路能力差。
发明内容
鉴于上述问题，本发明提供一种新型IGBT器件的制备工艺，以解决现有技术存在的以上或者其他前者问题。
为解决上述技术问题，本发明采用的技术方案是：一种新型IGBT器件的制备工艺，在衬底上进行沟槽刻蚀后，进行多晶硅掺杂、刻蚀，形成平面栅区域，平面栅区域形成后，进行P阱及N阱注入。
进一步的，进行多晶硅掺杂、刻蚀，形成平面栅区域的步骤中，包括以下步骤：
进行多晶硅沉积、掺杂，形成多晶硅栅；
对多晶硅栅进行光刻：依次进行涂胶、曝光、显影，形成平面栅区域；
对多晶硅栅进行刻蚀，去除平面部分的暴露的多晶硅；
去除光刻胶。
进一步的，进行多晶硅沉积、掺杂，形成多晶硅栅步骤中，通过CVD方式进行多晶硅的沉积、掺杂，多晶硅沉积厚度为3000-20000A，掺杂浓度为1E16-1E22cm-3。
进一步的，在衬底上进行沟槽刻蚀步骤中，进行沟槽刻蚀及栅极氧化，形成沟槽，并在沟槽侧壁及顶部平面部分形成栅极氧化层，包括以下步骤：
进行第一介质层沉积：在衬底上沉积一层第一介质层；
沟槽层光刻：在第一介质层上进行涂胶、曝光、显影，形成沟槽区域；
对第一介质层进行刻蚀，去除沟槽区域的第一介质层；
去除沟槽层光刻时的光刻胶；
进行沟槽刻蚀；
去除第一介质层；
进行栅极氧化，形成栅极氧化层。
进一步的，进行沟槽刻蚀步骤中，刻蚀深度为1um-10um，沟槽侧壁角度为85°-95°。
进一步的，进行栅极氧化，形成栅极氧化层步骤中，通过热氧化方式或CVD方式形成栅极氧化层，栅极氧化层厚度为200-5000A。
进一步的，进行P阱及N阱注入步骤中，其中，P阱注入包括以下步骤：
P阱注入，注入剂量为1E12-1E16，注入能量30keV-160keV；
P阱推进，形成具有一定深度的P阱，深度范围为2um-7um。
进一步的，P阱推进后，进行N阱注入，N阱注入包括以下步骤：
N阱光刻，依次进行涂胶、曝光、显影，形成N阱区域；
N阱注入；
去除N阱光刻时的光刻胶。
进一步的，N阱注入后进行N阱激活及孔层刻蚀，包括以下步骤：
介质层沉积；
进行N阱激活；
孔层光刻，依次进行涂胶、曝光、显影，形成接触孔区域；
孔层刻蚀，对接触孔区域进行刻蚀，去除孔层光刻时的光刻胶。
进一步的，介质层沉积步骤中，通过热氧化方式或CVD方式沉积，介质层厚度为2000-30000A，介质层材质为二氧化硅、TEOS、PSG、BPSG或氮化硅。
进一步的，进行N阱激活步骤中，通过炉管方式或快速退火方式进行N阱激活，温度为800℃-1100℃，时间为30s-120min。
进一步的，孔层刻蚀后，进行金属电极沉积，通过蒸发或溅射的方式沉积金属电极，厚度为3000-80000A。
进一步的，进行金属电极沉积之后，对晶圆背面进行处理，包括背面掺杂、背面激活和背面电极沉积，背面掺杂采用离子注入方式进行掺杂元素的掺杂，注入能量为30-120keV。
进一步的，背面激活步骤中，通过炉管方式、快速退火方式或激光退火方式进行背面激活；
背面电极沉积步骤中，通过蒸发或者溅射方式沉积背面金属电极，厚度为800-80000A。
由于采用上述技术方案，该IGBT器件采用平面栅结构和沟槽栅结构的混合结构，实现沟槽IGBT器件短路能力和开关特性的优化，多个沟槽栅结构设于平面栅结构的两侧，在平面栅的结构中，在衬底上依次设置有栅极氧化层、多晶硅栅、介质层和正面金属，在衬底的两侧设置有P阱和N阱，沟槽栅结构中，在沟槽的外部两侧设有P阱和N阱，在沟槽内的侧壁上设置有栅极氧化层，在沟槽内设置有多晶硅栅，在沟槽的顶部设置有介质层和正面金属，所以，在制备该器件时，能够与现有的产品制造的产线完全兼容，在器件制备时，在沟槽刻蚀后，进行多晶硅掺杂、刻蚀，形成平面栅区域，平面栅区域形成后，进行P阱及N阱注入，形成平面栅结构和沟槽栅结构，在保证器件静态参数基本不变的情况下达到更高的耐短路能够力和更加优化的动态特性，提升器件的鲁棒性，平面栅结构与沟槽栅结构的栅极氧化层的厚度不同，阈值电压不同，可以实现改善器件的开关特性。
附图说明
图1是本发明的一实施例的IGBT器件的结构示意图(仅体现原胞结构，不体现终端耐压结构)；
图2是本发明的一实施例的第一介质层沉积的结构示意图；
图3是本发明的一实施例的沟槽层光刻的结构示意图；
图4是本发明的一实施例的第一介质层刻蚀的结构示意图；
图5是本发明的一实施例的沟槽层光刻去胶的结构示意图；
图6是本发明的一实施例的沟槽刻蚀的结构示意图；
图7是本发明的一实施例的第一介质层去除的结构示意图；
图8是本发明的一实施例的栅极氧化的结构示意图；
图9是本发明的一实施例的多晶硅栅沉积的结构示意图；
图10是本发明的一实施例的多晶硅栅光刻的结构示意图；
图11是本发明的一实施例的多晶硅栅刻蚀的结构示意图；
图12是本发明的一实施例的多晶硅栅光刻去胶的结构示意图；
图13是本发明的一实施例的P阱注入时的结构示意图；
图14是本发明的一实施例的P阱注入后的结构示意图；
图15是本发明的一实施例的P阱推进后的结构示意图；
图16是本发明的一实施例的N阱光刻的结构示意图；
图17是本发明的一实施例的N阱注入后的结构示意图；
图18是本发明的一实施例的N阱光刻去胶的结构示意图；
图19是本发明的一实施例的介质层沉积的结构示意图；
图20是本发明的一实施例的N阱激活的结构示意图；
图21是本发明的一实施例的孔层光刻的结构示意图；
图22是本发明的一实施例的孔层刻蚀的结构示意图；
图23是本发明的一实施例的正面金属沉积的结构示意图；
图24是本发明的一实施例的背面注入的结构示意图；
图25是本发明的一实施例的背面激活的结构示意图；
图26是本发明的一实施例的背面电极沉积的结构示意图。
图中：
1、衬底 2、P阱 3、多晶硅栅
4、沟槽 5、N阱 6、栅极氧化层
7、介质层 8、正面金属 9、背面金属
10、第一介质层 11、光刻胶 100、平面栅结构
200、沟槽栅结构
具体实施方式
下面结合附图和具体实施例对本发明作进一步的说明。
图1示出了本发明一实施例的结构示意图，本实施例涉及一种新型IGBT器件的制备工艺，设有平面栅结构和沟槽栅结构，通过通过平面栅原胞结构和沟槽栅原胞结构的混合结构实现沟槽IGBT器件短路能力和开关特性的优化，不同原胞区域由于栅极氧化层厚度不同阈值电压不同，改善器件的开关特性。
一种新型IGBT器件的制备工艺，在衬底1上进行沟槽4刻蚀后，进行多晶硅掺杂、刻蚀，形成平面栅区域，平面栅区域形成后，进行P阱2及N阱5注入，在衬底1的正面上形成平面栅结构100和多个沟槽栅结构200，通过平面栅结构100与沟槽栅结构200的混合结构，实现对IGBT器件短路能力和开关特性的优化。
具体地，该新型IGBT器件的制备工艺，包括以下步骤：
在衬底1上进行沟槽刻蚀，在该步骤中，进行沟槽刻蚀及栅极氧化，形成沟槽4，并在沟槽4侧壁及顶部平面部分形成栅极氧化层6，包括以下步骤：
提供一衬底1；
进行第一介质层10沉积：如图2所示，在衬底1的正面上沉积一层第一介质层10，该第一介质层10在沉积时，可以通过热氧化方式或者CVD方式进行沉积，该第一介质层10为一层或多层膜结构，该第一介质层10的材质为二氧化硅、TEOS或氮化硅，或者其他材质，根据实际需求进行选择，这里不做具体要求；该第一介质层10的厚度为3000-20000A，根据实际需求进行选择设置，这里不做具体要求。
沟槽层光刻：如图3所示，在第一介质层10上进行涂胶、曝光、显影，形成沟槽区域，根据设计需求，选择合适的光刻版，进行涂胶、曝光、显影，在第一介质层10上形成孔洞，未被光刻胶11覆盖，暴露出第一介质层10，该暴露出的第一介质层10的区域即为沟槽区域，以便后续进行沟槽刻蚀；
对第一介质层10进行刻蚀，如图4所示，去除沟槽区域的第一介质层10，使得沟槽区域的硅表面暴露出来，在对第一介质层10进行刻蚀时，通过干法刻蚀的方式刻蚀去除沟槽区域的第一介质层10，使得需要刻蚀的硅表面暴露出来，以便进行后续的沟槽刻蚀；
去除光刻胶11，如图5所示，通过湿法去胶方式或干法去胶方式，去除沟槽层光刻时涂覆的光刻胶11，使得被光刻胶11覆盖的第一介质层10暴露出来；
进行沟槽刻蚀，如图6所示，在该步骤中，通过干法刻蚀设备对暴露的硅表面进行沟槽刻蚀，形成沟槽4结构，在进行沟槽刻蚀的过程中，刻蚀深度为1um-10um，沟槽侧壁角度为85°-95°，刻蚀深度及沟槽侧壁角度根据器件设计的要求进行选择，这里不做具体要求。
去除第一介质层10，如图7所示，沟槽刻蚀完成后，剥离位于沟槽4顶部的平面部分的第一介质层10，通过湿法腐蚀方式或者干法刻蚀的方法去除第一介质层10，该剥离方式根据实际需求进行选择，这里不做具体要求，优选的，在本实施例中，由于湿法腐蚀工艺的刻蚀比高，所以，该剥离方式为湿法腐蚀工艺；
进行栅极氧化，形成栅极氧化层6，如图8所示，在该步骤中，通过热氧化方式或CVD方式形成栅极氧化层6，栅极氧化层6厚度为200-5000A，根据实际需求及西行选择设置，这里不做具体要求，该栅极氧化层6为一层或多层膜结构，该栅极氧化层6的材质为二氧化硅或氮化硅，根据实际需求进行选择。同时，在该步骤中，通过衬底1材料的晶向选择实现沟槽4侧壁和顶部平面部分形成相同厚度或不同厚度的栅极氧化层6，具体根据器件设计需求进行选择。
在沟槽4的侧壁及顶部平面部分形成栅极氧化层6后，进行多晶硅掺杂、刻蚀，形成平面栅区域，包括以下步骤：
进行多晶硅沉积、掺杂，形成多晶硅栅3，如图9所示，在该步骤中，通过CVD方式进行多晶硅的沉积、掺杂，形成用于做导电的多晶硅栅3，多晶硅沉积于沟槽4内及沟槽4顶部平面部分，覆盖整个栅极氧化层6，多晶硅沉积厚度为3000-20000A，掺杂浓度为1E16-1E22cm-3，根据实际需求进行选择，这里不做具体要求。
对多晶硅栅3进行光刻，如图10所示，依次进行涂胶、曝光、显影，形成平面栅区域，其中，该平面栅区域即为光刻胶覆盖的区域，光刻胶留下的区域为后续平面栅的多晶部分。
对多晶硅栅3进行刻蚀，去除平面部分的暴露的多晶硅，如图11所示，通过干法刻蚀设备对暴露的多晶硅的部分进行刻蚀，在进行干法刻蚀时，将多晶硅刻蚀完，被暴露的多晶硅的部分覆盖的栅极氧化层6根据实际需求可以选择保留也可以不保留，这里不做具体要求；
去除光刻胶，如图12所示，通过湿法去胶方式或干法去胶方式去除对多晶硅栅3进行光刻时的光刻胶，露出被光刻胶覆盖的平面栅区域的多晶硅部分。
多晶硅栅3光刻去胶后，进行P阱2及N阱5注入，其中P阱2注入包括以下步骤：
P阱注入，如图13和14所示，通过离子注入机对晶圆正面进行注入，注入元素为P型杂质，如硼，注入剂量为1E12-1E16，注入能量30keV-160keV，根据实际需求进行选择，这里不做具体要求；
P阱推进，如图15所示，通过高温扩散方式进行推进，形成具有一定深度的P阱2，深度范围为2um-7um。
P阱推进后，进行N阱5注入，N阱5注入包括以下步骤：
N阱5光刻，依次进行涂胶、曝光、显影，形成N阱区域，如图16所示，未被光刻胶覆盖的区域为形成N阱区域，光刻胶留下的区域是不需要形成N阱的区域；
N阱注入，如图17所示，形成N阱5；
去除光刻胶，如图18所示，通过湿法去胶方式或干法去胶方式去除N阱5光刻时的光刻胶，此时，沟槽栅区域的栅极氧化层6和平面栅区域的多晶硅部分暴露出来。
N阱注入后进行N阱激活及孔层刻蚀，包括以下步骤：
介质层7沉积，如图19所示，通过热氧化方式或CVD方式进行介质层7沉积，该介质层7为一层或多层膜结构，介质层7材质为二氧化硅、TEOS、PSG、BPSG或氮化硅，介质层7厚度为2000-30000A，根据实际需求进行选择设置；
进行N阱5激活，如图20所示，通过炉管方式或快速退火方式进行N阱5激活，N阱5激活过程中，温度为800℃-1100℃，时间为30s-120min。
孔层光刻，依次进行涂胶、曝光、显影，形成接触孔区域，如图21所示，未被光刻胶覆盖的介质层7区域为接触孔区域，被光刻胶覆盖的介质层7区域是不需要形成接触孔的区域；
孔层刻蚀，对接触孔区域进行刻蚀，去除孔层光刻时的光刻胶，如图22所示，通过干法刻蚀和/或湿法腐蚀工艺对暴露的介质层7进行刻蚀，刻蚀去除需要做接触孔部分的介质层7和栅极氧化层6，暴露出栅极氧化层6底部的硅表面；
孔层刻蚀后，进行金属电极沉积，通过蒸发或溅射的方式沉积金属电极，形成正面金属8，如图23所示，该正面金属8为一层或多层膜结构，该正面金属8的材质为铝、钛、铝硅、铝硅铜、氮化钛或钛钨，正面金属8的厚度为3000-80000A。
进行金属电极沉积之后，对晶圆背面进行处理(本实施例中，省略了金属电极的光刻、刻蚀等步骤，仅体现原胞区的工艺结构示意)，进行晶圆背面减薄，减薄后晶圆的整体厚度按照器件耐压要求进行选择，减薄厚度为40um-500um，减薄后进行硅腐蚀，硅腐蚀选择湿法腐蚀，腐蚀去除量为3um-50um，保证整体后满足器件的耐压，晶圆背面减薄、硅腐蚀等工艺，为常规工艺，根据现有工艺进行选择操作即可，还包括背面掺杂、背面激活和背面电极沉积，其中，背面掺杂步骤中，采用离子注入方式进行掺杂元素掺杂，注入能量为30-120keV，掺杂元素可以选择硼等P型杂质。
背面激活步骤中，如图25所示，通过炉管方式、快速退火方式或激光退火方式进行背面激活，激活阳极P型掺杂，在该背面激活步骤中，控制温度和时间，该温度和时间的选择根据激活方式进行选择设置，这里不做具体要求，优选的，在本实施例中，通过炉管方式进行背面激活，激活温度为350℃-500℃，激活时间为30min-120min。
背面电极沉积步骤中，如图26所示，通过蒸发或者溅射方式沉积背面金属电极，形成背面金属9，背面金属9的厚度为800-80000A，背面金属9为铝、钛、镍、银多层膜复合结构。
背面电极沉积完成后，形成IGBT器件的原胞结构，如图1所示。
采用上述的新型IGBT器件制备工艺制备得到一种新型IGBT器件结构。
一种新型IGBT器件结构，包括衬底1、平面栅结构100和多个沟槽栅结构200，多个沟槽栅结构200设于平面栅结构100的两侧，平面栅结构100与多个沟槽栅结构200均设于衬底1正面上。平面栅结构100的设置，对器件进行优化，在保证器件静态参数基本不变的情况下达到更高的耐短路能够力和更加优化的动态特性，提升器件的鲁棒性，通过平面栅结构100和沟槽栅结构200的混合结构实现沟槽IGBT器件短路能力和开关特性的优化。
上述的平面栅结构100包括栅极氧化层6、多晶硅栅3、介质层7和正面金属8，至少部分栅极氧化层6设于衬底1上，多晶硅栅3设于栅极氧化层6上，介质层7设于多晶硅栅3上，正面金属8设于介质层7上，在衬底1上，沿着远离衬底1的方向，从下至上依次设置有栅极氧化层6、多晶硅栅3、介质层7和正面金属8。
介质层7设于多晶硅栅3的与栅极氧化层6相接触的一侧面相对的另一侧面上及周侧面上，介质层7将多晶硅栅3包裹在其内，且多晶硅栅3的长度小于栅极氧化层6的长度，介质层7的长度与栅极氧化层6的长度相一致，介质层7的位于多晶硅栅3的两侧的部分与栅极氧化层6接触，多晶硅栅3被介质层7和栅极氧化层6包裹在其内部。
多晶硅栅3通过CVD方式沉积形成，多晶硅栅3的厚度为3000-20000A，掺杂浓度为1E16-1E22cm-3，根据实际器件设计需求进行选择。
与栅极氧化层6相接触的衬底1的两侧均形成有P阱2，P阱2内形成有N阱5，沿着衬底1至衬底1的一侧边的方向P阱2与N阱5依次设置，P阱2的深度大于N阱5的深度，P阱2与N阱5均与栅极氧化层6接触，同时，沿着衬底1的正面至背面方向，N阱5与P阱2依次设置，在栅极氧化层6下方被覆盖的区域内设有衬底1、N阱5和P阱2，N阱5和P阱2均设置在衬底1的两侧，该N阱5和P阱2设置平面栅结构100的衬底1和沟槽栅结构200的沟槽4之间。
P阱2的深度为2-7um，根据实际器件设计需求进行选择。
栅极氧化层6为一层或多层膜结构，栅极氧化层6的材质为二氧化硅或氮化硅，栅极氧化层6的厚度为200-5000A，根据实际需求进行选择，这里不做具体要求。栅极氧化层6通过热氧化方式或CVD方式形成。
介质层7为一层或多层膜结构，介质层7的材质为二氧化硅、TEOS、PSG、BPSG或氮化硅，介质层7的厚度为2000-30000A，根据实际需求进行选择，这里不做具体要求。
多个沟槽栅结构200对称设于平面栅结构100的两侧，沟槽栅结构200的数量根据实际需求进行选择设置，这里不做具体要求，使得该IGBT器件为平面栅结构100和沟槽栅200结构的混合结构，以便实现沟槽4IGBT器件短路能力和开关特性的优化。
沟槽栅结构200包括正面金属8、介质层7、栅极氧化层6、沟槽4和多晶硅栅3，栅极氧化层6设于沟槽4的侧壁及沟槽4顶部的平面部分，多晶硅栅3设于沟槽4内部，且多晶硅栅3位于栅极氧化层6构造的内部空间内，介质层7设于栅极氧化层6上，且介质层7与多晶硅栅3和栅极氧化层6接触，正面金属8设于介质层7上，沟槽4的两侧均形成有P阱2，P阱2内形成有N阱5，N阱5与P阱2沿着衬底1的正面至背面方向依次设置。
沟槽栅结构200中的栅极氧化层6的厚度与平面栅结构100中的栅极氧化层6的厚度不同，使得阈值电压不同，可以实现改善器件的开关特性。
沟槽4通过刻蚀形成，沟槽4的深度为1-10um，侧壁角度为85°-95°，根据器件设计要求进行选择。
正面金属8为一层或多层膜结构，正面金属8的材质为铝、钛、铝硅、铝硅铜、氮化钛或钛钨，正面金属8的厚度为3000-80000A，根据实际需求进行选择，这里不做具体要求。
衬底1的背面设有背面金属9，背面金属9的厚度为800-80000A，根据实际需求进行选择，这里不做具体要求。
采用上述一种新型IGBT器件的制备工艺制备的IGBT器件，短路能力提升20％以上。
由于采用上述技术方案，该IGBT器件采用平面栅结构和沟槽栅结构的混合结构，实现沟槽IGBT器件短路能力和开关特性的优化，多个沟槽栅结构设于平面栅结构的两侧，在平面栅的结构中，在衬底上依次设置有栅极氧化层、多晶硅栅、介质层和正面金属，在衬底的两侧设置有P阱和N阱，沟槽栅结构中，在沟槽的外部两侧设有P阱和N阱，在沟槽内的侧壁上设置有栅极氧化层，在沟槽内设置有多晶硅栅，在沟槽的顶部设置有介质层和正面金属，所以，在制备该器件时，能够与现有的产品制造的产线完全兼容，在器件制备时，在沟槽刻蚀后，进行多晶硅掺杂、刻蚀，形成平面栅区域，平面栅区域形成后，进行P阱及N阱注入，形成平面栅结构和沟槽栅结构，在保证器件静态参数基本不变的情况下达到更高的耐短路能够力和更加优化的动态特性，提升器件的鲁棒性，平面栅结构与沟槽栅结构的栅极氧化层的厚度不同，阈值电压不同，可以实现改善器件的开关特性。
以上对本发明的实施例进行了详细说明，但所述内容仅为本发明的较佳实施例，不能被认为用于限定本发明的实施范围。凡依本发明申请范围所作的均等变化与改进等，均应仍归属于本发明的专利涵盖范围之内。

Claims (14)

1.一种新型IGBT器件的制备工艺，其特征在于：在衬底上进行沟槽刻蚀后，进行多晶硅掺杂、刻蚀，形成平面栅区域，所述平面栅区域形成后，进行P阱及N阱注入。
2.根据权利要求1所述的新型IGBT器件的制备工艺，其特征在于：所述进行多晶硅掺杂、刻蚀，形成平面栅区域的步骤中，包括以下步骤：
进行多晶硅沉积、掺杂，形成多晶硅栅；
对所述多晶硅栅进行光刻：依次进行涂胶、曝光、显影，形成平面栅区域；
对所述多晶硅栅进行刻蚀，去除平面部分的暴露的多晶硅；
去除光刻胶。
3.根据权利要求2所述的新型IGBT器件的制备工艺，其特征在于：所述进行多晶硅沉积、掺杂，形成多晶硅栅步骤中，通过CVD方式进行多晶硅的沉积、掺杂，多晶硅沉积厚度为3000-20000A，掺杂浓度为1E16-1E22cm-3。
4.根据权利要求1-3任一项所述的新型IGBT器件的制备工艺，其特征在于：所述在衬底上进行沟槽刻蚀步骤中，进行沟槽刻蚀及栅极氧化，形成沟槽，并在沟槽侧壁及顶部平面部分形成栅极氧化层，包括以下步骤：
进行第一介质层沉积：在所述衬底上沉积一层第一介质层；
沟槽层光刻：在所述第一介质层上进行涂胶、曝光、显影，形成沟槽区域；
对所述第一介质层进行刻蚀，去除所述沟槽区域的第一介质层；
去除所述沟槽层光刻时的光刻胶；
进行沟槽刻蚀；
去除所述第一介质层；
进行栅极氧化，形成所述栅极氧化层。
5.根据权利要求4所述的新型IGBT器件的制备工艺，其特征在于：所述进行沟槽刻蚀步骤中，刻蚀深度为1um-10um，沟槽侧壁角度为85°-95°。
6.根据权利要求5所述的新型IGBT器件的制备工艺，其特征在于：所述进行栅极氧化，形成所述栅极氧化层步骤中，通过热氧化方式或CVD方式形成所述栅极氧化层，所述栅极氧化层厚度为200-5000A。
7.根据权利要求1-3、5和6任一项所述的新型IGBT器件的制备工艺，其特征在于：所述进行P阱及N阱注入步骤中，其中，P阱注入包括以下步骤：
P阱注入，注入剂量为1E12-1E16，注入能量30keV-160keV；
P阱推进，形成具有一定深度的P阱，深度范围为2um-7um。
8.根据权利要求7所述的新型IGBT器件的制备工艺，其特征在于：P阱推进后，进行N阱注入，N阱注入包括以下步骤：
N阱光刻，依次进行涂胶、曝光、显影，形成N阱区域；
N阱注入；
去除所述N阱光刻时的光刻胶。
9.根据权利要求1-3、5、6和8任一项所述的新型IGBT器件的制备工艺，其特征在于：所述N阱注入后进行N阱激活及孔层刻蚀，包括以下步骤：
介质层沉积；
进行N阱激活；
孔层光刻，依次进行涂胶、曝光、显影，形成接触孔区域；
孔层刻蚀，对所述接触孔区域进行刻蚀，去除所述孔层光刻时的光刻胶。
10.根据权利要求9所述的新型IGBT器件的制备工艺，其特征在于：所述介质层沉积步骤中，通过热氧化方式或CVD方式沉积，所述介质层厚度为2000-30000A，所述介质层材质为二氧化硅、TEOS、PSG、BPSG或氮化硅。
11.根据权利要求10所述的新型IGBT器件的制备工艺，其特征在于：所述进行N阱激活步骤中，通过炉管方式或快速退火方式进行N阱激活，温度为800℃-1100℃，时间为30s-120min。
12.根据权利要求9所述的新型IGBT器件的制备工艺，其特征在于：所述孔层刻蚀后，进行金属电极沉积，通过蒸发或溅射的方式沉积金属电极，厚度为3000-80000A。
13.根据权利要求12所述的新型IGBT器件的制备工艺，其特征在于：所述进行金属电极沉积之后，对晶圆背面进行处理，包括背面掺杂、背面激活和背面电极沉积，所述背面掺杂采用离子注入方式进行掺杂元素的掺杂，注入能量为30-120keV。
14.根据权利要求13所述的新型IGBT器件的制备工艺，其特征在于：所述背面激活步骤中，通过炉管方式、快速退火方式或激光退火方式进行背面激活；
所述背面电极沉积步骤中，通过蒸发或者溅射方式沉积背面金属电极，厚度为800-80000A。
CN202210343230.2A 2022-04-02 2022-04-02 一种新型igbt器件的制备工艺 Pending CN114823333A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210343230.2A CN114823333A (zh) 2022-04-02 2022-04-02 一种新型igbt器件的制备工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210343230.2A CN114823333A (zh) 2022-04-02 2022-04-02 一种新型igbt器件的制备工艺

Publications (1)

Publication Number Publication Date
CN114823333A true CN114823333A (zh) 2022-07-29

Family

ID=82532365

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210343230.2A Pending CN114823333A (zh) 2022-04-02 2022-04-02 一种新型igbt器件的制备工艺

Country Status (1)

Country Link
CN (1) CN114823333A (zh)

Similar Documents

Publication Publication Date Title
US20240162302A1 (en) Split gate power device and method of manufacturing the same
CN112509979B (zh) 具有屏蔽栅沟槽结构的半导体器件及其制造方法
CN115985773A (zh) 一种自对准沟槽栅与源区接触igbt的制造方法
US11901421B2 (en) Semiconductor devices
CN114883185A (zh) 一种高电流密度的igbt芯片制作方法
CN114744044A (zh) 一种三重保护栅氧化层的沟槽型碳化硅mosfet及其制备方法
CN111492482B (zh) 三维存储器件及其制作方法
KR0150050B1 (ko) 플래쉬 이이피롬 셀 형성방법
CN112509980A (zh) 具有屏蔽栅沟槽结构的半导体器件及其制造方法
CN115101477B (zh) 一种半导体结构及其制造方法
CN109119473B (zh) 一种晶体管及其制作方法
CN217182189U (zh) 一种新型igbt器件结构
CN114823333A (zh) 一种新型igbt器件的制备工艺
JPH02143456A (ja) 積層型メモリセルの製造方法
US20060220075A1 (en) Methods of fabricating self-aligned source of flash memory device
CN112366179A (zh) 半导体器件结构和制备方法
CN112768356A (zh) 一种沟槽栅igbt制作方法
KR20040016496A (ko) 반도체 소자의 스페이서 형성방법 및 이를 이용한 반도체소자의 제조방법
CN110335817B (zh) 一种肖特基的制造方法
KR100261683B1 (ko) 듀얼 게이트 전극 제조방법
KR20000044855A (ko) 플래쉬 메모리 소자의 제조 방법
KR910007019B1 (ko) 반도체 기억소자의 제조방법
KR100855283B1 (ko) 캐패시터 형성 방법
JP2511852B2 (ja) 半導体装置の製造方法
CN117012715A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Country or region after: China

Address after: 300384 2nd floor, block a, 12 Haitai East Road, Huayuan Industrial Zone, Binhai New Area, Tianjin

Applicant after: TCL Huanxin Semiconductor (Tianjin) Co.,Ltd.

Address before: 300384 2nd floor, block a, 12 Haitai East Road, Huayuan Industrial Zone, Binhai New Area, Tianjin

Applicant before: TIANJIN HUANXIN TECHNOLOGY & DEVELOPMENT Co.,Ltd.

Country or region before: China