KR100855283B1 - 캐패시터 형성 방법 - Google Patents
캐패시터 형성 방법 Download PDFInfo
- Publication number
- KR100855283B1 KR100855283B1 KR1020020031137A KR20020031137A KR100855283B1 KR 100855283 B1 KR100855283 B1 KR 100855283B1 KR 1020020031137 A KR1020020031137 A KR 1020020031137A KR 20020031137 A KR20020031137 A KR 20020031137A KR 100855283 B1 KR100855283 B1 KR 100855283B1
- Authority
- KR
- South Korea
- Prior art keywords
- capacitor
- forming
- transistor
- electrode
- trench
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 70
- 238000000034 method Methods 0.000 title claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 28
- 238000002955 isolation Methods 0.000 claims abstract description 22
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 13
- -1 nitrogen ions Chemical class 0.000 claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 238000001039 wet etching Methods 0.000 claims abstract description 5
- 230000001590 oxidative effect Effects 0.000 claims abstract description 3
- 238000000206 photolithography Methods 0.000 claims abstract description 3
- 229910021332 silicide Inorganic materials 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 11
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 11
- 230000005684 electric field Effects 0.000 claims description 7
- 125000006850 spacer group Chemical group 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
Claims (5)
- 캐패시터 형성영역과 트랜지스터 형성영역이 정의된 반도체기판을 제공하는 단계와,상기 기판에 트렌치 및 상기 트렌치를 매립시키는 소자격리막을 차례로 형성하는 단계와,상기 캐패시터 형성영역의 소자격리막을 일정두께로 습식 식각하는 단계와,상기 트랜지스터 형성영역을 덮고 상기 식각된 트렌치의 측벽 부분을 포함하여 상기 캐패시터 형성영역에 질소이온주입하는 단계와,상기 질소이온주입된 결과물을 산화하여 상기 습식 식각된 트렌치의 측벽 및 기판 표면에 상기 캐패시터 형성영역이 상기 트랜지스터 형성영역보다 얇은 두께를 갖는 제 1절연막을 형성하는 단계와,상기 제 1절연막을 포함한 기판에 다결정 실리콘층을 형성하는 단계와,포토리쏘그라피 공정에 의해 상기 다결정 실리콘층 및 제 1절연막을 식각하여 유전체를 개재시킨 캐패시터 전극 및 게이트 절연막을 개재시킨 트랜지스터 전극을 각각 형성하는 단계를 포함한 것을 특징으로 하는 캐패시터 형성 방법.
- 삭제
- 제 1항에 있어서, 상기 질소이온주입 단계에서, N14를 3e15 atm/Cm3 의 도우즈로 공급하고, 15KeV 전계를 가하는 것을 특징으로 하는 캐패시터 형성 방법.
- 제 1항에 있어서, 상기 캐패시터 형성영역의 소자격리막은 상기 트렌치의 1/4 두께만큼 습식 식각하는 것을 특징으로 하는 캐패시터 형성 방법.
- 제 1항에 있어서, 상기 캐패시터 전극 및 트랜지스터 전극을 형성한 다음, 상기 캐패시터 전극 및 트랜지스터 전극을 마스크로 하고 기판에 엘디디용 불순물 도핑 공정을 실시하여 엘디디영역을 형성하는 단계와,상기 트랜지스터 전극의 측면에 절연 스페이서를 형성하고 상기 트랜지스터 전극과 상기 캐패시터 전극 사이를 덮는 제 2절연막을 형성하는 단계와,상기 절연 스페이서를 포함한 트랜지스터 전극, 캐패시터 전극 및 제 2절연막을 마스크로 하고 소오스/드레인용 불순물 도핑 공정을 실시하여 소오스/드레인영역을 형성하는 단계와,상기 캐패시터 전극, 트랜지스터 전극 및 제 2불순물영역 상부에 각각의 실리사이드막을 형성하는 단계를 추가한 것을 특징으로 하는 캐패시터 형성 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020031137A KR100855283B1 (ko) | 2002-06-03 | 2002-06-03 | 캐패시터 형성 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020031137A KR100855283B1 (ko) | 2002-06-03 | 2002-06-03 | 캐패시터 형성 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030093552A KR20030093552A (ko) | 2003-12-11 |
KR100855283B1 true KR100855283B1 (ko) | 2008-09-01 |
Family
ID=32385713
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020020031137A KR100855283B1 (ko) | 2002-06-03 | 2002-06-03 | 캐패시터 형성 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100855283B1 (ko) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990056756A (ko) * | 1997-12-29 | 1999-07-15 | 김영환 | 아날로그 반도체 소자의 제조 방법 |
KR20000046947A (ko) * | 1998-12-31 | 2000-07-25 | 김영환 | 아날로그 반도체소자의 제조방법 |
KR20000046071A (ko) * | 1998-12-31 | 2000-07-25 | 김영환 | 반도체 소자의 아날로그 캐패시터 제조 방법 |
-
2002
- 2002-06-03 KR KR1020020031137A patent/KR100855283B1/ko active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990056756A (ko) * | 1997-12-29 | 1999-07-15 | 김영환 | 아날로그 반도체 소자의 제조 방법 |
KR20000046947A (ko) * | 1998-12-31 | 2000-07-25 | 김영환 | 아날로그 반도체소자의 제조방법 |
KR20000046071A (ko) * | 1998-12-31 | 2000-07-25 | 김영환 | 반도체 소자의 아날로그 캐패시터 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20030093552A (ko) | 2003-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5539229A (en) | MOSFET with raised STI isolation self-aligned to the gate stack | |
US6524901B1 (en) | Method for forming a notched damascene planar poly/metal gate | |
KR100290505B1 (ko) | Soi기판을사용한전계효과트랜지스터의제조방법 | |
US6281064B1 (en) | Method for providing dual work function doping and protective insulating cap | |
US20020192868A1 (en) | Semiconductor device having LDD-type source/drain regions and fabrication method thereof | |
JPH0878533A (ja) | 半導体装置及びその製造方法 | |
US6391750B1 (en) | Method of selectively controlling contact resistance by controlling impurity concentration and silicide thickness | |
JPH09246544A (ja) | 半導体装置及びその製造方法 | |
JPS6249750B2 (ko) | ||
JPH05251552A (ja) | 半導体装置の製造方法 | |
JP2004095745A (ja) | 半導体装置およびその製造方法 | |
JPH0697190A (ja) | Mosトランジスタの製造方法 | |
US5340757A (en) | Method of manufacturing a vertical field effect transistor | |
US6090676A (en) | Process for making high performance MOSFET with scaled gate electrode thickness | |
US20030049936A1 (en) | Semiconductor device having local interconnection layer and method for manufacturing the same | |
KR100855283B1 (ko) | 캐패시터 형성 방법 | |
JP2002050702A (ja) | 半導体装置 | |
JPH0982949A (ja) | 半導体装置及びその製造方法 | |
KR100427441B1 (ko) | 반도체소자의 제조방법 | |
US7015103B2 (en) | Method for fabricating vertical transistor | |
KR100449256B1 (ko) | 디램 메모리 셀의 제조방법 | |
JPH10242264A (ja) | 半導体装置の製造方法 | |
US6521517B1 (en) | Method of fabricating a gate electrode using a second conductive layer as a mask in the formation of an insulating layer by oxidation of a first conductive layer | |
JPH06244415A (ja) | 半導体装置およびその製造方法 | |
KR100412143B1 (ko) | 삼중 게이트 산화막을 적용한 반도체 소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120720 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20130821 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20150716 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160718 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20170719 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20180717 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20190716 Year of fee payment: 12 |