JP2511852B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2511852B2 JP2511852B2 JP60105185A JP10518585A JP2511852B2 JP 2511852 B2 JP2511852 B2 JP 2511852B2 JP 60105185 A JP60105185 A JP 60105185A JP 10518585 A JP10518585 A JP 10518585A JP 2511852 B2 JP2511852 B2 JP 2511852B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- silicon film
- forming
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置（MOSダイナミックRAM）の製造方
法に関するものであり、特にMOSキャパシタ及び素子分
離領域の高密度化を図った製造方法に関する。
法に関するものであり、特にMOSキャパシタ及び素子分
離領域の高密度化を図った製造方法に関する。
従来の技術 MOSダイナミックRAMは、近年集積度の向上が進み、25
6Kビットのものが実用化されているが、製造コストの低
減のための小チップ化や、素子特性向上のため、メモリ
ーセル容量の増加が要求されている。現在実用化されて
いる256KビットダイナミックRAMではメモリーセル面積
は１ビット当たり60〜100μm2であり、ソフトエラーを
低減するため、キャパシタ容量は約50fF以上に保たれて
いる。メモリーセル面積を縮小しても、キャパシタ容量
を減少させないためには、MOSキャパシタの絶縁膜の実
効膜厚を薄膜化することや、素子分離幅の縮小や溝形成
によりキャパシタの実効表面積を拡大することが提案さ
れている。メモリーセルが１トランジスタと１コンデン
サーからなるダイナミックRAMのメモリーセル構造の一
例として、概略を第３図〜第４図に示す。第３図にはメ
モリーセルの部分構造断面図を、第４図にはメモリーセ
ルの平面の概略図を示す。
6Kビットのものが実用化されているが、製造コストの低
減のための小チップ化や、素子特性向上のため、メモリ
ーセル容量の増加が要求されている。現在実用化されて
いる256KビットダイナミックRAMではメモリーセル面積
は１ビット当たり60〜100μm2であり、ソフトエラーを
低減するため、キャパシタ容量は約50fF以上に保たれて
いる。メモリーセル面積を縮小しても、キャパシタ容量
を減少させないためには、MOSキャパシタの絶縁膜の実
効膜厚を薄膜化することや、素子分離幅の縮小や溝形成
によりキャパシタの実効表面積を拡大することが提案さ
れている。メモリーセルが１トランジスタと１コンデン
サーからなるダイナミックRAMのメモリーセル構造の一
例として、概略を第３図〜第４図に示す。第３図にはメ
モリーセルの部分構造断面図を、第４図にはメモリーセ
ルの平面の概略図を示す。
第３図は第４図に示すメモリーセルの平面図において
線ａ−ｂで示される部分の構造断面図である。第３図に
示す１はＰ型シリコン基板、２は選択酸化法により形成
された素子分離領域、３は素子分離領域下のP+拡散層に
よるチャンネルストッパーである。メモリーセルのキャ
パシタはN-拡散層４、絶縁膜５、多結晶シリコン膜電極
６により構成されている。ワード線には低抵抗ゲート電
極８が用いられ、ゲート絶縁膜７、ソースドレイン拡散
層９とにより、トランスファーゲートとなるMOSFETが構
成されている。10は層間絶縁膜であり、12はアルミニウ
ム合金膜よりなる電極配線であり、開孔部11で拡散層９
に接続される。13はパッシベーション膜である。
線ａ−ｂで示される部分の構造断面図である。第３図に
示す１はＰ型シリコン基板、２は選択酸化法により形成
された素子分離領域、３は素子分離領域下のP+拡散層に
よるチャンネルストッパーである。メモリーセルのキャ
パシタはN-拡散層４、絶縁膜５、多結晶シリコン膜電極
６により構成されている。ワード線には低抵抗ゲート電
極８が用いられ、ゲート絶縁膜７、ソースドレイン拡散
層９とにより、トランスファーゲートとなるMOSFETが構
成されている。10は層間絶縁膜であり、12はアルミニウ
ム合金膜よりなる電極配線であり、開孔部11で拡散層９
に接続される。13はパッシベーション膜である。
第４図はメモリーセルの平面の概略図であり、2Aは素
子分離領域、6Aはキャパシタのセルプレートの端部を示
しており、囲まれた部分がセルプレートの窓になり、素
子分離領域2Aとセルプレート6Aにより囲まれた領域5Aが
MOSキャパシタ領域となる。８はワード線となる低抵抗
ゲート電極を示している。12はアルミニウム合金膜より
なるビット線であり、開孔部11により拡散層９と接続さ
れている（参考：電子材料1984年11月号PP69〜74）。
子分離領域、6Aはキャパシタのセルプレートの端部を示
しており、囲まれた部分がセルプレートの窓になり、素
子分離領域2Aとセルプレート6Aにより囲まれた領域5Aが
MOSキャパシタ領域となる。８はワード線となる低抵抗
ゲート電極を示している。12はアルミニウム合金膜より
なるビット線であり、開孔部11により拡散層９と接続さ
れている（参考：電子材料1984年11月号PP69〜74）。
発明が解決しようとする問題点 前記構造に係るMOSダイナミックRAMにおいて、小チッ
プ化や、ソフトエラー率の低下のためのMOSキャパシタ
の容量の増加が必要とされている。このために、最も重
要となるのが、小さなメモリーセル面積で、50fF以上の
大きな容量を実現することである。実効面積を増加させ
るために、第４図に示すMOSキャパシタ領域5Aの部分
に、深い溝を掘り、３次元的にMOSキャパシタを形成す
る構造が提案されているが、製造工程がかなり複雑であ
り、かつ加工精度が充分でないなど実用化には多くの問
題がある。
プ化や、ソフトエラー率の低下のためのMOSキャパシタ
の容量の増加が必要とされている。このために、最も重
要となるのが、小さなメモリーセル面積で、50fF以上の
大きな容量を実現することである。実効面積を増加させ
るために、第４図に示すMOSキャパシタ領域5Aの部分
に、深い溝を掘り、３次元的にMOSキャパシタを形成す
る構造が提案されているが、製造工程がかなり複雑であ
り、かつ加工精度が充分でないなど実用化には多くの問
題がある。
一方、素子分離に選択酸化法を用いているが、これは
バーズビークと呼ばれる横方向への広がりが大きく、メ
モリーセル面積縮小の障害となっている。バーズビーク
を減少する方法も多く報告されているが、製造工程の複
雑さ、基板へのダメージ、微小リークの発生など実用上
多くの課題がある。さらに、容量向上のために、MOSキ
ャパシタの絶縁膜の薄膜化が効果的であるが、絶縁膜と
して用いる二酸化珪素膜が20nm以下になると絶縁破壊強
度の著しい低下が発生しやすい。特に選択酸化工程を経
た基板上に、酸化により二酸化珪素膜を形成し、MOSキ
ャパシタを製作した場合、このような問題が発生しやす
い。
バーズビークと呼ばれる横方向への広がりが大きく、メ
モリーセル面積縮小の障害となっている。バーズビーク
を減少する方法も多く報告されているが、製造工程の複
雑さ、基板へのダメージ、微小リークの発生など実用上
多くの課題がある。さらに、容量向上のために、MOSキ
ャパシタの絶縁膜の薄膜化が効果的であるが、絶縁膜と
して用いる二酸化珪素膜が20nm以下になると絶縁破壊強
度の著しい低下が発生しやすい。特に選択酸化工程を経
た基板上に、酸化により二酸化珪素膜を形成し、MOSキ
ャパシタを製作した場合、このような問題が発生しやす
い。
メモリーセル面積の縮小のために、製造工程が複雑に
ならず、かつ従来の製造技術を著しく変更することなく
実現できるような製造方法が要求されているが、MOSキ
ャパシタの絶縁膜の薄膜化によるだけでは限界がある。
ならず、かつ従来の製造技術を著しく変更することなく
実現できるような製造方法が要求されているが、MOSキ
ャパシタの絶縁膜の薄膜化によるだけでは限界がある。
本発明はダイナミックRAMの製造において、素子分離
領域の実効幅の縮小と、MOSキャパシタの絶縁膜の耐圧
分布の改善を図り、かつ製造工程を従来方法より著しく
複雑にすることなくメモリーセル面積の縮少を図る半導
体装置の製造方法を提供するものである。
領域の実効幅の縮小と、MOSキャパシタの絶縁膜の耐圧
分布の改善を図り、かつ製造工程を従来方法より著しく
複雑にすることなくメモリーセル面積の縮少を図る半導
体装置の製造方法を提供するものである。
問題点を解決するための手段 本発明は半導体基板の主面に絶縁膜を形成し、同絶縁
膜上に第１の多結晶シリコン膜を形成する工程と、前記
多結晶膜上にチッ化珪素膜を堆積する工程と、前記チッ
化珪素膜上にフォトレジストを形成する工程と、前記フ
ォトレジストに所定形状のパターンを形成する工程と、
前記所定パターンのフォトレジストをマスクとして素子
分離領域とするべき箇所のチッ化珪素膜をエッチングす
るも前記多結晶シリコン膜を残存・露出する工程と、前
記露出された多結晶シリコン膜にイオン注入を行いチャ
ンネルストッパー形成する工程と、前記露出された多結
晶シリコン膜を酸化させて前記チャンネルストッパーに
接した素子分離領域を形成する工程とからなる半導体装
置の製造方法である。また、本願発明は、半導体基板の
主面に拡散層を形成する工程と、前記半導体基板上に絶
縁膜と多結晶シリコン膜を順次形成する工程と、前記多
結晶シリコン膜の表面を酸化し二酸化珪素膜を形成する
工程と、前記二酸化珪素膜上にチッ化珪素膜を堆積する
工程と、素子形成領域上の前記多結晶シリコン膜，二酸
化珪素膜及びチッ化珪素膜を残存させるも、素子を分離
せんとする領域内の前記二酸化珪素膜及びチッ化珪素膜
を除去し該領域の多結晶シリコン膜を露出させる工程
と、前記露出された多結晶シリコン膜上からチャンネル
ストッパー形成用の不純物をイオン注入する工程と、前
記露出された多結晶シリコン膜を酸化させて素子分離領
域を前記チャンネルストッパー上に形成する工程と、前
記素子形成領域上の前記チッ化珪素膜及び前記二酸化珪
素膜を除去し前記素子形成領域内の前記多結晶シリコン
膜を露出させる工程と、前記露出させた多結晶シリコン
膜上に導電性被膜を形成する工程と、からなり、前記拡
散層，前記絶縁膜及び前記導電性被膜膜とによって、MO
Sキャパシタを形成する半導体装置の製造方法である。
上記方法により、従来方法におけるMOSダイナミックRAM
のメモリーセル面積の縮小における課題の解決を可能に
するものである。
膜上に第１の多結晶シリコン膜を形成する工程と、前記
多結晶膜上にチッ化珪素膜を堆積する工程と、前記チッ
化珪素膜上にフォトレジストを形成する工程と、前記フ
ォトレジストに所定形状のパターンを形成する工程と、
前記所定パターンのフォトレジストをマスクとして素子
分離領域とするべき箇所のチッ化珪素膜をエッチングす
るも前記多結晶シリコン膜を残存・露出する工程と、前
記露出された多結晶シリコン膜にイオン注入を行いチャ
ンネルストッパー形成する工程と、前記露出された多結
晶シリコン膜を酸化させて前記チャンネルストッパーに
接した素子分離領域を形成する工程とからなる半導体装
置の製造方法である。また、本願発明は、半導体基板の
主面に拡散層を形成する工程と、前記半導体基板上に絶
縁膜と多結晶シリコン膜を順次形成する工程と、前記多
結晶シリコン膜の表面を酸化し二酸化珪素膜を形成する
工程と、前記二酸化珪素膜上にチッ化珪素膜を堆積する
工程と、素子形成領域上の前記多結晶シリコン膜，二酸
化珪素膜及びチッ化珪素膜を残存させるも、素子を分離
せんとする領域内の前記二酸化珪素膜及びチッ化珪素膜
を除去し該領域の多結晶シリコン膜を露出させる工程
と、前記露出された多結晶シリコン膜上からチャンネル
ストッパー形成用の不純物をイオン注入する工程と、前
記露出された多結晶シリコン膜を酸化させて素子分離領
域を前記チャンネルストッパー上に形成する工程と、前
記素子形成領域上の前記チッ化珪素膜及び前記二酸化珪
素膜を除去し前記素子形成領域内の前記多結晶シリコン
膜を露出させる工程と、前記露出させた多結晶シリコン
膜上に導電性被膜を形成する工程と、からなり、前記拡
散層，前記絶縁膜及び前記導電性被膜膜とによって、MO
Sキャパシタを形成する半導体装置の製造方法である。
上記方法により、従来方法におけるMOSダイナミックRAM
のメモリーセル面積の縮小における課題の解決を可能に
するものである。
作用 本発明はMOSダイナミックRAMの製造において、MOSキ
ャパシタを構成する絶縁膜および第１の多結晶シリコン
膜を形成した後に、この第１の多結晶シリコン膜を選択
酸化することにより素子分離領域を形成する。この方法
により、MOSキャパシタの絶縁膜の絶縁耐圧の低下やピ
ンホールの発生を防止することを可能にした。さらに、
MOSキャパシタの電極として用いる第１の多結晶シリコ
ン膜を選択酸化することにより、バーズビークは発生す
るが、キャパシタの電極と絶縁膜の境界部分ではバーズ
ビークによる影響を受けず、実効的なキャパシタ面積は
バーズビークによる減少が殆ど起こらない。
ャパシタを構成する絶縁膜および第１の多結晶シリコン
膜を形成した後に、この第１の多結晶シリコン膜を選択
酸化することにより素子分離領域を形成する。この方法
により、MOSキャパシタの絶縁膜の絶縁耐圧の低下やピ
ンホールの発生を防止することを可能にした。さらに、
MOSキャパシタの電極として用いる第１の多結晶シリコ
ン膜を選択酸化することにより、バーズビークは発生す
るが、キャパシタの電極と絶縁膜の境界部分ではバーズ
ビークによる影響を受けず、実効的なキャパシタ面積は
バーズビークによる減少が殆ど起こらない。
以上のように、分離幅の実効的な縮小と、絶縁膜の均
一性の改善により、メモリーセル面積の縮小による高密
度化を可能にした。
一性の改善により、メモリーセル面積の縮小による高密
度化を可能にした。
実施例 次に本発明に係るMOSダイナミックRAMの製造方法につ
いて図面を参照しながら説明する。第１図は本発明に係
るMOSダイナミックRAMのメモリーセルの構造断面図の概
略図である。１はＰ型シリコン基板、３は二酸化珪素膜
でできた素子分離領域２の下に形成されたP+拡散層から
なるチャンネルストッパー領域を示す。MOSキャパシタ
はN-拡散層18、絶縁膜５、導電性を有する第１の多結晶
シリコン膜16及び第１の多結晶シリコン膜に接続する第
２の多結晶シリコン膜17からなる。絶縁膜５は素子分離
領域２の底部にまで入り込んだ形状になり、選択酸化に
より生じたバーズビークによりMOSキャパシタの面積は
減少しない。MOSキャパシタの基板側にはN-拡散層18が
形成されている。７はアクセストランジスタを構成する
MOSFETのゲート絶縁膜、８は第３の多結晶シリコン膜か
らなる低抵抗ゲート電極であり、ワード線になる。９は
N+拡散層であり、ソースドレイン拡散層を示す。10は二
酸化珪素膜などよりなる層間絶縁膜であり、11はN+拡散
層９からの電極取り出し用の開孔部、12はアルミニウム
合金膜による配線を示し、ビット線を構成する。13はチ
ップ保護のパッシベーション膜である。
いて図面を参照しながら説明する。第１図は本発明に係
るMOSダイナミックRAMのメモリーセルの構造断面図の概
略図である。１はＰ型シリコン基板、３は二酸化珪素膜
でできた素子分離領域２の下に形成されたP+拡散層から
なるチャンネルストッパー領域を示す。MOSキャパシタ
はN-拡散層18、絶縁膜５、導電性を有する第１の多結晶
シリコン膜16及び第１の多結晶シリコン膜に接続する第
２の多結晶シリコン膜17からなる。絶縁膜５は素子分離
領域２の底部にまで入り込んだ形状になり、選択酸化に
より生じたバーズビークによりMOSキャパシタの面積は
減少しない。MOSキャパシタの基板側にはN-拡散層18が
形成されている。７はアクセストランジスタを構成する
MOSFETのゲート絶縁膜、８は第３の多結晶シリコン膜か
らなる低抵抗ゲート電極であり、ワード線になる。９は
N+拡散層であり、ソースドレイン拡散層を示す。10は二
酸化珪素膜などよりなる層間絶縁膜であり、11はN+拡散
層９からの電極取り出し用の開孔部、12はアルミニウム
合金膜による配線を示し、ビット線を構成する。13はチ
ップ保護のパッシベーション膜である。
次に、第２図（ａ）〜（ｆ）に本実施例の製造工程、
特にMOSキャパシタ及び素子分離の形成工程について、
その工程断面図を示す。
特にMOSキャパシタ及び素子分離の形成工程について、
その工程断面図を示す。
第２図（ａ）に示すように、Ｐ型シリコン基板１に全
面にヒ素をイオン注入法ににより注入し、表面にN-拡散
層18を形成する。次にMOSキャパシタを構成する絶縁膜
５なる二酸化珪素膜と第１の多結晶シリコン膜16を形成
する。絶縁膜５、第１の多結晶シリコン膜16の膜厚は各
々、10nm,250nmである。第１の多結晶シリコン膜16は、
リンなどの不純物を含む混合ガスで成長した導電性を有
するもの、又は堆積後、リンなどを蒸着し導電性を与え
ることが可能である。また、第２図（ａ）の工程では不
純物を含まない多結晶シリコン膜を用い、後述の第２の
多結晶シリコン膜堆積後、第1,第２の多結晶シリコン膜
16,17を同時に不純物拡散することも可能である。次
に、第２図（ｂ）のように、第１の多結晶シリコン膜16
の表面を酸化し、二酸化珪素膜19を形成し、その上にチ
ッ化珪素膜20を堆積する。選択酸化領域を形成する第１
のマスクによりフォトレジスト21のパターンを設ける。
次に第２図（ｃ）のように、フォトレジスト21をマスク
として、チッ化珪素膜20、二酸化珪素膜19をエッチング
する。次にチャンネルストッパー形成のため、ボロン
（B+）をイオン注入法により注入する。加速エネルギー
100KeV,注入量２×1013／cm2の条件で注入し、N-拡散層
18を打ち返し、P+領域となるチャンネルストッパー３を
形成する。フォトレジスト21を除去し、第１の多結晶シ
リコン膜16を酸化し、第２図（ｄ）のように、素子分離
領域２を形成する。不純物を含む第１の多結晶シリコン
膜16の酸化速度は速く、水蒸気雰囲気中で、900℃で酸
化することにより、第１の多結晶シリコン膜16は酸化さ
れ、二酸化珪素膜からなる素子分離領域２の膜厚が0.5
μｍとなる。チャンネルストッパー３のP+拡散層の横方
向への広がりが小さく、マスクに対して横方向への広が
りを0.1μｍ程度におさえることが可能である。選択酸
化後、チッ化珪素膜20、二酸化珪素膜19を除去し、第１
の多結晶シリコン膜16の表面を露出する。次に第２図
（ｅ）のように、第２の多結晶シリコン膜17を200nmの
厚みで堆積し、リンの蒸着により、導電性を与える。次
に第２図（ｆ）のように、第２のマスクにより、MOSキ
ャパシタの電極パターンを形成するために第１と第２の
２層の多結晶シリコン膜16,17を同時にエッチングす
る。次にトランスファーゲートとなるMOSFETのゲート絶
縁膜７、低抵抗ゲート電極となる第３の多結晶シリコン
膜８、ソースドレインN+拡散層９を形成する。層間絶縁
膜10、アルミニウム合金膜12による配線を実施し、パッ
シベーション膜13の形成を行なうことにより、第１図に
示すような半導体装置が製造される。このようにして形
成されたメモリーセルのMOSキャパシタ面積は第１の多
結晶シリコン膜16の選択酸化により発生するバーズビー
クの影響を殆ど受けないため、実効面積を増加できた。
例えば第４図に示した平面図の例では、１ビット当たり
のセル面積を約100μm2とすると、約20％、セル面積を6
5μm2の場合には、約35％のキャパシタの実効面積の増
加が可能となった。さらに選択酸化の低温化及び酸化時
間の短縮により、チャンネルストッパー３のP+拡散層の
横方向への広がりも従来方式の1/2以下に小さくでき
る。また、前述のように選択酸化工程の前に絶縁膜５を
形成することにより、二酸化珪素膜による絶縁膜５の絶
縁破壊強度の低下やバラツキの発生を防ぐことが可能と
なった。膜厚10nmで、酸化膜耐圧の分布は９〜11Vに集
中しており、酸化膜耐圧の高性能を維持することができ
た。
面にヒ素をイオン注入法ににより注入し、表面にN-拡散
層18を形成する。次にMOSキャパシタを構成する絶縁膜
５なる二酸化珪素膜と第１の多結晶シリコン膜16を形成
する。絶縁膜５、第１の多結晶シリコン膜16の膜厚は各
々、10nm,250nmである。第１の多結晶シリコン膜16は、
リンなどの不純物を含む混合ガスで成長した導電性を有
するもの、又は堆積後、リンなどを蒸着し導電性を与え
ることが可能である。また、第２図（ａ）の工程では不
純物を含まない多結晶シリコン膜を用い、後述の第２の
多結晶シリコン膜堆積後、第1,第２の多結晶シリコン膜
16,17を同時に不純物拡散することも可能である。次
に、第２図（ｂ）のように、第１の多結晶シリコン膜16
の表面を酸化し、二酸化珪素膜19を形成し、その上にチ
ッ化珪素膜20を堆積する。選択酸化領域を形成する第１
のマスクによりフォトレジスト21のパターンを設ける。
次に第２図（ｃ）のように、フォトレジスト21をマスク
として、チッ化珪素膜20、二酸化珪素膜19をエッチング
する。次にチャンネルストッパー形成のため、ボロン
（B+）をイオン注入法により注入する。加速エネルギー
100KeV,注入量２×1013／cm2の条件で注入し、N-拡散層
18を打ち返し、P+領域となるチャンネルストッパー３を
形成する。フォトレジスト21を除去し、第１の多結晶シ
リコン膜16を酸化し、第２図（ｄ）のように、素子分離
領域２を形成する。不純物を含む第１の多結晶シリコン
膜16の酸化速度は速く、水蒸気雰囲気中で、900℃で酸
化することにより、第１の多結晶シリコン膜16は酸化さ
れ、二酸化珪素膜からなる素子分離領域２の膜厚が0.5
μｍとなる。チャンネルストッパー３のP+拡散層の横方
向への広がりが小さく、マスクに対して横方向への広が
りを0.1μｍ程度におさえることが可能である。選択酸
化後、チッ化珪素膜20、二酸化珪素膜19を除去し、第１
の多結晶シリコン膜16の表面を露出する。次に第２図
（ｅ）のように、第２の多結晶シリコン膜17を200nmの
厚みで堆積し、リンの蒸着により、導電性を与える。次
に第２図（ｆ）のように、第２のマスクにより、MOSキ
ャパシタの電極パターンを形成するために第１と第２の
２層の多結晶シリコン膜16,17を同時にエッチングす
る。次にトランスファーゲートとなるMOSFETのゲート絶
縁膜７、低抵抗ゲート電極となる第３の多結晶シリコン
膜８、ソースドレインN+拡散層９を形成する。層間絶縁
膜10、アルミニウム合金膜12による配線を実施し、パッ
シベーション膜13の形成を行なうことにより、第１図に
示すような半導体装置が製造される。このようにして形
成されたメモリーセルのMOSキャパシタ面積は第１の多
結晶シリコン膜16の選択酸化により発生するバーズビー
クの影響を殆ど受けないため、実効面積を増加できた。
例えば第４図に示した平面図の例では、１ビット当たり
のセル面積を約100μm2とすると、約20％、セル面積を6
5μm2の場合には、約35％のキャパシタの実効面積の増
加が可能となった。さらに選択酸化の低温化及び酸化時
間の短縮により、チャンネルストッパー３のP+拡散層の
横方向への広がりも従来方式の1/2以下に小さくでき
る。また、前述のように選択酸化工程の前に絶縁膜５を
形成することにより、二酸化珪素膜による絶縁膜５の絶
縁破壊強度の低下やバラツキの発生を防ぐことが可能と
なった。膜厚10nmで、酸化膜耐圧の分布は９〜11Vに集
中しており、酸化膜耐圧の高性能を維持することができ
た。
発明の効果 以上のように本発明によれば、MOSキャパシタの絶縁
膜である二酸化珪素膜を選択酸化工程前に形成すること
により、二酸化珪素膜の耐圧分布の改善を図ることが可
能となった。また、第１の多結晶シリコン膜の選択酸化
により、分離領域を形成するため、バーズビークにより
MOSキャパシタの実効表面積の減少が殆どない。さら
に、低温の選択酸化により、チャンネルストッパーのP+
拡散層の横方向広がりを小さく押えることが可能となっ
た。このように複雑な製造工程を用いることなく、容易
にメモリーセル容量の増加を可能にした。
膜である二酸化珪素膜を選択酸化工程前に形成すること
により、二酸化珪素膜の耐圧分布の改善を図ることが可
能となった。また、第１の多結晶シリコン膜の選択酸化
により、分離領域を形成するため、バーズビークにより
MOSキャパシタの実効表面積の減少が殆どない。さら
に、低温の選択酸化により、チャンネルストッパーのP+
拡散層の横方向広がりを小さく押えることが可能となっ
た。このように複雑な製造工程を用いることなく、容易
にメモリーセル容量の増加を可能にした。
第１図は本発明に係るMOSダイナミックRAMのメモリーセ
ルの構造を示す断面図、第２図（ａ）〜（ｆ）は本発明
に係るメモリーセルの製造工程順断面図、第３図は従来
の製造方法による構造を示す断面図、第４図はメモリー
セルの平面のパターン図である。 ２……素子分離領域、３……チャンネルストッパー、５
……絶縁膜、16……第１の多結晶シリコン膜、17……第
２の多結晶シリコン膜。
ルの構造を示す断面図、第２図（ａ）〜（ｆ）は本発明
に係るメモリーセルの製造工程順断面図、第３図は従来
の製造方法による構造を示す断面図、第４図はメモリー
セルの平面のパターン図である。 ２……素子分離領域、３……チャンネルストッパー、５
……絶縁膜、16……第１の多結晶シリコン膜、17……第
２の多結晶シリコン膜。
Claims (2)
- 【請求項１】半導体基板の主面にキャパシタの第１電極
となる拡散層および絶縁膜を形成したのち、前記絶縁膜
上に多結晶シリコン膜を形成する工程、前記多結晶シリ
コン膜上にチッ化珪素膜を堆積する工程、前記チッ化珪
素膜を、前記キャパシタの第２電極となる前記多結晶シ
リコン膜部上に残し、素子分離領域となる前記多結晶シ
リコン膜部上で除去する工程、前記多結晶シリコン膜を
選択酸化して前記素子分離領域を形成する工程および残
存の前記多結晶シリコン膜上に導電性被膜の配線を接触
させる工程をそなえた半導体装置の製造方法。 - 【請求項２】半導体基板の主面にキャパシタの第１電極
となる拡散層および絶縁膜を形成したのち、前記絶縁膜
上に多結晶シリコン膜を形成する工程、前記多結晶シリ
コン膜上にチッ化珪素膜を堆積する工程、前記チッ化珪
素膜を、前記キャパシタの第２電極となる前記多結晶シ
リコン膜上に残し、素子分離領域となる前記多結晶シリ
コン膜部上で除去する工程、前記チッ化珪素膜の除去さ
れた前記多結晶シリコン膜にチャンネルストッパー形成
用の不純物をイオン注入する工程、前記多結晶シリコン
膜を選択酸化して前記素子分離領域を形成する工程およ
び残存の前記多結晶シリコン膜上に導電性被膜の配線を
接触させる工程をそなえた半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60105185A JP2511852B2 (ja) | 1985-05-17 | 1985-05-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60105185A JP2511852B2 (ja) | 1985-05-17 | 1985-05-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61263265A JPS61263265A (ja) | 1986-11-21 |
| JP2511852B2 true JP2511852B2 (ja) | 1996-07-03 |
Family
ID=14400616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60105185A Expired - Lifetime JP2511852B2 (ja) | 1985-05-17 | 1985-05-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2511852B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2702702B2 (ja) * | 1986-06-12 | 1998-01-26 | 松下電器産業株式会社 | 半導体記憶装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5779643A (en) * | 1980-11-06 | 1982-05-18 | Toshiba Corp | Semiconductor device |
| JPS57159065A (en) * | 1981-03-25 | 1982-10-01 | Toshiba Corp | Manufacture of semiconductor devcie |
| JPS57208156A (en) * | 1981-06-18 | 1982-12-21 | Toshiba Corp | Manufacture of semiconductor device |
| JPS5863158A (ja) * | 1981-10-09 | 1983-04-14 | Toshiba Corp | 半導体装置の製造方法 |
| JPS5918874A (ja) * | 1982-07-22 | 1984-01-31 | 有限会社ターモ | 係合具 |
-
1985
- 1985-05-17 JP JP60105185A patent/JP2511852B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61263265A (ja) | 1986-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4489481A (en) | Insulator and metallization method for VLSI devices with anisotropically-etched contact holes | |
| US4268321A (en) | Method of fabricating a semiconductor device having channel stoppers | |
| JPH0586072B2 (ja) | ||
| JPH0574806A (ja) | 半導体装置及びその製造方法 | |
| EP0024918B1 (en) | Method of producing dynamic random-access memory cells | |
| US4878100A (en) | Triple-implanted drain in transistor made by oxide sidewall-spacer method | |
| KR910007111B1 (ko) | 반도체기억장치의 제조방법 | |
| JPS607389B2 (ja) | 半導体装置の製造方法 | |
| JPS6156445A (ja) | 半導体装置 | |
| JP2513287B2 (ja) | 積層型メモリセルの製造方法 | |
| KR950012744B1 (ko) | 반도체 기억장치의 제조방법 | |
| JP2511852B2 (ja) | 半導体装置の製造方法 | |
| JPH0374848A (ja) | 半導体装置及びその製造方法 | |
| JPS6315749B2 (ja) | ||
| US4203125A (en) | Buried storage punch through dynamic ram cell | |
| US5145798A (en) | Method of fabricating an insulated gate field effect transistor having lightly-doped source and drain extensions using an oxide sidewall spacer method | |
| JPS62213273A (ja) | ダイナミツクランダムアクセスメモリ | |
| JPS6150371A (ja) | 半導体記憶装置及びその製造方法 | |
| JPS6138867B2 (ja) | ||
| JPS6154661A (ja) | 半導体装置の製造方法 | |
| JP2583123B2 (ja) | メモリセルの形成方法 | |
| JPH0381297B2 (ja) | ||
| JPH02281654A (ja) | 半導体記憶装置 | |
| JP2556155B2 (ja) | 半導体装置の製造方法 | |
| JPS61119075A (ja) | 半導体装置の製造方法 |