CN112133759B - 具有屏蔽栅沟槽结构的半导体器件及其制造方法 - Google Patents

具有屏蔽栅沟槽结构的半导体器件及其制造方法 Download PDF

Info

Publication number
CN112133759B
CN112133759B CN202011333544.1A CN202011333544A CN112133759B CN 112133759 B CN112133759 B CN 112133759B CN 202011333544 A CN202011333544 A CN 202011333544A CN 112133759 B CN112133759 B CN 112133759B
Authority
CN
China
Prior art keywords
trench
gate
polysilicon
layer
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011333544.1A
Other languages
English (en)
Other versions
CN112133759A (zh
Inventor
李艳旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Original Assignee
SMIC Manufacturing Shaoxing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SMIC Manufacturing Shaoxing Co Ltd filed Critical SMIC Manufacturing Shaoxing Co Ltd
Priority to CN202011333544.1A priority Critical patent/CN112133759B/zh
Publication of CN112133759A publication Critical patent/CN112133759A/zh
Application granted granted Critical
Publication of CN112133759B publication Critical patent/CN112133759B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种具有屏蔽栅沟槽的半导体器件及其制造方法，通过先在衬底中形成宽度不同的沟槽，并在各个沟槽中覆盖场氧化层并填充第一多晶硅层后，回刻蚀场氧化层，并对填充在沟槽中的第一多晶硅层和衬底进行同步氧化，以形成牺牲氧化层，进而在去除牺牲氧化层后形成高度不同的沟槽多晶硅和屏蔽栅，然后通过一步氧化形成工艺来形成沟槽侧壁的栅氧化层以及相应的栅极之间所需的栅间氧化层，之后在填充第二多晶硅层后形成位于较宽的沟槽中的分栅以及位于较窄沟槽中的多晶硅栅。本发明可以节省用于在较窄的沟槽中制作高度较低的屏蔽栅时所需的光罩，进而降低了光罩成本。

Description

具有屏蔽栅沟槽结构的半导体器件及其制造方法
技术领域
本发明涉及集成电路制作技术领域，特别涉及一种具有屏蔽栅沟槽的半导体器件及其制造方法。
背景技术
具有屏蔽栅沟槽（Shield Gate Trench，SGT）结构的功率MOSFET器件是目前最先进的功率MOSFET器件技术，能够同时实现低导通电阻(Rdson)和低反向恢复电容(Crss)，从而同时降低了系统的导通损耗和开关损耗，提高了系统使用效率。
请参考图1，现有的一种传统的具有SGT结构的 MOSFET器件，其衬底100中通常形成有两种沟槽101a、101b，沟槽101a中的SGT结构包括填充在沟槽101a的底部的屏蔽栅102a以及填充在沟槽101a的上部中的多晶硅栅104，屏蔽栅102a和多晶硅栅104通过氧化层103隔离开来，而沟槽101b的SGT结构中包括沟槽多晶硅102b（可以称为源线多晶硅），该沟槽多晶硅102b通过和屏蔽栅102a采用同一道多晶硅沉积工艺形成，且沟槽多晶硅102b几乎填满沟槽101b，沟槽多晶硅102b与衬底100也通过氧化层103隔离开，且其顶部被层间介质层105掩埋覆盖。层间介质层105还覆盖在衬底100和其余沟槽101a上，若干导电插塞106贯穿在层间介质层105，层间介质层105表面上的源极金属层107a通过相应的导电插塞106与沟槽多晶硅102b以及衬底100（实际上是沟槽101a外围的源区）电性连接在一起，以使得屏蔽栅102a、沟槽多晶硅102b同步接入源极电位，栅极金属层107b通过相应的导电插塞106与多晶硅栅104电性连接，以接入相应的栅极电位。
上述的具有SGT结构的 MOSFET器件结构中，制作屏蔽栅102a、沟槽多晶硅102b、多晶硅栅104等结构，通常至少需要借助6层或7层光罩（mask）来进行光刻和刻蚀，才可以实现，工艺复杂，光罩成本高。
发明内容
本发明的目的在于提供一种具有屏蔽栅沟槽的半导体器件及其制造方法，能够在达到所需的器件功能的基础上，减少使用的光罩，进而降低成本。
为解决实现上述问题，本发明提供一种具有屏蔽栅沟槽的半导体器件的制造方法，包括以下步骤：
提供衬底，在所述衬底中分别形成有第一沟槽和第二沟槽，且所述第一沟槽的宽度大于所述第二沟槽的宽度；
在所述第一沟槽和所述第二沟槽的内表面上形成场氧化层并填充第一多晶硅层；
回刻蚀所述场氧化层，以在所述第一沟槽和所述第二沟槽中分别形成暴露出部分高度的所述第一多晶硅层的缝隙；
对所述第一多晶硅层和所述衬底同步热氧化，以将所述第二沟槽中被所述缝隙暴露的所述第一多晶硅层全部转化为牺牲氧化层，并将所述第一沟槽中被所述缝隙暴露的所述第一多晶硅层的部分厚度转化为牺牲氧化层；
去除所述牺牲氧化层，以在所述第一沟槽中形成沟槽多晶硅，在所述第二沟槽中形成屏蔽栅；
对所述衬底、所述沟槽多晶硅和所述屏蔽栅暴露出的表面进行同步热氧化，以一步形成栅氧化层和栅间氧化层；
在所述第一沟槽和所述第二沟槽中填充第二多晶硅层，以形成多晶硅栅和分栅。
可选地，所述制造方法，在形成所述多晶硅栅和所述分栅之后，还包括：对所述第一沟槽和所述第二沟槽外围的衬底进行N型和/或P型离子注入，以形成阱区和/或源区。
可选地，所述制造方法，形成所述源区之后，还包括：将所述沟槽多晶硅与所述源区电性连接，以使得所述沟槽多晶硅作为源极连接电极。
可选地，将所述沟槽多晶硅与所述源区电性连接的步骤包括：
沉积层间介质层，所述层间介质层覆盖所述多晶硅栅、所述分栅和所述源区；
在所述层间介质层中形成多个导电插塞并在所述层间介质层上形成源极金属层和栅极金属层，所述源极金属层通过相应的所述导电插塞与所述沟槽多晶硅和所述源区电性连接，所述栅极金属层通过相应的导电插塞与所述多晶硅栅电性连接。
可选地，所述分栅浮置。
可选地，在所述第一沟槽和所述第二沟槽的内表面上形成场氧化层的步骤包括：首先，通过热氧化工艺在所述第一沟槽和所述第二沟槽的内表面以及所述衬底的上表面上形成第一氧化层；然后，通过化学气相沉积工艺在所述第一氧化层的表面上形成第二氧化层。
可选地，在所述第一沟槽和所述第二沟槽中填充所述第一多晶硅层的步骤包括：
通过多晶硅沉积工艺，向所述第一沟槽和所述第二沟槽中沉积第一多晶硅层，沉积的第一多晶硅层至少填满所述第一沟槽和所述第二沟槽；
平坦化所述第一多晶硅层的顶面至暴露出所述场氧化层的顶面。
可选地，通过湿法刻蚀工艺回刻蚀所述场氧化层，和/或，通过湿法刻蚀工艺去除所述牺牲氧化层。
基于同一发明构思，本发明还提供一种具有屏蔽栅沟槽的半导体器件，其特征在于，其采用本发明所述的具有屏蔽栅沟槽的半导体器件的制造方法形成，所述半导体器件包括：
衬底，所述衬底中分别形成有第一沟槽和第二沟槽，且所述第一沟槽的宽度大于所述第二沟槽的宽度；
屏蔽栅和多晶硅栅，所述屏蔽栅填充在所述第二沟槽的底部，所述多晶硅栅填充在所述第二沟槽中且堆叠在所述屏蔽栅的上方，所述屏蔽栅、所述多晶硅栅和所述衬底两两之间绝缘隔离；
沟槽多晶硅和分栅，所述沟槽多晶硅填充在所述第一沟槽中，所述分栅填充在所述第一沟槽中且围绕在所述沟槽多晶硅的顶部侧壁上，所述沟槽多晶硅、所述分栅和所述衬底两两之间绝缘隔离。
可选地，各个所述第一沟槽的外围的衬底中均形成有源区，所述沟槽多晶硅为源极连接电极，所述屏蔽栅通过所述沟槽多晶硅与所述源区电性连接。
与现有技术相比，本发明的技术方案，至少具有以下有益效果：
通过先在衬底中形成宽度不同的沟槽，并在各个沟槽中覆盖场氧化层并填充第一多晶硅层后，回刻蚀场氧化层，并对填充在沟槽中的第一多晶硅层和衬底进行同步氧化，以形成牺牲氧化层，进而在去除牺牲氧化层后形成高度不同的沟槽多晶硅和屏蔽栅，屏蔽栅位于较窄的沟槽的底部中，沟槽多晶硅位于较宽的沟槽中且顶部高于屏蔽栅的顶部，然后通过一步氧化形成工艺来形成沟槽侧壁的栅氧化层以及相应的栅极之间所需的栅间氧化层，之后在填充第二多晶硅层后形成位于较宽的沟槽中的分栅以及位于较窄沟槽中的多晶硅栅，且在形成分栅之后，沟槽多晶硅实际上也成为一种屏蔽栅。由于两种沟槽中的沟槽多晶硅和屏蔽栅是通过同一道多晶硅沉积、热氧化以及牺牲氧化层去除工艺形成的，因此可以节省用于打开屏蔽栅区域的光罩，进而降低了光罩成本。
附图说明
图1是现有的一种传统的具有屏蔽栅沟槽的半导体器件的器件剖面结构示意图。
图2是本发明具体实施例的具有屏蔽栅沟槽的半导体器件的制造方法的流程图。
图3至图11是本发明一实施例的具有屏蔽栅沟槽的半导体器件的制造方法中的器件结构剖面示意图。
具体实施方式
以下结合附图2至附图11和具体实施例对本发明提出的技术方案作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。本文中，某层形成在某部件的“顶部”上的含义是该层覆盖所述部件被暴露的顶部的顶面和侧壁；某部件的顶面也是该部件的上表面。“和/或”的含义是二选一或者二者兼具。
请参考图2，本发明一实施例提供一种具有屏蔽栅沟槽的半导体器件的制造方法，包括以下步骤：
S1，提供衬底，在所述衬底中分别形成有第一沟槽和第二沟槽，且所述第一沟槽的宽度大于所述第二沟槽的宽度；
S2，在所述第一沟槽和所述第二沟槽的内表面上形成场氧化层并填充第一多晶硅层；
S3，回刻蚀所述场氧化层，以在所述第一沟槽和所述第二沟槽中分别形成暴露出部分高度的所述第一多晶硅层的缝隙；
S4，对所述第一多晶硅层和所述衬底同步热氧化，以将所述第二沟槽中被所述缝隙暴露的所述第一多晶硅层全部转化为牺牲氧化层，并将所述第一沟槽中被所述缝隙暴露的所述第一多晶硅层的部分厚度转化为牺牲氧化层；
S5，去除所述牺牲氧化层，以在所述第一沟槽中形成沟槽多晶硅，在所述第二沟槽中形成屏蔽栅；
S6，对所述衬底、所述沟槽多晶硅和所述屏蔽栅暴露出的表面进行同步热氧化，以一步形成栅氧化层和栅间氧化层；
S7，在所述第一沟槽和所述第二沟槽中填充第二多晶硅层，以形成多晶硅栅和分栅，所述多晶硅栅位于所述第二沟槽中，所述分栅位于所述第一沟槽中且围绕在所述沟槽多晶硅的顶部外围侧壁上。
请参考图2和图3，在步骤S1中，首先，提供衬底200，衬底200可以是本领域技术人员所熟知的任意合适的衬底材料，其可以是裸晶圆，也可以是经过一系列工艺制程加工后的晶圆，例如其内部可以形成有浅沟槽隔离结构（STI）等。本实施例中，衬底200位外延片，其包括基底200a和外延层200b，所述衬底200中分别形成至少一个第一沟槽202a和至少一个第二沟槽202b，且第一沟槽202a的宽度W1大于第二沟槽202b的宽度W2，第一沟槽202a和第二沟槽202b的宽度设置，需要使得在步骤S4中，当第二沟槽202b上部的多晶硅能够全部转化为牺牲氧化层时，第一沟槽202a上部的多晶硅还足够的保留，且能够与第一沟槽202a下部的多晶硅保持良好的连接性能，由此可以将第一沟槽202a最终形成的沟槽多晶硅作为源极连接电极（也可以称为源极多晶硅），从而能通过该沟槽多晶硅将第二沟槽202b底部的屏蔽栅与第二沟槽202b顶部周围的源区电性连接，由此使得第二沟槽202b底部的屏蔽栅能够接入源极电位。
作为一种示例，在步骤S1中，在所述衬底200中分别形成各个第一沟槽202a和第二沟槽202b的步骤包括：首先，通过热氧化工艺在所述衬底200上形成垫氧化层（未图示）；然后，通过硬掩膜材料沉积，并借助第一层光罩，对硬掩膜材料进行光刻、刻蚀以及光刻胶去除等工艺，在所述垫氧化层上形成图形化的掩膜层（未图示）；然后，以所述图形化的掩膜层为掩膜，对所述衬底200进行刻蚀，以在所述衬底200的相应区域分别形成第一沟槽202a和第二沟槽202b；接着，通过热氧化工艺在所述第一沟槽202a和第二沟槽202b的内表面上形成牺牲氧化物（未图示），该热氧化工艺能够修复刻蚀衬底200形成第一沟槽202a和第二沟槽202b时在第一沟槽202a和第二沟槽202b侧壁上造成的衬底材料损耗；然后去除所述牺牲氧化物、图形化的掩膜层和垫氧化层。
请继续参考图2至图4，在步骤S2中，首先，在各个所述第一沟槽202a和第二沟槽202b的内表面上以及各个所述第一沟槽202a和第二沟槽202b外围的衬底200的顶面上形成场氧化层203，场氧化层203可以是单层膜层，也可以是多层膜层层叠而成的复合膜层；然后，通过多晶硅沉积工艺，向各个所述第一沟槽202a和第二沟槽202b中填充多晶硅（未图示），可以在沉积多晶硅的过程中进行P型离子（例如硼等）或N型离子（例如磷等）的原位掺杂并退火，也可以在沉积多晶硅后，对沉积的多晶硅进行P型离子或N型离子注入并退火，使得其中掺杂的P型离子或N型离子在多晶硅中扩散均匀，由形成第一多晶硅层，所述第一多晶硅层至少填满各个所述第一沟槽202a和第二沟槽202b；接着，通过化学机械抛光（CMP）工艺，平坦化所述第一多晶硅层的顶面至暴露出衬底200上表面上的场氧化层203的顶面，由此完成在第一沟槽202a和第二沟槽202b填充第一多晶硅层的过程，第一沟槽202a中填充第一多晶硅层记为204a，第二沟槽202b填充的第一多晶硅层记为204b，此时，第一沟槽202a中的第一多晶硅层204a和第二沟槽202b中的第一多晶硅层204b的顶部齐平。
作为一种示例，为了保证所需的屏蔽氧化层的厚度且在后续回刻蚀场氧化层的过程中尽量减小第一沟槽202a和第二沟槽202b侧壁上的衬底200的损伤，在步骤S2中形成的场氧化层203为双层氧化膜叠加而成的结构，其具体形成过程包括：首先，通过常规的热氧化工艺在所述第一沟槽202a和第二沟槽202b的内表面以及所述第一沟槽202a和第二沟槽202b周围的衬底200表面上形成第一氧化层（未图示）；然后，通过工作压力低于1个标准大气压的次常压化学气相沉积工艺等化学气相沉积工艺，在所述第一氧化层的表面上形成第二氧化层。另外，在通过化学气相沉积工艺来沉积第二氧化层时，可以省略退火（RTA）和回流（reflow）的过程，由此使得第二氧化层的致密性低于第一氧化层的致密性，进而在后续的步骤S3的回刻蚀场氧化层203工艺中，能使得第二氧化层的刻蚀速率远高于第一氧化层的刻蚀速率，由此可以降低在形成屏蔽氧化层的工艺中对衬底200的损伤。
请参考图3至图5，在步骤S3中，可以直接采用氧化物相对衬底200和第一多晶硅层具有高刻蚀选择比的湿法刻蚀剂，来对场氧化层203进行回刻蚀，由此可以在不需要借助任何光罩的情况下，去除衬底200上表面上的场氧化层203，并将第一沟槽202a和第二沟槽202b中的场氧化层203回刻蚀至要求深度，由此在第一沟槽202a和第二沟槽202b中均形成缝隙202’，第一沟槽202a中的缝隙202’暴露出第一多晶硅层204a的部分高度，第二沟槽202b中的缝隙202’暴露出第一多晶硅层204b的部分高度。
请参考图6，在步骤S4中，通过热氧化工艺对被缝隙202’和场氧化层203暴露出的所述第一多晶硅层204a、204b和所述衬底200同步热氧化，以将所述第二沟槽202b中被其缝隙202’暴露出的全部所述第一多晶硅层转化为牺牲氧化层205b，并将第一沟槽202a中被其缝隙202’暴露出的所述第一多晶硅层的部分厚度转化为牺牲氧化层205a，此时第二沟槽202b中剩余的第一多晶硅层即为第二沟槽202b中所需的屏蔽栅204b’， 第二沟槽202b底部被屏蔽栅204b’和剩余的场氧化层203填充，顶部被牺牲氧化层205c（覆盖在衬底200上）、缝隙202’以及牺牲氧化层205b填充，第一沟槽202a中剩余的第一多晶硅层为第一沟槽202a中所需的沟槽多晶硅204a’， 第一沟槽202a的底部被沟槽多晶硅204a’的下部和剩余的场氧化层203填充，顶部被牺牲氧化层205c（覆盖在衬底200上）、缝隙202’、牺牲氧化层205a以及沟槽多晶硅204a’的上部填充。由此可见，在步骤S1中形成的第一沟槽202a的宽度和第二沟槽202b的宽度之比决定了步骤S4中第一沟槽202a对应缝隙202’区域中剩余的第一多晶硅层的线宽。
请参考图6和图7，在步骤S5中，可以选用氧化物相对衬底200和第一多晶硅层具有高刻蚀选择比的湿法刻蚀剂，来对牺牲氧化层205a、205b以及牺牲氧化层205c来同步去除，且保证该去除牺牲氧化层205a、205b、205c的工艺不会对衬底200其余部分以及第一沟槽202a顶部中填充的第一多晶硅层产生严重的损伤，由此可以在不需要借助任何光罩的情况下，在第一沟槽202a中形成下宽上窄的沟槽多晶硅204a’，并同步在第二沟槽202b中形成屏蔽栅204b’，且第一沟槽202a顶部中还同步形成了分裂槽202a’，该分裂槽202a’环绕沟槽多晶硅204a’的顶部，且由于在步骤S4中各个沟槽侧壁的衬底也被氧化，因此在步骤S5中会产生衬底损耗，进而使得第一沟槽202a和第二沟槽202b的顶部的线宽均被加大，分裂槽202a’的线宽也会大于缝隙202’的线宽。
请参考图8，在步骤S6中，对第一沟槽202a和第二沟槽202b的侧壁上暴露出的衬底200的表层、沟槽多晶硅204a’的顶部以及屏蔽栅204b’的顶部进行同步热氧化，形成覆盖衬底200、沟槽多晶硅204a’和屏蔽栅204b’被暴露表面的氧化层206，由此可以在不需要借助任何光罩的情况下同步形成了所需的栅氧化层和栅间氧化层，其中，第一沟槽202a中的栅氧化层为氧化层206覆盖第一沟槽202a侧壁上暴露出的衬底200的表面上的部分，第一沟槽202a中的栅间氧化层为氧化层206覆盖第一沟槽202a中的沟槽多晶硅204a’的暴露表面（包括侧壁和顶面）上的部分，第二沟槽202b中的栅氧化层为氧化层206覆盖第二沟槽202b侧壁上暴露出的衬底200的表面上的部分，第二沟槽202b中的栅间氧化层为氧化层206覆盖屏蔽栅204b’的顶面上的部分。
请参考图3和图8至图9，在步骤S7中，首先，在衬底200的表面上沉积多晶硅，以向第一沟槽202a和第二沟槽202b中填充第二多晶硅层，其中，可以在沉积多晶硅的过程中进行P型离子（例如硼等）或N型离子（例如磷等）的原位掺杂并退火，也可以在沉积多晶硅后，对沉积的多晶硅进行P型离子或N型离子注入并退火，使得其中掺杂的P型离子或N型离子在多晶硅中扩散均匀，由此使得形成的第二多晶硅层至少填满第一沟槽202a和第二沟槽202b，此时在第一沟槽202a中，第二多晶硅层填满分裂槽202a’；然后，通过多晶硅回刻蚀工艺或者化学机械抛光工艺，去除第一沟槽202a和第二沟槽202b外围的衬底200的上表面上多余的第二多晶硅层，由此在第一沟槽202a中形成分栅207a，在第二沟槽202b中形成多晶硅栅207b。所述多晶硅栅207b与屏蔽栅204b’通过第二沟槽202b中的栅间氧化层隔离开，所述分栅207a围绕在所述沟槽多晶硅204a的顶部外围侧壁上并通过分裂槽202a’中的栅间氧化层隔离开。此外，沟槽多晶硅204a’在分栅207a的屏蔽作用下可以被视作是一种不同于屏蔽栅204b’的另外一种屏蔽栅。
可选地，本实施例中，可以继续参考图9至图10，在形成分栅207a和多晶硅栅207b之后， 可以采用第二层光罩暴露出待形成源区的区域并掩蔽保护其余区域，由此对第一沟槽202a和第二沟槽202b外围的衬底200中待形成源区的区域进行N型和/或P型离子注入，以形成相应的阱区（未图示）和/或源区（未图示）。
需要说明的是，请参考图5至图9，本实施例中，由于在步骤S4中形成的牺牲氧化层205a、205b的底面与场氧化层203的顶面基本齐平，且在步骤S5中去除牺牲氧化层时未对场氧化层203造成损耗，因此在步骤S6中形成的栅间氧化层以及在步骤S7中形成的多晶硅栅207b在第二沟槽202b的深度方向上不会与屏蔽栅204b’发生交叠的情况。但是本发明的技术方案并不仅仅限定于此，请参考图10，在本发明的其他实施例中，在步骤S5中去除牺牲氧化层205a、205b时存在一定的过刻蚀，将屏蔽栅204b’和沟槽多晶硅204a’外围的场氧化层203造成一定损耗，第二沟槽202b中的场氧化层203的顶部低于屏蔽栅204b’的顶部，由此使得至少在步骤S6中形成的栅间氧化层在第二沟槽202b的深度方向上会与屏蔽栅204b’发生交叠的情况，进一步地，在步骤S7中形成的多晶硅栅207b在第二沟槽202b的深度方向上也会与屏蔽栅204b’发生交叠的情况。
请参考图11所示，可选地，在步骤S7之后且在形成源区之后，本实施例的半导体器件的制造方法，还包括：将沟槽多晶硅204a’与所述源区电性连接，以使得所述沟槽多晶硅204a’作为源极连接电极。作为一种示例，将沟槽多晶硅204a’与所述源区电性连接的步骤包括：
首先，通过化学机械抛光工艺去除垫氧化层201，并通过热氧化工艺或者沉积工艺形成刻蚀停止层208，刻蚀停止层208覆盖在衬底200、分栅207a和多晶硅栅207b的顶面上，再进一步通过沉积或涂覆等工艺，在刻蚀停止层208表面上形成层间介质层209，层间介质层209可以包括硼磷硅玻璃(Boro-phospho-silicate Glass，BPSG)，也可以是介电常数K低于2的低K介质；
然后，借助第三层光罩，并通过接触孔光刻、刻蚀和填充工艺，在层间介质层209中打孔，并填充金属导电材料，以形成多个导电插塞210；
之后，借助第四层光罩，并通过金属层沉积、光刻和刻蚀工艺，在层间介质层209的表面上形成源极金属层211b和栅极金属层211a，所述源极金属层211b通过相应的导电插塞210与所述沟槽多晶硅204a’和所述第二沟槽外围的所述衬底200(实际上是经过源漏离子重掺杂形成的源区)电性连接，所述栅极金属层211a通过相应的导电插塞210与所述多晶硅栅207b电性连接。此时，屏蔽栅204b’通过沟槽多晶硅204a’电性连接源区，以接入源极电位。
之后，可以在源极金属层211b和栅极金属层211a上沉积钝化层（未图示），并借助第五层光罩对钝化层进行光刻、刻蚀，以形成相应的焊垫（未图示）。
此外，还可以在衬底200背面上通过离子注入来进一步形成漏极（未图示），并通过金属层沉积和平坦化等工艺，在衬底200背面上形成漏极金属层（未图示），进而形成SGT结构的MOSFET功率器件。
在该SGT结构的MOSFET功率器件投入使用时，分栅207a被浮置，屏蔽栅204b’通过沟槽多晶硅204a’（作为另一中屏蔽栅）和相应的导电插塞210以及源极金属层211b接源极电位，源区通过相应的导电插塞210以及源极金属层211b接源极电位，由此使得在衬底200正面上的源区与衬底200背面上的漏极（未图示）之间形成的源漏寄生电容不会明显增加器件的开关时间，进而使得该具有SGT结构的MOSFET功率器件具有较小的栅漏寄生电容，开关损耗低，开关速度更快，具有更好的器件性能。此外，由于分栅207a均不与源极金属层211b和栅极金属层211a电性连接而浮置，引起其能够作为一个浮空场板来进一步改善其周围的电场分布，尤其是沟槽多晶硅204a’周围的电场分布，从而能进一步优化器件性能。
综上所述，本发明的具有屏蔽栅沟槽的半导体器件的制造方法，从在衬底中制造沟槽到在衬底上形成源极金属层、栅极金属层的工艺阶段中，仅需要4层光罩，其因为可以利用宽度不同的沟槽中填充的第一多晶硅层同步氧化时，较窄的沟槽中的第一多晶硅层的被暴露部分可以全部转换为牺牲氧化层，而较宽的沟槽中的第一多晶硅层的被暴露部分可以部分转换为牺牲氧化层，从而可以在去除牺牲氧化层后形成高度不同的沟槽多晶硅和屏蔽栅，由此节约了现有技术中需要通过一层光罩将一些沟槽掩蔽而对另一沟槽中的多晶硅进行回刻蚀来形成高度较低的屏蔽栅时的光罩成本和工艺成本。此外，当沟槽多晶硅作为源极连接电极与源区电性连接时，其还能省去在屏蔽栅上方打更深的孔，以将屏蔽栅电性连接到源极金属层上的工艺，由此降低了工艺难度。
基于同一发明构思，请参考图3至图11，本发明的一实施例还提供一种具有屏蔽栅沟槽的半导体器件，其采用本发明任一实施例所述的具有屏蔽栅沟槽的半导体器件的制造方法形成，所述半导体器件包括：具有第一沟槽202a、第二沟槽202b的衬底200，屏蔽栅204b’，沟槽多晶硅204a’，栅氧化层，栅间氧化层，多晶硅栅207b，分栅207a，层间介质层209，多个导电插塞210，源极金属层211b，栅极金属层211a。
衬底200可以是本领域技术人员所熟知的任意合适的衬底材料，其可以是裸晶圆，也可以是经过一系列工艺制程加工后的晶圆，例如其内部可以形成有浅沟槽隔离结构（STI）等。本实施例中，衬底200位外延片，其包括基底200a和外延层200b，所述衬底200中分别形成至少一个第一沟槽202a和至少一个第二沟槽202b，且第一沟槽202a的宽度W1大于第二沟槽202b的宽度W2。
所述屏蔽栅204b’填充在所述第二沟槽202b的底部，所述多晶硅栅207b填充在所述第二沟槽202b中且堆叠在所述屏蔽栅204b’的上方，所述屏蔽栅204b’和所述多晶硅栅207b通过相应的栅间氧化层绝缘隔离，所述屏蔽栅204b’和其周围的所述衬底200通过相应的场氧化层203绝缘隔离，多晶硅栅207b和其周围的所述衬底200通过相应的栅氧化层绝缘隔离。
所述沟槽多晶硅204a’填充在所述第一沟槽202a中，所述分栅207a填充在所述第一沟槽202a中且围绕在所述沟槽多晶硅204a’的顶部侧壁上，所述沟槽多晶硅204a’和所述分栅207a通过相应的栅间氧化层绝缘隔离，所述沟槽多晶硅204a’和其周围的所述衬底200通过相应的场氧化层203绝缘隔离，所述分栅207a和其周围的所述衬底200通过相应的栅氧化层绝缘隔离。
层间介质层209覆盖在所述多晶硅栅207b和所述分栅207a以及衬底200的上方，且层间介质层209和所述多晶硅栅207b和所述分栅207a以及衬底200之间还夹有刻蚀停止层208，各个导电插塞210贯穿层间介质层209和刻蚀停止层208。所述源极金属层211b、栅极金属层211a均形成在所述层间介质层209上，所述源极金属层211b通过相应的所述导电插塞210与所述沟槽多晶硅204a’和所述第二沟槽202b外围的所述衬底200电性连接，所述栅极金属层211a通过相应的导电插塞210与所述多晶硅栅207b电性连接，所述分栅207a浮置。
本实施例的具有屏蔽栅沟槽的半导体器件，由于采用本发明的具有屏蔽栅沟槽的半导体器件的制造方法制造，因此制造成本低，性能优异。
需要说明的是，上述各实施例中，虽然分栅207a不与源极金属层211b和栅极金属层211a电性连接而浮置，沟槽多晶硅204a’与源极金属层电性连接，但是本发明的技术方案并不仅仅限定于此，在本发明的其他实施例中，可以在层间介质层209中制作能够与分栅207a的顶部电性连接的导电插塞，进而将分栅207a与栅极金属层211a电性连接，从而使得分栅207a也能起到多晶硅栅207b的作用，或者，将沟槽多晶硅204a’通过相应的导电插塞与栅极金属层211a电性连接，从而使得沟槽多晶硅204a’也能起到多晶硅栅207b的作用，以满足特殊性能要求的器件制作。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于本发明技术方案的范围。

Claims (10)

1.一种具有屏蔽栅沟槽的半导体器件的制造方法，其特征在于，包括以下步骤：
提供衬底，在所述衬底中分别形成有第一沟槽和第二沟槽，且所述第一沟槽的宽度大于所述第二沟槽的宽度；
在所述第一沟槽和所述第二沟槽的内表面上形成场氧化层并填充第一多晶硅层；
回刻蚀所述场氧化层，以在所述第一沟槽的上部和所述第二沟槽的上部中分别形成暴露出部分高度的所述第一多晶硅层的缝隙；
对所述第一多晶硅层和所述衬底同步热氧化，以将所述第二沟槽的上部中被所述缝隙暴露的所述第一多晶硅层全部转化为牺牲氧化层，并将所述第一沟槽的上部中被所述缝隙暴露的所述第一多晶硅层的部分厚度转化为牺牲氧化层；
去除所述牺牲氧化层，并使得所述第一沟槽的上部中保留的所述第一多晶硅层与所述第一沟槽的下部中的所述第一多晶硅层电连接，以在所述第一沟槽中形成沟槽多晶硅，在所述第二沟槽中形成屏蔽栅；
对所述衬底、所述沟槽多晶硅和所述屏蔽栅暴露出的表面进行同步热氧化，以一步形成栅氧化层和栅间氧化层；
在所述第一沟槽和所述第二沟槽中填充第二多晶硅层，以形成多晶硅栅和分栅。
2.如权利要求1所述的制造方法，其特征在于，在形成所述多晶硅栅和所述分栅之后，还包括：对所述第一沟槽和所述第二沟槽外围的衬底进行N型和/或P型离子注入，以形成阱区和/或源区。
3.如权利要求2所述的制造方法，其特征在于，形成所述源区之后，还包括：将所述沟槽多晶硅与所述源区电性连接，以使得所述沟槽多晶硅作为源极连接电极。
4.如权利要求3所述的制造方法，其特征在于，将所述沟槽多晶硅与所述源区电性连接的步骤包括：
沉积层间介质层，所述层间介质层覆盖所述多晶硅栅、所述分栅和所述源区；
在所述层间介质层中形成多个导电插塞并在所述层间介质层上形成源极金属层和栅极金属层，所述源极金属层通过相应的所述导电插塞与所述沟槽多晶硅和所述源区电性连接，所述栅极金属层通过相应的导电插塞与所述多晶硅栅电性连接。
5.如权利要求1所述的制造方法，其特征在于，所述分栅浮置。
6.如权利要求1所述的制造方法，其特征在于，在所述第一沟槽和所述第二沟槽的内表面上形成场氧化层的步骤包括：首先，通过热氧化工艺在所述第一沟槽和所述第二沟槽的内表面以及所述衬底的上表面上形成第一氧化层；然后，通过化学气相沉积工艺在所述第一氧化层的表面上形成第二氧化层。
7.如权利要求1所述的制造方法，其特征在于，在所述第一沟槽和所述第二沟槽中填充所述第一多晶硅层的步骤包括：
通过多晶硅沉积工艺，向所述第一沟槽和所述第二沟槽中沉积第一多晶硅层，沉积的第一多晶硅层至少填满所述第一沟槽和所述第二沟槽；
平坦化所述第一多晶硅层的顶面至暴露出所述场氧化层的顶面。
8.如权利要求1所述的制造方法，其特征在于，通过湿法刻蚀工艺回刻蚀所述场氧化层，和/或，通过湿法刻蚀工艺去除所述牺牲氧化层。
9.一种具有屏蔽栅沟槽的半导体器件，其特征在于，其采用权利要求1~7中任一项所述的具有屏蔽栅沟槽的半导体器件的制造方法形成，所述半导体器件包括：
衬底，所述衬底中分别形成有第一沟槽和第二沟槽，且所述第一沟槽的宽度大于所述第二沟槽的宽度；
屏蔽栅和多晶硅栅，所述屏蔽栅填充在所述第二沟槽的底部，所述多晶硅栅填充在所述第二沟槽中且堆叠在所述屏蔽栅的上方，所述屏蔽栅、所述多晶硅栅和所述衬底两两之间绝缘隔离；
沟槽多晶硅和分栅，所述沟槽多晶硅填充在所述第一沟槽中，所述分栅填充在所述第一沟槽中且围绕在所述沟槽多晶硅的顶部侧壁上，所述沟槽多晶硅、所述分栅和所述衬底两两之间绝缘隔离。
10.如权利要求9所述的半导体器件，其特征在于，各个所述第一沟槽的外围的衬底中均形成有源区，所述沟槽多晶硅为源极连接电极，所述屏蔽栅通过所述沟槽多晶硅与所述源区电性连接。
CN202011333544.1A 2020-11-25 2020-11-25 具有屏蔽栅沟槽结构的半导体器件及其制造方法 Active CN112133759B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011333544.1A CN112133759B (zh) 2020-11-25 2020-11-25 具有屏蔽栅沟槽结构的半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011333544.1A CN112133759B (zh) 2020-11-25 2020-11-25 具有屏蔽栅沟槽结构的半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN112133759A CN112133759A (zh) 2020-12-25
CN112133759B true CN112133759B (zh) 2021-02-05

Family

ID=73852238

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011333544.1A Active CN112133759B (zh) 2020-11-25 2020-11-25 具有屏蔽栅沟槽结构的半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN112133759B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113193046B (zh) * 2021-03-24 2024-04-26 上海华虹宏力半导体制造有限公司 半导体器件及其制备方法
CN115332263A (zh) * 2021-05-11 2022-11-11 苏州东微半导体股份有限公司 半导体器件的制造方法
CN113782433B (zh) * 2021-08-06 2024-07-26 江苏格瑞宝电子有限公司 一种解决sgt-mosfet场氧化层横向过腐问题的制备方法
CN114005756A (zh) * 2021-10-29 2022-02-01 上海华虹宏力半导体制造有限公司 屏蔽栅沟槽功率器件的制造方法
CN114068688B (zh) * 2021-11-26 2024-05-03 上海华虹宏力半导体制造有限公司 栅间氧化层的形成方法及屏蔽栅沟槽型器件的形成方法
CN114284149B (zh) * 2021-12-22 2023-04-28 瑶芯微电子科技(上海)有限公司 一种屏蔽栅沟槽场效应晶体管的制备方法
CN116565010A (zh) * 2023-04-10 2023-08-08 浙江广芯微电子有限公司 一种屏蔽栅沟槽型mos器件的制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298949A (zh) * 2016-10-31 2017-01-04 上海华虹宏力半导体制造有限公司 屏蔽栅沟槽型功率mos器件的工艺方法
CN107785273A (zh) * 2016-08-31 2018-03-09 无锡华润上华科技有限公司 半导体器件及其制造方法
CN108054211A (zh) * 2017-12-21 2018-05-18 深圳市晶特智造科技有限公司 沟槽型垂直双扩散金属氧化物晶体管及其制作方法
US10192962B2 (en) * 2016-04-06 2019-01-29 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
US20200227537A1 (en) * 2019-01-11 2020-07-16 Leadpower-Semi Co., Ltd. Trench power transistor and method of producing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10192962B2 (en) * 2016-04-06 2019-01-29 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
CN107785273A (zh) * 2016-08-31 2018-03-09 无锡华润上华科技有限公司 半导体器件及其制造方法
CN106298949A (zh) * 2016-10-31 2017-01-04 上海华虹宏力半导体制造有限公司 屏蔽栅沟槽型功率mos器件的工艺方法
CN108054211A (zh) * 2017-12-21 2018-05-18 深圳市晶特智造科技有限公司 沟槽型垂直双扩散金属氧化物晶体管及其制作方法
US20200227537A1 (en) * 2019-01-11 2020-07-16 Leadpower-Semi Co., Ltd. Trench power transistor and method of producing the same

Also Published As

Publication number Publication date
CN112133759A (zh) 2020-12-25

Similar Documents

Publication Publication Date Title
CN112133759B (zh) 具有屏蔽栅沟槽结构的半导体器件及其制造方法
US9087856B2 (en) Semiconductor device with buried bit line and method for fabricating the same
JP3691963B2 (ja) 半導体装置及びその製造方法
KR100745917B1 (ko) 반도체 소자의 제조 방법
KR20010091723A (ko) 반도체소자의 자기정렬 콘택 구조체 형성방법 및 그에의해 형성된 자기정렬 콘택 구조체
CN112509979B (zh) 具有屏蔽栅沟槽结构的半导体器件及其制造方法
CN112509980B (zh) 具有屏蔽栅沟槽结构的半导体器件及其制造方法
KR20070069405A (ko) 반도체소자의 제조방법
CN110504240B (zh) 半导体元件及其制造方法
CN113327860B (zh) 屏蔽栅沟槽型mos器件的制造方法
CN114512403B (zh) 半导体器件的制造方法
CN211929495U (zh) 栅极结构
CN113964038A (zh) 沟槽栅mosfet器件的制造方法
JP3822792B2 (ja) 半導体素子の製造方法
CN112289861B (zh) 半导体结构及其制造方法
JP3602242B2 (ja) 半導体装置
CN113284953B (zh) 一种屏蔽栅沟槽型mosfet结构及其制造方法
CN111312821B (zh) 一种鳍型结构的功率mosfet及其制备方法
CN111627993B (zh) 栅极结构与其制作方法
KR100403317B1 (ko) 반도체소자의 제조방법
KR100248822B1 (ko) 다중 트렌치형 캐패시터 제조방법
KR19990081274A (ko) 트렌치 게이트 구조를 갖는 전력 반도체장치의제조방법
CN117116993A (zh) 半导体器件及其制作方法
KR20040095075A (ko) 반도체 소자에서 게이트 형성 방법
JPH06244415A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 518 Shaoxing Road, Zhejiang Province

Patentee after: Shaoxing SMIC integrated circuit manufacturing Co.,Ltd.

Address before: 518 Shaoxing Road, Zhejiang Province

Patentee before: SMIC manufacturing (Shaoxing) Co.,Ltd.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20220704

Address after: No. 518, Linjiang Road, Gaobu Town, Yuecheng District, Shaoxing City, Zhejiang Province

Patentee after: Shaoxing SMIC integrated circuit manufacturing Co.,Ltd.

Patentee after: SMIC international integrated circuit manufacturing (Shanghai) Co., Ltd

Address before: 518 Shaoxing Road, Zhejiang Province

Patentee before: Shaoxing SMIC integrated circuit manufacturing Co.,Ltd.

TR01 Transfer of patent right