CN111584366B - 半导体器件的制造方法及半导体器件结构 - Google Patents
半导体器件的制造方法及半导体器件结构 Download PDFInfo
- Publication number
- CN111584366B CN111584366B CN202010401235.7A CN202010401235A CN111584366B CN 111584366 B CN111584366 B CN 111584366B CN 202010401235 A CN202010401235 A CN 202010401235A CN 111584366 B CN111584366 B CN 111584366B
- Authority
- CN
- China
- Prior art keywords
- type
- layer
- well
- deep
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 title claims description 58
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 100
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 239000002184 metal Substances 0.000 claims abstract description 43
- 239000010410 layer Substances 0.000 claims description 388
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 82
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 82
- 229920005591 polysilicon Polymers 0.000 claims description 66
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 57
- 229910052710 silicon Inorganic materials 0.000 claims description 57
- 239000010703 silicon Substances 0.000 claims description 57
- 238000005530 etching Methods 0.000 claims description 47
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 30
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 30
- 239000011229 interlayer Substances 0.000 claims description 22
- 238000000151 deposition Methods 0.000 claims description 18
- 238000002347 injection Methods 0.000 claims description 12
- 239000007924 injection Substances 0.000 claims description 12
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 9
- 229910052698 phosphorus Inorganic materials 0.000 claims description 9
- 239000011574 phosphorus Substances 0.000 claims description 9
- 238000001259 photo etching Methods 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 229910052787 antimony Inorganic materials 0.000 claims description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 3
- 238000002955 isolation Methods 0.000 description 13
- 238000009792 diffusion process Methods 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 125000001880 stiboryl group Chemical group *[Sb](*)(*)=O 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
本发明涉及半导体器件的制造方法，涉及半导体制造工艺，深沟槽结构的位于P型外延层的部分的侧壁包括N型多晶硅层，至少部分位于深N阱区域内的浅沟槽内的深沟槽一侧的N型多晶硅层与N型埋层和深N阱接触，N型埋层通过彼此连接的N型多晶硅层、深N阱、N型阱、N型重掺杂区、接触孔及金属线引出，靠近P型阱侧的N型多晶硅层与P型重掺杂区分别通过接触孔与同一金属线连接，P型重掺杂区与P型阱、P型外延层及P型衬底连通，使靠近P型阱侧的N型多晶硅层与衬底形成短接，在N型埋层充分引出的情况下，大幅度缩短深N阱高温热推进的时间，降低成本，此外，热推进时间的缩短可以减少N型埋层的往上扩散，增加纵向耐压长度，提高纵向耐压。
Description
技术领域
本发明涉及半导体制造工艺，尤其涉及一种半导体器件的制造方法。
背景技术
随着LDMOS(Laterally Double-diffused MOS)应用电压的不断提高，对高低压器件之间的隔离结构的耐压能力也提出了更高的要求。PN结的隔离结构被广泛应用在低压段BCD工艺中，但是PN结隔离结构的尺寸随着耐压升高急剧增加，且结隔离的漏电也随之升高。因此，为了减小隔离结构的尺寸并减小漏电效应，深沟槽隔离(Deep TrenchIsolation,DTI)结构逐渐地被应用到中-高压BCD工艺中。对比于结隔离，DTI结构的最大优势是尺寸小。
发明内容
本发明提供的一种半导体器件的制造方法，包括：S1：提供P型衬底，在P型衬底上形成N型埋层，进行P型外延层生长以在P型衬底上形成P型外延层，进行高能磷注入在P型外延层上形成深N阱，并经高温热推进，随后依次沉积第一氧化硅层和氮化硅层，其中深N阱与N型埋层在竖直方向上间隔开来，且横向方向上至少部分重叠；S2：进行光刻曝光工艺，形成浅沟槽图形，以氮化硅层为硬质掩膜层刻蚀硅，形成浅沟槽，随后在硅表面热氧化形成致密的氧化硅层并在其表面沉积第二氧化硅层以填充浅沟槽，以氮化硅层为停止层进行平坦化工艺，然后沉积形成第三氧化硅层，其中一浅沟槽至少部分位于深N阱区域内，一浅沟槽至少部分位于P型外延层区域内；S3：在浅沟槽区域内进行光刻刻蚀工艺去除硅表面以上的第二氧化硅层和第三氧化硅层，暴露出浅沟槽底部的硅表面，以第三氧化硅层为掩模层，进行第一次深沟槽硅刻蚀工艺，第一次深沟槽硅刻蚀工艺的刻蚀深度为P型外延层的厚度，使得第一次深沟槽硅刻蚀工艺刻蚀的底部在P型衬底的表面，而形成深沟槽，其中一深沟槽至少部分位于深N阱与N型埋层横向方向上重叠的区域内，一深沟槽至少部分位于P型外延层区域内；S4：在深沟槽内的侧壁和底部形成在位重掺杂的N型多晶硅层，过刻蚀去除深沟槽底部的N型多晶硅层，在N型多晶硅层的表面和硅表面沉积形成第四氧化硅层，并刻蚀去除深沟槽底部的氧化硅层，暴露出深沟槽底部的硅表面，以使第四氧化硅层在多晶硅侧面及顶部形成侧墙氧化层，其中至少部分位于深N阱与N型埋层横向方向上重叠的区域内的深沟槽一侧壁的N型多晶硅层与N型埋层接触；S5：以第三氧化硅层和第四氧化硅层为掩膜层，进行第二次深沟槽硅刻蚀工艺，第二次深沟槽硅刻蚀工艺刻蚀到深沟槽的目标深度，再在深沟槽内形成第四氧化硅层，第四氧化硅层覆盖深沟槽的侧面和底部；S6：沉积多晶硅层，使多晶硅层填充深沟槽，以氮化硅层为停止层，进行第二次平坦化工艺，去除氮化硅层之上的材料，然后去除氮化硅层和第一氧化硅层，随后进行多晶硅和氧化硅刻蚀，并分别进行N型和P型阱注入工艺以形成位于P型外延层区域内的P型阱和至少部分位于深N阱区域内的N型阱；以及S7：在P型阱内进行P型重掺杂形成P型重掺杂区，在N型阱内进行N型重掺杂形成N型重掺杂区，沉积层间介质层并平坦化，进行光刻刻蚀工艺在层间介质层内形成接触孔并在其中填充导电材料，形成第一金属层，并刻蚀形成多个金属线，P型重掺杂区和深沟槽内靠近P型阱侧的N型多晶硅层分别通过一接触孔连接同一金属线，N型重掺杂区通过一接触孔连接一金属线。
更进一步的，在步骤S1中，在P型衬底上注入锑金属并进行高温热推进形成N型埋层。
更进一步的，在步骤S1中，N型埋层位于P型衬底表面的中间部分区域。
更进一步的，在步骤S1中，深N阱在空间上位于N型埋层的上方，且在横向方向上与N型埋层至少部分重叠。
更进一步的，在步骤S2中，至少部分位于P型外延层区域内的浅沟槽可包括部分位于深N阱内的区域。
更进一步的，在步骤S3中，至少部分位于深N阱与N型埋层横向方向上重叠的区域内的深沟槽至少部分延伸至N型埋层内。
更进一步的，在步骤S4中，在形成第四氧化硅层之前还包括热氧化工艺以在N型多晶硅层表面和硅表面形成一层氧化层。
更进一步的，在步骤S4中，第四氧化硅层厚度大于N型多晶硅层的厚度。
更进一步的，在步骤S5中，在形成深沟槽后还包括在所述深沟槽底部的所述P型衬底表面形成沟道停止层。
更进一步的，在步骤S7中，在步骤S6中还在P型阱与N型多晶硅层之间形成N型阱，使N型多晶硅层与N型阱连通，在步骤S7中还包括在P型阱与N型多晶硅层之间的N型阱内形成N型重掺杂区。
本发明还提供一种半导体器件结构，包括：P型衬底，在P型衬底表面包括N型埋层，在P型衬底和N型埋层上包括P型外延层；在P型外延层内包括深N阱，一至少部分位于深N阱区域内的浅沟槽和一至少部分位于P型外延层区域内浅沟槽；至少部分位于深N阱区域内的浅沟槽内的深沟槽和至少部分位于P型外延层区域内浅沟槽内的深沟槽，深沟槽包括位于P型外延层的部分和位于P型衬底的部分，深沟槽的位于P型外延层的部分的侧壁包括N型多晶硅层，深沟槽内的N型多晶硅层表面及硅表面包括第四氧化硅层，深沟槽内填充有多晶硅层，其中至少部分位于深N阱区域内的浅沟槽内的深沟槽一侧的N型多晶硅层与N型埋层和深N阱接触；位于P型外延层区域内的P型阱和至少部分位于深N阱区域内的N型阱，在P型阱内包括P型重掺杂区，在N型阱内包括N型重掺杂区；沉积层间介质层，沉积层间介质层覆盖硅表面、浅沟槽表面及深沟槽表面，层间介质层中包括接触孔，沉积层间介质层上包括金属线，P型重掺杂区和深沟槽内靠近P型阱侧的N型多晶硅层分别通过一接触孔连接同一金属线，N型重掺杂区通过一接触孔连接一金属线。
更进一步的，靠近P型阱侧的N型多晶硅层与P型重掺杂区分别通过接触孔与同一金属线连接，P型重掺杂区与P型阱、P型外延层及P型衬底连通。
更进一步的，深N阱与N型埋层在竖直方向上间隔开来，且横向方向上至少部分重叠，N型埋层通过彼此连接的N型多晶硅层、深N阱、N型阱、N型重掺杂区、接触孔及金属线引出。
本发明提供的半导体器件的制造方法，深沟槽结构的位于P型外延层的部分的侧壁包括N型多晶硅层，至少部分位于深N阱区域内的浅沟槽内的深沟槽一侧的N型多晶硅层与N型埋层和深N阱接触，N型埋层通过彼此连接的N型多晶硅层、深N阱、N型阱、N型重掺杂区、接触孔及金属线引出，靠近P型阱侧的N型多晶硅层与P型重掺杂区分别通过接触孔与同一金属线连接，P型重掺杂区与P型阱、P型外延层及P型衬底连通，使靠近P型阱侧的N型多晶硅层与衬底形成短接，在N型埋层充分引出的情况下，大幅度缩短深N阱高温热推进的时间，降低成本，此外，热推进时间的缩短可以减少N型埋层的往上扩散，增加纵向耐压长度，提高纵向耐压。
附图说明
图1为一实施例的包括深沟槽隔离结构的半导体结构示意图。
图2a-图2f为本发明一实施例的半导体器件制造过程中的器件示意图。
图中主要元件附图标记说明如下：
201、P型衬底；202、P型外延层；211、停止层；210、第四氧化硅层；310、深沟槽；206、N型埋层；216、N型多晶硅层；205、深N阱；204、N型阱；203、P型阱；208、N型重掺杂区；209、P型重掺杂区；212、接触孔；213、金属线。
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
在一实施例中，请参阅图1，图1为一实施例的包括深沟槽隔离结构的半导体结构示意图，如图1所示的半导体结构包括P型衬底101、P型外延层102、P型阱103、N型阱104、深N型阱(Deep N-type Well,DNW)105、N型埋层(N-type Buried Layer,NBL)106、DTI填充层多晶硅107、N型重掺杂区108、P型重掺杂区109、DTI侧壁氧化硅层110、DTI底部P型掺杂区111、接触孔112、金属层113、层间介质层(Interlayer Dielectric,ILD)114以及浅沟槽隔离(Shallow Trench Isolation,STI)结构115。在图1所示的深沟槽隔离结构中，N型埋层106的引出是通过在P型外延层102表面进行大能量的磷注入，磷注入后，通过长时间的高温热过程推进(Drive-in)，使得磷注入往下、同时N型埋层106往上扩散，形成如图1所示的深N型阱105和N型埋层106接触而引出N型埋层到电极。随着LDMOS应用电压的不断升高，P型外延层102的厚度也需要不断增厚，为使深N型阱105和N型埋层106充分接触，在磷注入能量被限定的情况下，需要不断增加高温热推进的时间，因此会导致成本增加；此外，增加热过程的时间会导致N型埋层106向上扩散，而导致降低了结构的纵向击穿电压，也即降低了纵向耐压。
在本发明一实施例中，在于提供一种半导体器件的制造方法，包括：S1：提供P型衬底，在P型衬底上形成N型埋层，进行P型外延层生长以在P型衬底上形成P型外延层，进行高能磷注入在P型外延层上形成深N阱，并经高温热推进，随后依次沉积第一氧化硅层和氮化硅层，其中深N阱与N型埋层在竖直方向上间隔开来，且横向方向上至少部分重叠；S2：进行光刻曝光工艺，形成浅沟槽图形，以氮化硅层为硬质掩膜层刻蚀硅，形成浅沟槽，随后在硅表面热氧化形成致密的氧化硅层并在其表面沉积第二氧化硅层以填充浅沟槽，以氮化硅层为停止层进行平坦化工艺，然后沉积形成第三氧化硅层，其中一浅沟槽至少部分位于深N阱区域内，一浅沟槽至少部分位于P型外延层区域内；S3：在浅沟槽区域内进行光刻刻蚀工艺去除硅表面以上的第二氧化硅层和第三氧化硅层，暴露出浅沟槽底部的硅表面，以第三氧化硅层为掩模层，进行第一次深沟槽硅刻蚀工艺，第一次深沟槽硅刻蚀工艺的刻蚀深度为P型外延层的厚度，使得第一次深沟槽硅刻蚀工艺刻蚀的底部在P型衬底的表面，而形成深沟槽，其中一深沟槽至少部分位于深N阱与N型埋层横向方向上重叠的区域内，一深沟槽至少部分位于P型外延层区域内；S4：在深沟槽内的侧壁和底部形成在位重掺杂的N型多晶硅层，过刻蚀去除深沟槽底部的N型多晶硅层，在N型多晶硅层的表面和硅表面沉积形成第四氧化硅层，并刻蚀去除深沟槽底部的氧化硅层，暴露出深沟槽底部的硅表面，以使第四氧化硅层在多晶硅侧面及顶部形成侧墙氧化层，其中至少部分位于深N阱与N型埋层横向方向上重叠的区域内的深沟槽一侧壁的N型多晶硅层与N型埋层接触；S5：以第三氧化硅层和第四氧化硅层为掩膜层，进行第二次深沟槽硅刻蚀工艺，第二次深沟槽硅刻蚀工艺刻蚀到深沟槽的目标深度，再在深沟槽内形成第四氧化硅层，第四氧化硅层覆盖深沟槽的侧面和底部；S6：沉积多晶硅层，使多晶硅层填充深沟槽，以氮化硅层为停止层，进行第二次平坦化工艺，去除氮化硅层之上的材料，然后去除氮化硅层和第一氧化硅层，随后进行多晶硅和氧化硅刻蚀，并分别进行N型和P型阱注入工艺以形成位于P型外延层区域内的P型阱和至少部分位于深N阱区域内的N型阱；以及S7：在P型阱内进行P型重掺杂形成P型重掺杂区，在N型阱内进行N型重掺杂形成N型重掺杂区，沉积层间介质层并平坦化，进行光刻刻蚀工艺在层间介质层内形成接触孔并在其中填充导电材料，形成第一金属层，并刻蚀形成多个金属线，P型重掺杂区和深沟槽内靠近P型阱侧的N型多晶硅层分别通过一接触孔连接同一金属线，N型重掺杂区通过一接触孔连接一金属线。
更具体的，请参阅图2a至图2f，图2a-图2f为本发明一实施例的半导体器件制造过程中的器件示意图。本发明一实施例的半导体器件的制造方法，包括：
S1：如图2a所示，提供P型衬底201，在P型衬底201上形成N型埋层(NBL)206，进行P型外延层生长以在P型衬底201上形成P型外延层202，进行高能磷注入在P型外延层202上形成深N阱205，并经高温热推进，随后依次沉积第一氧化硅(SiO2)层221和氮化硅(SiN)层222，其中深N阱205与N型埋层(NBL)206在竖直方向上间隔开来，且横向方向上至少部分重叠。
在一实施例中，在P型衬底201上注入锑(antimony)金属并进行高温热推进形成N型埋层(NBL)206。
在一实施例中，N型埋层(NBL)206位于P型衬底201表面的中间部分区域，也即N型埋层(NBL)206不完全覆盖P型衬底201的表面，在P型衬底201的边缘部分没有N型埋层(NBL)206，深N阱205在空间上位于N型埋层(NBL)206的上方，且在横向方向上与N型埋层(NBL)206至少部分重叠。
S2：如图2a所示，进行光刻曝光工艺，形成浅沟槽图形，以氮化硅(SiN)层222为硬质掩膜层刻蚀硅，形成浅沟槽215，随后在硅表面热氧化形成致密的氧化硅层并在其表面沉积第二氧化硅层223以填充浅沟槽215，以氮化硅(SiN)层222为停止层进行平坦化工艺，然后沉积形成第三氧化硅层224，其中一浅沟槽215至少部分位于深N阱205区域内，一浅沟槽215至少部分位于P型外延层202区域内。
在一实施例中，至少部分位于P型外延层202区域内的浅沟槽215可包括部分位于深N阱205内的区域。
S3：如图2b所示，在浅沟槽215区域内进行光刻刻蚀工艺去除硅表面以上的第二氧化硅层223和第三氧化硅层224，暴露出浅沟槽215底部的硅表面，以第三氧化硅层224为掩模层，进行第一次深沟槽(DTI)硅刻蚀工艺，第一次深沟槽(DTI)硅刻蚀工艺的刻蚀深度为P型外延层202的厚度，使得第一次深沟槽(DTI)硅刻蚀工艺刻蚀的底部在P型衬底201的表面，而形成深沟槽310，其中一深沟槽310至少部分位于深N阱205与N型埋层(NBL)206横向方向上重叠的区域内，一深沟槽310至少部分位于P型外延层202区域内。
在一实施例中，至少部分位于深N阱205与N型埋层(NBL)206横向方向上重叠的区域内的深沟槽310至少部分延伸至N型埋层(NBL)206内。
S4：如图2c所示，在深沟槽310内的侧壁和底部形成在位重掺杂的N型多晶硅层216，过刻蚀去除深沟槽310底部的N型多晶硅层216，在N型多晶硅层216的表面和硅表面沉积形成第四氧化硅层210，并刻蚀去除深沟槽310底部的氧化硅层，暴露出深沟槽310底部的硅表面，以使第四氧化硅层210在多晶硅侧面及顶部形成侧墙氧化层，其中至少部分位于深N阱205与N型埋层(NBL)206横向方向上重叠的区域内的深沟槽310一侧壁的N型多晶硅层216与N型埋层(NBL)206接触。
在一实施例中，通过沉积工艺形成所述N型多晶硅层216。在一实施例中，通过外延工艺形成所述N型多晶硅层216，如采用外延工艺，会在绝缘介质层(如第二氧化硅层223和第三氧化硅层224)表面和侧面形成多晶硅，而在硅表面和侧面形成单晶硅。
在一实施例中，在形成第四氧化硅层210之前还包括热氧化工艺以在N型多晶硅层216表面和硅表面形成一层氧化层。
在一实施例中，第四氧化硅层210厚度大于N型多晶硅层216的厚度，使得在N型多晶硅层216顶部形成保护的氧化硅层。
S5：如图2d所示，以第三氧化硅层224和第四氧化硅层210为掩膜层，进行第二次深沟槽(DTI)硅刻蚀工艺，第二次深沟槽(DTI)硅刻蚀工艺刻蚀到深沟槽310的目标深度，再在深沟槽310内形成第四氧化硅层210，第四氧化硅层210覆盖深沟槽310的侧面和底部。
在一实施例中，在形成覆盖深沟槽310的侧面和底部的第四氧化硅层210之前还包括热氧化工艺以在硅表面形成一层氧化层。
在一实施例中，在形成深沟槽310后还包括在所述深沟槽310底部的所述P型衬底201表面形成沟道停止层211。在一实施例中，停止层211的掺杂类型和所述P型衬底201的掺杂类型相同，为P型掺杂。
S6：如图2e所示，沉积多晶硅层207，使多晶硅层207填充深沟槽310，以氮化硅(SiN)层222为停止层，进行第二次平坦化工艺，去除氮化硅(SiN)层222之上的材料，然后去除氮化硅(SiN)层222和第一氧化硅(SiO2)层221，随后进行多晶硅和氧化硅刻蚀，并分别进行N型和P型阱注入工艺以形成位于P型外延层202区域内的P型阱203和至少部分位于深N阱205区域内的N型阱204。
S7：如图2f所示，在P型阱203内进行P型重掺杂形成P型重掺杂区209，在N型阱204内进行N型重掺杂形成N型重掺杂区208，沉积层间介质层214并平坦化，进行光刻刻蚀工艺在层间介质层214内形成接触孔212并在其中填充导电材料，形成第一金属层，并刻蚀形成多个金属线213，P型重掺杂区209和深沟槽310内靠近P型阱203侧的N型多晶硅层216分别通过一接触孔212连接同一金属线213，N型重掺杂区208通过一接触孔212连接一金属线213。
在一实施例中，在步骤S6中还在P型阱203与N型多晶硅层216之间形成N型阱204，使N型多晶硅层216与N型阱204连通，在步骤S7中还包括在P型阱203与N型多晶硅层216之间的N型阱204内形成N型重掺杂区208，如此增大N型多晶硅层216可与接触孔212连接的面积，而增加靠近P型阱203侧的N型多晶硅层216与接触孔212连接的可靠性。
如此使靠近P型阱203侧的N型多晶硅层216与衬底形成短接，并N型埋层(NBL)206通过与之接触的N型多晶硅层216引出。具体的，请参阅图2f，靠近P型阱203侧的N型多晶硅层216通过接触孔212与金属线213连接，P型重掺杂区209通过接触孔212与同一金属线213连接，因P型重掺杂区209与P型阱203、P型外延层202及P型衬底201连通，因此靠近P型阱203侧的N型多晶硅层216与衬底形成短接。具体的，请再参阅图2f，N型埋层(NBL)206通过N型多晶硅层216、深N阱205、N型阱204、N型重掺杂区208、接触孔212及金属线213引出。也即实现了利用侧壁包括N型多晶硅层的深沟槽310结构，实现N型埋层(NBL)充分引出的情况下，大幅度缩短深N阱(DNW)高温热推进的时间，降低成本，此外，热推进时间的缩短可以减少N型埋层的往上扩散，增加纵向耐压长度，提高纵向耐压。
在一实施例中，N型多晶硅层216扩散至深沟槽310侧壁的硅表面而形成掺杂层，如扩散至N型埋层206，而利于将N型埋层206引出。
在本发明一实施例中，还在于提供一半导体器件结构，具体的，请参阅图2f，本发明的半导体器件结构包括：
P型衬底201，在P型衬底201表面包括N型埋层(NBL)206，在P型衬底201和N型埋层(NBL)206上包括P型外延层202；在P型外延层202内包括深N阱205，一至少部分位于深N阱205区域内的浅沟槽215和一至少部分位于P型外延层202区域内浅沟槽215；至少部分位于深N阱205区域内的浅沟槽215内的深沟槽310和至少部分位于P型外延层202区域内浅沟槽215内的深沟槽310，深沟槽310包括位于P型外延层202的部分和位于P型衬底201的部分，深沟槽310的位于P型外延层202的部分的侧壁包括N型多晶硅层216，深沟槽310内的N型多晶硅层216表面及硅表面包括第四氧化硅层210，深沟槽310内填充有多晶硅层207，其中至少部分位于深N阱205区域内的浅沟槽215内的深沟槽310一侧的N型多晶硅层216与N型埋层(NBL)206和深N阱205接触；位于P型外延层202区域内的P型阱203和至少部分位于深N阱205区域内的N型阱204，在P型阱203内包括P型重掺杂区209，在N型阱204内包括N型重掺杂区208；沉积层间介质层214，沉积层间介质层214覆盖硅表面、浅沟槽215表面及深沟槽310表面，层间介质层214中包括接触孔212，沉积层间介质层214上包括金属线213，P型重掺杂区209和深沟槽310内靠近P型阱203侧的N型多晶硅层216分别通过一接触孔212连接同一金属线213，N型重掺杂区208通过一接触孔212连接一金属线213。
在一实施例中，靠近P型阱203侧的N型多晶硅层216与P型重掺杂区209分别通过接触孔212与同一金属线213连接，P型重掺杂区209与P型阱203、P型外延层202及P型衬底201连通，因此靠近P型阱203侧的N型多晶硅层216与衬底形成短接。
在一实施例中，深N阱205与N型埋层(NBL)206在竖直方向上间隔开来，且横向方向上至少部分重叠，N型埋层(NBL)206通过彼此连接的N型多晶硅层216、深N阱205、N型阱204、N型重掺杂区208、接触孔212及金属线213引出。也即实现了利用侧壁包括N型多晶硅层的深沟槽310结构，实现N型埋层(NBL)充分引出的情况下，大幅度缩短深N阱(DNW)高温热推进的时间，降低成本，此外，热推进时间的缩短可以减少N型埋层的往上扩散，增加纵向耐压长度，提高纵向耐压。
在一实施例中，N型多晶硅层216扩散至深沟槽310侧壁的硅表面而形成掺杂层，如扩散至N型埋层206，而利于将N型埋层206引出。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (13)
1.一种半导体器件的制造方法，其特征在于，包括：
S1：提供P型衬底，在P型衬底上形成N型埋层，进行P型外延层生长以在P型衬底上形成P型外延层，进行高能磷注入在P型外延层上形成深N阱，并经高温热推进，随后依次沉积第一氧化硅层和氮化硅层，其中深N阱与N型埋层在竖直方向上间隔开来，且横向方向上至少部分重叠；
S2：进行光刻曝光工艺，形成浅沟槽图形，以氮化硅层为硬质掩膜层刻蚀硅，形成浅沟槽，随后在硅表面热氧化形成致密的氧化硅层并在其表面沉积第二氧化硅层以填充浅沟槽，以氮化硅层为停止层进行平坦化工艺，然后沉积形成第三氧化硅层，其中一浅沟槽至少部分位于深N阱区域内，一浅沟槽至少部分位于P型外延层区域内；
S3：在浅沟槽区域内进行光刻刻蚀工艺去除硅表面以上的第二氧化硅层和第三氧化硅层，暴露出浅沟槽底部的硅表面，以第三氧化硅层为掩模层，进行第一次深沟槽硅刻蚀工艺，第一次深沟槽硅刻蚀工艺的刻蚀深度为P型外延层的厚度，使得第一次深沟槽硅刻蚀工艺刻蚀的底部在P型衬底的表面，而形成深沟槽，其中一深沟槽至少部分位于深N阱与N型埋层横向方向上重叠的区域内，一深沟槽至少部分位于P型外延层区域内；
S4：在深沟槽内的侧壁和底部形成在位重掺杂的N型多晶硅层，过刻蚀去除深沟槽底部的N型多晶硅层，在N型多晶硅层的表面和硅表面沉积形成第四氧化硅层，并刻蚀去除深沟槽底部的氧化硅层，暴露出深沟槽底部的硅表面，以使第四氧化硅层在多晶硅侧面及顶部形成侧墙氧化层，其中至少部分位于深N阱与N型埋层横向方向上重叠的区域内的深沟槽一侧壁的N型多晶硅层与N型埋层接触；
S5：以第三氧化硅层和第四氧化硅层为掩膜层，进行第二次深沟槽硅刻蚀工艺，第二次深沟槽硅刻蚀工艺刻蚀到深沟槽的目标深度，再在深沟槽内形成第四氧化硅层，第四氧化硅层覆盖深沟槽的侧面和底部；
S6：沉积多晶硅层，使多晶硅层填充深沟槽，以氮化硅层为停止层，进行第二次平坦化工艺，去除氮化硅层之上的材料，然后去除氮化硅层和第一氧化硅层，随后进行多晶硅和氧化硅刻蚀，并分别进行N型和P型阱注入工艺以形成位于P型外延层区域内的P型阱和至少部分位于深N阱区域内的N型阱；以及
S7：在P型阱内进行P型重掺杂形成P型重掺杂区，在N型阱内进行N型重掺杂形成N型重掺杂区，沉积层间介质层并平坦化，进行光刻刻蚀工艺在层间介质层内形成接触孔并在其中填充导电材料，形成第一金属层，并刻蚀形成多个金属线，P型重掺杂区和深沟槽内靠近P型阱侧的N型多晶硅层分别通过一接触孔连接同一金属线，N型重掺杂区通过一接触孔连接一金属线。
2.根据权利要求1所述的半导体器件的制造方法，其特征在于，在步骤S1中，在P型衬底上注入锑金属并进行高温热推进形成N型埋层。
3.根据权利要求1所述的半导体器件的制造方法，其特征在于，在步骤S1中，N型埋层位于P型衬底表面的中间部分区域。
4.根据权利要求1所述的半导体器件的制造方法，其特征在于，在步骤S1中，深N阱在空间上位于N型埋层的上方，且在横向方向上与N型埋层至少部分重叠。
5.根据权利要求1所述的半导体器件的制造方法，其特征在于，在步骤S2中，至少部分位于P型外延层区域内的浅沟槽包括部分位于深N阱内的区域。
6.根据权利要求1所述的半导体器件的制造方法，其特征在于，在步骤S3中，至少部分位于深N阱与N型埋层横向方向上重叠的区域内的深沟槽至少部分延伸至N型埋层内。
7.根据权利要求1所述的半导体器件的制造方法，其特征在于，在步骤S4中，在形成第四氧化硅层之前还包括热氧化工艺以在N型多晶硅层表面和硅表面形成一层氧化层。
8.根据权利要求1所述的半导体器件的制造方法，其特征在于，在步骤S4中，第四氧化硅层厚度大于N型多晶硅层的厚度。
9.根据权利要求1所述的半导体器件的制造方法，其特征在于，在步骤S5中，在形成深沟槽后还包括在所述深沟槽底部的所述P型衬底表面形成沟道停止层。
10.根据权利要求1所述的半导体器件的制造方法，其特征在于，在步骤S7中，在步骤S6中还在P型阱与N型多晶硅层之间形成N型阱，使N型多晶硅层与N型阱连通，在步骤S7中还包括在P型阱与N型多晶硅层之间的N型阱内形成N型重掺杂区。
11.一种半导体器件结构，其特征在于，包括：
P型衬底，在P型衬底表面包括N型埋层，在P型衬底和N型埋层上包括P型外延层；
在P型外延层内包括深N阱，一至少部分位于深N阱区域内的浅沟槽和一至少部分位于P型外延层区域内的浅沟槽；
至少部分位于深N阱区域内的浅沟槽内的深沟槽和至少部分位于P型外延层区域内浅沟槽内的深沟槽，深沟槽包括位于P型外延层的部分和位于P型衬底的部分，深沟槽的位于P型外延层的部分的侧壁包括N型多晶硅层，深沟槽内的N型多晶硅层表面及硅表面包括第四氧化硅层，深沟槽内填充有多晶硅层，其中至少部分位于深N阱区域内的浅沟槽内的深沟槽一侧的N型多晶硅层与N型埋层和深N阱接触；
位于P型外延层区域内的P型阱和至少部分位于深N阱区域内的N型阱，在P型阱内包括P型重掺杂区，在N型阱内包括N型重掺杂区；
沉积层间介质层，沉积层间介质层覆盖硅表面、浅沟槽表面及深沟槽表面，层间介质层中包括接触孔，沉积层间介质层上包括金属线，P型重掺杂区和深沟槽内靠近P型阱侧的N型多晶硅层分别通过一接触孔连接同一金属线，N型重掺杂区通过一接触孔连接一金属线；
其中，深N阱与N型埋层在竖直方向上间隔开来。
12.根据权利要求11所述的半导体器件结构，其特征在于，靠近P型阱侧的N型多晶硅层与P型重掺杂区分别通过接触孔与同一金属线连接，P型重掺杂区与P型阱、P型外延层及P型衬底连通。
13.根据权利要求11所述的半导体器件结构，其特征在于，深N阱与N型埋层横向方向上至少部分重叠，N型埋层通过彼此连接的N型多晶硅层、深N阱、N型阱、N型重掺杂区、接触孔及金属线引出。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010401235.7A CN111584366B (zh) | 2020-05-13 | 2020-05-13 | 半导体器件的制造方法及半导体器件结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010401235.7A CN111584366B (zh) | 2020-05-13 | 2020-05-13 | 半导体器件的制造方法及半导体器件结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111584366A CN111584366A (zh) | 2020-08-25 |
| CN111584366B true CN111584366B (zh) | 2023-08-18 |
Family
ID=72113428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010401235.7A Active CN111584366B (zh) | 2020-05-13 | 2020-05-13 | 半导体器件的制造方法及半导体器件结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111584366B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111446203A (zh) * | 2020-04-09 | 2020-07-24 | 帝奥微电子有限公司 | 一种降低高速开关对地寄生电容的制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101132002A (zh) * | 2007-09-26 | 2008-02-27 | 东南大学 | 等离子平板显示器驱动芯片结构及其制备方法 |
| CN108565261A (zh) * | 2013-03-29 | 2018-09-21 | 美格纳半导体有限公司 | 半导体器件及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9660074B2 (en) * | 2014-08-07 | 2017-05-23 | Texas Instruments Incorporated | Methods and apparatus for LDMOS devices with cascaded RESURF implants and double buffers |
| US20160322262A1 (en) * | 2015-04-29 | 2016-11-03 | Globalfoundries Singapore Pte. Ltd. | Integration of devices |
-
2020
- 2020-05-13 CN CN202010401235.7A patent/CN111584366B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101132002A (zh) * | 2007-09-26 | 2008-02-27 | 东南大学 | 等离子平板显示器驱动芯片结构及其制备方法 |
| CN108565261A (zh) * | 2013-03-29 | 2018-09-21 | 美格纳半导体有限公司 | 半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111584366A (zh) | 2020-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10224411B2 (en) | Lateral PNP bipolar transistor with narrow trench emitter | |
| US7667270B2 (en) | Double trench for isolation of semiconductor devices | |
| US9214534B2 (en) | Lateral PNP bipolar transistor formed with multiple epitaxial layers | |
| US5614750A (en) | Buried layer contact for an integrated circuit structure | |
| US8502308B2 (en) | Semiconductor device with a trench isolation and method of manufacturing trenches in a semiconductor body | |
| US10685955B2 (en) | Trench diode and method of forming the same | |
| US4884117A (en) | Circuit containing integrated bipolar and complementary MOS transistors on a common substrate | |
| CN112713192A (zh) | 具备静电保护能力的屏蔽栅沟槽mosfet器件及制造方法 | |
| CN112133759B (zh) | 具有屏蔽栅沟槽结构的半导体器件及其制造方法 | |
| US20040018705A1 (en) | Semiconductor structure and method for processing such a structure | |
| US20190259868A1 (en) | Power transistor with terminal trenches in terminal resurf regions | |
| KR101798241B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| CN111584366B (zh) | 半导体器件的制造方法及半导体器件结构 | |
| CN111354677B (zh) | 深沟槽隔离结构的制备方法及半导体器件 | |
| CN109873033B (zh) | 绝缘栅双极型晶体管及其制造方法 | |
| KR100853799B1 (ko) | 트렌치 게이트 반도체 소자 및 그의 제조 방법 | |
| CN114171465A (zh) | 集成电路的制造方法及集成电路 | |
| CN113964038B (zh) | 沟槽栅mosfet器件的制造方法 | |
| CN114582959B (zh) | 沟槽型功率mos器件及其制造方法 | |
| US20240105869A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN109148556B (zh) | 超结器件及其制造方法 | |
| JPH0758123A (ja) | ラテラルバイポーラトランジスタの製造方法 | |
| KR20230144201A (ko) | 아이솔레이션 항복 전압 향상을 위한 반도체 소자 | |
| US20040018704A1 (en) | Multirate circular buffer and method of operating the same | |
| KR20050065139A (ko) | 반도체 소자의 소자 분리막 및 그의 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |