JP2004311547A - 縦形ｍｏｓトランジスタの製造方法 - Google Patents
縦形ｍｏｓトランジスタの製造方法 Download PDFInfo
- Publication number
- JP2004311547A JP2004311547A JP2003099926A JP2003099926A JP2004311547A JP 2004311547 A JP2004311547 A JP 2004311547A JP 2003099926 A JP2003099926 A JP 2003099926A JP 2003099926 A JP2003099926 A JP 2003099926A JP 2004311547 A JP2004311547 A JP 2004311547A
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- semiconductor substrate
- conductivity type
- trench
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 85
- 239000000758 substrate Substances 0.000 claims abstract description 73
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims abstract description 43
- 239000002184 metal Substances 0.000 claims abstract description 29
- 239000012535 impurity Substances 0.000 claims description 30
- 238000005530 etching Methods 0.000 claims description 26
- 238000000151 deposition Methods 0.000 claims description 21
- 210000000746 body region Anatomy 0.000 claims description 18
- 238000009792 diffusion process Methods 0.000 claims description 9
- 238000002513 implantation Methods 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 125000006850 spacer group Chemical group 0.000 claims description 6
- 230000008569 process Effects 0.000 abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 229920005591 polysilicon Polymers 0.000 description 10
- 239000012212 insulator Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 239000005368 silicate glass Substances 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 238000001994 activation Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】小型・高駆動能力で、高信頼性・低コスト・高歩留まりを実現する縦形ＭＯＳトランジスタ及びその製造方法を提供する。
【解決手段】トレンチの途中までを多結晶シリコンゲート電極で埋め込み、その上に中間絶縁膜を埋め込み平坦化する。この中間絶縁膜をエッチバックし、露出した半導体基板に金属を堆積することで、コンタクトホール形成工程を介さずに作成できる。アライメントずれ等のレイアウトマージンが必要ないため省面積化が可能。また金属が完全平坦化するので高信頼性である。
【選択図】 図１
【解決手段】トレンチの途中までを多結晶シリコンゲート電極で埋め込み、その上に中間絶縁膜を埋め込み平坦化する。この中間絶縁膜をエッチバックし、露出した半導体基板に金属を堆積することで、コンタクトホール形成工程を介さずに作成できる。アライメントずれ等のレイアウトマージンが必要ないため省面積化が可能。また金属が完全平坦化するので高信頼性である。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、トレンチ構造を有する縦形ＭＯＳトランジスタ、及びその製造方法に関する。
【０００２】
【従来の技術】
図２に従来のトレンチ構造を有する縦形ＭＯＳトランジスタの模式断面図を示す。これはドレイン領域となる第１導電型高濃度基板１上に、より低濃度の第１導電型層２をエピタキシャル成長させて、半導体基板を形成する。この半導体基板の表面からボディ領域と称する第２導電型拡散領域３を不純物注入及び１０００℃以上の高温熱処理で形成する。さらに表面からソース領域となる第１導電型高濃度不純物領域７と、ボディ領域の電位をオーミック・コンタクトにより固定させるための第２導電型高濃度ボディコンタクト領域８が形成されている。ここで、この第１導電型のソース領域７と第２導電型のボディコンタクト領域８は通常は同電位とするため図２のように表面で接触するようにレイアウトする。それらの表面に中間絶縁膜９を形成する。そして、このソース領域７上とボディコンタクト領域８上に設けるコンタクトホール１３に形成されたソース電極１５によって、７と８を電気的に接続している。そしてこの第１導電型のソース領域７を貫通してエピタキシャル成長層である単結晶シリコンをエッチングしてシリコントレンチ４を形成する。このシリコントレンチ４内にゲート絶縁膜５及び、ゲート電極となる高濃度不純物を含んだ多結晶シリコン６を埋め込んでいる。またこの半導体基板裏面の第１導電型高濃度基板１はドレイン金属電極１６に接続されている。シリコンゲート電極６上には、中間絶縁膜９が形成されているのでシリコンゲート電極６とソース領域７とは短絡しない。
【０００３】
以上のような構造により、裏面側の第１導電型高濃度基板１及び第１導電型エピタキシャル領域２からなるドレイン領域から、表面側の第１導電型高濃度領域７からなるソース領域へ流れる電流を、トレンチ４側壁のゲート絶縁膜を５介して、トレンチ４内に埋め込んだゲート電極６で制御する縦型ＭＯＳトランジスタとして機能させることができる。この方法は導電型をＮとＰに逆転させることで、Ｎチャネル型、Ｐチャネル型の両方に対応することができる。
【０００４】
また、このトレンチ構造を有する縦形ＭＯＳトランジスタは、完全に縦方向にチャネルを形成するので、平面方向の微細化技術の適用が可能であるという特徴を有する。そのため微細化技術の発達に伴い、平面的なトランジスタ占有面積が小さくなり、近年素子単位面積当たりに流れるドレイン電流量が増加する傾向にある。
【０００５】
実際には図２のような断面構造を複数折り返して形成する事によりチャネル幅を増やし、ドレイン電流量を増加させ、任意の駆動能力を有するＭＯＳトランジスタとすることになる。このような縦形ＭＯＳトランジスタは、例えば米国特許４７６７７２２などにその基本的な構造及び製造方法の概略が開示されている。
【０００６】
【特許文献】
米国特許４７６７７２２号公報
【０００７】
【発明が解決しようとする課題】
しかし、このような縦形ＭＯＳトランジスタの構造及び製造方法では以下のような問題点が存在する。
【０００８】
まず第１にコンタクトホール１３を形成する場合、高濃度ソース領域７及びボディコンタクト領域８をまたがるように形成するため、両者の領域の合わせずれマージン分、大きい面積に設定する必要がある。また、ゲート電極６とソース電極１５との導通を避けるため、トレンチ４のパターンとのスペースを、合わせずれマージンを考慮して間隔を置いて設定する必要がある。そしてこれらが縦型ＭＯＳトランジスタの微細化を妨げる一因になっており、小型化・低コスト化あるいは駆動能力向上を阻害している。
【０００９】
第２に、先に述べたように縦型ＭＯＳトランジスタは近年微細化により、流すドレイン電流密度が増大する傾向にあり、それに伴い信頼性上や低抵抗化の上から金属の堆積膜厚も増加している。
【００１０】
ところが高濃度ソース領域７上のコンタクトホール１３内に形成されるソース金属電極１５は、一般にスパッタ法により形成するが、堆積の異方性のため図２の１７に示すようなコンタクトのエッジ部分の金属被覆性が悪く、その部分の膜厚は平坦部分の半分程度、ひどいときは３分の１以下にまでなることがある。そのためここの部分の電流集中とそれによる断線や信頼性不良を避けるため、より厚く金属膜を形成する必要があるが、これはスループットやパターンの加工精度の悪化、ひいては材料コストの増大を招いている。
【００１１】
【課題を解決するための手段】
上記課題を解決するために、この発明は、第１の導電型の半導体基板主表面のトレンチ形成予定領域から異方性エッチングを行い、トレンチを形成する工程と、第１の導電型の半導体基板主表面及びトレンチの壁面に沿ってゲート酸化膜を形成する工程と、ゲート酸化膜上に多結晶シリコン層を堆積する工程と、半導体基板上の多結晶シリコンを除去し、同時にトレンチ内の多結晶シリコンを半導体基板主表面上から所定の深さまで除去するように多結晶シリコンをエッチングし、トレンチ内にゲートを形成する工程と、
第１の導電型の半導体基板主表面から、第２の導電型のボディ領域を第２導電型の不純物の注入及び熱拡散で形成する工程と、半導体基板主表面から第１の導電型のソース領域を第１導電型の不純物の注入により形成する工程と、半導体基板主表面から第２の導電型のボディコンタクト領域を第２導電型の不純物の注入により形成する工程と、半導体基板主表面及びゲート電極上に中間絶縁膜を堆積する工程と、半導体基板主表面上の中間絶縁膜を、半導体主表面のソース領域及びボディコンタクト領域を全て露出するようにエッチバックする工程と、半導体主表面上にソース金属電極を形成する工程とを、行うことを特徴とする縦形ＭＯＳトランジスタの製造方法とした。
【００１２】
または第１の導電型の半導体基板主表面のトレンチ形成予定領域から異方性エッチングを行い、トレンチを形成する工程と、第１の導電型の半導体基板主表面及びトレンチの壁面に沿ってゲート酸化膜を形成する工程と、ゲート酸化膜上に多結晶シリコン層を堆積する工程と、半導体基板上の多結晶シリコンを除去し、同時にトレンチ内の多結晶シリコンを半導体基板主表面上から所定の深さまで除去するように多結晶シリコンをエッチングし、トレンチ内にゲートを形成する工程と、第１の導電型の半導体基板主表面から、第２の導電型のボディ領域を第２導電型の不純物の注入及び熱拡散で形成する工程と、半導体基板主表面から第１の導電型のソース領域を第１導電型の不純物の注入により形成する工程と、半導体基板主表面から第２の導電型のボディコンタクト領域を第２導電型の不純物の注入により形成する工程と、半導体主表面に第１の絶縁膜を堆積する工程と、半導体基板上の第１の絶縁膜を異方性エッチングにより除去し、同時にゲート電極上のトレンチ側壁に第１の絶縁膜からなるサイドスペーサーを形成する工程と、半導体基板主表面及びゲート電極上に中間絶縁膜を堆積する工程と、半導体基板主表面上の中間絶縁膜を、半導体主表面のソース領域及びボディコンタクト領域を全て露出するようにエッチバックする工程と、半導体主表面上にソース金属電極を形成する工程とを、行うことを特徴とする縦形ＭＯＳトランジスタの製造方法とした。
【００１３】
また、第１の導電型の半導体基板主表面のトレンチ形成予定領域から異方性エッチングを行い、トレンチを形成する工程と、第１の導電型の半導体基板主表面及びトレンチの壁面に沿ってゲート酸化膜を形成する工程と、ゲート酸化膜上に多結晶シリコン層を堆積する工程と、半導体基板上の多結晶シリコンを除去し、同時にトレンチ内の多結晶シリコンを半導体基板主表面上から所定の深さまで除去するように多結晶シリコンをエッチングし、トレンチ内にゲートを形成する工程と、第１の導電型の半導体基板主表面から、第２の導電型のボディ領域を第２導電型の不純物の注入及び熱拡散で形成する工程と、半導体基板主表面から第１の導電型のソース領域を第１導電型の不純物の注入により形成する工程と、半導体基板主表面から第２の導電型のボディコンタクト領域を第２導電型の不純物の注入により形成する工程と、半導体主表面にトレンチが完全にふさがり、半導体主表面上が完全に平坦化する膜厚で第１の絶縁膜を堆積する工程と、半導体基板主表面上の第１の絶縁膜を除去し、トレンチ内の第１の絶縁膜を残すように第１の絶縁膜をエッチバックする工程と、半導体基板主表面及びゲート電極上に中間絶縁膜を堆積する工程と、半導体基板主表面上の中間絶縁膜を、半導体主表面のソース領域及びボディコンタクト領域を全て露出するようにエッチバックする工程と、半導体主表面上にソース金属電極を形成する工程とを、行うことを特徴とする縦形ＭＯＳトランジスタの製造方法とした。
【００１４】
また先の第１の絶縁膜がシリコン窒化膜 である縦形ＭＯＳトランジスタの製造方法とした。または先の第１の絶縁膜がシリコン窒化膜 である縦形ＭＯＳトランジスタの製造方法とした。また先の第１の絶縁膜の膜厚が０．３μｍから１．０μｍ である縦形ＭＯＳトランジスタの製造方法とした。またその第１の絶縁膜がシリコン窒化膜である縦形ＭＯＳトランジスタの製造方法とした。
【００１５】
【発明の実施の形態】
以下にこの発明の実施の形態を図面に基づいて説明する。
【００１６】
図１は本発明のＮチャネル縦形ＭＯＳトランジスタの断面図である。ドレイン領域となる第１導電型高濃度基板１上に、より低濃度の第１導電型層２をエピタキシャル成長させて半導体基板を形成する。この半導体基板の表面からボディ領域となる第２導電型拡散領域３を不純物注入及び１０００℃以上の高温熱処理で形成する。更に、表面からソース領域となる第１導電型高濃度不純物領域７と、ボディ領域の電位をオーミック・コンタクトにより固定させるための第２導電型高濃度ボディコンタクト領域８を形成する。
【００１７】
ソース領域７の表面中央部からトレンチ４を形成し、トレンチ４内にゲート絶縁膜５を介して、多結晶シリコンゲート電極６を設ける。多結晶シリコンゲート電極６の上面は、ソース領域７とボディ領域３との界面と一致させる。その上のトレンチ４内に中間絶縁膜を形成する。そして、基板１上に金属膜であるソース電極１５を形成する。ソース領域７とボディコンタクト領域８とは、ソース電極１５で導通される。ここで、そのためのコンタクトはシリコントレンチ以外のシリコン面を均一に露出させ、金属膜１５を半導体基板に平坦に接触させている。
【００１８】
このとき、トレンチ４内の高濃度多結晶シリコンからなるゲート電極６と接触しないように、トレンチ４の中途まで高濃度多結晶シリコン６を埋め込み、その上に中間絶縁膜９を形成している。またこの高濃度半導体基板１裏面の第１導電型高濃度領域がドレイン金属電極１６に接続されしていることは従来と同様である。
【００１９】
トレンチ４内の高濃度多結晶シリコンゲート電極６の深さは、０．５μｍ以上が望ましい。これはゲート電極６と直上のソース電極１５との間に形成される容量により、高周波特性が阻害される事を防ぐためである。また、この高濃度多結晶シリコンゲート電極６の深さは高濃度ソース領域の拡散深さを考慮すると、１μｍ以下が望ましい。これ以上ソース領域７を深く拡散させる熱処理を行うと、ボディ領域３の深さも影響を受けて変動するためである。つまりこの高濃度多結晶シリコンゲート電極の深さは０．５μｍから１μｍの間で設定する事が好ましい。
【００２０】
以上のような構造により、従来例と同様に、裏面側の第１導電型高濃度きばｎ１及び第１導電型エピタキシャル領域２からなるドレイン領域から、表面側の第１導電型高濃度領域７からなるソース領域へ流れる電流を、トレンチ４側壁のゲート絶縁膜５を介して、トレンチ４内に埋め込んだ多結晶シリコンからなるゲート電極６で制御する縦型ＭＯＳトランジスタとして機能させることができる。
【００２１】
さらに従来例で問題になっていた、コンタクトホールと高濃度ソース領域７及び高濃度ボディコンタクト領域８との合わせずれマージンや、コンタクトホールとトレンチ４とのスペースのずれを考慮したスペースを設ける必要が無いので、従来より小面積でトランジスタを形成でき、小型化・ひいては大電流化が実現できる。
【００２２】
また、図１に示されるように金属膜１５が完全に平坦で、従来例のように金属堆積時に必要部分に凹凸が存在しないので、従来のスパッタ法で金属を均一な膜厚で形成でき、電流が一部分に集中するという事が無く信頼性の高いソース電極が従来より薄い膜厚で形成できる。
【００２３】
また、この方法は導電型をＮまたはＰにすることで、Ｎチャネル型、Ｐチャネル型の両方に対応することができる。
【００２４】
本発明を実現するための縦形ＭＯＳトランジスタの製造方法を図３から図１２に基づいてＮチャネル型を例に説明する。
【００２５】
まずＡｓまたはＳｂを、抵抗率にして０．００１Ω・ｃｍから０．０１Ω・ｃｍになるまでドープしたＮ型高濃度基板１上に、２ｅ１４／ｃｍ３から４ｅ１６／ｃｍ３の濃度のＰをドープした数μｍから数１０μｍの厚さのＮ型低濃度エピタキシャル層２を有する面方位１００の半導体基板を用意する（図３）。このＮ型エピタキシャル層２の厚さ及び不純物濃度は、必要とされるドレイン・ソース間の耐圧及び電流駆動能力によって任意の条件のものを選ぶ。
【００２６】
次にこの縦形ＭＯＳトランジスタの、後にボディとなる領域を形成するために、Ｂを注入し、その後熱処理することにより、不純物濃度が２ｅ１６／ｃｍ３から５ｅ１７／ｃｍ３で深さが数μｍから１０数μｍまでの深さのＰ型ボディ領域３を形成する。次に、酸化膜またはレジストをマスクとしてトレンチを形成する領域の単結晶シリコンを露出させ、ＲＩＥによる異方性エッチング法で、ボディ領域３を貫通する深さまでエピタキシャル層２のシリコンをエッチングし、トレンチ４を形成する。
【００２７】
次に、高温犠牲酸化や、等方性ドライエッチングなど、よく知られた方法によりトレンチ角部を丸め、その後トレンチ４側壁及び底面にゲート絶縁膜５を形成する（図４）。
【００２８】
この後、まず高濃度の不純物を含んだ多結晶シリコン６を、トレンチ４の幅に応じて、トレンチ４を完全に埋め込み、表面が平坦になるまでの厚さで堆積する（図５）。例えば、トレンチ幅が０．８μｍの場合、０．４μｍ以上の厚さの多結晶シリコンを堆積する。高濃度の不純物を含んだ多結晶シリコン６の形成方法は、初めに不純物を含まない多結晶シリコンを堆積した後に、熱拡散またはイオン注入法により不純物を注入する方法や、多結晶シリコン堆積中に不純物を導入する方法など、任意の方法を用いることができる。
【００２９】
次に、半導体基板表面及びシリコントレンチ４内部に形成した多結晶シリコン６を、エッチバック法により、少なくとも半導体表面の多結晶シリコン６が完全に無くなるまで除去する。このとき、トレンチ内の多結晶シリコンは故意に表面から０．５μｍから１．０μｍまでの深さまでエッチングさせる（図６）。このトレンチ４内における多結晶シリコン６表面の深さは、多結晶シリコン６のエッチング中において半導体表面が露出した際に、ラジカル量変化などで検出されるエッチング時間に基づいて調整する。
【００３０】
次に、通常のＭＯＳ製造工程と同様に、高濃度ソース領域７を形成するためのＡｓの注入、高濃度ボディコンタクト領域８を形成するためのＢまたはＢＦ２の注入及びそれらの活性化処理を行う（図７）。このとき、高濃度ソース領域７がシリコントレンチ内の多結晶シリコン６表面に達するまで拡散させる。
【００３１】
次に中間絶縁膜９を堆積し、高濃度多結晶シリコンが途中まで埋め込まれたシリコントレンチによる凹凸を平坦化させる。その方法としては例えば、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｌｏｒｔｈｏｓｉｌｉｃａｔｅ）やＮＳＧ（Ｎｏｎ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）などを下地にＢＳＧ（Ｂｏｒｏｎ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＰＳＧ（Ｐｈｏｓｐｈｏｒ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）またはＢＰＳＧ（Ｂｏｒｏｎ−Ｐｈｏｓｐｈｏｒ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）などの軟化点の低い酸化膜をＣＶＤ法で形成し、アニールすることにより表面を平らにする（図８）。
【００３２】
その後、エッチバック法により中間絶縁膜をエッチングし、トレンチ内に中間絶縁膜９を残して、高濃度ソース領域７及び高濃度ボディコンタクト領域８を露出させる（図９）。
【００３３】
次に、ソース領域７及びボディ領域３の電位をとるための金属膜１５を形成する（図１０）。従来であれば中間絶縁膜９にコンタクトホールを開けることで選択的に高濃度ソース領域７及び高濃度ボディ領域８のみに金属膜が接触する方法であったが、本発明ではトレンチ内の高濃度多結晶シリコン６が中間絶縁膜９に覆われているためトランジスタ領域全面に金属膜を形成したままで金属コンタクトが達成できる。また既にエッチバックにより基板表面が平坦化されているので、形成する金属膜も高い平坦度を有する。
【００３４】
最後に詳細は図示しないが、表面保護膜の形成、裏面研削、裏面ドレイン金属電極１６を形成して、本発明の縦型ＭＯＳトランジスタが完成する（図１１）。
【００３５】
以上の製造工程及び構造をもつ本発明の縦形ＭＯＳトランジスタは、以下のような特徴をもつ。
【００３６】
まず１つめはコンタクトホールと高濃度ソース領域及び高濃度ボディ領域の合わせずれマージンや、コンタクトホールとシリコントレンチの合わせずれマージンを考慮せずにｓｅｌｆ−Ａｌｉｇｎにて形成できるので、省面積化による低コスト化もしくは小型大電流駆動を実現できる。
【００３７】
２つめは、従来例のようなソース金属電極の局所的な薄膜化がなくなり、平坦な金属膜を作成できる。そのため均一に電流が流れるようになり配線の信頼性が向上するとともに、金属の厚膜化によるコストアップ、スループット低下を軽減する事ができ、加工性向上により安定的に縦型ＭＯＳトランジスタを作成する事ができる。
【００３８】
また、別の実施例として図１２のようにしてもよい。図１３では高濃度多結晶シリコン６上のトレンチ４側壁に窒化膜などのサイドスペーサ１８を形成している。一般的に縦型ＭＯＳトランジスタにおいて、高濃度多結晶シリコンと高濃度ソース領域の間の酸化膜は、電界が集中しやすいという事と、工程上この部分の酸化膜がエッチングやダメージによる膜質劣化を起こしやすいという事により、酸化膜耐圧や長期信頼性の低下などの不良がおきやすい。
【００３９】
図１２に示すように、トレンチ４側壁にサイドスペーサ１８として窒化膜などの絶縁物を形成する事により、これらの不良を回避する事ができるという効果がある。このサイドスペーサ１８は本発明の製造工程の一部を示す図７において、窒化膜などの絶縁物１９を堆積し、異方性ドライエッチングを施す事で、達成できる。後は図８以下に示した工程フローにより、図１２を完成させることができる。
【００４０】
または同じ効果を得る方法として、本発明の別の実施例として、図１３のようにしてもよい。これは図７において先の絶縁物を堆積する場合に、この絶縁物の厚さをある厚さ以上に設定することで完全にトレンチ４を埋め込み、半導体主表面を平坦化することができることを利用したものである。その後この絶縁膜をエッチバックすることでトレンチ４内のみ（第１の）絶縁膜１９を残すことができる。ここでこのトレンチを完全に埋め込むための絶縁膜の厚さは、トレンチの幅以上であることが望ましい。具体的には０．３μｍから１．０μｍの間にするとよい。
後は図８以下に示したような工程フローにより、図１３を完成させることが出来る。
【００４１】
【発明の効果】
本発明によれば、縦形ＭＯＳトランジスタの小型化・高駆動能力が達成できる。高信頼性の縦型ＭＯＳトランジスタを提供できるとともに、工程の短縮や材料費の削減、歩留まり向上による低価格化が実現できる。
【図面の簡単な説明】
【図１】本発明の縦形ＭＯＳトランジスタの模式断面図である。
【図２】従来の縦形ＭＯＳトランジスタの模式断面図である。
【図３】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程断面図である。
【図４】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程Ｉ断面図である。
【図５】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程ＩＩ断面図である。
【図６】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程ＩＩＩ断面図である。
【図７】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程ＩＶ断面図である。
【図８】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程Ｖ断面図である。
【図９】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程ＶＩ断面図である。
【図１０】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程ＶＩＩ断面図である。
【図１１】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程ＶＩＩＩ断面図である。
【図１２】本発明の縦形ＭＯＳトランジスタの別の実施例の模式断面図である。
【図１３】本発明の縦形ＭＯＳトランジスタの更に別の実施例の模式断面図である。
【符号の説明】
１ 第１導電型高濃度基板
２ 第１導電型エピタキシャル層
３ 第２導電型ボディ領域
４ シリコントレンチ
５ ゲート絶縁膜
６ 多結晶シリコンゲート電極
７ 第１導電型高濃度ソース領域
８ 第２導電型高濃度ボディコンタクト領域
９ 中間絶縁膜
１０ グレイン境界
１１ シリコン酸化膜
１３ コンタクトホール
１５ ソース金属電極
１６ ドレイン金属電極
１８ サイドスペーサ
１９ 第１の絶縁膜
【発明の属する技術分野】
本発明は、トレンチ構造を有する縦形ＭＯＳトランジスタ、及びその製造方法に関する。
【０００２】
【従来の技術】
図２に従来のトレンチ構造を有する縦形ＭＯＳトランジスタの模式断面図を示す。これはドレイン領域となる第１導電型高濃度基板１上に、より低濃度の第１導電型層２をエピタキシャル成長させて、半導体基板を形成する。この半導体基板の表面からボディ領域と称する第２導電型拡散領域３を不純物注入及び１０００℃以上の高温熱処理で形成する。さらに表面からソース領域となる第１導電型高濃度不純物領域７と、ボディ領域の電位をオーミック・コンタクトにより固定させるための第２導電型高濃度ボディコンタクト領域８が形成されている。ここで、この第１導電型のソース領域７と第２導電型のボディコンタクト領域８は通常は同電位とするため図２のように表面で接触するようにレイアウトする。それらの表面に中間絶縁膜９を形成する。そして、このソース領域７上とボディコンタクト領域８上に設けるコンタクトホール１３に形成されたソース電極１５によって、７と８を電気的に接続している。そしてこの第１導電型のソース領域７を貫通してエピタキシャル成長層である単結晶シリコンをエッチングしてシリコントレンチ４を形成する。このシリコントレンチ４内にゲート絶縁膜５及び、ゲート電極となる高濃度不純物を含んだ多結晶シリコン６を埋め込んでいる。またこの半導体基板裏面の第１導電型高濃度基板１はドレイン金属電極１６に接続されている。シリコンゲート電極６上には、中間絶縁膜９が形成されているのでシリコンゲート電極６とソース領域７とは短絡しない。
【０００３】
以上のような構造により、裏面側の第１導電型高濃度基板１及び第１導電型エピタキシャル領域２からなるドレイン領域から、表面側の第１導電型高濃度領域７からなるソース領域へ流れる電流を、トレンチ４側壁のゲート絶縁膜を５介して、トレンチ４内に埋め込んだゲート電極６で制御する縦型ＭＯＳトランジスタとして機能させることができる。この方法は導電型をＮとＰに逆転させることで、Ｎチャネル型、Ｐチャネル型の両方に対応することができる。
【０００４】
また、このトレンチ構造を有する縦形ＭＯＳトランジスタは、完全に縦方向にチャネルを形成するので、平面方向の微細化技術の適用が可能であるという特徴を有する。そのため微細化技術の発達に伴い、平面的なトランジスタ占有面積が小さくなり、近年素子単位面積当たりに流れるドレイン電流量が増加する傾向にある。
【０００５】
実際には図２のような断面構造を複数折り返して形成する事によりチャネル幅を増やし、ドレイン電流量を増加させ、任意の駆動能力を有するＭＯＳトランジスタとすることになる。このような縦形ＭＯＳトランジスタは、例えば米国特許４７６７７２２などにその基本的な構造及び製造方法の概略が開示されている。
【０００６】
【特許文献】
米国特許４７６７７２２号公報
【０００７】
【発明が解決しようとする課題】
しかし、このような縦形ＭＯＳトランジスタの構造及び製造方法では以下のような問題点が存在する。
【０００８】
まず第１にコンタクトホール１３を形成する場合、高濃度ソース領域７及びボディコンタクト領域８をまたがるように形成するため、両者の領域の合わせずれマージン分、大きい面積に設定する必要がある。また、ゲート電極６とソース電極１５との導通を避けるため、トレンチ４のパターンとのスペースを、合わせずれマージンを考慮して間隔を置いて設定する必要がある。そしてこれらが縦型ＭＯＳトランジスタの微細化を妨げる一因になっており、小型化・低コスト化あるいは駆動能力向上を阻害している。
【０００９】
第２に、先に述べたように縦型ＭＯＳトランジスタは近年微細化により、流すドレイン電流密度が増大する傾向にあり、それに伴い信頼性上や低抵抗化の上から金属の堆積膜厚も増加している。
【００１０】
ところが高濃度ソース領域７上のコンタクトホール１３内に形成されるソース金属電極１５は、一般にスパッタ法により形成するが、堆積の異方性のため図２の１７に示すようなコンタクトのエッジ部分の金属被覆性が悪く、その部分の膜厚は平坦部分の半分程度、ひどいときは３分の１以下にまでなることがある。そのためここの部分の電流集中とそれによる断線や信頼性不良を避けるため、より厚く金属膜を形成する必要があるが、これはスループットやパターンの加工精度の悪化、ひいては材料コストの増大を招いている。
【００１１】
【課題を解決するための手段】
上記課題を解決するために、この発明は、第１の導電型の半導体基板主表面のトレンチ形成予定領域から異方性エッチングを行い、トレンチを形成する工程と、第１の導電型の半導体基板主表面及びトレンチの壁面に沿ってゲート酸化膜を形成する工程と、ゲート酸化膜上に多結晶シリコン層を堆積する工程と、半導体基板上の多結晶シリコンを除去し、同時にトレンチ内の多結晶シリコンを半導体基板主表面上から所定の深さまで除去するように多結晶シリコンをエッチングし、トレンチ内にゲートを形成する工程と、
第１の導電型の半導体基板主表面から、第２の導電型のボディ領域を第２導電型の不純物の注入及び熱拡散で形成する工程と、半導体基板主表面から第１の導電型のソース領域を第１導電型の不純物の注入により形成する工程と、半導体基板主表面から第２の導電型のボディコンタクト領域を第２導電型の不純物の注入により形成する工程と、半導体基板主表面及びゲート電極上に中間絶縁膜を堆積する工程と、半導体基板主表面上の中間絶縁膜を、半導体主表面のソース領域及びボディコンタクト領域を全て露出するようにエッチバックする工程と、半導体主表面上にソース金属電極を形成する工程とを、行うことを特徴とする縦形ＭＯＳトランジスタの製造方法とした。
【００１２】
または第１の導電型の半導体基板主表面のトレンチ形成予定領域から異方性エッチングを行い、トレンチを形成する工程と、第１の導電型の半導体基板主表面及びトレンチの壁面に沿ってゲート酸化膜を形成する工程と、ゲート酸化膜上に多結晶シリコン層を堆積する工程と、半導体基板上の多結晶シリコンを除去し、同時にトレンチ内の多結晶シリコンを半導体基板主表面上から所定の深さまで除去するように多結晶シリコンをエッチングし、トレンチ内にゲートを形成する工程と、第１の導電型の半導体基板主表面から、第２の導電型のボディ領域を第２導電型の不純物の注入及び熱拡散で形成する工程と、半導体基板主表面から第１の導電型のソース領域を第１導電型の不純物の注入により形成する工程と、半導体基板主表面から第２の導電型のボディコンタクト領域を第２導電型の不純物の注入により形成する工程と、半導体主表面に第１の絶縁膜を堆積する工程と、半導体基板上の第１の絶縁膜を異方性エッチングにより除去し、同時にゲート電極上のトレンチ側壁に第１の絶縁膜からなるサイドスペーサーを形成する工程と、半導体基板主表面及びゲート電極上に中間絶縁膜を堆積する工程と、半導体基板主表面上の中間絶縁膜を、半導体主表面のソース領域及びボディコンタクト領域を全て露出するようにエッチバックする工程と、半導体主表面上にソース金属電極を形成する工程とを、行うことを特徴とする縦形ＭＯＳトランジスタの製造方法とした。
【００１３】
また、第１の導電型の半導体基板主表面のトレンチ形成予定領域から異方性エッチングを行い、トレンチを形成する工程と、第１の導電型の半導体基板主表面及びトレンチの壁面に沿ってゲート酸化膜を形成する工程と、ゲート酸化膜上に多結晶シリコン層を堆積する工程と、半導体基板上の多結晶シリコンを除去し、同時にトレンチ内の多結晶シリコンを半導体基板主表面上から所定の深さまで除去するように多結晶シリコンをエッチングし、トレンチ内にゲートを形成する工程と、第１の導電型の半導体基板主表面から、第２の導電型のボディ領域を第２導電型の不純物の注入及び熱拡散で形成する工程と、半導体基板主表面から第１の導電型のソース領域を第１導電型の不純物の注入により形成する工程と、半導体基板主表面から第２の導電型のボディコンタクト領域を第２導電型の不純物の注入により形成する工程と、半導体主表面にトレンチが完全にふさがり、半導体主表面上が完全に平坦化する膜厚で第１の絶縁膜を堆積する工程と、半導体基板主表面上の第１の絶縁膜を除去し、トレンチ内の第１の絶縁膜を残すように第１の絶縁膜をエッチバックする工程と、半導体基板主表面及びゲート電極上に中間絶縁膜を堆積する工程と、半導体基板主表面上の中間絶縁膜を、半導体主表面のソース領域及びボディコンタクト領域を全て露出するようにエッチバックする工程と、半導体主表面上にソース金属電極を形成する工程とを、行うことを特徴とする縦形ＭＯＳトランジスタの製造方法とした。
【００１４】
また先の第１の絶縁膜がシリコン窒化膜 である縦形ＭＯＳトランジスタの製造方法とした。または先の第１の絶縁膜がシリコン窒化膜 である縦形ＭＯＳトランジスタの製造方法とした。また先の第１の絶縁膜の膜厚が０．３μｍから１．０μｍ である縦形ＭＯＳトランジスタの製造方法とした。またその第１の絶縁膜がシリコン窒化膜である縦形ＭＯＳトランジスタの製造方法とした。
【００１５】
【発明の実施の形態】
以下にこの発明の実施の形態を図面に基づいて説明する。
【００１６】
図１は本発明のＮチャネル縦形ＭＯＳトランジスタの断面図である。ドレイン領域となる第１導電型高濃度基板１上に、より低濃度の第１導電型層２をエピタキシャル成長させて半導体基板を形成する。この半導体基板の表面からボディ領域となる第２導電型拡散領域３を不純物注入及び１０００℃以上の高温熱処理で形成する。更に、表面からソース領域となる第１導電型高濃度不純物領域７と、ボディ領域の電位をオーミック・コンタクトにより固定させるための第２導電型高濃度ボディコンタクト領域８を形成する。
【００１７】
ソース領域７の表面中央部からトレンチ４を形成し、トレンチ４内にゲート絶縁膜５を介して、多結晶シリコンゲート電極６を設ける。多結晶シリコンゲート電極６の上面は、ソース領域７とボディ領域３との界面と一致させる。その上のトレンチ４内に中間絶縁膜を形成する。そして、基板１上に金属膜であるソース電極１５を形成する。ソース領域７とボディコンタクト領域８とは、ソース電極１５で導通される。ここで、そのためのコンタクトはシリコントレンチ以外のシリコン面を均一に露出させ、金属膜１５を半導体基板に平坦に接触させている。
【００１８】
このとき、トレンチ４内の高濃度多結晶シリコンからなるゲート電極６と接触しないように、トレンチ４の中途まで高濃度多結晶シリコン６を埋め込み、その上に中間絶縁膜９を形成している。またこの高濃度半導体基板１裏面の第１導電型高濃度領域がドレイン金属電極１６に接続されしていることは従来と同様である。
【００１９】
トレンチ４内の高濃度多結晶シリコンゲート電極６の深さは、０．５μｍ以上が望ましい。これはゲート電極６と直上のソース電極１５との間に形成される容量により、高周波特性が阻害される事を防ぐためである。また、この高濃度多結晶シリコンゲート電極６の深さは高濃度ソース領域の拡散深さを考慮すると、１μｍ以下が望ましい。これ以上ソース領域７を深く拡散させる熱処理を行うと、ボディ領域３の深さも影響を受けて変動するためである。つまりこの高濃度多結晶シリコンゲート電極の深さは０．５μｍから１μｍの間で設定する事が好ましい。
【００２０】
以上のような構造により、従来例と同様に、裏面側の第１導電型高濃度きばｎ１及び第１導電型エピタキシャル領域２からなるドレイン領域から、表面側の第１導電型高濃度領域７からなるソース領域へ流れる電流を、トレンチ４側壁のゲート絶縁膜５を介して、トレンチ４内に埋め込んだ多結晶シリコンからなるゲート電極６で制御する縦型ＭＯＳトランジスタとして機能させることができる。
【００２１】
さらに従来例で問題になっていた、コンタクトホールと高濃度ソース領域７及び高濃度ボディコンタクト領域８との合わせずれマージンや、コンタクトホールとトレンチ４とのスペースのずれを考慮したスペースを設ける必要が無いので、従来より小面積でトランジスタを形成でき、小型化・ひいては大電流化が実現できる。
【００２２】
また、図１に示されるように金属膜１５が完全に平坦で、従来例のように金属堆積時に必要部分に凹凸が存在しないので、従来のスパッタ法で金属を均一な膜厚で形成でき、電流が一部分に集中するという事が無く信頼性の高いソース電極が従来より薄い膜厚で形成できる。
【００２３】
また、この方法は導電型をＮまたはＰにすることで、Ｎチャネル型、Ｐチャネル型の両方に対応することができる。
【００２４】
本発明を実現するための縦形ＭＯＳトランジスタの製造方法を図３から図１２に基づいてＮチャネル型を例に説明する。
【００２５】
まずＡｓまたはＳｂを、抵抗率にして０．００１Ω・ｃｍから０．０１Ω・ｃｍになるまでドープしたＮ型高濃度基板１上に、２ｅ１４／ｃｍ３から４ｅ１６／ｃｍ３の濃度のＰをドープした数μｍから数１０μｍの厚さのＮ型低濃度エピタキシャル層２を有する面方位１００の半導体基板を用意する（図３）。このＮ型エピタキシャル層２の厚さ及び不純物濃度は、必要とされるドレイン・ソース間の耐圧及び電流駆動能力によって任意の条件のものを選ぶ。
【００２６】
次にこの縦形ＭＯＳトランジスタの、後にボディとなる領域を形成するために、Ｂを注入し、その後熱処理することにより、不純物濃度が２ｅ１６／ｃｍ３から５ｅ１７／ｃｍ３で深さが数μｍから１０数μｍまでの深さのＰ型ボディ領域３を形成する。次に、酸化膜またはレジストをマスクとしてトレンチを形成する領域の単結晶シリコンを露出させ、ＲＩＥによる異方性エッチング法で、ボディ領域３を貫通する深さまでエピタキシャル層２のシリコンをエッチングし、トレンチ４を形成する。
【００２７】
次に、高温犠牲酸化や、等方性ドライエッチングなど、よく知られた方法によりトレンチ角部を丸め、その後トレンチ４側壁及び底面にゲート絶縁膜５を形成する（図４）。
【００２８】
この後、まず高濃度の不純物を含んだ多結晶シリコン６を、トレンチ４の幅に応じて、トレンチ４を完全に埋め込み、表面が平坦になるまでの厚さで堆積する（図５）。例えば、トレンチ幅が０．８μｍの場合、０．４μｍ以上の厚さの多結晶シリコンを堆積する。高濃度の不純物を含んだ多結晶シリコン６の形成方法は、初めに不純物を含まない多結晶シリコンを堆積した後に、熱拡散またはイオン注入法により不純物を注入する方法や、多結晶シリコン堆積中に不純物を導入する方法など、任意の方法を用いることができる。
【００２９】
次に、半導体基板表面及びシリコントレンチ４内部に形成した多結晶シリコン６を、エッチバック法により、少なくとも半導体表面の多結晶シリコン６が完全に無くなるまで除去する。このとき、トレンチ内の多結晶シリコンは故意に表面から０．５μｍから１．０μｍまでの深さまでエッチングさせる（図６）。このトレンチ４内における多結晶シリコン６表面の深さは、多結晶シリコン６のエッチング中において半導体表面が露出した際に、ラジカル量変化などで検出されるエッチング時間に基づいて調整する。
【００３０】
次に、通常のＭＯＳ製造工程と同様に、高濃度ソース領域７を形成するためのＡｓの注入、高濃度ボディコンタクト領域８を形成するためのＢまたはＢＦ２の注入及びそれらの活性化処理を行う（図７）。このとき、高濃度ソース領域７がシリコントレンチ内の多結晶シリコン６表面に達するまで拡散させる。
【００３１】
次に中間絶縁膜９を堆積し、高濃度多結晶シリコンが途中まで埋め込まれたシリコントレンチによる凹凸を平坦化させる。その方法としては例えば、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｌｏｒｔｈｏｓｉｌｉｃａｔｅ）やＮＳＧ（Ｎｏｎ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）などを下地にＢＳＧ（Ｂｏｒｏｎ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＰＳＧ（Ｐｈｏｓｐｈｏｒ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）またはＢＰＳＧ（Ｂｏｒｏｎ−Ｐｈｏｓｐｈｏｒ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）などの軟化点の低い酸化膜をＣＶＤ法で形成し、アニールすることにより表面を平らにする（図８）。
【００３２】
その後、エッチバック法により中間絶縁膜をエッチングし、トレンチ内に中間絶縁膜９を残して、高濃度ソース領域７及び高濃度ボディコンタクト領域８を露出させる（図９）。
【００３３】
次に、ソース領域７及びボディ領域３の電位をとるための金属膜１５を形成する（図１０）。従来であれば中間絶縁膜９にコンタクトホールを開けることで選択的に高濃度ソース領域７及び高濃度ボディ領域８のみに金属膜が接触する方法であったが、本発明ではトレンチ内の高濃度多結晶シリコン６が中間絶縁膜９に覆われているためトランジスタ領域全面に金属膜を形成したままで金属コンタクトが達成できる。また既にエッチバックにより基板表面が平坦化されているので、形成する金属膜も高い平坦度を有する。
【００３４】
最後に詳細は図示しないが、表面保護膜の形成、裏面研削、裏面ドレイン金属電極１６を形成して、本発明の縦型ＭＯＳトランジスタが完成する（図１１）。
【００３５】
以上の製造工程及び構造をもつ本発明の縦形ＭＯＳトランジスタは、以下のような特徴をもつ。
【００３６】
まず１つめはコンタクトホールと高濃度ソース領域及び高濃度ボディ領域の合わせずれマージンや、コンタクトホールとシリコントレンチの合わせずれマージンを考慮せずにｓｅｌｆ−Ａｌｉｇｎにて形成できるので、省面積化による低コスト化もしくは小型大電流駆動を実現できる。
【００３７】
２つめは、従来例のようなソース金属電極の局所的な薄膜化がなくなり、平坦な金属膜を作成できる。そのため均一に電流が流れるようになり配線の信頼性が向上するとともに、金属の厚膜化によるコストアップ、スループット低下を軽減する事ができ、加工性向上により安定的に縦型ＭＯＳトランジスタを作成する事ができる。
【００３８】
また、別の実施例として図１２のようにしてもよい。図１３では高濃度多結晶シリコン６上のトレンチ４側壁に窒化膜などのサイドスペーサ１８を形成している。一般的に縦型ＭＯＳトランジスタにおいて、高濃度多結晶シリコンと高濃度ソース領域の間の酸化膜は、電界が集中しやすいという事と、工程上この部分の酸化膜がエッチングやダメージによる膜質劣化を起こしやすいという事により、酸化膜耐圧や長期信頼性の低下などの不良がおきやすい。
【００３９】
図１２に示すように、トレンチ４側壁にサイドスペーサ１８として窒化膜などの絶縁物を形成する事により、これらの不良を回避する事ができるという効果がある。このサイドスペーサ１８は本発明の製造工程の一部を示す図７において、窒化膜などの絶縁物１９を堆積し、異方性ドライエッチングを施す事で、達成できる。後は図８以下に示した工程フローにより、図１２を完成させることができる。
【００４０】
または同じ効果を得る方法として、本発明の別の実施例として、図１３のようにしてもよい。これは図７において先の絶縁物を堆積する場合に、この絶縁物の厚さをある厚さ以上に設定することで完全にトレンチ４を埋め込み、半導体主表面を平坦化することができることを利用したものである。その後この絶縁膜をエッチバックすることでトレンチ４内のみ（第１の）絶縁膜１９を残すことができる。ここでこのトレンチを完全に埋め込むための絶縁膜の厚さは、トレンチの幅以上であることが望ましい。具体的には０．３μｍから１．０μｍの間にするとよい。
後は図８以下に示したような工程フローにより、図１３を完成させることが出来る。
【００４１】
【発明の効果】
本発明によれば、縦形ＭＯＳトランジスタの小型化・高駆動能力が達成できる。高信頼性の縦型ＭＯＳトランジスタを提供できるとともに、工程の短縮や材料費の削減、歩留まり向上による低価格化が実現できる。
【図面の簡単な説明】
【図１】本発明の縦形ＭＯＳトランジスタの模式断面図である。
【図２】従来の縦形ＭＯＳトランジスタの模式断面図である。
【図３】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程断面図である。
【図４】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程Ｉ断面図である。
【図５】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程ＩＩ断面図である。
【図６】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程ＩＩＩ断面図である。
【図７】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程ＩＶ断面図である。
【図８】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程Ｖ断面図である。
【図９】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程ＶＩ断面図である。
【図１０】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程ＶＩＩ断面図である。
【図１１】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程ＶＩＩＩ断面図である。
【図１２】本発明の縦形ＭＯＳトランジスタの別の実施例の模式断面図である。
【図１３】本発明の縦形ＭＯＳトランジスタの更に別の実施例の模式断面図である。
【符号の説明】
１ 第１導電型高濃度基板
２ 第１導電型エピタキシャル層
３ 第２導電型ボディ領域
４ シリコントレンチ
５ ゲート絶縁膜
６ 多結晶シリコンゲート電極
７ 第１導電型高濃度ソース領域
８ 第２導電型高濃度ボディコンタクト領域
９ 中間絶縁膜
１０ グレイン境界
１１ シリコン酸化膜
１３ コンタクトホール
１５ ソース金属電極
１６ ドレイン金属電極
１８ サイドスペーサ
１９ 第１の絶縁膜
Claims (7)
- 第１の導電型の半導体基板主表面のトレンチ形成予定領域から異方性エッチングを行い、トレンチを形成する工程と、
前記第１の導電型の半導体基板主表面及び前記トレンチの壁面に沿ってゲート酸化膜を形成する工程と、
前記ゲート酸化膜上に多結晶シリコン層を堆積する工程と、
前記半導体基板上の前記多結晶シリコンを除去し、同時に前記トレンチ内の多結晶シリコンを前記半導体基板主表面上から所定の深さまで除去するように多結晶シリコンをエッチングし、前記トレンチ内にゲートを形成する工程と、
前記第１の導電型の半導体基板主表面から、第２の導電型のボディ領域を第２導電型の不純物の注入及び熱拡散で形成する工程と、
前記半導体基板主表面から第１の導電型のソース領域を第１導電型の不純物の注入により形成する工程と、
前記半導体基板主表面から第２の導電型のボディコンタクト領域を第２導電型の不純物の注入により形成する工程と、
前記半導体基板主表面及び前記ゲート電極上に中間絶縁膜を堆積する工程と、
前記半導体基板主表面上の中間絶縁膜を、前記半導体主表面の前記ソース領域及び前記ボディコンタクト領域を全て露出するようにエッチバックする工程と、
前記半導体主表面上にソース金属電極を形成する工程とを、行うことを特徴とする縦形ＭＯＳトランジスタの製造方法。 - 第１の導電型の半導体基板主表面のトレンチ形成予定領域から異方性エッチングを行い、トレンチを形成する工程と、
前記第１の導電型の半導体基板主表面及び前記トレンチの壁面に沿ってゲート酸化膜を形成する工程と、
前記ゲート酸化膜上に多結晶シリコン層を堆積する工程と、
前記半導体基板上の前記多結晶シリコンを除去し、同時に前記トレンチ内の多結晶シリコンを前記半導体基板主表面上から所定の深さまで除去するように多結晶シリコンをエッチングし、前記トレンチ内にゲートを形成する工程と、
前記第１の導電型の半導体基板主表面から、第２の導電型のボディ領域を第２導電型の不純物の注入及び熱拡散で形成する工程と、
前記半導体基板主表面から第１の導電型のソース領域を第１導電型の不純物の注入により形成する工程と、
前記半導体基板主表面から第２の導電型のボディコンタクト領域を第２導電型の不純物の注入により形成する工程と、
前記半導体主表面に第１の絶縁膜を堆積する工程と、
前記半導体基板上の前記第１の絶縁膜を異方性エッチングにより除去し、同時に前記ゲート電極上の前記トレンチ壁面に第１の絶縁膜からなるサイドスペーサーを形成する工程と、
前記半導体基板主表面及び前記ゲート電極上に中間絶縁膜を堆積する工程と、
前記半導体基板主表面上の中間絶縁膜を、前記半導体主表面の前記ソース領域及び前記ボディコンタクト領域を全て露出するようにエッチバックする工程と、
前記半導体主表面上にソース金属電極を形成する工程とを、行うことを特徴とする縦形ＭＯＳトランジスタの製造方法。 - 第１の導電型の半導体基板主表面のトレンチ形成予定領域から異方性エッチングを行い、トレンチを形成する工程と、
前記第１の導電型の半導体基板主表面及び前記トレンチの壁面に沿ってゲート酸化膜を形成する工程と、
前記ゲート酸化膜上に多結晶シリコン層を堆積する工程と、
前記半導体基板上の前記多結晶シリコンを除去し、同時に前記トレンチ内の多結晶シリコンを前記半導体基板主表面上から所定の深さまで除去するように多結晶シリコンをエッチングし、前記トレンチ内にゲートを形成する工程と、
前記第１の導電型の半導体基板主表面から、第２の導電型のボディ領域を第２導電型の不純物の注入及び熱拡散で形成する工程と、
前記半導体基板主表面から第１の導電型のソース領域を第１導電型の不純物の注入により形成する工程と、
前記半導体基板主表面から第２の導電型のボディコンタクト領域を第２導電型の不純物の注入により形成する工程と、
前記半導体主表面にトレンチが完全にふさがり、前記半導体主表面上が完全に平坦化する膜厚で第１の絶縁膜を堆積する工程と、
前記半導体基板主表面上の第１の絶縁膜を除去し、前記トレンチ内の第１の絶縁膜を残すように前記第１の絶縁膜をエッチバックする工程と、
前記半導体基板主表面及び前記ゲート電極上に中間絶縁膜を堆積する工程と、
前記半導体基板主表面上の中間絶縁膜を、前記半導体主表面の前記ソース領域及び前記ボディコンタクト領域を全て露出するようにエッチバックする工程と、
前記半導体主表面上にソース金属電極を形成する工程とを、行うことを特徴とする縦形ＭＯＳトランジスタの製造方法。 - 前記第１の絶縁膜がシリコン窒化膜 であることを特徴とする請求項２記載の縦形ＭＯＳトランジスタの製造方法。
- 前記第１の絶縁膜がシリコン窒化膜 であることを特徴とする請求項３記載の縦形ＭＯＳトランジスタの製造方法。
- 前記第１の絶縁膜の膜厚が０．３μｍから１．０μｍであることを特徴とする請求項３記載の縦形ＭＯＳトランジスタの製造方法。
- 前記第１の絶縁膜がシリコン窒化膜であることを特徴とする請求項６記載の縦形ＭＯＳトランジスタの製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003099926A JP5008247B2 (ja) | 2003-04-03 | 2003-04-03 | 縦形ｍｏｓトランジスタの製造方法 |
| US10/812,443 US20040209425A1 (en) | 2003-04-03 | 2004-03-30 | Method of manufacturing a vertical MOS transistor |
| CNA2004100430699A CN1536630A (zh) | 2003-04-03 | 2004-04-02 | 垂直mos晶体管的制造方法 |
| US11/513,005 US7341896B2 (en) | 2003-04-03 | 2006-08-30 | Method of manufacturing a vertical MOS transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003099926A JP5008247B2 (ja) | 2003-04-03 | 2003-04-03 | 縦形ｍｏｓトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004311547A true JP2004311547A (ja) | 2004-11-04 |
| JP5008247B2 JP5008247B2 (ja) | 2012-08-22 |
Family
ID=33156711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003099926A Expired - Fee Related JP5008247B2 (ja) | 2003-04-03 | 2003-04-03 | 縦形ｍｏｓトランジスタの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US20040209425A1 (ja) |
| JP (1) | JP5008247B2 (ja) |
| CN (1) | CN1536630A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008139898A1 (ja) * | 2007-04-27 | 2008-11-20 | Rohm Co., Ltd. | 半導体装置の製造方法および半導体装置 |
| WO2008139897A1 (ja) * | 2007-04-27 | 2008-11-20 | Rohm Co., Ltd. | 半導体装置の製造方法および半導体装置 |
| JP2014222769A (ja) * | 2014-07-24 | 2014-11-27 | ローム株式会社 | 半導体装置 |
| JP2018129378A (ja) * | 2017-02-07 | 2018-08-16 | ローム株式会社 | 半導体装置および半導体装置の製造方法、ならびに、半導体ウエハ構造物 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005046406B4 (de) * | 2005-09-28 | 2010-02-25 | Infineon Technologies Ag | Halbleiteranordnung mit einem elektrischen Verbraucher und einer Halbleitereinrichtung zur Steuerung der Stärke eines elektrischen Stroms |
| US7632733B2 (en) * | 2006-04-29 | 2009-12-15 | Alpha & Omega Semiconductor, Inc. | Polysilicon control etch-back indicator |
| US8426912B2 (en) | 2007-09-27 | 2013-04-23 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| US8252648B2 (en) * | 2010-06-29 | 2012-08-28 | Alpha & Omega Semiconductor, Inc. | Power MOSFET device with self-aligned integrated Schottky and its manufacturing method |
| KR101061296B1 (ko) * | 2010-07-01 | 2011-08-31 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 형성 방법 |
| JP2018117070A (ja) * | 2017-01-19 | 2018-07-26 | エイブリック株式会社 | 半導体装置及びその製造方法 |
| US10476001B1 (en) * | 2018-08-14 | 2019-11-12 | Newport Fab, Llc | Manufacturing RF switch based on phase-change material |
| EP3690952A1 (en) * | 2019-01-29 | 2020-08-05 | Nexperia B.V. | Trench gate semiconductor device and method of manufacture |
| CN110752149A (zh) * | 2019-09-18 | 2020-02-04 | 珠海格力电器股份有限公司 | 一种功率器件加工方法 |
| CN112820645B (zh) * | 2020-12-31 | 2022-07-05 | 北京燕东微电子科技有限公司 | 一种功率半导体器件及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08255902A (ja) * | 1995-03-17 | 1996-10-01 | Toshiba Corp | 絶縁ゲート型半導体装置とその製造方法 |
| JPH11354780A (ja) * | 1998-06-03 | 1999-12-24 | Nissan Motor Co Ltd | 半導体装置及びその製造方法 |
| JP2000252468A (ja) * | 1999-03-01 | 2000-09-14 | Intersil Corp | 埋め込みゲートを有するｍｏｓゲート装置およびその製造方法 |
| JP2001085685A (ja) * | 1999-09-13 | 2001-03-30 | Shindengen Electric Mfg Co Ltd | トランジスタ |
| JP2001210801A (ja) * | 2000-01-25 | 2001-08-03 | Hitachi Ltd | 半導体集積回路装置の製造方法および半導体集積回路装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6365942B1 (en) * | 2000-12-06 | 2002-04-02 | Fairchild Semiconductor Corporation | MOS-gated power device with doped polysilicon body and process for forming same |
| JP4608133B2 (ja) * | 2001-06-08 | 2011-01-05 | ルネサスエレクトロニクス株式会社 | 縦型ｍｏｓｆｅｔを備えた半導体装置およびその製造方法 |
| US6674124B2 (en) * | 2001-11-15 | 2004-01-06 | General Semiconductor, Inc. | Trench MOSFET having low gate charge |
| US6861701B2 (en) * | 2003-03-05 | 2005-03-01 | Advanced Analogic Technologies, Inc. | Trench power MOSFET with planarized gate bus |
-
2003
- 2003-04-03 JP JP2003099926A patent/JP5008247B2/ja not_active Expired - Fee Related
-
2004
- 2004-03-30 US US10/812,443 patent/US20040209425A1/en not_active Abandoned
- 2004-04-02 CN CNA2004100430699A patent/CN1536630A/zh active Pending
-
2006
- 2006-08-30 US US11/513,005 patent/US7341896B2/en not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08255902A (ja) * | 1995-03-17 | 1996-10-01 | Toshiba Corp | 絶縁ゲート型半導体装置とその製造方法 |
| JPH11354780A (ja) * | 1998-06-03 | 1999-12-24 | Nissan Motor Co Ltd | 半導体装置及びその製造方法 |
| JP2000252468A (ja) * | 1999-03-01 | 2000-09-14 | Intersil Corp | 埋め込みゲートを有するｍｏｓゲート装置およびその製造方法 |
| JP2001085685A (ja) * | 1999-09-13 | 2001-03-30 | Shindengen Electric Mfg Co Ltd | トランジスタ |
| JP2001210801A (ja) * | 2000-01-25 | 2001-08-03 | Hitachi Ltd | 半導体集積回路装置の製造方法および半導体集積回路装置 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008139898A1 (ja) * | 2007-04-27 | 2008-11-20 | Rohm Co., Ltd. | 半導体装置の製造方法および半導体装置 |
| WO2008139897A1 (ja) * | 2007-04-27 | 2008-11-20 | Rohm Co., Ltd. | 半導体装置の製造方法および半導体装置 |
| JPWO2008139898A1 (ja) * | 2007-04-27 | 2011-01-27 | ローム株式会社 | 半導体装置の製造方法および半導体装置 |
| JP5443978B2 (ja) * | 2007-04-27 | 2014-03-19 | ローム株式会社 | 半導体装置の製造方法および半導体装置 |
| JP5502468B2 (ja) * | 2007-04-27 | 2014-05-28 | ローム株式会社 | 半導体装置の製造方法および半導体装置 |
| JP2014222769A (ja) * | 2014-07-24 | 2014-11-27 | ローム株式会社 | 半導体装置 |
| JP2018129378A (ja) * | 2017-02-07 | 2018-08-16 | ローム株式会社 | 半導体装置および半導体装置の製造方法、ならびに、半導体ウエハ構造物 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7341896B2 (en) | 2008-03-11 |
| CN1536630A (zh) | 2004-10-13 |
| US20040209425A1 (en) | 2004-10-21 |
| US20060292764A1 (en) | 2006-12-28 |
| JP5008247B2 (ja) | 2012-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2837014B2 (ja) | 半導体装置及びその製造方法 | |
| US5578508A (en) | Vertical power MOSFET and process of fabricating the same | |
| JP4429601B2 (ja) | セグメントトレンチと延長ドーピングゾーンとを有するｍｏｓゲートパワーデバイス、及びその製造方法 | |
| US7224022B2 (en) | Vertical type semiconductor device and method of manufacturing the same | |
| US6252277B1 (en) | Embedded polysilicon gate MOSFET | |
| US8394702B2 (en) | Method for making dual gate oxide trench MOSFET with channel stop using three or four masks process | |
| US7902601B2 (en) | Semiconductor device having deep trench charge compensation regions and method | |
| US7341896B2 (en) | Method of manufacturing a vertical MOS transistor | |
| US10032766B2 (en) | VDMOS transistors, BCD devices including VDMOS transistors, and methods for fabricating integrated circuits with such devices | |
| US6710402B2 (en) | Vertical MOS transistor and a method of manufacturing the same | |
| EP1085577A2 (en) | Power field-effect transistor having a trench gate electrode and method of making the same | |
| US7989886B2 (en) | Alignment of trench for MOS | |
| US7687352B2 (en) | Trench MOSFET and method of manufacture utilizing four masks | |
| JPH05304297A (ja) | 電力用半導体装置およびその製造方法 | |
| JP2001189456A (ja) | 縦形ｍｏｓトランジスタ及びその製造方法 | |
| US10249721B2 (en) | Semiconductor device including a gate trench and a source trench | |
| TW202006956A (zh) | 具有整合的偽肖特基二極體於源極接觸溝槽之功率金屬氧化物半導體場效電晶體 | |
| KR20110001921A (ko) | 서로 연결되는 트랜지스터를 포함한 집적 회로를 포함하는 전자 장치 | |
| US20090085099A1 (en) | Trench mosfet and method of manufacture utilizing three masks | |
| JP3965027B2 (ja) | トレンチ底部に厚いポリシリコン絶縁層を有するトレンチゲート型ｍｉｓデバイスの製造方法 | |
| US6977203B2 (en) | Method of forming narrow trenches in semiconductor substrates | |
| TWI803288B (zh) | 集成的平面-溝道閘極功率mosfet | |
| JP2000260990A (ja) | 高電圧素子及びその製造方法 | |
| US20090085104A1 (en) | Semiconductor device and method for manufacturing | |
| JPH10335660A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091021 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091105 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091112 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100601 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100826 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100908 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20101015 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120529 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5008247 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150608 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |