CN1536630A - 垂直mos晶体管的制造方法 - Google Patents

垂直mos晶体管的制造方法 Download PDF

Info

Publication number
CN1536630A
CN1536630A CNA2004100430699A CN200410043069A CN1536630A CN 1536630 A CN1536630 A CN 1536630A CN A2004100430699 A CNA2004100430699 A CN A2004100430699A CN 200410043069 A CN200410043069 A CN 200410043069A CN 1536630 A CN1536630 A CN 1536630A
Authority
CN
China
Prior art keywords
semiconductor substrate
type surface
type
conduction type
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100430699A
Other languages
English (en)
Inventor
原田博文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN1536630A publication Critical patent/CN1536630A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Abstract

本发明提供一种垂直MOS晶体管，其通过晶体管小型化能够实现高可靠性、低成本和高成品率，并具有高驱动能力，并提供了这种晶体管的制造方法。用多晶硅栅电极填充到沟槽的中部，淀积中间绝缘膜以便填充在沟槽的剩余部分，从而平坦化半导体衬底的主表面。回蚀刻中间绝缘膜以暴露半导体衬底的主表面，在该主表面上进而淀积金属材料。由此，可以不使用接触孔形成工艺而形成垂直MOS晶体管。由于不需要用于对准偏差等的版图余量，因此可以节约面积。同样，由于金属材料被完全平坦化，因此可以得到高可靠性。

Description

垂直MOS晶体管的制造方法
技术领域
本发明涉及具有沟槽结构的垂直MOS晶体管及制造方法。
背景技术
图2示出了具有沟槽结构的常规垂直MOS晶体管的示意性剖面图。形成了半导体衬底，其中第一导电类型的轻掺杂层2外延地生长在第一导电类型的重掺杂的衬底1上以成为漏区。然后，通过杂质注入和1000℃或更高的高温热处理由半导体衬底的表面形成称做体区的第二导电类型的扩散区3。而且，由表面形成将成为源区的第一导电类型的重掺杂杂质区7和用于通过欧姆接触固定体区电位的第二导电类型的重掺杂体接触区8。这里，由于第一导电类型源区7的电位和第二导电类型体接触区8的电位通常相同，因此将这些区域设置得在表面处相互接触，如图2所示。然后，中间绝缘膜9形成在表面上。源电极15形成在源区7上的接触孔13中，并且体接触区8将源区7和体接触区8相互电连接。穿过第一导电类型源区7蚀刻单晶硅形成硅沟槽4，以作为外延生长层。栅绝缘膜5和含有高浓度杂质充当栅电极的多晶硅6填充硅沟槽4。此外，半导体衬底背面上的第一导电类型的重掺杂衬底1连接到漏极金属电极16。由于中间绝缘膜9形成在硅栅电极6的表面上，因此硅栅电极6和源区7不会短路。
以上结构起垂直MOS晶体管的作用，其中由埋置在沟槽4中的栅电极6通过沟槽4侧壁上的栅极绝缘膜5来控制从第一导电类型的外延区2和背面上第一导电类型的重掺杂衬底1形成的漏到由正面上第一导电类型的重掺杂区7形成的源的电流。通过在N型和P型之间适当地转换导电类型，该力法可以适用于N沟道MOS晶体管和P沟道MOS晶体管。
而且，具有沟槽结构的垂直MOS晶体管的特征在于，由于沟道完全垂直地形成，因此晶体管允许应用在平面表面方向中小型化的技术。由于小型化技术的发展，由平面晶体管占据的面积变得越来越小，并且近些年来存在流入元件单位面积内的漏极电流量增加的趋势。
实际上，当通过折叠(folding)形成多个剖面结构时，如图2所示，获得了具有可任选择的驱动容量、增大的沟道宽度以及增大的漏极电流量的MOS晶体管。这种垂直MOS晶体管的基本结构及其制造方法示意性地公开在例如U.S.专利No.4,767,722中。
然而，这种垂直MOS晶体管及其制造方法具有以下问题。
首先，由于当形成接触孔13时，接触孔13形成为在重掺杂源区7和体接触区8上延伸，因此考虑用于区域7和8之间的对准偏差的版图余量时，需要提供大面积的接触孔13。此外，为了避免栅电极6和源电极15之间的电传导，接触孔13和沟槽4的图形之间定义的空间需要设置为考虑了用于对准偏差的版图余量时的间隔。那么，这些设置变成了阻碍垂直MOS晶体管的按比例缩小(收缩)的原因，并且妨碍了小型化、促进低成本或驱动能力的增强。
其次，如上所述，近些年来，由于比例缩小，垂直MOS晶体管存在流动的漏极电流密度增加的趋势，伴随着该趋势，从提高可靠性和促进低电阻的角度来看，由金属制成的淀积膜的厚度也增加。
通常，形成在接触孔13内以便位于重掺杂的源区7上的源极金属电极15是利用溅射法形成的。然而，由于淀积的各向异性，图2所示的接触孔13的边缘部分17中的金属涂覆特性很差，接触孔13边缘部分的厚度变成约为平面部分的一半，并且在某些情形中出现最差情况时，变得等于或小于平面部分的1/3。由于该原因，为了避免电流集中在该边缘部分，以及由于电流集中造成不连续和可靠性不够，有必要形成更厚的金属膜。然而，这不仅导致生产量和图形处理精确性变差，而且增加了材料成本。
发明内容
为了解决上述的问题，本发明提供一种垂直MOS晶体管的制造方法，包括：对其中沟槽将要形成在第一导电类型的半导体衬底的主表面上的区域进行各向异性蚀刻，以形成沟槽；在第一导电类型的半导体衬底的主表面上并沿着沟槽的壁表面形成栅极氧化膜；淀积多晶硅层以覆盖在栅极绝缘膜上；蚀刻多晶硅层以除去覆盖在半导体衬底主表面上的多晶硅层，并由此除去沟槽内的多晶层到达距半导体衬底主表面的预定深度处，以形成沟槽内的栅电极；将第二导电类型的杂质注入到第一导电类型的半导体衬底的主表面内，并热扩散第二导电类型的杂质以形成第二导电类型的体区；将第一导电类型的杂质注入到半导体衬底的主表面内，以形成第一导电类型的源区；将第二导电类型的杂质注入到半导体衬底的主表面内以形成第二导电类型的体接触区；在半导体衬底的主表面以及栅电极上淀积中间绝缘膜；回蚀刻覆盖在半导体衬底主表面上的中间绝缘膜以完全暴露构成半导体衬底主表面的体接触区和源区；以及在半导体衬底的主表面上形成源极金属电极。
而且，提供一种垂直MOS晶体管的制造方法，包括：对其中沟槽将形成在第一导电类型的半导体衬底的主表面上的区域进行各向异性蚀刻，以形成沟槽；在第一导电类型的半导体衬底的主表面上并沿着沟槽的壁表面形成栅极氧化膜；淀积多晶硅层以覆盖在栅极氧化膜上；蚀刻多晶硅层以除去覆盖在半导体衬底主表面上的多晶硅层，并由此除去沟槽内的多晶层到达距半导体衬底主表面的预定深度处，以形成沟槽内的栅电极；将第二导电类型的杂质注入到第一导电类型的半导体衬底的主表面内，并热扩散第二导电类型的杂质以形成第二导电类型的体区；将第一导电类型的杂质注入到半导体衬底的主表面内，以形成第一导电类型的源区；将第二导电类型的杂质注入到半导体衬底的主表面内以形成第二导电类型的体接触区；在半导体衬底的主表面上淀积第一绝缘膜；利用各向异性蚀刻除去覆盖在半导体衬底主表面上的第一绝缘膜，以在覆盖在栅电极上的沟槽壁表面上形成由第一绝缘膜制成的侧面间隔物；在半导体衬底的主表面以及栅电极上淀积中间绝缘膜；回蚀刻覆盖在半导体衬底主表面上的中间绝缘膜，以完全暴露构成半导体衬底主表面的体接触区和源区；以及在半导体衬底的主表面上形成源极金属电极。
而且，提供一种垂直MOS晶体管的制造方法，包括：对其中沟槽将形成在第一导电类型的半导体衬底的主表面上的区域进行各向异性蚀刻，以形成沟槽；在第一导电类型的半导体衬底的主表面上并沿着沟槽的壁表面形成栅极氧化膜；淀积多晶硅层以覆盖在栅极氧化膜上；蚀刻多晶硅层以除去覆盖在半导体衬底主表面上的多晶硅层，并由此除去沟槽内的多晶层到达距半导体衬底的主表面预定深度，以形成沟槽内的栅电极；将第二导电类型的杂质注入到第一导电类型的半导体衬底的主表面内，并热扩散第二导电类型的杂质以形成第二导电类型的体区；将第一导电类型的杂质注入到半导体衬底的主表面内，以形成第一导电类型的源区；将第二导电类型的杂质注入到半导体衬底的主表面内以形成第二导电类型的体接触区；淀积第一绝缘膜，其厚度为沟槽以第一绝缘膜完全填充并且第一绝缘膜的表面达到半导体衬底的主表面，以完全地平坦化覆盖在半导体衬底主表面上的第一绝缘膜的表面；回蚀刻第一绝缘膜以除去覆盖在半导体衬底主表面上的第一绝缘膜，并由此留下沟槽内的第一绝缘膜；在半导体衬底的主表面以及栅电极上淀积中间绝缘膜；回蚀刻覆盖在半导体衬底主表面上的中间绝缘膜，以完全暴露构成半导体衬底主表面的体接触区和源区；以及在半导体衬底的主表面上形成源极金属电极。
在垂直MOS晶体管的制造方法中，第一绝缘膜由氮化硅膜形成。而且，在垂直MOS晶体管的制造方法中，第一绝缘膜的厚度在0.3到1.0μm的范围内。
附图说明
在附图中：
图1为根据本发明的垂直MOS晶体管的示意性剖面图；
图2为常规的垂直MOS晶体管的示意性剖面图；
图3示出了包括根据本发明制造垂直MOS晶体管的方法中的一个工艺的示意性剖面图；
图4示出了包括根据本发明制造垂直MOS晶体管的方法中的工艺I的示意性剖面图；
图5示出了包括根据本发明制造垂直MOS晶体管的方法中的工艺II的示意性剖面图；
图6示出了包括根据本发明制造垂直MOS晶体管的方法中的工艺III的示意性剖面图；
图7示出了包括根据本发明制造垂直MOS晶体管的方法中的工艺IV的示意性剖面图；
图8示出了包括根据本发明制造垂直MOS晶体管的方法中的工艺V的示意性剖面图；
图9示出了包括根据本发明制造垂直MOS晶体管的方法中的工艺VI的示意性剖面图；
图10示出了包括根据本发明制造垂直MOS晶体管的方法中的工艺VII的示意性剖面图；
图11示出了包括根据本发明制造垂直MOS晶体管的方法中的工艺VIII的示意性剖面图；
图12示出了根据本发明的垂直MOS晶体管的另一实施例的示意性剖面图；以及
图13示出了根据本发明的垂直MOS晶体管的又一实施例的示意性剖面图。
具体实施方式
下面参考附图详细地介绍本发明的优选实施例。
图1是根据本发明的N沟道垂直MOS晶体管的示意性剖面图。第一导电类型的轻掺杂层2外延地生长在具有将成为漏区的区域的第一导电类型的重掺杂衬底1上，形成了第一导电类型的半导体衬底。杂质注入到半导体衬底的主表面内，然后在等于或高于1,000℃的温度下对半导体衬底进行热处理，以形成将成为体区的第二导电类型的扩散区3。而且，形成将成为源区的第一导电类型的重掺杂区7和用于通过欧姆接触固定体区电位的重掺杂的体接触区8，以便位于半导体衬底的主表面下面。
沟槽4形成在源区7表面的中心部分中，多晶硅栅电极6通过栅极绝缘膜5提供在沟槽4内。多晶硅栅电极6的上表面与源区7和体区3之间的界面共平面。中间绝缘膜形成在该平面之上的沟槽的剩余部分内。然后，由金属膜制成的源电极15形成在半导体衬底的主表面上。源区7和体接触区8通过源电极15相互电连接。这里，对于用于电连接的接触，均匀地暴露除硅沟槽之外的硅表面，金属膜15平坦地接触半导体衬底。
此时，为了防止金属膜15接触由重掺杂的多晶硅制成并且提供在沟槽内的栅电极6，重掺杂的多晶硅6向下埋置到沟槽4的中部，形成中间绝缘膜9以覆盖在重掺杂的多晶硅6上。此外，类似于常规的垂直MOS晶体管，重掺杂的半导体衬底1的背面上的第一导电类型的重掺杂区连接到漏极金属电极16。
由重掺杂的多晶硅制成并且提供在沟槽4内的栅电极6的深度期望等于或大于0.5μm。采用该值以便防止由栅电极6和正好位于栅电极6上的源电极15的对应部分之间限定的电容阻碍高频特性。此外，考虑重掺杂源区的扩散深度，由重掺杂的多晶硅制成的栅电极6的深度期望等于或小于1.0μm。采用该值是由于如果进行热处理将源区7深扩散到等于或大于1.0μm的深度，那么体区3的深度同样受影响发生变动。也就是说，由重掺杂的多晶硅制成的栅电极的深度优选设置为0.5到1.0μm的范围。
采用以上介绍的结构，类似于现有技术的例子，根据本发明的垂直MOS晶体管可以充当以下的垂直MOS晶体管：其中从第一导电类型的外延区2和背面侧上第一导电类型的重掺杂半导体衬底1构成的漏区流到表面侧上第一导电类型的重掺杂区7构成的源区的电流由多晶硅制成、并通过沟槽4侧壁上的栅极绝缘膜5埋置在沟槽4内的栅电极6控制。
而且，不需要在接触孔、重掺杂源区7和重掺杂体接触区8、以及成为现有技术例中问题的考虑接触孔和沟槽4之间限定的空间偏差而提供的间隔之间提供用于对准偏差的版图余量。因此，垂直MOS晶体管可以以比常规的垂直MOS晶体管更小的面积形成，因此不仅可以实现小型化，而且可以实现大电流提升。
此外，如图1所示，金属膜15优选是平坦的，因此和现有技术例中一样，膜淀积期间在必要的部分中没有粗糙之处。因此，可以利用常规的溅射法形成具有均匀厚度的金属膜，并且可以防止电流部分地集中在如接触孔的边缘部分的较薄部分上。由此，可以形成厚度小于常规源电极厚度的高可靠性的源电极。
此外，适当地选择N型或P型作为导电类型，以允许该方法适用于N沟道MOS晶体管和P沟道MOS晶体管。
下面以N沟道MOS晶体管为例参考图3到12介绍实施本发明的包括制造垂直MOS晶体管的方法。
首先，制备具有<100>表面取向的半导体衬底，其中用掺杂浓度为2e14/cm3到4e16/cm3的P掺杂且厚度为几μm到几十μm的轻掺杂N型外延层2形成在用As或Sb掺杂的重掺杂的N型半导体衬底1上，由此它的电阻率落入0.001到0.01Ω·cm范围内(参考图3)。根据需要的漏到源的耐压和需要的驱动电流的能力任意地选择N型外延层2的厚度和杂质浓度。
接下来，B注入到半导体衬底的主表面内以便形成将成为该垂直MOS晶体管的体区的区域。然后对半导体衬底进行热处理，由此形成具有2e16/cm3到5e17/cm3杂质浓度、并且具有几μm到几十μm的深度的P型体区。随后，用氧化物膜或光致抗蚀剂膜作为掩模来暴露对应于其中将形成沟槽的区域的一部分单晶硅，利用如RIE的各向异性蚀刻法选择性地跨越体区3蚀刻掉外延层2的硅，以形成沟槽4。
之后，利用如高温牺牲氧化或各向异性干法蚀刻的公知方法使沟槽的边缘部分变圆。此后，栅极绝缘膜5形成在沟槽4的侧壁和底表面上(参考图4)。
此后，首先，淀积其内含有高浓度杂质的多晶硅6，淀积的厚度取决于沟槽4的宽度，以使其完全填充在沟槽4内以使主表面平坦(参考图5)。当沟槽宽度例如为0.8μm时，淀积厚度等于或大于0.4μm的多晶硅。对于包含形成其内含有高浓度杂质的多晶硅6的方法，可以使用任何方法，例如首先淀积其内不含杂质的多晶硅之后，利用热扩散或离子注入法将杂质扩散到多晶硅内的方法，或者包括淀积多晶硅的时候引入杂质的方法。
然后，利用回蚀刻法蚀刻形成在半导体衬底主表面上和沟槽4内的多晶硅6，直到完全除去至少覆盖半导体衬底主表面的多晶硅6。此时，有意将填充在沟槽内的多晶硅蚀刻到距离表面0.5到1.0μm深度处(参考图6)。在以蚀刻多晶硅6期间暴露半导体衬底的主表面时基团或类似物的量变形式进行检测的蚀刻时间的基础上，调节沟槽4内多晶硅6的表面深度。
此后，类似于普通的MOS制造工艺，注入As以形成重掺杂的源区7，注入B或BF2以形成重掺杂的体接触区8，以及进行激活As和B或BF2的处理(参考图7)。此时，连续地进行扩散直到重掺杂源区7的下表面达到填充在硅沟槽中的多晶硅6表面的水平面。
接下来，淀积中间绝缘膜9，以便将由于其中部填充了重掺杂多晶硅的硅沟槽的形成而造成的不规则进行平坦化。该平坦方法例如使得利用CVD法、采用如TEOS(原硅酸四乙酯)或NSG(非硅酸盐玻璃)的材料为基材形成具有低软化点的氧化物膜，例如BSG(硼硅酸盐玻璃)膜、PSG(磷硅酸盐玻璃)膜或BPSG(硼磷硅酸盐玻璃)膜，然后进行退火以平坦表面(参考图8)。
此后，利用回蚀刻法蚀刻中间绝缘膜，以暴露重掺杂的源区7和重掺杂的体接触区8，而部分中间绝缘膜9留在沟槽内(参考图9)。
之后，形成为源区7和体区3提供电位的金属层15(参考图10)。在现有技术例子中，采用了跨越中间绝缘膜9形成接触孔的方法，由此金属膜选择性地仅接触重掺杂的源区7和重掺杂的体区8。然而，在本发明中，由于沟槽内重掺杂的多晶硅6被中间绝缘膜9覆盖，因此可以用形成在晶体管区上的金属膜获得金属接触。此外，由于此前利用了回蚀刻法平坦了衬底表面，因此，形成的金属膜同样具有高平坦度。
最后，虽然没有示出细节，但是形成钝化膜、背面接地并且形成了背面漏极金属电极16以完成了根据本发明的垂直MOS晶体管(参考图11)。
通过上述的制造工艺制造的并具有上述结构的本发明的垂直MOS晶体管具有以下特征。
首先，可以自对准方式形成重掺杂的源区、重掺杂的体区等，同时不必考虑接触孔、重掺杂的源区和重掺杂的体区之间用于对准偏差的版图余量，以及用于接触孔和硅沟槽之间对准偏差的版图余量。由此，由于节约了面积可以实现促进低成本或小型化以及大电流驱动。
其次，由于防止了在现有技术例子中的源极金属电极的局部变薄，因此可以形成平坦的金属膜。这导致电流均匀地流动，由此可以提高布线的可靠性，并且同样可以减轻制造成本的增加，并且可以减轻由金属层增厚造成的生产量降低。由此，由于提高了加工性能，可以稳定地制造垂直MOS晶体管。
此外，图12所示的结构同样适用于另一实施例。在图12中，由氮化膜或类似物形成的侧面间隔物18形成在沟槽4的侧壁上，以覆盖在重掺杂的多晶硅6上。通常，在垂直MOS晶体管中，由于电场容易集中在重掺杂的多晶硅和重掺杂的源区之间的一部分氧化物膜上的原因，容易引起如氧化物膜的耐压降低和长期可靠性下降等不足，并且由于在工艺方面的蚀刻或损伤容易引起该部分氧化物膜中膜质量下降。
如图12所示，由氮化物膜或类似物形成的绝缘膜在沟槽4的侧壁上形成为侧面间隔物18，其可以实现避免了这种不足的效果。通过淀积如氮化物膜的绝缘材料19以便对所得的绝缘材料19进行各向异性干法蚀刻可以形成这些侧面间隔物18，图7中示出了本发明的一部分制造工艺。此后，根据图8到11所示的工艺流程完成了具有图12所示结构的垂直MOS晶体管。
可选地，要得到图12所示的相同效果，可以采用图13中所示的结构作为本发明的另一实施例。在本实施例中，利用了当在图7所示的工艺中淀积上述绝缘材料时，该绝缘材料的淀积厚度等于或大于某个值以便完全填充在沟槽4内，以使半导体衬底的主表面变平坦。此后，回蚀刻所得的绝缘膜以使(第一)绝缘膜19仅留在沟槽4内。这里，足以使绝缘膜完全填充在沟槽内的绝缘膜的厚度期望地等于或大于沟槽的宽度。更具体地，绝缘膜的厚度优选落入0.3到1.0μm的范围内。
随后，根据图8到11所示的工艺流程可以完成具有图13所示结构的垂直MOS晶体管。
如上所述，根据本发明，可以获得垂直MOS晶体管的小型化和高驱动能力。此外，可以提供高可靠性的垂直MOS晶体管，并且由于缩短了工艺，还可以实现低成本、减少了材料成本并且提高了成品率。

Claims (7)

1.一种制造垂直MOS晶体管的方法，包括：
对其中沟槽将形成在第一导电类型的半导体衬底主表面上的区域进行各向异性蚀刻，以形成沟槽；
在第一导电类型的半导体衬底主表面上、并沿着沟槽的壁表面形成栅极氧化膜；
淀积多晶硅层以覆盖在栅极氧化膜上；
蚀刻多晶硅层以除去覆盖在半导体衬底主表面上的多晶硅层，并由此除去沟槽内的多晶层到达距半导体衬底主表面的预定深度处，以形成沟槽内的栅电极；
将第二导电类型的杂质注入到第一导电类型的半导体衬底的主表面内，并热扩散第二导电类型的杂质以形成第二导电类型的体区；
将第一导电类型的杂质注入到半导体衬底的主表面内，以形成第一导电类型的源区；
将第二导电类型的杂质注入到半导体衬底的主表面内，以形成第二导电类型的体接触区；
在半导体衬底的主表面以及栅电极上淀积中间绝缘膜；
回蚀刻覆盖在半导体衬底主表面上的中间绝缘膜，以完全暴露构成半导体衬底主表面的体接触区和源区；以及
在半导体衬底的主表面上形成源极金属电极。
2.一种制造垂直MOS晶体管的方法，包括：
对其中沟槽将形成在第一导电类型的半导体衬底主表面上的区域进行各向异性蚀刻，以形成沟槽；
在第一导电类型的半导体衬底的主表面上、并沿着沟槽的壁表面形成栅极氧化膜；
淀积多晶硅层以覆盖在栅极氧化膜上；
蚀刻多晶硅层以除去覆盖在半导体衬底主表面上的多晶硅层，并由此除去沟槽内的多晶层到达距半导体衬底主表面的预定深度处，以形成沟槽内的栅电极；
将第二导电类型的杂质注入到第一导电类型的半导体衬底的主表面内，并热扩散第二导电类型的杂质以形成第二导电类型的体区；
将第一导电类型的杂质注入到半导体衬底的主表面内，以形成第一导电类型的源区；
将第二导电类型的杂质注入到半导体衬底的主表面内，以形成第二导电类型的体接触区；
在半导体衬底的主表面上淀积第一绝缘膜；
利用各向异性蚀刻除去覆盖在半导体衬底主表面上的第一绝缘膜，以在覆盖在栅电极上的沟槽壁表面上形成由第一绝缘膜制成的侧面间隔物；
在半导体衬底的主表面以及栅电极上淀积中间绝缘膜；
回蚀刻覆盖在半导体衬底主表面上的中间绝缘膜，以完全暴露构成半导体衬底主表面的体接触区和源区；以及
在半导体衬底的主表面上形成源极金属电极。
3.一种制造垂直MOS晶体管的方法，包括：
对其中沟槽将形成在第一导电类型的半导体衬底主表面上的区域进行各向异性蚀刻，以形成沟槽；
在第一导电类型的半导体衬底的主表面上、并沿着沟槽的壁表面形成栅极氧化膜；
淀积多晶硅层以覆盖在栅极氧化膜上；
蚀刻多晶硅层以除去覆盖在半导体衬底主表面上的多晶硅层，并由此除去沟槽内的多晶层到达距半导体衬底主表面的预定深度处，以形成沟槽内的栅电极；
将第二导电类型的杂质注入到第一导电类型的半导体衬底的主表面内，并热扩散第二导电类型的杂质以形成第二导电类型的体区；
将第一导电类型的杂质注入到半导体衬底的主表面内，以形成第一导电类型的源区；
将第二导电类型的杂质注入到半导体衬底的主表面内，以形成第二导电类型的体接触区；
淀积第一绝缘膜，其厚度为沟槽被完全填充以第一绝缘膜并且第一绝缘膜的表面达到半导体衬底的主表面，以完全平坦化覆盖在半导体衬底主表面上的第一绝缘膜的表面；
回蚀刻第一绝缘膜以除去覆盖在半导体衬底主表面上的第一绝缘膜，并由此留下沟槽内的第一绝缘膜；
在半导体衬底的主表面以及栅电极上淀积中间绝缘膜；
回蚀刻覆盖在半导体衬底主表面上的中间绝缘膜，以完全暴露构成半导体衬底主表面的体接触区和源区；以及
在半导体衬底的主表面上形成源极金属电极。
4.根据权利要求2的制造垂直MOS晶体管的方法，其中第一绝缘膜包括氮化硅膜。
5.根据权利要求3的制造垂直MOS晶体管的方法，其中第一绝缘膜包括氮化硅膜。
6.根据权利要求3的制造垂直MOS晶体管的方法，其中第一绝缘膜的厚度在0.3到1.0μm的范围内。
7.根据权利要求6的制造垂直MOS晶体管的方法，其中第一绝缘膜包括氮化硅膜。
CNA2004100430699A 2003-04-03 2004-04-02 垂直mos晶体管的制造方法 Pending CN1536630A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP99926/2003 2003-04-03
JP2003099926A JP5008247B2 (ja) 2003-04-03 2003-04-03 縦形ｍｏｓトランジスタの製造方法

Publications (1)

Publication Number Publication Date
CN1536630A true CN1536630A (zh) 2004-10-13

Family

ID=33156711

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100430699A Pending CN1536630A (zh) 2003-04-03 2004-04-02 垂直mos晶体管的制造方法

Country Status (3)

Country Link
US (2) US20040209425A1 (zh)
JP (1) JP5008247B2 (zh)
CN (1) CN1536630A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101127364B (zh) * 2006-04-29 2010-12-08 万国半导体股份有限公司 多晶硅控制的回蚀刻显示器
CN108336141A (zh) * 2017-01-19 2018-07-27 艾普凌科有限公司 半导体装置及其制造方法
CN111490102A (zh) * 2019-01-29 2020-08-04 安世有限公司 沟槽栅极半导体装置及其制造方法
CN112820645A (zh) * 2020-12-31 2021-05-18 北京燕东微电子科技有限公司 一种功率半导体器件及其制备方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005046406B4 (de) * 2005-09-28 2010-02-25 Infineon Technologies Ag Halbleiteranordnung mit einem elektrischen Verbraucher und einer Halbleitereinrichtung zur Steuerung der Stärke eines elektrischen Stroms
TW200849472A (en) * 2007-04-27 2008-12-16 Rohm Co Ltd Semiconductor device manufacturing method and semiconductor device
WO2008139897A1 (ja) * 2007-04-27 2008-11-20 Rohm Co., Ltd. 半導体装置の製造方法および半導体装置
US8426912B2 (en) * 2007-09-27 2013-04-23 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US8252648B2 (en) * 2010-06-29 2012-08-28 Alpha & Omega Semiconductor, Inc. Power MOSFET device with self-aligned integrated Schottky and its manufacturing method
KR101061296B1 (ko) * 2010-07-01 2011-08-31 주식회사 하이닉스반도체 반도체 소자 및 그 형성 방법
JP5856254B2 (ja) * 2014-07-24 2016-02-09 ローム株式会社 半導体装置
JP6967352B2 (ja) * 2017-02-07 2021-11-17 ローム株式会社 半導体装置および半導体装置の製造方法、ならびに、半導体ウエハ構造物
US10476001B1 (en) * 2018-08-14 2019-11-12 Newport Fab, Llc Manufacturing RF switch based on phase-change material
CN110752149A (zh) * 2019-09-18 2020-02-04 珠海格力电器股份有限公司 一种功率器件加工方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08255902A (ja) * 1995-03-17 1996-10-01 Toshiba Corp 絶縁ゲート型半導体装置とその製造方法
JPH11354780A (ja) * 1998-06-03 1999-12-24 Nissan Motor Co Ltd 半導体装置及びその製造方法
US6351009B1 (en) * 1999-03-01 2002-02-26 Fairchild Semiconductor Corporation MOS-gated device having a buried gate and process for forming same
JP2001085685A (ja) * 1999-09-13 2001-03-30 Shindengen Electric Mfg Co Ltd トランジスタ
JP4860022B2 (ja) * 2000-01-25 2012-01-25 エルピーダメモリ株式会社 半導体集積回路装置の製造方法
US6365942B1 (en) * 2000-12-06 2002-04-02 Fairchild Semiconductor Corporation MOS-gated power device with doped polysilicon body and process for forming same
JP4608133B2 (ja) * 2001-06-08 2011-01-05 ルネサスエレクトロニクス株式会社 縦型ｍｏｓｆｅｔを備えた半導体装置およびその製造方法
US6674124B2 (en) * 2001-11-15 2004-01-06 General Semiconductor, Inc. Trench MOSFET having low gate charge
US6861701B2 (en) * 2003-03-05 2005-03-01 Advanced Analogic Technologies, Inc. Trench power MOSFET with planarized gate bus

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101127364B (zh) * 2006-04-29 2010-12-08 万国半导体股份有限公司 多晶硅控制的回蚀刻显示器
CN108336141A (zh) * 2017-01-19 2018-07-27 艾普凌科有限公司 半导体装置及其制造方法
CN111490102A (zh) * 2019-01-29 2020-08-04 安世有限公司 沟槽栅极半导体装置及其制造方法
CN112820645A (zh) * 2020-12-31 2021-05-18 北京燕东微电子科技有限公司 一种功率半导体器件及其制备方法
CN112820645B (zh) * 2020-12-31 2022-07-05 北京燕东微电子科技有限公司 一种功率半导体器件及其制备方法

Also Published As

Publication number Publication date
JP2004311547A (ja) 2004-11-04
US7341896B2 (en) 2008-03-11
JP5008247B2 (ja) 2012-08-22
US20060292764A1 (en) 2006-12-28
US20040209425A1 (en) 2004-10-21

Similar Documents

Publication Publication Date Title
CN1197168C (zh) 垂直mos晶体管
KR100759937B1 (ko) 트렌치 ｍｏｓｆｅｔ 디바이스, 및 이러한 트렌치 ｍｏｓｆｅｔ 디바이스를 형성하는 방법
US7411266B2 (en) Semiconductor device having trench charge compensation regions and method
US7943466B2 (en) Method of forming a semiconductor device having sub-surface trench charge compensation regions
US7176524B2 (en) Semiconductor device having deep trench charge compensation regions and method
US7253477B2 (en) Semiconductor device edge termination structure
JP3348911B2 (ja) トップ・ドレイン・トレンチ形ｒｅｓｕｒｆ ｄｍｏｓトランジスタ構造体
USRE44547E1 (en) Semiconductor device having deep trench charge compensation regions and method
TWI441336B (zh) 帶有減小的擊穿電壓的金屬氧化物半導體場效應管裝置
US7285823B2 (en) Superjunction semiconductor device structure
CN1653619A (zh) 沟槽dmos晶体管结构
CN1738057A (zh) 具有增强的屏蔽结构的金属氧化物半导体器件
EP1454360A1 (en) Trench mosfet device with improved on−resistance
CN1797786A (zh) 半导体元件及其制造方法
JPH0774352A (ja) Ｍｏｓｆｅｔ及びその製造方法
CN1327271A (zh) 垂直mos三极管及其制造方法
CN1536630A (zh) 垂直mos晶体管的制造方法
WO2001075960A2 (en) Method of making a trench gate dmos transistor
CN1539169A (zh) 对称沟槽mosfet器件及其制造方法
EP1454352A1 (en) Method for forming trench mosfet device with low parasitic resistance
KR100306744B1 (ko) 트렌치게이트전력소자의제조방법
CN1930688A (zh) 沟槽式场效应晶体管和其制造方法
CN113871481B (zh) 一种具有碳化硅超级结的半导体功率器件
JP5008246B2 (ja) 縦形ｍｏｓトランジスタ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20041013