JPH0774352A - Mosfet及びその製造方法 - Google Patents
Mosfet及びその製造方法Info
- Publication number
- JPH0774352A JPH0774352A JP5217678A JP21767893A JPH0774352A JP H0774352 A JPH0774352 A JP H0774352A JP 5217678 A JP5217678 A JP 5217678A JP 21767893 A JP21767893 A JP 21767893A JP H0774352 A JPH0774352 A JP H0774352A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- transistor
- region
- drain
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 16
- 230000015556 catabolic process Effects 0.000 claims description 17
- 238000002955 isolation Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims 1
- 238000000926 separation method Methods 0.000 claims 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 12
- 210000000746 body region Anatomy 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000010408 film Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/126—Power FETs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 単一の半導体ダイ上に集積される多くの、独
立の素子が必要となる適用対象に、トレンチ技法を用い
た電力トランジスタを提供する。 【構成】 降伏性能を犠牲にすることなく改善されたR
DSon性能を提供する電力トランジスタセル51。ソ
ース20、ドレイン16、及びトレンチ27が基板12
に形成される。該ソース20と該トレンチ27との間の
空間15上の表面にゲート26が形成される。ドリフト
領域14が該トレンチ27の回りに形成される。トレン
チ27の回りに形成されたドリフト領域14が、ダイ領
域を犠牲にすることなくRESURFトランジスタ50
の特性を改善する。
立の素子が必要となる適用対象に、トレンチ技法を用い
た電力トランジスタを提供する。 【構成】 降伏性能を犠牲にすることなく改善されたR
DSon性能を提供する電力トランジスタセル51。ソ
ース20、ドレイン16、及びトレンチ27が基板12
に形成される。該ソース20と該トレンチ27との間の
空間15上の表面にゲート26が形成される。ドリフト
領域14が該トレンチ27の回りに形成される。トレン
チ27の回りに形成されたドリフト領域14が、ダイ領
域を犠牲にすることなくRESURFトランジスタ50
の特性を改善する。
Description
【0001】
【産業上の利用分野】この発明は、半導体集積回路の分
野に属し、主に高電力素子に関連する。
野に属し、主に高電力素子に関連する。
【0002】
【従来の技術】高電力用集積回路の分野では、電力トラ
ンジスタの開発について多くの研究がなされて来た。減
縮表面電界(reduced surface field :RESURF)
技術によって、低い“オン−抵抗”(RDSon)と高
い降伏能力とを同時に示すLDMOS電力トランジスタ
(横方向二重拡散(lateral double diffused)MOSト
ランジスタ)を可能とする進歩が成された(J.A.A
ppels 及び H.M.J.Vase“高電圧薄膜
素子(RESURF素子)”、1979年IEDM技術
ダイジェスト、238−241頁)。
ンジスタの開発について多くの研究がなされて来た。減
縮表面電界(reduced surface field :RESURF)
技術によって、低い“オン−抵抗”(RDSon)と高
い降伏能力とを同時に示すLDMOS電力トランジスタ
(横方向二重拡散(lateral double diffused)MOSト
ランジスタ)を可能とする進歩が成された(J.A.A
ppels 及び H.M.J.Vase“高電圧薄膜
素子(RESURF素子)”、1979年IEDM技術
ダイジェスト、238−241頁)。
【0003】IC設計において、半導体ダイ領域は重要
である。一般的に、トランジスタ領域が大きくなるのに
伴い、低い“オン”抵抗(以後RDSonとして参照す
る)をトランジスタは示す。トランジスタの性能と素子
のコストダウンという設計上の二律背反性が、設計にお
ける重大な制約となっている。この問題が、トランジス
タ領域を最小にすると同時に低いRDSonを提供する
新たなトランジスタ構造の研究の契機となった。1つの
改善は、トレンチDMOSトランジスタの開発であった
(“ウエダダイスケ、タカギヒロミツ、カノウゴ−タ;
全、セルフアライメント(self aligned) 処理を用い作
成された超低 オン抵抗電力MOSFET”、IEEE
電子素子のトランズアクション、1987年4月第
4、ED−34版)。上で述べた公知文献で説明されて
いる電力トランジスタはバックサイドのドレイン接続を
有するため、単一の半導体基板上に集積される幾つかの
独立した素子には適さない。
である。一般的に、トランジスタ領域が大きくなるのに
伴い、低い“オン”抵抗(以後RDSonとして参照す
る)をトランジスタは示す。トランジスタの性能と素子
のコストダウンという設計上の二律背反性が、設計にお
ける重大な制約となっている。この問題が、トランジス
タ領域を最小にすると同時に低いRDSonを提供する
新たなトランジスタ構造の研究の契機となった。1つの
改善は、トレンチDMOSトランジスタの開発であった
(“ウエダダイスケ、タカギヒロミツ、カノウゴ−タ;
全、セルフアライメント(self aligned) 処理を用い作
成された超低 オン抵抗電力MOSFET”、IEEE
電子素子のトランズアクション、1987年4月第
4、ED−34版)。上で述べた公知文献で説明されて
いる電力トランジスタはバックサイドのドレイン接続を
有するため、単一の半導体基板上に集積される幾つかの
独立した素子には適さない。
【0004】
【発明が解決すべき課題】本発明の目的は、単一の半導
体ダイ上に集積される多くの、独立の素子が必要となる
適用対象に、トレンチ技法を用いる電力トランジスタを
提供することにある。本発明の他の目的は、ソースと基
板との間の電気的な分離を備えるトレンチ技法を用いる
高電力トランジスタを提供することにある。本発明の更
なる目的及び利点は、以下の明細書及び図面を参照する
ことにより当業者に明らかになるであろう。
体ダイ上に集積される多くの、独立の素子が必要となる
適用対象に、トレンチ技法を用いる電力トランジスタを
提供することにある。本発明の他の目的は、ソースと基
板との間の電気的な分離を備えるトレンチ技法を用いる
高電力トランジスタを提供することにある。本発明の更
なる目的及び利点は、以下の明細書及び図面を参照する
ことにより当業者に明らかになるであろう。
【0005】
【課題を解決するための手段及び作用】トレンチベース
(trench based)RESURF LDMOS(縮減され
た表面電界横方向複合拡散MOS(reduced surface fi
eld lateral duble diffusedMOS)トランジスタ構造
が、トランジスタセルピッチを最小にすることにより改
善されたRDSon性能を提供する。ドレインとソース
とトレンチとが基板に構成される。ゲートが、ソースと
トレンチとの間の空間上の表面に形成され、該空間はト
ランジスタチャネルを形成する。RESURFトランジ
スタ性能を提供するドリフト領域は、トレンチの回りに
形成され、これによりトランジスタ領域を減少させる。
トップ−ドレイン設計が、多重トレンチベースRESU
RF LDMOSトランジスタ構成を、単一の半導体ダ
イ上に形成することを可能にする。
(trench based)RESURF LDMOS(縮減され
た表面電界横方向複合拡散MOS(reduced surface fi
eld lateral duble diffusedMOS)トランジスタ構造
が、トランジスタセルピッチを最小にすることにより改
善されたRDSon性能を提供する。ドレインとソース
とトレンチとが基板に構成される。ゲートが、ソースと
トレンチとの間の空間上の表面に形成され、該空間はト
ランジスタチャネルを形成する。RESURFトランジ
スタ性能を提供するドリフト領域は、トレンチの回りに
形成され、これによりトランジスタ領域を減少させる。
トップ−ドレイン設計が、多重トレンチベースRESU
RF LDMOSトランジスタ構成を、単一の半導体ダ
イ上に形成することを可能にする。
【0006】
【実施例】図1は、垂直トレンチベースDMOSトラン
ジスタ30を示している従来技術の断面図である。基板
には、ドレイン32と、ドリフト領域34と、ボディ領
域36と、バックゲート38と、ソース40とが形成さ
れている。トレンチはボディ領域36を通りドリフト領
域34にまで形成されている。該トレンチは、酸化物4
1で覆われ、ポリシリコンで満たされてゲート42を形
成する。ゲートトレンチ42を備えることにより、(ボ
ディ領域36内の)チャネル35がトレンチの近傍に形
成され、これより従来のLDMOS(横方向二重拡散M
OS)トランジスタのチャネルによる横方向の空間は小
さくされていた。遺憾なことに、トレンチベースDMO
Sトランジスタ30は、垂直素子(ドレイン領域32は
基板である)で、これが独立して絶縁された多くのトレ
ンチベースDMOSトランジスタ30を同じダイ上に構
成することを困難にしている。この構成の垂直トレンチ
電力トランジスタは、共通のドレイン端子を共用するた
めに、互いを独立して絶縁することができない。
ジスタ30を示している従来技術の断面図である。基板
には、ドレイン32と、ドリフト領域34と、ボディ領
域36と、バックゲート38と、ソース40とが形成さ
れている。トレンチはボディ領域36を通りドリフト領
域34にまで形成されている。該トレンチは、酸化物4
1で覆われ、ポリシリコンで満たされてゲート42を形
成する。ゲートトレンチ42を備えることにより、(ボ
ディ領域36内の)チャネル35がトレンチの近傍に形
成され、これより従来のLDMOS(横方向二重拡散M
OS)トランジスタのチャネルによる横方向の空間は小
さくされていた。遺憾なことに、トレンチベースDMO
Sトランジスタ30は、垂直素子(ドレイン領域32は
基板である)で、これが独立して絶縁された多くのトレ
ンチベースDMOSトランジスタ30を同じダイ上に構
成することを困難にしている。この構成の垂直トレンチ
電力トランジスタは、共通のドレイン端子を共用するた
めに、互いを独立して絶縁することができない。
【0007】図2は本発明の好適な実施例であるマルチ
−セルトレンチベースRESURF横方向DMOS(L
DMOS)トランジスタ50を示す断面図である。トラ
ンジスタ50は、2つのトランジスタセル51、52を
有する。それぞれのトランジスタセルは独立のトランジ
スタとして動作することができる。トランジスタセル5
1、52は、同様に構成され、半導体基板12の頂部表
面に置かれた共通ドレイン端子16を共用する。
−セルトレンチベースRESURF横方向DMOS(L
DMOS)トランジスタ50を示す断面図である。トラ
ンジスタ50は、2つのトランジスタセル51、52を
有する。それぞれのトランジスタセルは独立のトランジ
スタとして動作することができる。トランジスタセル5
1、52は、同様に構成され、半導体基板12の頂部表
面に置かれた共通ドレイン端子16を共用する。
【0008】トランジスタセル51を参照し、セル51
はソース20、ゲート26、トレンチ27、及びドレイ
ン16を有する。ソース20、ゲート26及びドレイン
16は、基板12の表面に対して横方向に形成される。
トレンチ27は、基板12内に広がり、ゲート26とド
レイン16との間に配置されている。ドリフト領域14
はトレンチ27を包む。ドリフト領域14は、酸化物2
5で満たされたトレンチを包み込み、基板12に形成さ
れたドレイン領域16との接続を行う。ソース20とバ
ックゲート22とはドリフト領域14から離されて基板
12に形成される。ゲート酸化膜24とポリシリコンの
ゲート26とは、ソース20とドリフト領域14との間
の領域15上に構成される。領域15はチャネル15を
形成する。ドレイン領域16は、トランジスタセル51
とトランジスタセル52の両方用の共通のドレイン16
である。
はソース20、ゲート26、トレンチ27、及びドレイ
ン16を有する。ソース20、ゲート26及びドレイン
16は、基板12の表面に対して横方向に形成される。
トレンチ27は、基板12内に広がり、ゲート26とド
レイン16との間に配置されている。ドリフト領域14
はトレンチ27を包む。ドリフト領域14は、酸化物2
5で満たされたトレンチを包み込み、基板12に形成さ
れたドレイン領域16との接続を行う。ソース20とバ
ックゲート22とはドリフト領域14から離されて基板
12に形成される。ゲート酸化膜24とポリシリコンの
ゲート26とは、ソース20とドリフト領域14との間
の領域15上に構成される。領域15はチャネル15を
形成する。ドレイン領域16は、トランジスタセル51
とトランジスタセル52の両方用の共通のドレイン16
である。
【0009】更に図2を参照し、トレンチ27はトラン
ジスタ50に長いドリフト領域14を提供する。ドリフ
ト領域14は、トレンチ27の頂部から、トレンチ27
の底部を沿い、他方の側面に沿ってトレンチ27の頂部
まで広がっている。これにより、横方向のトランジスタ
領域を用いることなく長いドリフト領域14を効率的に
提供している。これがダイ領域を犠牲にすることなく、
高い降伏電圧性能を好適に提供する。更に降伏電圧性能
を向上させるため、トレンチをより深くすることがで
き、これによりドリフト領域14の全体の長さを長くす
ることができる。深められたトレンチの深さは、無視し
うる程度の影響しかダイ領域に与えない。ドレイン領域
16が基板内への拡散の代わりに表面拡散で形成され、
この結果トランジスタ50は“頂部ドレイン”素子とな
っているので、トランジスタ50は、従来技術の垂直ト
レンチDMOSトランジスタと異なる。このユニークな
特徴が、同一の半導体チップ上に形成される、複数の独
立に絶縁されたトランジスタ50を可能にする。
ジスタ50に長いドリフト領域14を提供する。ドリフ
ト領域14は、トレンチ27の頂部から、トレンチ27
の底部を沿い、他方の側面に沿ってトレンチ27の頂部
まで広がっている。これにより、横方向のトランジスタ
領域を用いることなく長いドリフト領域14を効率的に
提供している。これがダイ領域を犠牲にすることなく、
高い降伏電圧性能を好適に提供する。更に降伏電圧性能
を向上させるため、トレンチをより深くすることがで
き、これによりドリフト領域14の全体の長さを長くす
ることができる。深められたトレンチの深さは、無視し
うる程度の影響しかダイ領域に与えない。ドレイン領域
16が基板内への拡散の代わりに表面拡散で形成され、
この結果トランジスタ50は“頂部ドレイン”素子とな
っているので、トランジスタ50は、従来技術の垂直ト
レンチDMOSトランジスタと異なる。このユニークな
特徴が、同一の半導体チップ上に形成される、複数の独
立に絶縁されたトランジスタ50を可能にする。
【0010】図2を更に参照し、トレンチベースRES
URF LDMOSトランジスタ50は、従来技術の横
方向素子に比べてセルピッチ(W)が非常に短くなって
いる。該トレンチの特徴により、60Vの素子用のLD
MOSトランジスタのセルピッチ(W)は8ミクロンか
ら約3ミクロンにまで狭まった。セルピッチは、完全な
トランジスタセルのために必要とされる最小の横方向領
域として定義される。狭められたセルピッチは、セル密
度を2倍以上の因数まで増大させ、これにより、半導体
ダイの与えられた領域に、更に多くのチャネル領域を提
供できる。RDSonはトランジスタ領域に反比例する
ため、狭められたセルピッチは、シリコンの与えられた
領域におけるチャネル領域を増大させ、これによりトラ
ンジスタのRDSonを減少させる。
URF LDMOSトランジスタ50は、従来技術の横
方向素子に比べてセルピッチ(W)が非常に短くなって
いる。該トレンチの特徴により、60Vの素子用のLD
MOSトランジスタのセルピッチ(W)は8ミクロンか
ら約3ミクロンにまで狭まった。セルピッチは、完全な
トランジスタセルのために必要とされる最小の横方向領
域として定義される。狭められたセルピッチは、セル密
度を2倍以上の因数まで増大させ、これにより、半導体
ダイの与えられた領域に、更に多くのチャネル領域を提
供できる。RDSonはトランジスタ領域に反比例する
ため、狭められたセルピッチは、シリコンの与えられた
領域におけるチャネル領域を増大させ、これによりトラ
ンジスタのRDSonを減少させる。
【0011】トランジスタ50は以下の手法により製造
することができる。約1ミクロンの厚さのSiO2 層を
P型基板12上に形成する。パターン化されたレジスト
を該SiO2 層上に形成する。複数のトレンチを、該パ
ターン化されたレジストに従い該SiO2 層を貫き基板
12までもエッチする。リングラス(phosphosilicate
glass :PSG)層をトランジスタ50の表面上に形成
する。熱処理が実行され、トレンチの内側に沿ってN型
拡散層14が形成される(以下ドリフト領域14として
参照する)。(該N型ドリフト領域14は、該PSG層
のリンにより作りだされる。)該PSG層は取り除か
れ、基板12の頂部にドレイン16を形成するためマス
クを用いてN型注入がなされる。トレンチが酸化物で満
たされトレンチ酸化物25を形成するように、厚いSi
O2 層がトランジスタ50上に形成される。トレンチ内
のトレンチ酸化物25のみが残るように、トランジスタ
50の表面がでるまで該SiO2 層はエッチングされ
る。焼きなまし(アニール)処理により、ドリフト領域
14とドレイン16との両方を更に外部拡散(outdiffu
se) させる。薄いSiO2 層が、トランジスタ50上に
形成されゲート酸化物24を形成する。N+型不純物が
ドープされたポリシリコン層がトランジスタ50上に形
成される。エッチングにより該ポリシリコン層と薄いS
iO2 層を部分的に取り除きゲート26を形成する。レ
ジストマスクを用いて、N+型不純物の注入はそれ自身
ゲート26と整合し、ソース20とドレインコンタクト
17とを形成する。同様に、マスクを用いたP+型不純
物の注入でバックゲートコンタクト22を形成し、これ
により、ソース20を基板12(これはまた回路のグラ
ンドである)へ短絡させる。約5000オングストロー
ムのSiO2 層(図2中には示されていない)が、ウエ
ハーの表面上に形成される。該厚い酸化物層がエッチン
グされ、ドレイン16、ソース20、ゲート26領域に
達するコンタクト開口部が形成される。パターン化され
た金属層(図2には示さず)がトランジスタ50上にデ
ポジットされ、ドレイン16とソース20とゲート26
への電気接続が形成される。トレンチベースRESUR
F LDMOSトランジスタ50は、従来技術よりもセ
ルピッチ(W)が非常に狭い。
することができる。約1ミクロンの厚さのSiO2 層を
P型基板12上に形成する。パターン化されたレジスト
を該SiO2 層上に形成する。複数のトレンチを、該パ
ターン化されたレジストに従い該SiO2 層を貫き基板
12までもエッチする。リングラス(phosphosilicate
glass :PSG)層をトランジスタ50の表面上に形成
する。熱処理が実行され、トレンチの内側に沿ってN型
拡散層14が形成される(以下ドリフト領域14として
参照する)。(該N型ドリフト領域14は、該PSG層
のリンにより作りだされる。)該PSG層は取り除か
れ、基板12の頂部にドレイン16を形成するためマス
クを用いてN型注入がなされる。トレンチが酸化物で満
たされトレンチ酸化物25を形成するように、厚いSi
O2 層がトランジスタ50上に形成される。トレンチ内
のトレンチ酸化物25のみが残るように、トランジスタ
50の表面がでるまで該SiO2 層はエッチングされ
る。焼きなまし(アニール)処理により、ドリフト領域
14とドレイン16との両方を更に外部拡散(outdiffu
se) させる。薄いSiO2 層が、トランジスタ50上に
形成されゲート酸化物24を形成する。N+型不純物が
ドープされたポリシリコン層がトランジスタ50上に形
成される。エッチングにより該ポリシリコン層と薄いS
iO2 層を部分的に取り除きゲート26を形成する。レ
ジストマスクを用いて、N+型不純物の注入はそれ自身
ゲート26と整合し、ソース20とドレインコンタクト
17とを形成する。同様に、マスクを用いたP+型不純
物の注入でバックゲートコンタクト22を形成し、これ
により、ソース20を基板12(これはまた回路のグラ
ンドである)へ短絡させる。約5000オングストロー
ムのSiO2 層(図2中には示されていない)が、ウエ
ハーの表面上に形成される。該厚い酸化物層がエッチン
グされ、ドレイン16、ソース20、ゲート26領域に
達するコンタクト開口部が形成される。パターン化され
た金属層(図2には示さず)がトランジスタ50上にデ
ポジットされ、ドレイン16とソース20とゲート26
への電気接続が形成される。トレンチベースRESUR
F LDMOSトランジスタ50は、従来技術よりもセ
ルピッチ(W)が非常に狭い。
【0012】バックゲートコンタクト22を介して基板
12に電気的に接続される(これによりグランドと結ば
れる)ソース20を備える図2のトランジスタ50は、
ロウ側ドライバ(low side driver )構造の動作のため
に適切に適合する。図3に示されているロウ側ドライブ
構造は、ロード52に接続されたドレイン16と、回路
のグランド54に接続されたソース20と、制御回路5
6に接続されたゲート26とを備えるトランジスタ50
から成る。
12に電気的に接続される(これによりグランドと結ば
れる)ソース20を備える図2のトランジスタ50は、
ロウ側ドライバ(low side driver )構造の動作のため
に適切に適合する。図3に示されているロウ側ドライブ
構造は、ロード52に接続されたドレイン16と、回路
のグランド54に接続されたソース20と、制御回路5
6に接続されたゲート26とを備えるトランジスタ50
から成る。
【0013】図2を参照されたい、トランジスタ50は
次のように動作する。ゲート26上にトランジスタ50
のしきい値電圧(Vt )よりも大きな電圧を印加する
と、チャネル15が反転し、電流が、ドレインコンタク
ト17から、ドレイン16を通り、ドリフト領域14を
通り、チャネル15を通り、最後にソース20を通り流
れる。ドリフト領域14は、ゲート酸化膜24−ドリフ
ト領域14間の電界が減少するように、電界を再形成す
るよう動作し、これにより、素子の降伏電圧は増大しR
DSonは減少する。ドリフト領域14の長さ、ドーピ
ング、厚みを適切に設計することによって、トランジス
タのRDSonと降伏電圧との両方を最適化することが
できる。ドリフト領域14の長さが降伏電圧に直接比例
するため、セルピッチ(W)を増大させることなく、ト
レンチの深さを深くすることにより高い降伏電圧を提供
でき、これはトランジスタ50の領域を拡大させないこ
とが分かるであろう。
次のように動作する。ゲート26上にトランジスタ50
のしきい値電圧(Vt )よりも大きな電圧を印加する
と、チャネル15が反転し、電流が、ドレインコンタク
ト17から、ドレイン16を通り、ドリフト領域14を
通り、チャネル15を通り、最後にソース20を通り流
れる。ドリフト領域14は、ゲート酸化膜24−ドリフ
ト領域14間の電界が減少するように、電界を再形成す
るよう動作し、これにより、素子の降伏電圧は増大しR
DSonは減少する。ドリフト領域14の長さ、ドーピ
ング、厚みを適切に設計することによって、トランジス
タのRDSonと降伏電圧との両方を最適化することが
できる。ドリフト領域14の長さが降伏電圧に直接比例
するため、セルピッチ(W)を増大させることなく、ト
レンチの深さを深くすることにより高い降伏電圧を提供
でき、これはトランジスタ50の領域を拡大させないこ
とが分かるであろう。
【0014】降伏状態の間、ドレイン16が通常動作の
最大定格よりも大きな電圧に達すると、次のことが起き
る:ドレイン16の電圧が増加するに従い、ドレイン1
6で電圧が最大であるため、空乏領域がドリフト領域1
4−基板領域12の境界に沿って成長し、ドレイン16
に近づくにつれて大きくなる。同時に、空乏領域がドレ
イン16−基板12間に、形成される。ドリフト領域1
4が完全な空乏状態になると、トランジスタ50は降伏
し、降伏パスはドレイン16−基板12の境界の近傍に
位置する。これは、チャネル15上に位置する薄いゲー
ト酸化膜24の近傍で降伏現象が発生することを防ぐ。
最大定格よりも大きな電圧に達すると、次のことが起き
る:ドレイン16の電圧が増加するに従い、ドレイン1
6で電圧が最大であるため、空乏領域がドリフト領域1
4−基板領域12の境界に沿って成長し、ドレイン16
に近づくにつれて大きくなる。同時に、空乏領域がドレ
イン16−基板12間に、形成される。ドリフト領域1
4が完全な空乏状態になると、トランジスタ50は降伏
し、降伏パスはドレイン16−基板12の境界の近傍に
位置する。これは、チャネル15上に位置する薄いゲー
ト酸化膜24の近傍で降伏現象が発生することを防ぐ。
【0015】図4は、本発明の別の実施例である。構造
上、絶縁領域21が、図2のトランジスタ50からトラ
ンジスタ60を異ならしめている。絶縁領域21は、基
板12からソース20を電気的に分離している。この例
では、絶縁領域21はN型にドープされた領域から成
る。トレンチベースRESURF LDMOSトランジ
スタ60は、第1のSiO2 層の形成前に大きなN型絶
縁領域21が形成される点を除き、図2のトランジスタ
50と同様な手法により製造される。マスクされたP型
領域23(以下ボディ領域23として参照する)が、絶
縁領域21内に形成される。ウエハーがエッチングされ
てトレンチが形成されるとき、該トレンチは、絶縁領域
21−ボディ領域23の境界エッジ上で中央に位置決め
される。トランジスタ60の残りの製造プロセスは図2
で記述した工程に従う。
上、絶縁領域21が、図2のトランジスタ50からトラ
ンジスタ60を異ならしめている。絶縁領域21は、基
板12からソース20を電気的に分離している。この例
では、絶縁領域21はN型にドープされた領域から成
る。トレンチベースRESURF LDMOSトランジ
スタ60は、第1のSiO2 層の形成前に大きなN型絶
縁領域21が形成される点を除き、図2のトランジスタ
50と同様な手法により製造される。マスクされたP型
領域23(以下ボディ領域23として参照する)が、絶
縁領域21内に形成される。ウエハーがエッチングされ
てトレンチが形成されるとき、該トレンチは、絶縁領域
21−ボディ領域23の境界エッジ上で中央に位置決め
される。トランジスタ60の残りの製造プロセスは図2
で記述した工程に従う。
【0016】図4のトランジスタ60は、絶縁領域21
の存在による基板12からのソース20の電気的分離の
ために独創的である。これが、ソース20と基板12と
の間を電気的に分離することが必要となるハイ側(high
side)ドライバ素子への適用にトランジスタ60を用い
ることを可能にし、これにより、トランジスタ60の適
用性の範囲を広めている。図5に示すハイ側ドライバ素
子は、電源58に接続されたドレイン16と、ロード5
2に接続されたソース20と、制御回路56に接続され
たゲート26とを備えるトランジスタ60から成る。
の存在による基板12からのソース20の電気的分離の
ために独創的である。これが、ソース20と基板12と
の間を電気的に分離することが必要となるハイ側(high
side)ドライバ素子への適用にトランジスタ60を用い
ることを可能にし、これにより、トランジスタ60の適
用性の範囲を広めている。図5に示すハイ側ドライバ素
子は、電源58に接続されたドレイン16と、ロード5
2に接続されたソース20と、制御回路56に接続され
たゲート26とを備えるトランジスタ60から成る。
【0017】図6は本発明の更に別の実施例を示してい
る。トレンチベースRESURFLDMOSトランジス
タ70は、ドレイン16がトレンチ27内に形成され、
そして、それがポリシリコンからなる点においてトラン
ジスタ50と異なる。ドレイン16は、トレンチ27内
の酸化物25を延び、トレンチ27の下のドリフト領域
14の部分に接続されている。これにより、以前の構成
ではドレイン16により占められていたトレンチとトレ
ンチとの間の横方向領域を、設計者が取り除くことを可
能にする。この構成が、2つのトランジスタセル71と
72とが単一のトレンチ27を共用することを許容す
る。従って、2つのトランジスタセル毎にトレンチ27
が1つのみ必要となる。これがセルピッチを更に狭め、
そして、セルピッチの減少がRDSonの減少に対応す
るため、RDSonを更に減少させる。
る。トレンチベースRESURFLDMOSトランジス
タ70は、ドレイン16がトレンチ27内に形成され、
そして、それがポリシリコンからなる点においてトラン
ジスタ50と異なる。ドレイン16は、トレンチ27内
の酸化物25を延び、トレンチ27の下のドリフト領域
14の部分に接続されている。これにより、以前の構成
ではドレイン16により占められていたトレンチとトレ
ンチとの間の横方向領域を、設計者が取り除くことを可
能にする。この構成が、2つのトランジスタセル71と
72とが単一のトレンチ27を共用することを許容す
る。従って、2つのトランジスタセル毎にトレンチ27
が1つのみ必要となる。これがセルピッチを更に狭め、
そして、セルピッチの減少がRDSonの減少に対応す
るため、RDSonを更に減少させる。
【0018】図6のトランジスタ70を形成するため、
トレンチは図2に関連して述べたように製造される。厚
いSiO2 層25がトレンチを満たし、該SiO2 層2
5がトレンチのみを満たし、トレンチ酸化物25を形成
するようにウエハーの表面がエッチングされた後に、選
択的な異方向性(anisotropic)エッチングが、多数のト
レンチ酸化物25内にトレンチを形成するのに用いられ
る。該異方向性エッチングは、水平面のエッチングのみ
を可能とするので、トレンチ酸化物25の側壁はエッチ
されず、エッチは垂直方向にのみ働く。薄いSiO2 層
が、ウエハーの面上に(そして、トレンチの底部に沿っ
た横方向表面に)形成される。パターン化されたウエッ
トエッチングにより、トレンチ内の横方向表面に形成さ
れたそれを含むSiO2 層を部分的に取り除き、これに
よりゲート酸化膜24が形成される。N+型にドープさ
れたポリシリコン層がウエハーの表面に形成されまたト
レンチを満たす。ポリシリコン層のエッチングによりド
レイン16とゲート26との両方が形成される。残りの
製造ステップは図2に関連して記述したプロセスに従
う。
トレンチは図2に関連して述べたように製造される。厚
いSiO2 層25がトレンチを満たし、該SiO2 層2
5がトレンチのみを満たし、トレンチ酸化物25を形成
するようにウエハーの表面がエッチングされた後に、選
択的な異方向性(anisotropic)エッチングが、多数のト
レンチ酸化物25内にトレンチを形成するのに用いられ
る。該異方向性エッチングは、水平面のエッチングのみ
を可能とするので、トレンチ酸化物25の側壁はエッチ
されず、エッチは垂直方向にのみ働く。薄いSiO2 層
が、ウエハーの面上に(そして、トレンチの底部に沿っ
た横方向表面に)形成される。パターン化されたウエッ
トエッチングにより、トレンチ内の横方向表面に形成さ
れたそれを含むSiO2 層を部分的に取り除き、これに
よりゲート酸化膜24が形成される。N+型にドープさ
れたポリシリコン層がウエハーの表面に形成されまたト
レンチを満たす。ポリシリコン層のエッチングによりド
レイン16とゲート26との両方が形成される。残りの
製造ステップは図2に関連して記述したプロセスに従
う。
【0019】図6において、ドリフト領域14の長さ
は、トランジスタ70の降伏電圧に直接的に比例するた
め、トレンチは、トランジスタ50により提供されるの
と同じ降伏電圧比率を提供するためにより深く形成され
なければならない。トランジスタ70は、ソース20が
バックゲート22を介して基板12に結合されているた
め、ロウ側ドライバ素子の適用には理想的である。
は、トランジスタ70の降伏電圧に直接的に比例するた
め、トレンチは、トランジスタ50により提供されるの
と同じ降伏電圧比率を提供するためにより深く形成され
なければならない。トランジスタ70は、ソース20が
バックゲート22を介して基板12に結合されているた
め、ロウ側ドライバ素子の適用には理想的である。
【0020】図7は、本発明の更に別の実施例である。
トランジスタ80は、図6のようなトレンチ酸化物25
内に形成されたドレイン16を備えるトレンチベースR
ESURF LDMOSトランジスタ80である。しか
しながら、絶縁領域21が、図4におけるように、ソー
ス20を基板12から電気的に分離している。従って、
トランジスタ80は、ソース20とグランド電位(基板
12)との間で電気的な分離を必要とするハイ側ドライ
バ素子のような、非常に広い適用範囲を有する。この構
造上の相違により、付加的な製造ステップが必要とな
る。SiO2 層をウエハー表面上に形成する前に、大き
なN型絶縁領域21を形成するためにレジストマスクが
用いられる。同じレジストマスクを用いて、P型タンク
(以下ボディ領域23として参照する)が絶縁領域21
内に形成される。残りの製造ステップは図6に関連して
述べたプロセスに従う。
トランジスタ80は、図6のようなトレンチ酸化物25
内に形成されたドレイン16を備えるトレンチベースR
ESURF LDMOSトランジスタ80である。しか
しながら、絶縁領域21が、図4におけるように、ソー
ス20を基板12から電気的に分離している。従って、
トランジスタ80は、ソース20とグランド電位(基板
12)との間で電気的な分離を必要とするハイ側ドライ
バ素子のような、非常に広い適用範囲を有する。この構
造上の相違により、付加的な製造ステップが必要とな
る。SiO2 層をウエハー表面上に形成する前に、大き
なN型絶縁領域21を形成するためにレジストマスクが
用いられる。同じレジストマスクを用いて、P型タンク
(以下ボディ領域23として参照する)が絶縁領域21
内に形成される。残りの製造ステップは図6に関連して
述べたプロセスに従う。
【0021】本発明を好適な実施例を参照しながら記述
したが、この記述は限定のために構成されたものではな
い。記述した実施例の種々の改変が、発明の記述を参照
して当業者により明らかになるであろう。従って、添付
の特許請求の範囲は、発明の真の範囲内に有るこのよう
な改変或いは例を包含することが分かるであろう。
したが、この記述は限定のために構成されたものではな
い。記述した実施例の種々の改変が、発明の記述を参照
して当業者により明らかになるであろう。従って、添付
の特許請求の範囲は、発明の真の範囲内に有るこのよう
な改変或いは例を包含することが分かるであろう。
【0022】以上の説明に関し更に以下の項を開示す
る。 1.ソースと、ゲートと、ドレインと、該ゲートと該ド
レインとの間に配置されたトレンチと、該トレンチを取
り囲むドリフト領域とを有することを特徴とする横方向
電力トランジスタ。 2.第1項記載の横方向電力トランジスタであって、更
に、該トレンチを満たす絶縁物を有することを特徴とす
る横方向電力トランジスタ。
る。 1.ソースと、ゲートと、ドレインと、該ゲートと該ド
レインとの間に配置されたトレンチと、該トレンチを取
り囲むドリフト領域とを有することを特徴とする横方向
電力トランジスタ。 2.第1項記載の横方向電力トランジスタであって、更
に、該トレンチを満たす絶縁物を有することを特徴とす
る横方向電力トランジスタ。
【0023】3.第2項記載の横方向電力トランジスタ
において、該絶縁物が酸化物であることを特徴とする横
方向電力トランジスタ。 4.第1項記載の横方向電力トランジスタにおいて、該
ソースとドレインとがN型半導体物質から成り、該ゲー
トがポリクリスタリン(polycrystalline)シリコンから
成ることを特徴とする横方向電力トランジスタ。 5.基板と、該基板に形成されたボディ領域と、該ボデ
ィに形成されたソース領域と、ゲートと、該基板に形成
されたドレイン領域と、該ソース領域と該ドレイン領域
との間の基板の面に形成されたトレンチと、該トレンチ
を囲むドリフト領域とから成ることを特徴とする電力ト
ランジスタ。
において、該絶縁物が酸化物であることを特徴とする横
方向電力トランジスタ。 4.第1項記載の横方向電力トランジスタにおいて、該
ソースとドレインとがN型半導体物質から成り、該ゲー
トがポリクリスタリン(polycrystalline)シリコンから
成ることを特徴とする横方向電力トランジスタ。 5.基板と、該基板に形成されたボディ領域と、該ボデ
ィに形成されたソース領域と、ゲートと、該基板に形成
されたドレイン領域と、該ソース領域と該ドレイン領域
との間の基板の面に形成されたトレンチと、該トレンチ
を囲むドリフト領域とから成ることを特徴とする電力ト
ランジスタ。
【0024】6.第5項記載の電力トランジスタであっ
て、更に、該基板から該ソース領域を電気的に分離する
ため、該ボディ領域の下の該基板の面に形成された絶縁
領域を有することを特徴とする電力トランジスタ。 7.第5項記載の高電圧電力トランジスタセルにおい
て、高電圧電力トランジスタの値する降伏電圧で、また
は前で、該ドリフト領域が完全に空になるように、基板
ドーピング濃度と、ドリフト領域の深さと、ドーピング
のプロフィールとがRESURFトランジスタ設計原理
に基づき設計されていることを特徴とする高電圧電力ト
ランジスタセル。
て、更に、該基板から該ソース領域を電気的に分離する
ため、該ボディ領域の下の該基板の面に形成された絶縁
領域を有することを特徴とする電力トランジスタ。 7.第5項記載の高電圧電力トランジスタセルにおい
て、高電圧電力トランジスタの値する降伏電圧で、また
は前で、該ドリフト領域が完全に空になるように、基板
ドーピング濃度と、ドリフト領域の深さと、ドーピング
のプロフィールとがRESURFトランジスタ設計原理
に基づき設計されていることを特徴とする高電圧電力ト
ランジスタセル。
【0025】8.ソースと、ゲートと、トレンチ内に形
成されたドレインとを有することを特徴とする電力トラ
ンジスタ。 9.第8項記載の電力トランジスタであって、更にトレ
ンチを取り囲むドリフト領域を有することを特徴とする
電力トランジスタ。 10.第9項記載の電力トランジスタであって、該ドレ
インが該ドリフト領域に接続されていることを特徴とす
る電力トランジスタ。
成されたドレインとを有することを特徴とする電力トラ
ンジスタ。 9.第8項記載の電力トランジスタであって、更にトレ
ンチを取り囲むドリフト領域を有することを特徴とする
電力トランジスタ。 10.第9項記載の電力トランジスタであって、該ドレ
インが該ドリフト領域に接続されていることを特徴とす
る電力トランジスタ。
【0026】11.第10項記載の電力トランジスタで
あって、該ドレインを取り囲む該トレンチに誘電体を有
することを特徴とする電力トランジスタ。 12.第11項記載の電力トランジスタであって、該誘
電体が酸化物で、該ドレインがポリクリスタリン(poly
crystalline)シリコンから成ることを特徴とする電力ト
ランジスタ。 13.ソースとゲートとを有する第1トランジスタセル
と、ソースとゲートとを有する第2トランジスタセル
と、トレンチ内に形成された第1トランジスタセルと第
2トランジスタセル用の共通ドレインと、第1トランジ
スタセルと第2トランジスタセル用のドリフト領域を形
成するトレンチを取り囲むドリフト領域とから成ること
を特徴とする電力トランジスタ。
あって、該ドレインを取り囲む該トレンチに誘電体を有
することを特徴とする電力トランジスタ。 12.第11項記載の電力トランジスタであって、該誘
電体が酸化物で、該ドレインがポリクリスタリン(poly
crystalline)シリコンから成ることを特徴とする電力ト
ランジスタ。 13.ソースとゲートとを有する第1トランジスタセル
と、ソースとゲートとを有する第2トランジスタセル
と、トレンチ内に形成された第1トランジスタセルと第
2トランジスタセル用の共通ドレインと、第1トランジ
スタセルと第2トランジスタセル用のドリフト領域を形
成するトレンチを取り囲むドリフト領域とから成ること
を特徴とする電力トランジスタ。
【0027】14.第13項記載の電力トランジスタに
おいて、該トレンチ内に形成された該共通ドレインが、
基板に形成された溝と、該溝を満たす誘電体と、該溝を
取り囲む該ドリフト領域への誘電体内の開口と、該誘電
体の該開口を満たす導電性物質とから成ることを特徴と
する電力トランジスタ。 15.第14項記載の電力トランジスタにおいて、該誘
電体が酸化物で、該ドレインがポリクリスタリン(poly
crystalline)シリコンから成ることを特徴とする電力ト
ランジスタ。
おいて、該トレンチ内に形成された該共通ドレインが、
基板に形成された溝と、該溝を満たす誘電体と、該溝を
取り囲む該ドリフト領域への誘電体内の開口と、該誘電
体の該開口を満たす導電性物質とから成ることを特徴と
する電力トランジスタ。 15.第14項記載の電力トランジスタにおいて、該誘
電体が酸化物で、該ドレインがポリクリスタリン(poly
crystalline)シリコンから成ることを特徴とする電力ト
ランジスタ。
【0028】16.第15項記載の電力トランジスタで
あって、付加的に、ソースを基板から電気的に分離す
る、該第1及び第2トランジスタセルのソースの下の該
基板に形成された絶縁領域を有することを特徴とする電
力トランジスタ。 17.ダイ領域を増大することなくトランジスタ降伏電
圧性能を向上させ、単一の半導体チップ上に多数のトラ
ンジスタを形成し、セルピッチの縮減によって横方向D
MOSトランジスタのRDSon性能を改善する方法で
あって:半導体基板を形成し、該基板にトレンチを形成
し、該トレンチの回りにドリフト領域を形成し、該ソー
ス領域と該トレンチとの間の空間で、該基板にソース領
域を形成し、該基板にドレイン領域を形成し該ドリフト
領域へ接続を行い、該トレンチを満たすパターン化され
た絶縁層を形成し、該ソース領域と該トレンチとの間の
該空間の表面に第2のパターン化された絶縁層を形成
し、第2絶縁層の表面にパターン化された導電層を形成
することから成る方法。
あって、付加的に、ソースを基板から電気的に分離す
る、該第1及び第2トランジスタセルのソースの下の該
基板に形成された絶縁領域を有することを特徴とする電
力トランジスタ。 17.ダイ領域を増大することなくトランジスタ降伏電
圧性能を向上させ、単一の半導体チップ上に多数のトラ
ンジスタを形成し、セルピッチの縮減によって横方向D
MOSトランジスタのRDSon性能を改善する方法で
あって:半導体基板を形成し、該基板にトレンチを形成
し、該トレンチの回りにドリフト領域を形成し、該ソー
ス領域と該トレンチとの間の空間で、該基板にソース領
域を形成し、該基板にドレイン領域を形成し該ドリフト
領域へ接続を行い、該トレンチを満たすパターン化され
た絶縁層を形成し、該ソース領域と該トレンチとの間の
該空間の表面に第2のパターン化された絶縁層を形成
し、第2絶縁層の表面にパターン化された導電層を形成
することから成る方法。
【0029】18.第17項記載の方法において、基板
から電気的に分離されたそのソースを有する狭められた
セルピッチを備える横方向DMOSトランジスタが、更
に、該ソース領域の下にボディ領域を形成し、該ボディ
領域の下に絶縁領域を形成することから成ることを特徴
とする方法。 19.ダイ領域を増大することなくトランジスタ降伏電
圧性能を向上させ、単一の半導体チップ上に多数のトラ
ンジスタを形成し、セルピッチの縮減によって横方向D
MOSトランジスタのRDSon性能を改善する方法で
あって:半導体基板を形成し、該基板に第1トレンチを
形成し、該トレンチの回りにドリフト領域を形成し、該
ソース領域と該トレンチとの間で、該基板にソース領域
を形成し、該トレンチを満たす第1のパターン化された
絶縁層を形成し、第2トレンチが該第1トレンチを取り
囲む該ドリフト領域の下へ広がるように、第1絶縁層内
に第2トレンチを形成し、ドレイン領域が第1トレンチ
を取り囲む該ドリフト領域への電気的な接続を行うよう
に、第2トレンチ内にドレイン領域を形成し、該ソース
領域と該トレンチとの間の空間の表面に第2のパターン
化された絶縁層を形成し、該第2の絶縁層の表面にパタ
ーン化された導電層を形成することから成ることを特徴
とする方法。
から電気的に分離されたそのソースを有する狭められた
セルピッチを備える横方向DMOSトランジスタが、更
に、該ソース領域の下にボディ領域を形成し、該ボディ
領域の下に絶縁領域を形成することから成ることを特徴
とする方法。 19.ダイ領域を増大することなくトランジスタ降伏電
圧性能を向上させ、単一の半導体チップ上に多数のトラ
ンジスタを形成し、セルピッチの縮減によって横方向D
MOSトランジスタのRDSon性能を改善する方法で
あって:半導体基板を形成し、該基板に第1トレンチを
形成し、該トレンチの回りにドリフト領域を形成し、該
ソース領域と該トレンチとの間で、該基板にソース領域
を形成し、該トレンチを満たす第1のパターン化された
絶縁層を形成し、第2トレンチが該第1トレンチを取り
囲む該ドリフト領域の下へ広がるように、第1絶縁層内
に第2トレンチを形成し、ドレイン領域が第1トレンチ
を取り囲む該ドリフト領域への電気的な接続を行うよう
に、第2トレンチ内にドレイン領域を形成し、該ソース
領域と該トレンチとの間の空間の表面に第2のパターン
化された絶縁層を形成し、該第2の絶縁層の表面にパタ
ーン化された導電層を形成することから成ることを特徴
とする方法。
【0030】20.第19項記載の方法において、該基
板から電気的に分離されたそのソースを有する狭められ
たセルピッチを備える横方向DMOSトランジスタが、
更に、該ソース領域の下にボディ領域を形成し、該ボデ
ィ領域の下に絶縁領域を形成することから成ることを特
徴とする方法。
板から電気的に分離されたそのソースを有する狭められ
たセルピッチを備える横方向DMOSトランジスタが、
更に、該ソース領域の下にボディ領域を形成し、該ボデ
ィ領域の下に絶縁領域を形成することから成ることを特
徴とする方法。
【0031】21.トレンチベーストランジスタ技術を
利用することによって、降伏性能を犠牲にすることなく
改善されたRDSon性能を提供する高電圧電力トラン
ジスタセルが開発された。ソース、ドレイン、及びトレ
ンチが基板に形成される。該ソースと該トレンチとの間
の空間上の表面にゲートが形成される。ドリフト領域が
該トレンチの回りに形成される。該ソースと該基板との
間の電気的な分離を可能にする絶縁領域を選択的に付加
することができる。更に、単一の半導体チップ上に存在
し、相互に電気的に分離される多数の高電圧電力トラン
ジスタを、横方向の電流の流れが可能にする。トレンチ
の回りに形成されたドリフト領域が、ダイ領域を犠牲に
することなくRESURFトランジスタ特性を提供す
る。
利用することによって、降伏性能を犠牲にすることなく
改善されたRDSon性能を提供する高電圧電力トラン
ジスタセルが開発された。ソース、ドレイン、及びトレ
ンチが基板に形成される。該ソースと該トレンチとの間
の空間上の表面にゲートが形成される。ドリフト領域が
該トレンチの回りに形成される。該ソースと該基板との
間の電気的な分離を可能にする絶縁領域を選択的に付加
することができる。更に、単一の半導体チップ上に存在
し、相互に電気的に分離される多数の高電圧電力トラン
ジスタを、横方向の電流の流れが可能にする。トレンチ
の回りに形成されたドリフト領域が、ダイ領域を犠牲に
することなくRESURFトランジスタ特性を提供す
る。
【0032】
【効果】本発明によれば、単一の半導体ダイ上に集積さ
れる多くの、独立の素子が必要となる適用対象に、トレ
ンチ技法を用いる電力トランジスタを提供することがで
きる。また、ソースと基板との間の電気的な分離を備え
るトレンチ技法を用いる高電力トランジスタを提供する
もできる。
れる多くの、独立の素子が必要となる適用対象に、トレ
ンチ技法を用いる電力トランジスタを提供することがで
きる。また、ソースと基板との間の電気的な分離を備え
るトレンチ技法を用いる高電力トランジスタを提供する
もできる。
【図1】垂直トレンチベースDMOSトランジスタを示
す従来技術の断面図。
す従来技術の断面図。
【図2】本発明の好適な実施例を示す断面図。
【図3】ロウ側駆動の構成を示す回路図。
【図4】本発明の別の実施例を示す断面図。
【図5】ハイ側駆動の構成を示す回路図。
【図6】本発明の更に別の実施例を示す断面図。
【図7】本発明の更に別の実施例を示す断面図。
14 ドリフト領域 15 チャネル 20 ソース 27 トレンチ 50 トランジスタ 60 トランジスタ 70 トランジスタ 80 トランジスタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 7514−4M H01L 29/78 301 R 7514−4M 301 W 7514−4M 301 G
Claims (2)
- 【請求項1】 ソースと、 ゲートと、 ドレインと、 前記ゲートと前記ドレインとの間に配置されたトレンチ
と、 前記トレンチを取り囲むドリフト領域とを有することを
特徴とする横方向電力用トランジスタ。 - 【請求項2】 ダイ領域を増大することなくトランジス
タ降伏電圧性能を向上させ、単一の半導体チップ上に多
数のトランジスタを形成し、セルピッチの縮減によって
横方向DMOSトランジスタのRDSon性能を改善す
る方法であって:半導体基板を形成し、 前記基板にトレンチを形成し、 前記トレンチの回りにドリフト領域を形成し、 前記トレンチとの間に離隔領域をもって前記基板にソー
ス領域を形成し、 前記基板にドレイン領域を形成し前記ドリフト領域へ接
続を行い、 前記トレンチを満たすパターン化された絶縁層を形成
し、 前記ソース領域と前記トレンチとの間の前記離隔領域の
表面にパターン化された第2の絶縁層を形成し、 前記第2絶縁層の表面にパターン化された導電層を形成
することから成る方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/939,349 US5539238A (en) | 1992-09-02 | 1992-09-02 | Area efficient high voltage Mosfets with vertical resurf drift regions |
US939349 | 1992-09-02 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0774352A true JPH0774352A (ja) | 1995-03-17 |
Family
ID=25473029
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5217678A Pending JPH0774352A (ja) | 1992-09-02 | 1993-09-01 | Mosfet及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (3) | US5539238A (ja) |
JP (1) | JPH0774352A (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003249646A (ja) * | 2001-12-18 | 2003-09-05 | Fuji Electric Co Ltd | 半導体装置 |
US6730961B2 (en) | 2001-12-18 | 2004-05-04 | Fuji Electric Co., Ltd. | Semiconductor device |
JP2004247541A (ja) * | 2003-02-14 | 2004-09-02 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
US6806174B2 (en) | 2003-01-30 | 2004-10-19 | Anam Semiconductor, Inc. | Semiconductor devices and methods for fabricating the same |
US6861702B2 (en) | 2001-05-11 | 2005-03-01 | Fuji Electric Co., Ltd. | Semiconductor device |
US6921942B2 (en) | 2003-10-30 | 2005-07-26 | Oki Electric Industry Co., Ltd. | Structure of a lateral diffusion MOS transistor in widespread use as a power control device |
US7049202B2 (en) | 2001-05-18 | 2006-05-23 | Fuji Electric Co., Ltd. | Method of manufacturing semiconductor device |
JP2006332580A (ja) * | 2005-04-28 | 2006-12-07 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
JP2011187530A (ja) * | 2010-03-05 | 2011-09-22 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
JP2017168759A (ja) * | 2016-03-18 | 2017-09-21 | 東芝メモリ株式会社 | 不揮発性半導体記憶装置およびその製造方法 |
JP2019096776A (ja) * | 2017-11-24 | 2019-06-20 | 日産自動車株式会社 | 半導体装置及びその製造方法 |
Families Citing this family (132)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5539238A (en) * | 1992-09-02 | 1996-07-23 | Texas Instruments Incorporated | Area efficient high voltage Mosfets with vertical resurf drift regions |
JPH0897411A (ja) * | 1994-09-21 | 1996-04-12 | Fuji Electric Co Ltd | 横型高耐圧トレンチmosfetおよびその製造方法 |
JP3395473B2 (ja) * | 1994-10-25 | 2003-04-14 | 富士電機株式会社 | 横型トレンチmisfetおよびその製造方法 |
DE19638438A1 (de) | 1996-09-19 | 1998-04-02 | Siemens Ag | Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement |
US5972741A (en) * | 1996-10-31 | 1999-10-26 | Sanyo Electric Co., Ltd. | Method of manufacturing semiconductor device |
KR100268930B1 (ko) * | 1996-11-12 | 2000-10-16 | 김영환 | 박막트랜지스터의 구조 및 그 제조방법 |
US6235581B1 (en) * | 1997-07-02 | 2001-05-22 | Texas Instruments Incorporated | Floating gate memory structure and method for forming a low resistance continuous source line |
FR2770687A1 (fr) * | 1997-11-04 | 1999-05-07 | Motorola Semiconducteurs | Dispositif a semiconducteur lateral et son procede de formation |
US6107649A (en) * | 1998-06-10 | 2000-08-22 | Rutgers, The State University | Field-controlled high-power semiconductor devices |
US6506648B1 (en) * | 1998-09-02 | 2003-01-14 | Cree Microwave, Inc. | Method of fabricating a high power RF field effect transistor with reduced hot electron injection and resulting structure |
US6413822B2 (en) | 1999-04-22 | 2002-07-02 | Advanced Analogic Technologies, Inc. | Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer |
WO2000068997A1 (en) * | 1999-05-06 | 2000-11-16 | C.P. Clare Corporation | Mosfet with field reducing trenches in body region |
US6140193A (en) * | 1999-05-12 | 2000-10-31 | United Microelectronics Corp. | Method for forming a high-voltage semiconductor device with trench structure |
US6313482B1 (en) | 1999-05-17 | 2001-11-06 | North Carolina State University | Silicon carbide power devices having trench-based silicon carbide charge coupling regions therein |
US6118683A (en) * | 1999-09-29 | 2000-09-12 | Infineon Technologies North America Corporation | Dynamic random access memory cell layout |
EP1198010A1 (en) * | 2000-10-11 | 2002-04-17 | STMicroelectronics S.r.l. | Power semiconductor device comprising a lateral DMOS transistor |
US6803626B2 (en) * | 2002-07-18 | 2004-10-12 | Fairchild Semiconductor Corporation | Vertical charge control semiconductor device |
DE10120052A1 (de) * | 2001-04-24 | 2002-10-31 | Infineon Technologies Ag | Halbleiterschaltung mit einem MOSFET mit einer Driftzone und Verfahren zur Herstellung der Halbleiterschaltung |
US6787872B2 (en) * | 2001-06-26 | 2004-09-07 | International Rectifier Corporation | Lateral conduction superjunction semiconductor device |
US20030001216A1 (en) * | 2001-06-27 | 2003-01-02 | Motorola, Inc. | Semiconductor component and method of manufacturing |
DE10131705B4 (de) * | 2001-06-29 | 2010-03-18 | Atmel Automotive Gmbh | Verfahren zur Herstellung eines DMOS-Transistors |
DE10131704A1 (de) | 2001-06-29 | 2003-01-16 | Atmel Germany Gmbh | Verfahren zur Dotierung eines Halbleiterkörpers |
DE10131706B4 (de) | 2001-06-29 | 2005-10-06 | Atmel Germany Gmbh | Verfahren zur Herstellung eines DMOS-Transistors |
DE10131707B4 (de) * | 2001-06-29 | 2009-12-03 | Atmel Automotive Gmbh | Verfahren zur Herstellung eines DMOS-Transistors und dessen Verwendung zur Herstellung einer integrierten Schaltung |
GB0119215D0 (en) | 2001-08-07 | 2001-09-26 | Koninkl Philips Electronics Nv | Trench bipolar transistor |
US6784505B2 (en) | 2002-05-03 | 2004-08-31 | Fairchild Semiconductor Corporation | Low voltage high density trench-gated power device with uniformly doped channel and its edge termination technique |
US7719054B2 (en) * | 2006-05-31 | 2010-05-18 | Advanced Analogic Technologies, Inc. | High-voltage lateral DMOS device |
DE10354249A1 (de) * | 2002-11-22 | 2004-06-03 | Fuji Electric Device Technology Co. Ltd. | Halbleitervorrichtung und Verfahren zu deren Herstellung |
US20040108544A1 (en) * | 2002-12-09 | 2004-06-10 | Semiconductor Components Industries, Llc | High voltage mosfet with laterally varying drain doping and method |
KR20050090372A (ko) * | 2003-02-04 | 2005-09-13 | 그레이트 웰 세미컨덕터 | 양-방향 파워 스위치 |
TWI223448B (en) * | 2003-04-29 | 2004-11-01 | Mosel Vitelic Inc | DMOS device having a trenched bus structure |
US7967835B2 (en) * | 2003-05-05 | 2011-06-28 | Tyco Healthcare Group Lp | Apparatus for use in fascial cleft surgery for opening an anatomic space |
US6876035B2 (en) * | 2003-05-06 | 2005-04-05 | International Business Machines Corporation | High voltage N-LDMOS transistors having shallow trench isolation region |
DE602004023497D1 (de) | 2003-05-06 | 2009-11-19 | Enecsys Ltd | Stromversorgungsschaltungen |
US8067855B2 (en) * | 2003-05-06 | 2011-11-29 | Enecsys Limited | Power supply circuits |
DE10345347A1 (de) * | 2003-09-19 | 2005-04-14 | Atmel Germany Gmbh | Verfahren zur Herstellung eines DMOS-Transistors mit lateralem Driftregionen-Dotierstoffprofil |
US7005703B2 (en) * | 2003-10-17 | 2006-02-28 | Agere Systems Inc. | Metal-oxide-semiconductor device having improved performance and reliability |
US7612418B2 (en) | 2003-12-12 | 2009-11-03 | Great Wall Semiconductor Corporation | Monolithic power semiconductor structures including pairs of integrated devices |
DE102004002181B4 (de) * | 2004-01-15 | 2011-08-18 | Infineon Technologies AG, 81669 | Integrierter Transistor, insbesondere für Spannungen größer 40 Volt, und Herstellungsverfahren |
GB0407363D0 (en) * | 2004-03-31 | 2004-05-05 | Koninkl Philips Electronics Nv | Trench semiconductor device and method of manufacturing it |
DE102004049246A1 (de) * | 2004-10-01 | 2006-04-06 | Atmel Germany Gmbh | Lateraler DMOS-Transistor und Verfahren zu seiner Herstellung |
US8077437B2 (en) * | 2004-11-08 | 2011-12-13 | Enecsys Limited | Integrated circuits and power supplies |
US7211477B2 (en) * | 2005-05-06 | 2007-05-01 | Freescale Semiconductor, Inc. | High voltage field effect device and method |
US20060286757A1 (en) * | 2005-06-15 | 2006-12-21 | John Power | Semiconductor product and method for forming a semiconductor product |
US7868394B2 (en) | 2005-08-09 | 2011-01-11 | United Microelectronics Corp. | Metal-oxide-semiconductor transistor and method of manufacturing the same |
US7375408B2 (en) * | 2005-10-11 | 2008-05-20 | United Microelectronics Corp. | Fabricating method of a high voltage metal oxide semiconductor device |
CN100454578C (zh) * | 2005-10-27 | 2009-01-21 | 联华电子股份有限公司 | 高压金属氧化物半导体元件及其制造方法 |
US11881814B2 (en) | 2005-12-05 | 2024-01-23 | Solaredge Technologies Ltd. | Testing of a photovoltaic panel |
US10693415B2 (en) | 2007-12-05 | 2020-06-23 | Solaredge Technologies Ltd. | Testing of a photovoltaic panel |
US20070157516A1 (en) * | 2006-01-09 | 2007-07-12 | Fischer Bernhard A | Staged modular hydrocarbon reformer with internal temperature management |
EP1868239B1 (en) * | 2006-06-12 | 2020-04-22 | ams AG | Method of manufacturing trenches in a semiconductor body |
KR100770539B1 (ko) * | 2006-08-11 | 2007-10-25 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
ATE475199T1 (de) * | 2006-11-16 | 2010-08-15 | Nxp Bv | Selbstausgerichteter stossionisations- feldeffekttransistor |
US8384243B2 (en) | 2007-12-04 | 2013-02-26 | Solaredge Technologies Ltd. | Distributed power harvesting systems using DC power sources |
US8473250B2 (en) | 2006-12-06 | 2013-06-25 | Solaredge, Ltd. | Monitoring of distributed power harvesting systems using DC power sources |
US8319471B2 (en) | 2006-12-06 | 2012-11-27 | Solaredge, Ltd. | Battery power delivery module |
US11296650B2 (en) | 2006-12-06 | 2022-04-05 | Solaredge Technologies Ltd. | System and method for protection during inverter shutdown in distributed power installations |
US8816535B2 (en) | 2007-10-10 | 2014-08-26 | Solaredge Technologies, Ltd. | System and method for protection during inverter shutdown in distributed power installations |
US11309832B2 (en) | 2006-12-06 | 2022-04-19 | Solaredge Technologies Ltd. | Distributed power harvesting systems using DC power sources |
US8947194B2 (en) | 2009-05-26 | 2015-02-03 | Solaredge Technologies Ltd. | Theft detection and prevention in a power generation system |
US11569659B2 (en) | 2006-12-06 | 2023-01-31 | Solaredge Technologies Ltd. | Distributed power harvesting systems using DC power sources |
US8531055B2 (en) | 2006-12-06 | 2013-09-10 | Solaredge Ltd. | Safety mechanisms, wake up and shutdown methods in distributed power installations |
US11855231B2 (en) | 2006-12-06 | 2023-12-26 | Solaredge Technologies Ltd. | Distributed power harvesting systems using DC power sources |
US9130401B2 (en) | 2006-12-06 | 2015-09-08 | Solaredge Technologies Ltd. | Distributed power harvesting systems using DC power sources |
US9112379B2 (en) | 2006-12-06 | 2015-08-18 | Solaredge Technologies Ltd. | Pairing of components in a direct current distributed power generation system |
US11735910B2 (en) | 2006-12-06 | 2023-08-22 | Solaredge Technologies Ltd. | Distributed power system using direct current power sources |
US11687112B2 (en) | 2006-12-06 | 2023-06-27 | Solaredge Technologies Ltd. | Distributed power harvesting systems using DC power sources |
US8963369B2 (en) | 2007-12-04 | 2015-02-24 | Solaredge Technologies Ltd. | Distributed power harvesting systems using DC power sources |
US11888387B2 (en) | 2006-12-06 | 2024-01-30 | Solaredge Technologies Ltd. | Safety mechanisms, wake up and shutdown methods in distributed power installations |
US8618692B2 (en) | 2007-12-04 | 2013-12-31 | Solaredge Technologies Ltd. | Distributed power system using direct current power sources |
US8013472B2 (en) | 2006-12-06 | 2011-09-06 | Solaredge, Ltd. | Method for distributed power harvesting using DC power sources |
US11728768B2 (en) | 2006-12-06 | 2023-08-15 | Solaredge Technologies Ltd. | Pairing of components in a direct current distributed power generation system |
US9088178B2 (en) | 2006-12-06 | 2015-07-21 | Solaredge Technologies Ltd | Distributed power harvesting systems using DC power sources |
US8319483B2 (en) | 2007-08-06 | 2012-11-27 | Solaredge Technologies Ltd. | Digital average input current control in power converter |
TWI347675B (en) * | 2006-12-07 | 2011-08-21 | Vanguard Int Semiconduct Corp | Laterally diffused metal oxide semiconductor transistors |
US20080180160A1 (en) * | 2007-01-31 | 2008-07-31 | Infineon Technologies Ag | High voltage dual gate cmos switching device and method |
US7775819B2 (en) * | 2007-02-02 | 2010-08-17 | Bader Scott M | Buss plate bushing retainer and assembly thereof |
US20080251863A1 (en) * | 2007-04-14 | 2008-10-16 | Sheng-Yi Huang | High-voltage radio-frequency power device |
KR100887030B1 (ko) | 2007-05-29 | 2009-03-04 | 주식회사 동부하이텍 | 반도체 소자의 고전압 드리프트 형성 방법 |
US20080308868A1 (en) * | 2007-06-15 | 2008-12-18 | United Microelectronics Corp. | High voltage metal oxide semiconductor transistor and fabrication method thereof |
US7838940B2 (en) * | 2007-12-04 | 2010-11-23 | Infineon Technologies Ag | Drain-extended field effect transistor |
US8289742B2 (en) | 2007-12-05 | 2012-10-16 | Solaredge Ltd. | Parallel connected inverters |
US11264947B2 (en) | 2007-12-05 | 2022-03-01 | Solaredge Technologies Ltd. | Testing of a photovoltaic panel |
US8049523B2 (en) | 2007-12-05 | 2011-11-01 | Solaredge Technologies Ltd. | Current sensing on a MOSFET |
WO2009072075A2 (en) | 2007-12-05 | 2009-06-11 | Solaredge Technologies Ltd. | Photovoltaic system power tracking method |
EP2722979B1 (en) | 2008-03-24 | 2022-11-30 | Solaredge Technologies Ltd. | Switch mode converter including auxiliary commutation circuit for achieving zero current switching |
EP3121922B1 (en) | 2008-05-05 | 2020-03-04 | Solaredge Technologies Ltd. | Direct current power combiner |
US20100109080A1 (en) * | 2008-11-05 | 2010-05-06 | Sheng-Yi Huang | Pseudo-drain mos transistor |
US8963241B1 (en) | 2009-11-13 | 2015-02-24 | Maxim Integrated Products, Inc. | Integrated MOS power transistor with poly field plate extension for depletion assist |
US20110115018A1 (en) * | 2009-11-13 | 2011-05-19 | Maxim Integrated Products, Inc. | Mos power transistor |
US8946851B1 (en) | 2009-11-13 | 2015-02-03 | Maxim Integrated Products, Inc. | Integrated MOS power transistor with thin gate oxide and low gate charge |
US20110115019A1 (en) * | 2009-11-13 | 2011-05-19 | Maxim Integrated Products, Inc. | Cmos compatible low gate charge lateral mosfet |
US8969958B1 (en) | 2009-11-13 | 2015-03-03 | Maxim Integrated Products, Inc. | Integrated MOS power transistor with body extension region for poly field plate depletion assist |
US8987818B1 (en) | 2009-11-13 | 2015-03-24 | Maxim Integrated Products, Inc. | Integrated MOS power transistor with thin gate oxide and low gate charge |
JP2012033552A (ja) * | 2010-07-28 | 2012-02-16 | On Semiconductor Trading Ltd | 双方向スイッチ及びその製造方法 |
GB2485527B (en) | 2010-11-09 | 2012-12-19 | Solaredge Technologies Ltd | Arc detection and prevention in a power generation system |
US10673229B2 (en) | 2010-11-09 | 2020-06-02 | Solaredge Technologies Ltd. | Arc detection and prevention in a power generation system |
US10230310B2 (en) | 2016-04-05 | 2019-03-12 | Solaredge Technologies Ltd | Safety switch for photovoltaic systems |
US10673222B2 (en) | 2010-11-09 | 2020-06-02 | Solaredge Technologies Ltd. | Arc detection and prevention in a power generation system |
GB2486408A (en) | 2010-12-09 | 2012-06-20 | Solaredge Technologies Ltd | Disconnection of a string carrying direct current |
GB2483317B (en) | 2011-01-12 | 2012-08-22 | Solaredge Technologies Ltd | Serially connected inverters |
US8878295B2 (en) * | 2011-04-13 | 2014-11-04 | National Semiconductor Corporation | DMOS transistor with a slanted super junction drift structure |
US20130043513A1 (en) | 2011-08-19 | 2013-02-21 | United Microelectronics Corporation | Shallow trench isolation structure and fabricating method thereof |
US8570005B2 (en) | 2011-09-12 | 2013-10-29 | Solaredge Technologies Ltd. | Direct current link circuit |
US8592279B2 (en) | 2011-12-15 | 2013-11-26 | Semicondcutor Components Industries, LLC | Electronic device including a tapered trench and a conductive structure therein and a process of forming the same |
US8679919B2 (en) | 2011-12-15 | 2014-03-25 | Semiconductor Components Industries, Llc | Electronic device comprising a conductive structure and an insulating layer within a trench and a process of forming the same |
US8541302B2 (en) | 2011-12-15 | 2013-09-24 | Semiconductor Components Industries, Llc | Electronic device including a trench with a facet and a conductive structure therein and a process of forming the same |
US8647970B2 (en) | 2011-12-15 | 2014-02-11 | Semiconductor Components Industries, Llc | Electronic device comprising conductive structures and an insulating layer between the conductive structures and within a trench |
GB2498365A (en) | 2012-01-11 | 2013-07-17 | Solaredge Technologies Ltd | Photovoltaic module |
US9853565B2 (en) | 2012-01-30 | 2017-12-26 | Solaredge Technologies Ltd. | Maximized power in a photovoltaic distributed power system |
GB2498790A (en) | 2012-01-30 | 2013-07-31 | Solaredge Technologies Ltd | Maximising power in a photovoltaic distributed power system |
GB2498791A (en) | 2012-01-30 | 2013-07-31 | Solaredge Technologies Ltd | Photovoltaic panel circuitry |
GB2499991A (en) | 2012-03-05 | 2013-09-11 | Solaredge Technologies Ltd | DC link circuit for photovoltaic array |
DE112012005981T5 (de) | 2012-03-05 | 2015-04-09 | Mitsubishi Electric Corporation | Halbleitervorrichtung |
US10115841B2 (en) | 2012-06-04 | 2018-10-30 | Solaredge Technologies Ltd. | Integrated photovoltaic panel circuitry |
US9070576B2 (en) | 2012-09-07 | 2015-06-30 | Freescale Semiconductor Inc. | Semiconductor device and related fabrication methods |
US8748981B2 (en) * | 2012-09-07 | 2014-06-10 | Freescale Semiconductor, Inc. | Semiconductor device and related fabrication methods |
US9548619B2 (en) | 2013-03-14 | 2017-01-17 | Solaredge Technologies Ltd. | Method and apparatus for storing and depleting energy |
US9941813B2 (en) | 2013-03-14 | 2018-04-10 | Solaredge Technologies Ltd. | High frequency multi-level inverter |
US9520390B2 (en) | 2013-03-15 | 2016-12-13 | Semiconductor Components Industries, Llc | Electronic device including a capacitor structure and a process of forming the same |
EP4318001A3 (en) | 2013-03-15 | 2024-05-01 | Solaredge Technologies Ltd. | Bypass mechanism |
US9728580B2 (en) * | 2013-05-13 | 2017-08-08 | Infineon Technologies Ag | Power transistor with integrated temperature sensor element, power transistor circuit, method for operating a power transistor, and method for operating a power transistor circuit |
US9318974B2 (en) | 2014-03-26 | 2016-04-19 | Solaredge Technologies Ltd. | Multi-level inverter with flying capacitor topology |
CN105448990B (zh) * | 2014-08-26 | 2019-07-02 | 中芯国际集成电路制造(上海)有限公司 | Ldmos晶体管及其形成方法 |
US9385229B2 (en) | 2014-09-24 | 2016-07-05 | Freescale Semiconductor, Inc. | Semiconductor device with improved breakdown voltage |
US9306060B1 (en) | 2014-11-20 | 2016-04-05 | Freescale Semiconductor Inc. | Semiconductor devices and related fabrication methods |
US10186573B2 (en) * | 2015-09-14 | 2019-01-22 | Maxpower Semiconductor, Inc. | Lateral power MOSFET with non-horizontal RESURF structure |
US11177663B2 (en) | 2016-04-05 | 2021-11-16 | Solaredge Technologies Ltd. | Chain of power devices |
US11018623B2 (en) | 2016-04-05 | 2021-05-25 | Solaredge Technologies Ltd. | Safety switch for photovoltaic systems |
US20170373142A1 (en) * | 2016-06-23 | 2017-12-28 | Littelfuse, Inc. | Semiconductor device having side-diffused trench plug |
CN106711186A (zh) * | 2016-12-08 | 2017-05-24 | 长沙理工大学 | 一种低比导的高压功率器件 |
CN113130646B (zh) * | 2019-12-30 | 2023-05-02 | 无锡华润上华科技有限公司 | 一种半导体器件及其制作方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6156446A (ja) * | 1984-08-28 | 1986-03-22 | Toshiba Corp | 半導体装置およびその製造方法 |
JPS61141180A (ja) * | 1984-12-14 | 1986-06-28 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果トランジスタおよびその製造方法 |
JPS62132356A (ja) * | 1985-12-04 | 1987-06-15 | Sony Corp | 半導体装置の製造方法 |
JPH0620108B2 (ja) * | 1987-03-23 | 1994-03-16 | 三菱電機株式会社 | 半導体装置の製造方法 |
US5258332A (en) * | 1987-08-28 | 1993-11-02 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor devices including rounding of corner portions by etching |
JPH01125971A (ja) * | 1987-11-11 | 1989-05-18 | Seiko Instr & Electron Ltd | C−mis型半導体装置とその製造方法 |
JPH07105493B2 (ja) * | 1987-12-18 | 1995-11-13 | 松下電子工業株式会社 | Mis型トランジスタ |
JPH01187870A (ja) * | 1988-01-22 | 1989-07-27 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2650733B2 (ja) * | 1988-08-24 | 1997-09-03 | 株式会社日立製作所 | 半導体集積回路装置 |
JPH02119184A (ja) * | 1988-10-28 | 1990-05-07 | Hitachi Ltd | 絶縁ゲート半導体装置およびその製造方法 |
JPH02125667A (ja) * | 1988-11-04 | 1990-05-14 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JPH0366166A (ja) * | 1989-08-04 | 1991-03-20 | Nissan Motor Co Ltd | 半導体装置 |
JPH03190278A (ja) * | 1989-12-20 | 1991-08-20 | Oki Electric Ind Co Ltd | オフセット型misトランジスタ装置 |
US5242841A (en) * | 1992-03-25 | 1993-09-07 | Texas Instruments Incorporated | Method of making LDMOS transistor with self-aligned source/backgate and photo-aligned gate |
US5539238A (en) * | 1992-09-02 | 1996-07-23 | Texas Instruments Incorporated | Area efficient high voltage Mosfets with vertical resurf drift regions |
-
1992
- 1992-09-02 US US07/939,349 patent/US5539238A/en not_active Expired - Lifetime
-
1993
- 1993-09-01 JP JP5217678A patent/JPH0774352A/ja active Pending
-
1995
- 1995-05-31 US US08/455,785 patent/US5569949A/en not_active Expired - Lifetime
-
1996
- 1996-07-17 US US08/683,766 patent/US5696010A/en not_active Expired - Lifetime
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6861702B2 (en) | 2001-05-11 | 2005-03-01 | Fuji Electric Co., Ltd. | Semiconductor device |
DE10220810B4 (de) * | 2001-05-11 | 2009-09-10 | Fuji Electric Co., Ltd., Kawasaki | Halbleiterbauteil |
US7049202B2 (en) | 2001-05-18 | 2006-05-23 | Fuji Electric Co., Ltd. | Method of manufacturing semiconductor device |
US7312133B2 (en) | 2001-05-18 | 2007-12-25 | Fuji Electric Holdings Co., Ltd. | Method of manufacturing semiconductor device |
JP2003249646A (ja) * | 2001-12-18 | 2003-09-05 | Fuji Electric Co Ltd | 半導体装置 |
US6730961B2 (en) | 2001-12-18 | 2004-05-04 | Fuji Electric Co., Ltd. | Semiconductor device |
JP4524989B2 (ja) * | 2001-12-18 | 2010-08-18 | 富士電機システムズ株式会社 | 半導体装置 |
US6806174B2 (en) | 2003-01-30 | 2004-10-19 | Anam Semiconductor, Inc. | Semiconductor devices and methods for fabricating the same |
JP2004247541A (ja) * | 2003-02-14 | 2004-09-02 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
US6921942B2 (en) | 2003-10-30 | 2005-07-26 | Oki Electric Industry Co., Ltd. | Structure of a lateral diffusion MOS transistor in widespread use as a power control device |
JP2006332580A (ja) * | 2005-04-28 | 2006-12-07 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
JP2011187530A (ja) * | 2010-03-05 | 2011-09-22 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
JP2017168759A (ja) * | 2016-03-18 | 2017-09-21 | 東芝メモリ株式会社 | 不揮発性半導体記憶装置およびその製造方法 |
JP2019096776A (ja) * | 2017-11-24 | 2019-06-20 | 日産自動車株式会社 | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US5569949A (en) | 1996-10-29 |
US5539238A (en) | 1996-07-23 |
US5696010A (en) | 1997-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0774352A (ja) | Mosfet及びその製造方法 | |
JP3348911B2 (ja) | トップ・ドレイン・トレンチ形resurf dmosトランジスタ構造体 | |
JP3387563B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
US5589405A (en) | Method for fabricating VDMOS transistor with improved breakdown characteristics | |
US7405452B2 (en) | Semiconductor device containing dielectrically isolated PN junction for enhanced breakdown characteristics | |
US5578508A (en) | Vertical power MOSFET and process of fabricating the same | |
US5032888A (en) | Conductivity modulation buried gate trench type MOSFET | |
US6815769B2 (en) | Power semiconductor component, IGBT and field-effect transistor | |
EP1033759B1 (en) | MOS-gated device having a buried gate and process for forming same | |
KR100816253B1 (ko) | 트렌치 게이트 전계 효과 트랜지스터 및 그의 제조 방법 | |
US6600194B2 (en) | Field-effect semiconductor devices | |
US6432775B2 (en) | Trench DMOS transistor structure having a low resistance path to a drain contact located on an upper surface | |
US6849898B2 (en) | Trench MIS device with active trench corners and thick bottom oxide | |
EP1717865B1 (en) | Method of making a transistor | |
US6787872B2 (en) | Lateral conduction superjunction semiconductor device | |
JP2000353805A (ja) | 拡張されたトレンチ及びドーピング領域を有するmosゲートパワー素子及び、それを形成するプロセス | |
JP2004513518A (ja) | セグメントトレンチと延長ドーピングゾーンとを有するmosゲートパワーデバイス、及びその製造方法 | |
JPH06260652A (ja) | 高電圧パワートランジスタおよびその形成方法 | |
US4845051A (en) | Buried gate JFET | |
US6639276B2 (en) | Power MOSFET with ultra-deep base and reduced on resistance | |
JP3219045B2 (ja) | 縦型misfetの製造方法 | |
JP3069054B2 (ja) | 半導体デバイスのターミネーション構造およびその製法 | |
JP5008247B2 (ja) | 縦形mosトランジスタの製造方法 | |
EP1162665A2 (en) | Trench gate MIS device and method of fabricating the same | |
JPH0286136A (ja) | 半導体素子およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020405 |