FR2770687A1 - Dispositif a semiconducteur lateral et son procede de formation - Google Patents

Dispositif a semiconducteur lateral et son procede de formation Download PDF

Info

Publication number
FR2770687A1
FR2770687A1 FR9713832A FR9713832A FR2770687A1 FR 2770687 A1 FR2770687 A1 FR 2770687A1 FR 9713832 A FR9713832 A FR 9713832A FR 9713832 A FR9713832 A FR 9713832A FR 2770687 A1 FR2770687 A1 FR 2770687A1
Authority
FR
France
Prior art keywords
trench
region
length
semiconductor device
lateral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR9713832A
Other languages
English (en)
Inventor
Pierre Rossel
Juan Buxo
Irenee Pages
Frederic Morancho
Veronique Macary
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Freescale Semiconducteurs France SAS
Original Assignee
Motorola Semiconducteurs SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Semiconducteurs SA filed Critical Motorola Semiconducteurs SA
Priority to FR9713832A priority Critical patent/FR2770687A1/fr
Publication of FR2770687A1 publication Critical patent/FR2770687A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66128—Planar diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Un dispositif à semiconducteur latéral (20) comprend une région semiconductrice (22) possédant une première surface (24), et des première et deuxième régions conductrices (26, 28), lesquelles régions s'étendent depuis la première surface (24) dans la région semiconductrice (22). Le dispositif à semiconducteur latéral (20) comprend en outre une tranchée (30) qui s'étend depuis la première surface (24) dans la région semiconductrice (22) entre les première et deuxième régions conductrices (26, 28) de façon que le trajet électrique entre les première et deuxième régions conductrices s'étende autour de la tranchée (30).

Description

La présente invention concerne un dispositif à semiconducteur latéral et un procédé de formation d'un dispositif à semiconducteur latéral.
Certains circuits intégrés de puissance moyenne, c'est-à-dire des circuits intégrés fonctionnant à une puissance moyenne de sortie s'échelonnant entre 2 W de courant continu et 10 W crête-à-crête, sont connus comme utilisant sur le même substrat une combinaison de dispositifs à transistors CMOS, à transistors bipolaires, et à transistors de puissance verticaux (VDMOS) et à transistors de puissance latéraux (LDMOS).
Le dispositif à LDMOS est en train de devenir la structure préférée pour les applications basse tension (moins de 100 V) en raison de ses excellentes caractéristiques. Par exemple, la résistance drain-source dans l'état conducteur, soit
Rdson, est dans la gamme du milliohm.centimétre carré, la capacité en tension (ou tenue en tension) du LDMOS peut être ajustable selon la configuration du dispositif (règle d'espace minimal source-drain), et, de plus, du fait qu'on dispose de techniques lithographiques avancées, on peut réduire la taille du dispositif à
LDMOS sans changer la structure du dispositif.
Toutefois, dans un dispositif à transistor LDMOS latéral, la capacité en tension du dispositif est déterminée principalement par la longueur latérale de la région de migration, qui est la région située entre les régions coplanaires de source et de drain, et par la résistivité de la couche épitaxiale. La longueur latérale de la région de migration ne peut pas être inférieure à une valeur minimale pour pouvoir supporter la tension maximale de fonctionnement (MaxBvdss) du dispositif. Ainsi, même lorsquton utilise des techniques lithographiques plus avancées (par exemple moins de 0,8 clam), la longueur latérale de la région de migration ne peut pas descendre en deçà de la valeur minimale.
Pour les applications basse tension (moins de 100 V), I'aire superficielle du dispositif à LDMOS compte typiquement pour 30 à 70% de l'aire totale du circuit intégré de la combinaison. Ainsi, avec un dispositif à transistor
LDMOS ayant une longueur latérale minimale pour la région de migration, I'aire du dispositif à LDMOS peut limiter la réduction de taille de l'ensemble de la puce et, par conséquent, est un facteur limitant principal vis-à-vis des efforts généraux de l'industrie pour réduire encore les coûts et améliorer les performances de ces circuits intégrés de combinaison.
H existe donc un besoin pour un dispositif à semiconducteur latéral amélioré qui permette une plus grande réduction de la taille de la puce.
Selon un premier aspect de l'invention, il est proposé un dispositif à semiconducteur latéral comprenant : une région semiconductrice qui possède une première surface ; des première et deuxième régions conductrices s'étendant, depuis la première surface, dans la région semiconductrice; et une tranchée s'étendant, depuis la première surface, dans la région semiconductrice, entre les première et deuxième régions conductrices, de façon que le trajet électrique entre les première et deuxième régions conductrices s'étende autour de la tranchée.
Selon un deuxième aspect de l'invention, il est proposé un procédé permettant de former un dispositif à semiconducteur latéral, comprenant les opérations suivantes : produire une région semiconductrice ayant une première surface ; former des première et deuxième régions conductrices dans la région semiconductrice, les première et deuxième régions conductrices s'étendant depuis la première surface; et former une tranchée dans la région semiconductrice, entre les première et deuxième régions conductrices, la tranchée s'étendant, depuis la première surface, dans la région semiconductrice de façon que le trajet électrique entre les première et deuxième régions conductrices s'étende autour de la tranchée.
La description suivante de modes de réalisation préférés de l'invention, conçue à titre d'illustration de l'invention, vise à donner une meilleure compréhension de ses caractéristiques et avantages ; elle s'appuie sur les dessins annexés, parmi lesquels:
la figure 1 est un schéma en section droite simplifié d'un dispositif à transistor LDMOS;
la figure 2 est un schéma en section droite simplifié d'un dispositif à transistor LDMOS selon un premier mode de réalisation de l'invention;
la figure 3 est un schéma en section droite simplifié d'un dispositif à transistor LDMOS selon un deuxième mode de réalisation de l'invention;
les figures 4 à 11 sont des schémas en section droite simplifiés du dispositif à transistor LDMOS de la figure 2 à différents stades de sa fabrication;
la figure 12 est un schéma en section droite simplifié d'un dispositif à transistor LDMOS selon un troisième mode de réalisation de l'invention;
la figure 13 est un schéma en section droite simplifié d'un dispositif à transistor LDMOS selon un quatrième mode de réalisation de l'invention;
la figure 14 est un schéma en section droite simplifié d'un dispositif à transistor LDMOS selon un cinquième mode de réalisation de l'invention;
la figure 15 est un schéma en section droite simplifié d'un dispositif à transistor LDMOS selon un sixième mode de réalisation de l'invention;
les figures 16 à 18 sont des schémas en section droite simplifiés de tranchées de différentes formes destinées à être utilisées dans des dispositifs à semiconducteur latéraux selon invention;
la figure 19 est un schéma en section droite simplifié d'un dispositif à
IGBT (transistor bipolaire à grille isolée) selon l'invention;
la figure 20 est un schéma en section droite simplifié d'une première diode latérale selon l'invention;
la figure 21 est un schéma en section droite simplifié d'une deuxième diode latérale selon l'invention; et
la figure 22 est un schéma en section droite simplifié d'une troisième diode latérale selon l'invention.
La figure 1 est une représentation en section droite simplifiée d'un dispositif à transistor LDMOS 2 possédant une région de source 4, une région de drain 8 formée dans une couche épitaxiale 12 et une grille 6. La région de canal du dispositif à transistor LDMOS 2 est formée au niveau de la surface d'une région de corps 10. La région 14 située entre la grille 6 et la région de drain 8 est connue sous l'appellation de région de migration. La région de migration 14 présente une longueur 16.
Comme discuté dans l'introduction, la tension de claquage Bvdss du dispositif à transistor LDMOS 2 est une fonction de la longueur 16 de la région de migration 14, de la résistivité de la couche épitaxiale 12 et, dans une moindre mesure, de l'épaisseur de la couche épitaxiale 12. La longueur 16 de la région de migration 14 doit être égale ou supérieure à une longueur minimale LDO afin de pouvoir supporter des tensions de fonctionnement allant jusqu'à la tension de claquage Bvdss du dispositif.
Puisque la longueur 16 de la région de migration 14 ne peut pas être inférieure à la longueur minimale LDO, cette longueur 16 limite la taille jusqu'à laquelle on peut réduire le dispositif à transistor LDMOS.
On se reporte maintenant à la figure 2. Un dispositif à semiconducteur latéral 20 selon l'invention comprend une région semiconductrice 22 ayant une première surface 24, des régions conductrices 26, 28 s'étendant dans la région semiconductrice 22, depuis la première surface 24, et une tranchée 30 s'étendant dans la région semiconductrice 22, depuis la première surface 24, entre les régions conductrices 26, 28, de façon que le trajet électrique 32 entre les régions conductrices 26, 28 contourne la tranchée 30.
La tranchée 30 est de préférence remplie d'un matériau diélectrique, par exemple un matériau du type oxyde de silicium. Selon un autre mode de réalisation, la tranchée 30 peut être remplie au moyen de couches alternées de matériau diélectrique et de matériau conducteur. D'autres modes de réalisation sont décrits ci-après.
Un premier mode de réalisation de l'invention, représenté sur la figure 2, comprend un dispositif à transistor LDMOS 20. Les régions conductrices 26, 28 sont donc des régions de source 26 et de drain 28 formées dans une couche épitaxiale 22. Toutefois, l'invention n'est pas limitée à l'utilisation dans des dispositifs à transistors LDMOS et peut être utilisée dans tout dispositif à semiconducteur latéral, comme des transistors bipolaires à grille isolée (IGBT) et des diodes latérales, lesquels dispositifs exigent de longues régions de migration ou de longs trajets électriques entre deux régions conductrices.
Le trajet électrique 32 passe par une région de migration 34 du dispositif à semiconducteur LDMOS 20, laquelle région de migration 34 s'étend entre la région de drain 28 et la grille 36. Puisque la tranchée 30 s'étend dans la région de migration 34, la longueur de la région de migration 34 est étendue autour de la tranchée 30. La longueur de la région de migration 34, comme on peut le voir sur la figure 2, devient donc L1 + L2 + L3. Ainsi, pour assurer que le dispositif à transistor LDMOS 20 peut supporter la tension de fonctionnement maximale du dispositif à transistor, la relation suivante doit être satisfaite.
L1 +L2+L32 > LDO (1)
où LDO est la longueur minimale du trajet électrique 32 entre les régions de source 26 et de drain 28 pour une tension de claquage donnée Bvdss.
Le matériau diélectrique remplissant la tranchée 30 améliore la capacité en tension du dispositif. Ceci est dû au fait que la plus grande partie de la tension est supportée par le matériau diélectrique.
On comprendra que les dimensions latérales du dispositif à transistor peuvent donc être réduites, dans la mesure où la relation ci-dessus (1) est toujours satisfaite. En fait, L2 peut être rendu aussi petit que les techniques lithographiques le permettent et peut ainsi être rendu compatible avec la technologie CMOS. Par exemple, avec une technologie CMOS qui présente une technologie de tranchées de 0,5 micron, on peut utiliser les mêmes opérations de traitement pour former la tranchée 30, si bien que L2 peut être de 0,5 micron.
Le fait qu'une tranchée soit formée dans la région de migration permet de réduire les dimensions latérales sans diminuer la longueur de la région de migration. En d'autres termes, un dispositif à semiconducteur latéral mettant en oeuvre l'invention peut supporter la même tension de fonctionnement qu'un dispositif de la technique antérieure, mais le dispositif mettant en oeuvre l'invention peut avoir une taille notablement plus petite. Selon une variante, pour un dispositif à semiconducteur latéral de même taille, I'invention produit un dispositif ayant une plus grande tension de claquage que les dispositifs de la technique antérieure.
II est souhaitable que la résistance d'état conducteur drain-source
Rdson soit aussi petite que possible, de façon que la tension drain-source et, par conséquent, la dissipation de puissance soient faibles. La résistance d'état conducteur d'un dispositif à transistor LDMOS dépend de la résistance de canal
Rch et de la résistance de migration Rd aux bornes de la région de migration, entre la région de grille et la région de drain. La résistance de migration Rd vaut environ les deux tiers de la résistance d'état conducteur Rdson, et la résistance de canal vaut environ le tiers de la résistance d'état conducteur Rdson. L'invention augmente la longueur du trajet électrique des porteurs dans la région de migration et, par conséquent, augmente légèrement la résistance de migration Rd associée à la traversée de la région de migration. Pour réduire cette résistance d'état conducteur, deux solutions possibles sont proposées : 1) augmenter la valeur de dopage de la région de migration toute entière ; ou bien 2) produire une couche 31' dans la région semiconductrice 22' autour de la tranchée 30', qui présente une résistivité inférieure à celle de la région de migration, comme représenté sur la figure 3, qui montre un dispositif à transistor LDMOS 20' selon un deuxième mode de réalisation de l'invention. L'invention peut donc également réduire la résistance d'état conducteur Rdson du dispositif à transistor latéral, ce qui améliore encore les performances du dispositif.
Des avantages de l'invention apparaissent clairement lorsqu'on considère la comparaison suivante. A titre d'exemple, pour un dispositif à transistor
LDMOS connu, comme celui représenté sur la figure 1, qui possède une tension de claquage Bvdss de 45 V, et comporte une couche épitaxiale ayant une concentration de dopage 4 x 10'5cl la résistance d'état conducteur est d'environ 1,6 rnfl.cm2 et une région de migration possède une longueur latérale minimale de 2,2 clam. Le pas total que présente une cellule d'un semblable dispositif à transistor
LDMOS connu est de 8,75 pm. Pour un dispositif à transistor LDMOS selon l'invention possédant la même tension de claquage Bvdss de 45 V, la concentration de dopage de la couche épitaxiale peut être de 2 x l0l6cm~3, la résistance d'état conducteur est d'environ 0,9 mQcm2 et la longueur horizontale de la région de migration est de 1,65clam. La taille totale d'une cellule du dispositif à transistor
LDMOS selon l'invention peut donc être de 6,75 ,um.
On va maintenant décrire, en liaison avec les figures 2 et 4 à 10, un procédé de formation du dispositif à semiconducteur latéral 20 selon le premier mode de réalisation de l'invention. Dans la description suivante, on fait référence à des couches et à des régions qui sont formées de matériaux spécifiques et de matériaux ayant certains types de conductivité, mais ceci n'est fait qu'à simple titre illustratif. II est entendu que l'invention n'est pas limitée aux matériaux spécifiques indiqués ici.
On fait croître une couche épitaxiale 22 de type de conductivité K sur un substrat de type de conductivité P++, comme représenté sur la figure 4. Sur la figure 5, une tranchée 30 a été formée dans la couche épitaxiale 22, par exemple par gravure à sec à l'aide du procédé RIE (gravure par ions réactifs), de façon que celle-ci s'étende, depuis une première surface 24, dans la couche épitaxiale 22.
On forme ensuite une couche diélectrique 42, par exemple une couche d'oxyde de silicium, sur la plaquette par le procédé PECVD (dépôt chimique sous forme vapeur amélioré par plasma), comme on peut voir sur la figure 6. On rend plane la couche diélectrique 42 et on fait croître sur la couche diélectrique rendue plane 42 un oxyde de grille normal (non représenté). On retire ensuite la couche diélectrique 42 et l'oxyde en excès par gravure par voie humide de facon à produire une tranchée 30 remplie d'un matériau diélectrique 44 (voir la figure 7).
On fait ensuite croître thermiquement sur la première surface 24 de la couche épitaxiale 22 des couches d'oxyde de champ, d'oxyde sacrificiel et d'oxyde de grille (représentées sous la forme d'une unique couche 46 sur la figure 8). On forme ensuite sur la couche d'oxyde 46, par exemple par dépôt, une couche de silicium polycristallin 48 (ou un autre type de couche conductrice). On applique ensuite un tracé de motif à la couche de silicium polycristallin 48 et on la grave pour former la région de grille 36 du dispositif à transistor LDMOS 20 (voir la figure 9).
On forme un masque (non représenté) sur la région de grille 36 et la couche d'oxyde 46, puis on forme, par implantation ou diffusion, dans la couche épitaxiale 22, une région 49 de matériau de type de conductivité P, par exemple obtenue à l'aide d'ions de bore (bu 1+), comme on peut le voir sur la figure 10. La région 49 est également connue sous l'appellation de région de corps. La région de corps 49 produit le canal du dispositif à transistor LDMOS 20. Après formation de la région de corps 49, on forme, par implantation ou diffùsion, dans la région de corps 49, en utilisant un masque (non représenté), une région 50 de matériau de type de conductivité P, par exemple obtenue à l'aide de bore comme agent dopant, ainsi que cela est bien connu dans la technique (voir la figure 10).
On utilise un autre masque (non représenté) pour former, par implantation ou diffusion, des régions de matériau de type de conductivité N, par exemple obtenues à l'aide d'arsenic ou de phosphore comme agent dopant, dans la région de corps 49 et la couche épitaxiale 22. La région 26 formée dans la région de corps 49 constitue la région de source 26 et la région 28 formée dans la couche épitaxiale 22 constitue la région de drain 28 (voir la figure 11). On dépose ensuite une métallisation (non représentée) afin de former des contacts avec la région de source 26 et la région 50 (la source est couplée à la région de corps), avec la région de drain 28 et avec la région de grille 36.
On comprendra qu'un dispositif à transistor LDMOS comprend typiquement une pluralité de formes de cellules à transistor, comme des cellules, des doigts, des bandes ou des ondulations, ayant chacun la structure représentée sur la figure 11.
Comme on peut le voir à partir de l'équation (1) ci-dessus, la géométrie de la tranchée détermine les performances du dispositif à semiconducteur latéral selon l'invention. Dans le mode de réalisation décrit ci-dessus en liaison avec la figure 2, la tranchée 30 possède une première paroi de longueur L1, une deuxième paroi de longueur L2 et une troisième paroi de longueur L3 et est remplie de diélectrique. D'autres formes de tranchée et d'autres remplissages de ces tranchées peuvent être utilisés et permettent encore d'atteindre le même but, qui est d'augmenter la longueur de la région de migration 34 et, par conséquent, la longueur du trajet électrique 32.
Par exemple, sur la figure 12, on voit que le dispositif à transistor
LDMOS 220 selon un troisième mode de réalisation de l'invention comprend une tranchée 230 remplie d'un matériau diélectrique 244, comme de l'oxyde de silicium, et une région de grille 236, formée d'un matériau conducteur, comme du silicium polycristallin, qui s'étend dans la tranchée 230. Les composants analogues à ceux des figures 2 et 4 à 10 sont désignés par le même numéro de référence, augmenté du nombre 200.
La figure 13 est un schéma simplifié d'un dispositif à transistor
LDMOS 320 selon un quatrième mode de réalisation de l'invention. Le dispositif à transistor LDMOS 320 comprend une tranchée 330 remplie d'un matériau diélectrique 344 et d'un matériau conducteur 345, comme du silicium polycristallin.
Le matériau conducteur 345 peut être formé du même matériau que celui formant la région de grille 336. Les composants semblables à des composants des figures 2 et 4 à 10 sont désignés par le même numéro de référence, augmenté du nombre 300.
Les troisième et quatrième modes de réalisation sont formés sensiblement de la même manière que le premier mode de réalisation, sauf que l'épaisseur de la couche diélectrique ((42) sur la figure 6) est ajustée de façon qu'elle ne remplisse pas la tranchée 230 (ou 330), après quoi une couche conductrice est formée par dessus la couche diélectrique dans la tranchée 230 (ou 330). La couche conductrice et la couche diélectrique sont ensuite rendues planes.
Le fait que le matériau conducteur s'étend partiellement (troisième mode de réalisation) ou complètement (quatrième mode de réalisation) dans la tranchée 230 (ou 330) réduit la résistance d'état conducteur du dispositif et, par conséquent, améliore les performances.
La figure 14 est un schéma simplifié d'un dispositif à transistor
LDMOS 420 selon un cinquième mode de réalisation de l'invention. Ce mode de réalisation est analogue au premier mode de réalisation, sauf que la tranchée s'étend dans la couche épitaxiale 422 de façon à être en contact avec la région de drain 428. Pour une même tension de claquage, le cinquième mode de réalisation peut avoir une taille plus réduite que tout mode de réalisation précédent. Les composants analogues à ceux des figures 2 et 4 à 10 sont désignés par le même numéro de référence, augmenté du nombre 400.
La figure 15 est un schéma simplifié d'un dispositif à transistor
LDMOS 520 selon un sixième mode de réalisation de l'invention. Ce mode de réalisation est analogue au cinquième mode de réalisation, mais comprend une région dopée supplémentaire 547 qui est formée dans la couche épitaxiale 522 autour de la tranchée afin de réduire la résistance série entre les régions de source 526 et de drain 528. Avec des régions de source 526 et de drain 528 de type de conductivité N, la région dopée peut l'être au moyen d'un agent dopant de type de conductivité N. Les composants analogues à ceux des figures 2 et 4 à 10 sont désignés par le même numéro de référence, augmenté du nombre 500.
La forme de la tranchée elle-même peut également varier. Les figures 16 à 18 montrent des exemples de tranchées de formes différentes. La figure 16 représente une tranchée ayant des parois 21 en marches d'escalier, s'éten dant de la première surface 24 à une paroi inférieure 19. La figure 17 montre une tranchée possédant des première et deuxième parois inclinées 17, s'étendant depuis la première surface 24. La figure 18 montre une tranchée ayant des parois inclinées 23, s'étendant depuis la première surface 24 et étant associées à une paroi inférieure 25.
Pour la tranchée de la figure 17,1'équation (1) devient:
L1 +L2 > LDO (2)
où L1 est la longueur de la première paroi, L2 est la longueur de la deuxième paroi, et LDO est la longueur minimale du trajet électrique entre les régions de source et de drain pour une tension de claquage donnée Bvdss.
D'autres dispositifs à semiconducteur latéraux possédant une région de migration peuvent être réalisés.
La figure 19 est un schéma simplifié d'un dispositif à IGBT, possédant une tranchée 630 qui est formée dans une région semiconductrice 622 entre deux régions conductrices 626 et 62 8 qui forment respectivement les régions de cathode et d'anode. La région conductrice 626 peut être formée d'un matériau de type de conductivité N et la région conductrice 628 peut être formée d'un matériau de type de conductivité P.
La figure 20 est un schéma simplifié montrant une diode latérale 629 comportant une tranchée 631 formée dans une région semiconductrice 632 entre deux régions conductrices 633 et 634 qui forment les électrodes du dispositif, respectivement la cathode et l'anode. La région conductrice 633 peut être formée d'un matériau de type de conductivité P et la région 634 peut être formée d'un matériau de type de conductivité N. La tranchée est de préférence remplie d'un matériau diélectrique, comme un matériau du type oxyde de silicium. La tranchée 631 améliore la capacité en tension en augmentant la longueur du trajet de courant entre les deux régions conductrices 633 et 634.
La figure 21 est un schéma simplifié montrant une diode latérale 729, qui est analogue à la diode latérale 629 de la figure 20, sauf que le dopage de la région semiconductrice 732 entourant la tranchée 731 est changé en une région 735 afin de modifier la capacité en tension du dispositif. Les composants analogues à ceux de la figure 20 sont désignés par le même numéro de référence, augmenté du nombre 100.
La figure 22 est un schéma simplifié montrant une diode latérale 829, qui est analogue à la diode latérale 629 de la figure 20, et comporte en outre une région de type de conductivité N+ 837 à la partie inférieure de la région semiconductrice 832. Les composants analogues à ceux de la figure 20 sont désignés par le même numéro de référence, augmenté du nombre 200.
En résumé, I'invention produit un dispositif à semiconducteur latéral qui possède une tranchée formée entre deux régions conductrices de sorte qu'un trajet électrique entre les première et deuxième régions conductrices s'étend autour de la tranchée. L'invention peut donc produire, pour un dispositif de même taille, une capacité en tension améliorée ou, pour une même capacité en tension, un dispositif de plus petite taille.
Bien entendu, I'homme de l'art sera en mesure d'imaginer, à partir du dispositif et du procédé dont la description vient d'être donnée à titre simplement illustratif et nullement limitatif, diverses variantes et modifications ne sortant pas du cadre de l'invention.

Claims (14)

REVENDICATIONS
1. Dispositif à semiconducteur latéral, caractérisé en ce qu'il comprend:
une région semiconductrice (22) possédant une première surface (24);
des première et deuxième régions conductrices (26, 28) s'étendant depuis la première surface (24) dans la région semiconductrice (22); et
une tranchée (30) s'étendant depuis la première surface (24) dans la région semiconductrice (22), entre les première et deuxième régions conductrices (26, 28), de façon que le trajet électrique entre les première et deuxième régions conductrices (26, 28) s'étende autour de la tranchée (30).
2. Dispositif à semiconducteur latéral selon la revendication 1, caractérisé en ce que la tranchée (230) est remplie d'un matériau diélectrique (244).
3. Dispositif à semiconducteur latéral selon la revendication 1, carat térisé en ce que la tranchée (330) est remplie d'au moins une couche d'un matériau diélectrique (344) et d'au moins une couche d'un matériau conducteur (345).
4. Dispositif à semiconducteur latéral selon la revendication 1, 2 ou 3, caractérisé en ce que la tranchée (30) possède des parois inclinées (17) s'étendant depuis la première surface (24).
5. Dispositif à semiconducteur latéral selon la revendication 1, 2 ou 3, caractérisé en ce que la tranchée (30) possède des parois en marches d'escalier (21) s'étendant depuis la première surface (24).
6. Dispositif à semicondueteur latéral selon la revendication 1, 2 ou 3, caractérisé en ce que la tranchée (30) comprend des première et deuxième parois qui s'étendent depuis la première surface (24) afin de former la tranchée, la première paroi ayant une première longueur et la deuxième paroi ayant une deuxième longueur, où la géométrie de la tranchée est conçue de facon que la condition suivante soit satisfaite:
L1 +L2 > LDO
où L1 est la première longueur, L2 la deuxième longueur, et LDO est la longueur minimale du trajet électrique entre les première et deuxième régions conductrices (26, 28) pour une tension de claquage prédéterminée du dispositif.
7. Dispositif à semiconducteur latéral selon la revendication 1, 2 ou 3, caractérisé en ce que la tranchée (30) comprend des première et deuxième parois qui s'étendent depuis la première surface (24), et une paroi inférieure qui relie les première et deuxième parois, la première paroi ayant une première longueur, la deuxième paroi ayant une deuxième longueur, et la paroi inférieure ayant une troisième longueur, où la géométrie de la tranchée est conçue de façon que la condition suivante soit satisfaite: L1 +L2+L3 > LDO
où L1 est la première longueur, L2 la deuxième longueur, L3 est la troisième longueur et LDO est la longueur minimale du trajet électrique entre les première et deuxième régions conductrices (26, 28) pour une tension de claquage prédéterminée du dispositif.
8. Dispositif à semiconducteur latéral selon l'une quelconque des revendications 1 à 7, caractérisé en ce que la tranchée est placée de façon à être en contact avec la deuxième région conductrice.
9.Dispositif à semiconducteur latéral selon l'une quelconque des revendications 1 à 8, caractérisé en ce qu'il comprend en outre une région dopée (31'; 547) formée dans la région semiconductrice (22'; 522) autour de la tranchée (30', 530) afin de réduire la résistance série entre les première et deuxième régions conductrices (26', 28'; 526, 528).
10. Dispositif à semiconducteur latéral selon l'une quelconque des revendications 1 à 9, caractérisé en ce que le dispositif à semiconducteur latéral est l'un des suivants
un dispositif à transistor bipolaire à grille isolée, ou IGBT;
une diode latérale; et
un dispositif à transistor latéral, ou LDMOS.
11. Procédé de formation d'un dispositif à semiconducteur latéral, caractérisé en ce qu'il comprend les opérations suivantes:
produire une région semiconductrice ayant une première surface;
former des première et deuxième régions conductrices dans la région semiconductrice, les première et deuxième régions conductrices s'étendant depuis la première surface ; et
former une tranchée dans la région semiconductrice entre les première et deuxième régions conductrices, la tranchée s'étendant depuis la première surface dans la région semiconductrice de façon que le trajet électrique entre les première et deuxième régions conductrices s'étende autour de la tranchée.
12. Procédé selon la revendication 11, caractérisé en ce qu'il comprend en outre l'opération qui consiste à remplir la tranchée au moyen d'un matériau diélectrique.
13. Procédé selon la revendication 11, caractérisé en ce qu'il comprend en outre l'opération consistant à remplir la tranchée au moyen d'au moins une couche de matériau diélectrique et d'au moins une couche de matériau conducteur.
14. Procédé selon la revendication 11, 12 ou 13, caractérisé en ce qu'il comprend l'opération consistant à former une région dopée dans la région semiconductrice autour de la tranchée de façon à réduire la résistance série entre les première et deuxième régions conductrices.
FR9713832A 1997-11-04 1997-11-04 Dispositif a semiconducteur lateral et son procede de formation Pending FR2770687A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR9713832A FR2770687A1 (fr) 1997-11-04 1997-11-04 Dispositif a semiconducteur lateral et son procede de formation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9713832A FR2770687A1 (fr) 1997-11-04 1997-11-04 Dispositif a semiconducteur lateral et son procede de formation

Publications (1)

Publication Number Publication Date
FR2770687A1 true FR2770687A1 (fr) 1999-05-07

Family

ID=9512999

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9713832A Pending FR2770687A1 (fr) 1997-11-04 1997-11-04 Dispositif a semiconducteur lateral et son procede de formation

Country Status (1)

Country Link
FR (1) FR2770687A1 (fr)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10120052A1 (de) * 2001-04-24 2002-10-31 Infineon Technologies Ag Halbleiterschaltung mit einem MOSFET mit einer Driftzone und Verfahren zur Herstellung der Halbleiterschaltung
EP1271639A2 (fr) * 2001-06-29 2003-01-02 ATMEL Germany GmbH Méthode de fabrication d'un transistor DMOS
EP1271638A2 (fr) * 2001-06-29 2003-01-02 ATMEL Germany GmbH Méthode de fabrication d'un transistor DMOS
EP1271637A2 (fr) * 2001-06-29 2003-01-02 ATMEL Germany GmbH Méthode de fabrication d'un transistor DMOS
JP2003031804A (ja) * 2001-05-11 2003-01-31 Fuji Electric Co Ltd 半導体装置
WO2003038906A2 (fr) * 2001-11-01 2003-05-08 Koninklijke Philips Electronics N.V. Dispositif de puissance soi lateral a couches minces

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0209949A2 (fr) * 1985-07-22 1987-01-28 SILICONIX Incorporated Méthode de fabrication d'un transistor et transistor
JPH02249277A (ja) * 1989-03-23 1990-10-05 Seiko Epson Corp 半導体装置
JPH02249276A (ja) * 1989-03-23 1990-10-05 Seiko Epson Corp 半導体装置
JPH0335534A (ja) * 1989-07-03 1991-02-15 Seiko Epson Corp 半導体装置の製造方法
EP0702411A2 (fr) * 1994-09-16 1996-03-20 Kabushiki Kaisha Toshiba Dispositif semi-conducteur à haute tension de claquage avec une structure de grille MOS enterrée
DE19535140A1 (de) * 1994-09-21 1996-03-28 Fuji Electric Co Ltd Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
US5539238A (en) * 1992-09-02 1996-07-23 Texas Instruments Incorporated Area efficient high voltage Mosfets with vertical resurf drift regions

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0209949A2 (fr) * 1985-07-22 1987-01-28 SILICONIX Incorporated Méthode de fabrication d'un transistor et transistor
JPH02249277A (ja) * 1989-03-23 1990-10-05 Seiko Epson Corp 半導体装置
JPH02249276A (ja) * 1989-03-23 1990-10-05 Seiko Epson Corp 半導体装置
JPH0335534A (ja) * 1989-07-03 1991-02-15 Seiko Epson Corp 半導体装置の製造方法
US5539238A (en) * 1992-09-02 1996-07-23 Texas Instruments Incorporated Area efficient high voltage Mosfets with vertical resurf drift regions
EP0702411A2 (fr) * 1994-09-16 1996-03-20 Kabushiki Kaisha Toshiba Dispositif semi-conducteur à haute tension de claquage avec une structure de grille MOS enterrée
DE19535140A1 (de) * 1994-09-21 1996-03-28 Fuji Electric Co Ltd Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 014, no. 573 (E - 1015) 19 December 1990 (1990-12-19) *
PATENT ABSTRACTS OF JAPAN vol. 015, no. 165 (E - 1061) 25 April 1991 (1991-04-25) *
W. FICHTNER ET AL., IEEE TRANSACTIONS ON ELECTRON DEVICES, vol. ED-29, no. 11, November 1982 (1982-11-01), pages 1785 - 1791, XP002070961 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10120052A1 (de) * 2001-04-24 2002-10-31 Infineon Technologies Ag Halbleiterschaltung mit einem MOSFET mit einer Driftzone und Verfahren zur Herstellung der Halbleiterschaltung
JP2003031804A (ja) * 2001-05-11 2003-01-31 Fuji Electric Co Ltd 半導体装置
EP1271639A2 (fr) * 2001-06-29 2003-01-02 ATMEL Germany GmbH Méthode de fabrication d'un transistor DMOS
EP1271638A2 (fr) * 2001-06-29 2003-01-02 ATMEL Germany GmbH Méthode de fabrication d'un transistor DMOS
EP1271637A2 (fr) * 2001-06-29 2003-01-02 ATMEL Germany GmbH Méthode de fabrication d'un transistor DMOS
EP1271637A3 (fr) * 2001-06-29 2007-06-06 ATMEL Germany GmbH Méthode de fabrication d'un transistor DMOS
EP1271639A3 (fr) * 2001-06-29 2007-06-06 ATMEL Germany GmbH Méthode de fabrication d'un transistor DMOS
EP1271638A3 (fr) * 2001-06-29 2007-06-06 ATMEL Germany GmbH Méthode de fabrication d'un transistor DMOS
WO2003038906A2 (fr) * 2001-11-01 2003-05-08 Koninklijke Philips Electronics N.V. Dispositif de puissance soi lateral a couches minces
WO2003038906A3 (fr) * 2001-11-01 2004-07-29 Koninkl Philips Electronics Nv Dispositif de puissance soi lateral a couches minces

Similar Documents

Publication Publication Date Title
EP3502047A1 (fr) Transistor fet à nanofil à resistance de contact reduite
FR2654258A1 (fr) Procede pour fabriquer un dispositif a transistor mis ayant une electrode de grille en forme de "t" inverse.
EP1073110A1 (fr) Procédé de fabrication de composants unipolaires
EP3203526B1 (fr) Transistor à hétérojonction à confinement de gaz d'électrons amélioré
FR2812970A1 (fr) Transistor a effet de champ de type metal-oxyde-semiconducteur a sillicium sur isolant et son procede de fabrication
FR2569495A1 (fr) Procede pour la fabrication de dispositifs a semi-conducteur comportant des jonctions planaires a concentration de charge variable et a tres haute tension de rupture
WO2009156657A1 (fr) Transistor supraconducteur a effet de champ et procede de fabrication d'un tel transistor
EP0461967A2 (fr) Composant semiconducteur à jonction Schottky pour amplification hyperfréquence et circuits logiques rapides, et procédé de réalisation d'un tel composant
FR2728388A1 (fr) Procede de fabrication d'un transistor bipolaire
EP3629380A1 (fr) Structure de diode
FR2681978A1 (fr) Resistance de precision et procede de fabrication.
EP0581625B1 (fr) Composant életronique multifonctions, notamment élément à résistance dynamique négative, et procédé de fabrication correspondant
EP0051504B1 (fr) Transistors à effet de champ à grille ultra courte
FR2770687A1 (fr) Dispositif a semiconducteur lateral et son procede de formation
FR3089343A1 (fr) Procede de realisation d’un transistor fet
EP0503731B1 (fr) Procédé de réalisation d'un transistor à haute mobilité électronique intégré
FR2496342A1 (fr) Dispositif semi-conducteur du type metal-oxyde-semi-conducteur et son procede de fabrication
FR3040538A1 (fr) Transistor mos et son procede de fabrication
FR2850791A1 (fr) Composant unipolaire vertical
FR2458907A1 (fr) Transistor a effet de champ a tension de seuil ajustable
EP3792982B1 (fr) Dispositif electronique de puissance a super-jonction
EP2764550A1 (fr) Point mémoire ram a un transistor
EP0109331B1 (fr) Thyristor asymétrique à forte tenue en tension inverse
EP0949667A1 (fr) Cellule mémoire électriquement programmable
EP1166362A1 (fr) Nouveau dispositif semi-conducteur combinant les avantages des architectures massive et soi, et procede de fabrication