JPH02249276A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02249276A JPH02249276A JP1071109A JP7110989A JPH02249276A JP H02249276 A JPH02249276 A JP H02249276A JP 1071109 A JP1071109 A JP 1071109A JP 7110989 A JP7110989 A JP 7110989A JP H02249276 A JPH02249276 A JP H02249276A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- impurity diffusion
- concentration impurity
- groove
- conductivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 239000012535 impurity Substances 0.000 claims abstract description 37
- 238000009792 diffusion process Methods 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000012212 insulator Substances 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 description 21
- 230000010354 integration Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体装置の構造に関する。
［従来の技術１
従来の半導体装置は第二図に示すような構造をしていて
、一般にラテラル型の０ＭＯ８と呼ばれる高耐圧素子の
構造で、１は半導体基板、３は第一導電型の高濃度不純
物拡散層、４は第二導電型の低濃度不純物拡散層、５は
ゲート電極、６は配線、７は保護膜、８は層間絶縁膜、
９はゲート絶縁膜をそれぞれ示している。
、一般にラテラル型の０ＭＯ８と呼ばれる高耐圧素子の
構造で、１は半導体基板、３は第一導電型の高濃度不純
物拡散層、４は第二導電型の低濃度不純物拡散層、５は
ゲート電極、６は配線、７は保護膜、８は層間絶縁膜、
９はゲート絶縁膜をそれぞれ示している。
［発明が解決しようとする課題］
しかし前述の従来構造では、高耐圧化しようとすればゲ
ートから第二導電型の低濃度不純物拡散層にくるまれて
いない高濃度不純物拡散層（ドレイン）までの距離を、
第二導電型の低濃度不純物拡散層にくるまれている高濃
度不純物拡散層（ソ−ス）からの空乏層の厚さ以上にデ
ザインする必要があり、平面的に相当な面積を有し、集
積化がむずかしいという間ｕ点を有する。
ートから第二導電型の低濃度不純物拡散層にくるまれて
いない高濃度不純物拡散層（ドレイン）までの距離を、
第二導電型の低濃度不純物拡散層にくるまれている高濃
度不純物拡散層（ソ−ス）からの空乏層の厚さ以上にデ
ザインする必要があり、平面的に相当な面積を有し、集
積化がむずかしいという間ｕ点を有する。
そこで本発明はこのような問題点を解決するもので、そ
の目的とするところは高集積化の可能なラテラル型のＤ
ＭＯ８を提供することにある。
の目的とするところは高集積化の可能なラテラル型のＤ
ＭＯ８を提供することにある。
徴とする。
［作用］
本発明の上記の構成によれば、ゲート・ドレイン間の距
離を半導体基板内に稼ぐことができるため極端に高集積
化することが可能となる。
離を半導体基板内に稼ぐことができるため極端に高集積
化することが可能となる。
［課題を解決するための手段］
本発明の半導体装置は、
ａ）半導体基板上に少なくとも一つ以上の溝を有し、
ｂ）該溝を隔てて第一導電型の高濃度不純物拡散層を有
し、 Ｃ）該第一導電型の高濃度不純物拡散層の片側はこれを
囲むように第二導電型の低濃度不純物拡散層を有し、 ｄ）該第二導電型の低濃度不純物拡散層にオーバーラツ
プしてゲート絶縁膜を介してゲート電極を有し、 ｅ）前記溝は絶縁物で埋められて成ることを特［実施例
１ 以下実施例に基づき詳細に説明する。第−図及び第２図
は、本発明の実施例における半導体装置の実施例を示す
主要断面図で、１は半導体基板、２は絶縁膜、３は第一
導電型の高濃度不純物拡散層、４は第二導電型の低濃度
不純物拡散層、５はゲート電極、６は配線、７は保護膜
、８は層間絶縁膜、９はゲート絶縁膜をそれぞれ示して
いる。
し、 Ｃ）該第一導電型の高濃度不純物拡散層の片側はこれを
囲むように第二導電型の低濃度不純物拡散層を有し、 ｄ）該第二導電型の低濃度不純物拡散層にオーバーラツ
プしてゲート絶縁膜を介してゲート電極を有し、 ｅ）前記溝は絶縁物で埋められて成ることを特［実施例
１ 以下実施例に基づき詳細に説明する。第−図及び第２図
は、本発明の実施例における半導体装置の実施例を示す
主要断面図で、１は半導体基板、２は絶縁膜、３は第一
導電型の高濃度不純物拡散層、４は第二導電型の低濃度
不純物拡散層、５はゲート電極、６は配線、７は保護膜
、８は層間絶縁膜、９はゲート絶縁膜をそれぞれ示して
いる。
ラテラル型のＤＭＯ８では、第二導電型の低濃度不純物
拡散層にくるまれていない高濃度不純物拡散層（ドレイ
ン）と第二導電型の低濃度不純物拡散層にくるまれてい
る高濃度不純物拡散層（ソース）が存在し、第二導電型
の低濃度不純物拡散層をチャンネルとしてゲート絶縁膜
を介してゲート電極をオーバーラツプして形成する。本
実施例ではゲート端からドレインの距離を基板方向にと
っており、ソースからの空乏層の広がりの影響を受けに
くくなっている。そのため高密度の集積化がおこなわれ
ている。
拡散層にくるまれていない高濃度不純物拡散層（ドレイ
ン）と第二導電型の低濃度不純物拡散層にくるまれてい
る高濃度不純物拡散層（ソース）が存在し、第二導電型
の低濃度不純物拡散層をチャンネルとしてゲート絶縁膜
を介してゲート電極をオーバーラツプして形成する。本
実施例ではゲート端からドレインの距離を基板方向にと
っており、ソースからの空乏層の広がりの影響を受けに
くくなっている。そのため高密度の集積化がおこなわれ
ている。
つぎに、本構成を実現するための工程を説明する。まず
半導体基板として、例えばＮ型シリコン基板に垂直に溝
を形成し、化学気層成長法（ＣＶＤ）によって絶縁物と
して、例えば酸化シリコンを成長させ、エッチバックに
よって溝内にのみ残す。この際絶縁物としては酸化シリ
コンに限定されるわけではない。
半導体基板として、例えばＮ型シリコン基板に垂直に溝
を形成し、化学気層成長法（ＣＶＤ）によって絶縁物と
して、例えば酸化シリコンを成長させ、エッチバックに
よって溝内にのみ残す。この際絶縁物としては酸化シリ
コンに限定されるわけではない。
ついで、ソースを形成したい任意の溝に囲まれた領域に
第一導電型の不純物としてＰ型の例えばボロンを拡散す
る。この際不純物はボロンに限定されるわけではない。
第一導電型の不純物としてＰ型の例えばボロンを拡散す
る。この際不純物はボロンに限定されるわけではない。
ついで、溝のソースに接する面の絶縁物を第一導電型の
不純物の深さより若干深くなるようにエツチング除去し
、ゲート絶縁物として酸化膜を形成する。この際ゲート
絶縁膜は酸化膜に限定されるわけではない。
不純物の深さより若干深くなるようにエツチング除去し
、ゲート絶縁物として酸化膜を形成する。この際ゲート
絶縁膜は酸化膜に限定されるわけではない。
ついで、ゲート材料として多結晶シリコン膜をＣＶＤに
よって形成し、エツチングしてゲート電極を形成する。
よって形成し、エツチングしてゲート電極を形成する。
ゲート材料も多結晶シリコンに限定されるわけではない
。
。
ついで、第二導電型の不純物としてＮ型の例えば砒素を
ソース及びドレイン領域に拡散する。この際不純物は砒
素に限定されるわけではない。
ソース及びドレイン領域に拡散する。この際不純物は砒
素に限定されるわけではない。
ついで、配線や保護膜を形成して半導体装置が完成する
。
。
ここでは不純物を限定してＮチャンネル型の素子を形成
しているが、第−及び第二導電型の不純物が入れ替わっ
てもＰチャンネル型の素子が形成される。
しているが、第−及び第二導電型の不純物が入れ替わっ
てもＰチャンネル型の素子が形成される。
また、ゲートは第２図の用に溝中に埋め込み形成するこ
とも可能である。
とも可能である。
以上のような構成によって、ゲートからドレインの距離
を基板の深さ方向に稼ぐため高集積化することが可能と
なった。また溝は隣接する素子を分離する効果もあり、
高信頼性の半導体装置を得た。
を基板の深さ方向に稼ぐため高集積化することが可能と
なった。また溝は隣接する素子を分離する効果もあり、
高信頼性の半導体装置を得た。
［発明の効果］
以上述べたように本発明によれば、溝に沿って空乏層が
広がるために、ゲート・ドレイン間の距離を半導体基板
内に稼ぐことができるため極端に高集積化することが可
能となった。また溝は隣接する素子を分離する効果もあ
り、高信頼性の半導体装置を得た。
広がるために、ゲート・ドレイン間の距離を半導体基板
内に稼ぐことができるため極端に高集積化することが可
能となった。また溝は隣接する素子を分離する効果もあ
り、高信頼性の半導体装置を得た。
第１図は、本発明の半導体装置の一実施例を示す主要断
面図。 第２図は、本発明の半導体装置の一実施例を示す主要断
面図。 第３図は、従来の半導体装置を示す主要断面図。 半導体基板 絶縁物 第一導電型の高濃度不純物拡散層 第二導電型の低濃度不純物拡散層 ゲート電極 配線 保護膜 眉間絶縁膜 ゲート絶縁膜 以上 出願人 セイコーエプソン株式会社 代理人弁理士 鈴木喜三部 他１名
面図。 第２図は、本発明の半導体装置の一実施例を示す主要断
面図。 第３図は、従来の半導体装置を示す主要断面図。 半導体基板 絶縁物 第一導電型の高濃度不純物拡散層 第二導電型の低濃度不純物拡散層 ゲート電極 配線 保護膜 眉間絶縁膜 ゲート絶縁膜 以上 出願人 セイコーエプソン株式会社 代理人弁理士 鈴木喜三部 他１名
Claims (1)
- （１）ａ）半導体基板上に少なくとも一つ以上の溝を有
し、 ｂ）該溝を隔てて第一導電型の高濃度不純物拡散層を有
し、 ｃ）該第一導電型の高濃度不純物拡散層の片側はこれを
囲むように第二導電型の低濃度不純物拡散層を有し、 ｄ）該第二導電型の低濃度不純物拡散層にオーバーラッ
プしてゲート絶縁膜を介してゲート電極を有し、 ｅ）前記溝は絶縁物で埋められて成ることを特徴とする
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1071109A JPH02249276A (ja) | 1989-03-23 | 1989-03-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1071109A JPH02249276A (ja) | 1989-03-23 | 1989-03-23 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02249276A true JPH02249276A (ja) | 1990-10-05 |
Family
ID=13451058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1071109A Pending JPH02249276A (ja) | 1989-03-23 | 1989-03-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02249276A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2770687A1 (fr) * | 1997-11-04 | 1999-05-07 | Motorola Semiconducteurs | Dispositif a semiconducteur lateral et son procede de formation |
| US6177704B1 (en) * | 1997-09-26 | 2001-01-23 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Semiconductor device containing a lateral MOS transistor |
| WO2004112101A2 (de) | 2003-06-12 | 2004-12-23 | Infineon Technologies Ag | Feldeffekttransistor, insbesondere doppelt diffundierter feldeffekttransistor, sowie herstellungsverfahren |
| US7354827B2 (en) | 2004-04-06 | 2008-04-08 | Samsung Electronics Co., Ltd. | Transistor having asymmetric channel region, semiconductor device including the same, and method of fabricating semiconductor device including the same |
-
1989
- 1989-03-23 JP JP1071109A patent/JPH02249276A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6177704B1 (en) * | 1997-09-26 | 2001-01-23 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Semiconductor device containing a lateral MOS transistor |
| FR2770687A1 (fr) * | 1997-11-04 | 1999-05-07 | Motorola Semiconducteurs | Dispositif a semiconducteur lateral et son procede de formation |
| WO2004112101A2 (de) | 2003-06-12 | 2004-12-23 | Infineon Technologies Ag | Feldeffekttransistor, insbesondere doppelt diffundierter feldeffekttransistor, sowie herstellungsverfahren |
| US7767528B2 (en) | 2003-06-12 | 2010-08-03 | Infineon Technologies Ag | Field effect transistor and fabrication method |
| US7354827B2 (en) | 2004-04-06 | 2008-04-08 | Samsung Electronics Co., Ltd. | Transistor having asymmetric channel region, semiconductor device including the same, and method of fabricating semiconductor device including the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6072215A (en) | Semiconductor device including lateral MOS element | |
| US6518623B1 (en) | Semiconductor device having a buried-channel MOS structure | |
| US7282386B2 (en) | Schottky device and method of forming | |
| KR100442881B1 (ko) | 고전압 종형 디모스 트랜지스터 및 그 제조방법 | |
| EP1290735B1 (en) | Semiconductor device | |
| JPH01310576A (ja) | 半導体装置およびその製造方法 | |
| US4952991A (en) | Vertical field-effect transistor having a high breakdown voltage and a small on-resistance | |
| CN110875310B (zh) | 高压cmos器件与共享隔离区的集成 | |
| WO2006007143A2 (en) | Schottky device and method of forming | |
| WO1989012910A1 (en) | Enclosed buried channel transistor | |
| US5410171A (en) | Vertical type semiconductor with main current section and emulation current section | |
| JP2021002623A (ja) | 半導体装置 | |
| KR100555280B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US7705399B2 (en) | Semiconductor device with field insulation film formed therein | |
| JP2009141185A (ja) | 半導体装置及びその製造方法 | |
| JP2004335812A (ja) | 高耐圧半導体装置及びその製造方法 | |
| JPWO2003075353A1 (ja) | 半導体素子 | |
| JPH02249276A (ja) | 半導体装置 | |
| JPH02249277A (ja) | 半導体装置 | |
| US7994535B2 (en) | Semiconductor device including a JFET having a short-circuit preventing layer | |
| US20050017301A1 (en) | Semiconductor device having a diffusion layer and a manufacturing method thereof | |
| US5523601A (en) | High-breakdown-voltage MOS transistor | |
| JPH10242454A (ja) | 半導体装置 | |
| JPH10107269A (ja) | 電界効果によって制御可能な半導体デバイス及びその製造方法 | |
| JP2014236159A (ja) | 半導体装置および半導体装置の製造方法 |