JPH02125667A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 金属絶縁膜半導体装置のゲート電極の構造の改良に関し
、 微細化された素子パターンを有するが、駆動能力が大き
くトランジスタ特性の高速化が可能な半導体装置及びそ
の製造方法の提供を目的とし、ＭＩＳＩ−ランジスタに
おいて、シリコン基板の表面と、シリコン基板の該表面
に対して垂直な面とに、面方位が同一のゲート電極面を
設けるよう構成する。

シリコン基板初表面にシリコン酸化膜及びシリコン窒化
膜を積層して形成し、該シリコン窒化膜の表面にレジス
ト膜を形成し、前記シリコン基板のエツチングを行った
場合に前記シリコン基板の表面と該表面に対して垂直な
エツチング面の面方位が同一となるように、マスクと前
記シリコン基板とを位置合わせして前記レジスト膜に前
記ＭＩＳトランジスタのパターンを露光し、前記レジス
ト膜を現像して前記レジスト膜のパターンを形成する工
程と、レジスト膜の該パターンをマスクとして前記シリ
コン酸化膜及び前記シリコン窒化膜をエツチングしてパ
ターンを形成し、シリコン酸化膜及びシリコン窒化膜の
該パターンをマスクとして前記シリコン基板をエツチン
グし、該シリコン基板の表面に対して垂直な側壁を形成
する工程とを含むよう構成する。

〔産業上の利用分野〕

本発明は、金属絶縁膜半導体装置（Ｍｅｔａｌ　Ｉｎ５
ｕｌａｔｏｒ　Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ）（以下Ｍ
ｉｓと略称する。）のゲート電極の構造の改良に関する
ものである。

ＭｒＳトランジスタは高集積化・高速化の要求に伴い、
素子パターンの微細化・トランジスタの駆動能力の増大
が要求されている。

以上のような状況から素子パターンが微細で、トランジ
スタの駆動能力が大きな半導体装置が要望されている。

〔従来の技術〕

従来のＭ　Ｉ　Ｓ　ｌ−ランジスタについて第３図によ
り説明する。

第３図に示すようにな構造のＭＩＳトランジスタにおい
ては、シリコン基板１１に素子分離／ｉｌ域のフィール
ド酸化＋１ｆｆ１６が設けられ、この素子分離領域に囲
まれたシリコン基板１１の表面にはゲート酸化膜１８が
形成され、その表面にゲート電極１９が設けられている
。このゲート電極１９の両側のシリコン基板１１の表面
にはソースｌｌｂ及びドレインＩｌｃが設けられている
。

このような構造のＭＩｓトランジスタにおいては、トラ
ンジスタ特性の高速化の要求に応えるためには駆動力の
増強が必要となり１．この駆動力の増強はゲート幅の拡
大やゲート酸化膜１８の薄膜化により対処しているが、
ゲート酸化膜１８の薄膜化は入力容量を増加させたり、
一定のゲート電圧に対してはチャネルに垂直な方向の電
解強度が増大するので電子の移動度を低下させるため、
駆動力の増大に対しては効果がなくなってきた。

また、ゲート幅の拡大は素子パターンの微細化の要求に
より、実施が困難になってい孔。

〔発明が解決しようとする課題〕

以上説明した従来の半導体装置においては、トランジス
タ特性の高速化を図るために行うゲート酸化膜の薄膜化
には限度があり、またゲート幅の拡大は素子パターンの
微細化の障害となるため、ＭＩＳ）ランジスタの高集積
化・微細化を行うことが困難であるという問題点があっ
た。

本発明は以上のような状況から微細化された素子パター
ンを有するが、駆動能力が大きくトランジスタ特性の高
速化が可能な半導体装置及びその製造方法の提供を目的
としたものである。

〔課題を解決するための手段〕

本発明の半導体装置は、ＭＩＳＩ−ランジスタにおいて
、シリコン基板の表面と、シリコン基板の表面に対して
垂直な面とに、面方位が同一のゲート電極面を設けるよ
う構成する。

本発明の半導体装置の製造方法は、シリコン基板の表面
にシリコン酸化膜及びシリコン窒化膜を積層して形成し
、このシリコン窒化膜の表面にレジスト膜を形成し、シ
リコン２Ｉ￥板のエツチングを行った場合にこのシリコ
ン基板の表面とこの表面に対して垂直なエツチング面の
面方位が同一となるように、マスクとこのシリコン基板
とを位置合わせしてレジスト膜に前記ＭＩＳ）ランジス
タのパターンを露光し、このレジスト膜を現像してレジ
スト膜のパターンを形成する工程と、レジスト膜のパタ
ーンをマスクとしてシリコン酸化膜及びシリコン窒化１
漠をエツチングしてパターンを形成し、シリコン酸化膜
及びシリコン窒化膜のこのパターンをマスクとしてシリ
コン基板を工・ノチングし、シリコン基板の表面に対し
て垂直な側壁を形成する工程とを含むよう構成する。

〔作用〕

即ち本発明においてはシリコン基板に、シリコンノん仮
の表面に対して垂直で、かつシリコン基板の表面と同一
の面方位を有する側壁を形成するようにシリコン基牟反
をエツチングし、このシリコン基板の表面及び側壁にゲ
ート電極面を有するようゲート電極を形成するので、微
細なパターンを有しながらゲート幅が大きく、駆動能力
が大きいトランジスタ特性の高速化が可能な半導体装置
及びその製造方法の提供が可能となる。

〔実施例］ 以下、第１図により本発明の一実施例を、第２図により
本発明による一実施例を工程順に説明する。

本発明の半う、７体装置は第１図に示すように、シ）コ
ン基板１に形成したＰ°層７とフィールド酸化膜６より
なる素子分離領域内に、シリコン基板１の表面に突出し
たソースｌｂ及びトレインｌｃを有しており、このソー
ス１ｂ及びドレインｌｃの間の水平面及び垂直面にゲー
ト酸化膜８を介してゲート電極９が設けられている。

このような構造を有する半導体装置の製造方法を工程順
に説明する。

まず、シリコン基板１の全表面にシリコン酸化膜を形成
し、その全表面にシリコン窒化膜を形成し、さらにその
全表面にレジスト膜を形成する。

このレンストｊ模をフォトリソグラフィー技術を用いて
バターニングしてレジスト膜のパターンを形成する。こ
のレジスＩ・膜のパターンを用いてシリコン酸化膜及び
ソリコン窒化膜をエツチングしてパターンを形成し、こ
のレジスト膜を除去し、第２図（ａｌに示すようにこの
シリコン酸化膜２及びシリコン窒化膜３のパターンを用
いてシリコン基板ｌを下記の条件で異方性のドライエツ
チングを行い、シリコン基板ｌの表面に対して垂直な側
壁１ｄを形成する。

反応ガスー−一−−−−四塩化炭素（Ｃα４）十酸素（
０□）反応室内ＪＥ−−−−−−−−−−−０、Ｉ　Ｔ
　ｏ　ｒ　ｒ基板加熱温度−＝−−一−−−−−−−−
−・・−・−−−−２５℃高周波ＴＭ、’ＪＱ周波数−
−−−−−−−−−−−−１３，５６ＭＨｚｌ刊１４波
電源出力　−一−−−−−−・・・−・、　、−・、・
−３００Ｗこのエツチング深さの二倍と前記のシリコン
酸化）模２及びソリコン窒化）模３のノぐターン幅の合
言十がチャネル幅となる。

この後、第２図ｔｂ＋に示すようにシリコン基板１の全
表面にシリコン熱酸化膜４を形成し、シ１ノコン基板ｌ
の表面にシリコン酸化膜４を通して通常のＭ　Ｉ　Ｓ　
ｌ−ランジスタと同様のイオン注入を１〒６ｓイオン注
入領域１ａを形成し、素子分離領域のチャネルカットを
行い、全表面にシリコン窒化膜を形成し、通常のＭＩＳ
トランジスタと同様にシ１ノコン基板ｌの表面に対して
垂直な側壁にのみシリコン酸化膜５が残るようにシリコ
ン熱酸化膜４をストッパとして異方性のドライエ・ノチ
ンク゛を行う。

ついで、通常のＭｉｓｔ・ランジスタと同様の素子分離
領域の酸化を行い、第２図＋ｃ＋に示すようにフィ−ル
ド酸化膜１り６とＰ″層７を形成し、シリコン酸化膜２
、シリコン窒化膜３及びシリコン窒化１１焚５を除去す
る。

ついで、ゲートｆｌｌ化膜８を形成し、全表面にポリシ
リコン膜を形成してバターニングを行ってゲート電極９
を形成し、第１図に示すようにデー１〜電極９の両側に
イオンを注入してソースｌｂ及びトレイン１ｃを形成し
、熱処理を行いＭ［Ｓｌ−ランシスタの製造が完了する
。

［発明の効果〕 以上の説明から明らかなように本発明によればゲート電
極を、シリコン基板の表面とこの表面に対して垂直な側
壁とに形成するので、微細パターンを有しながら、トラ
ンジスタ特性の駆動力の大きな、高速化したＭＩＳＩ−
ランジスタを製造することが可能となる利点があり、著
しい経済的な効果が期待できる半導体装置及びその製造
方法の提供が可能である。

【図面の簡単な説明】

第１図は本発明による一実施例を示す斜視図、第２図は
本発明による一実施例を工程順に示す側断面図、 第３図は従来の半導体装置の斜視図、 である。 図において、 はシリコン基板、 ａはイオン注入領域、 ｂはソース、 Ｃはドレイン、 ｄは側壁、 ２はシリコン酸化膜、 ３はシリコン窒化）模、 ４はシリコン熱酸化膜、 ５はシリコン窒化膜、 ６はフィールド酸化膜、 ７はＰ゛層、 ８はゲー ト酸化膜、 ９はゲート電極、 を示す。 本発明による一実茹例を示す斜視図 第 図 本発明による一実施例を工程順に示す倒断面図第 図（その１） 本発明による一実施例を工程順に示す側断面図第 図 （その２）

Claims (1)

1. 【特許請求の範囲】 〔１〕ＭＩＳトランジスタにおいて、シリコン基板（１
   ）の表面と、シリコン基板（１）の該表面に対して垂直
   な面とに、面方位が同一のゲート電極面を設けることを
   特徴とする半導体装置。 〔２〕シリコン基板（１）の表面にシリコン酸化膜（２
   ）及びシリコン窒化膜（３）を積層して形成し、該シリ
   コン窒化膜（３）の表面にレジスト膜（４）を形成し、
   前記シリコン基板（１）のエッチングを行った場合に前
   記シリコン基板（１）の表面と該表面に対して垂直なエ
   ッチング面の面方位が同一となるように、マスクと前記
   シリコン基板（１）とを位置合わせして前記レジスト膜
   （４）に前記ＭＩＳトランジスタのパターンを露光し、
   前記レジスト膜（４）を現像して前記レジスト膜（４）
   のパターンを形成する工程と、 レジスト膜（４）の該パターンをマスクとして前記シリ
   コン酸化膜（２）及び前記シリコン窒化膜（３）をエッ
   チングしてパターンを形成し、シリコン酸化膜（２）及
   びシリコン窒化膜（３）の該パターンをマスクとして前
   記シリコン基板（１）をエッチングし、該シリコン基板
   （１）の表面に対して垂直な側壁（１ｄ）を形成する工
   程と、 を含むことを特徴とする半導体装置の製造方法。