JPS6312160A - 島状soiのチヤネルストツパ形成方法 - Google Patents

島状soiのチヤネルストツパ形成方法

Info

Publication number
JPS6312160A
JPS6312160A JP15649186A JP15649186A JPS6312160A JP S6312160 A JPS6312160 A JP S6312160A JP 15649186 A JP15649186 A JP 15649186A JP 15649186 A JP15649186 A JP 15649186A JP S6312160 A JPS6312160 A JP S6312160A
Authority
JP
Japan
Prior art keywords
island
layer
ion
film
channel stopper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15649186A
Other languages
English (en)
Inventor
Junji Sakurai
桜井 潤治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP15649186A priority Critical patent/JPS6312160A/ja
Publication of JPS6312160A publication Critical patent/JPS6312160A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 島状SOIの側面に設けられ高ドープ領域からなるチャ
ネルストッパの形成において、島状SO■の上面にイオ
ン阻止膜を該上面の縁部を表出させて設け、その膜をマ
スクにしたイオン注入を行う方法にすることにより、 従来方法に付随したエツチング方法と5CIIの面方位
に関する制約を緩和したものである。
〔産業上の利用分野〕
本発明は、島状SOIの側面に設は高ドープ領域からな
るチャネルストッパの形成方法に関す。
30 I  (Silicon On In5ulat
or)は、絶縁体上のシリコン層のことであり、パター
ン化により電気的にフローティング状態の島状にするこ
とが出来る。そして、島状SOIにトランジスタを形成
することは、完全分離によるトランジスタの性能向上を
可能にしている。
その際、島状SOIの側面上を通る配線(電極)が寄生
チャネルを形成してリークを生じさせる場合には、リー
ク防止のために、島状SOIの側面に高ドープ領域から
なるチャネルストッパを設けることがある。例えば、第
3図の模式平面図(alおよび模式側断面図(b)に示
すnチャネルMOSトランジスタ′における、ソース領
域11とドレイン領域13との間の上記リークを防止す
るp+型のチャネルストッパ3の如くである。なお同図
において、lはSOI下の絶縁体、2は島状SOI、1
2はソース電極、14はドレイン電極、15はゲート絶
縁膜、16はゲート電極、17は配線、18は絶縁層、
である。
そしてこのチャネルストッパは、対象とする島状SOI
に制約されることなく形成出来るのが望ましい。
〔従来の技術〕
島状SOIにチャネルストッパを形成する従来方法は第
4図の工程順側面図(a)〜(d)に示すが如くである
即ち、先ず(図(2kl参照〕、絶縁体1上に形成され
た面方位が(100)の5OI2aの上に、島状5OI
2形成用のレジストマスク4を形成する。
次いで〔図(bl参照〕、エツチング液に水酸化カリウ
ム(KOH) を用いレジストマスク4をマスクにして
絶縁体1が表出するまで5OI2aをパターン化エツチ
ングする。さすれば、側面が直線的に傾斜した台形の島
状5OI2が形成される。なおこの場合、側面は(11
1)面となる。
次いで〔図(C)参照〕、レジストマスク4をそのまま
にして一導電形の不純物例えば硼素(B)をイオン注入
する。さすれば、島状5012においては、側面が直線
的に傾斜していることからその側面部に選択的にイオン
注入されたイオン注入領域3aが形成される。
次いでC図(d)参照〕、レジストマスク4を除去した
後、イオン注入領域3aを活性化する熱処理を行って、
例えばp+型領領域らなるチャネルス)7パ3の形成を
完了する。
島状5012に対するトランジスタの形成は、その後に
なされる。
〔発明が解決しようとする問題点〕
しかしながら上に述べた従来方法は、エツチング用剤が
加熱を要するKO)Iと言った特別のものであり、然も
5OIO面方位が(100)の場合に限定されるので、
特殊なエツチングが必要となり且つ面方位の異なるSO
Iには適用出来ない問題がある。
〔問題点を解決するための手段〕
上記問題点は、島状SOIの上面に注入イオンを阻止す
るイオン阻止膜を該上面の縁部を表出させて形成する工
程と、該イオン阻止膜をマスクにして一導電型の不純物
をイオン注入する工程とを含んでなる本発明のチャネル
ストッパ形成方法によって解決される。
本発明によれば、上記イオン阻止膜は、その上に設けら
れ上記島状SOIの形成のパターン化に用いるマスクを
用いた選択的サイドエツチングにより形成するのが望ま
しい。
〔作用〕
上記イオン阻止膜は上記上面の縁部を表出させているの
で、島状SOIの側面が直線的に傾斜しなくとも即ち略
垂直な部分を有していても、その側面部に所望のチャネ
ルストッパを形成することが出来る。
このことにより、島状SOIを形成するパターン化のエ
ツチングに通常の方法が採用出来ることになり、然もS
OIの面方位を任意にすることも可能になる。
またイオン阻止膜の形成に上記の選択的サイドエツチン
グを採用すれば、島状SOI上面の縁部を表出させるの
を自己整合的に行うことが出来て、イオン阻止膜パター
ン化の位置合わせが不要になる利点がある。
〔実施例〕
以下、本発明方法によるチャネルスト、バ形成の第一お
よび第二の実施例についてそれぞれ第1図および第2図
を用い説明する。企図を通じ同一符号は同一機能対象物
を示す。
第一の実施例における手順は、第1図の工程順側面図(
a)〜(d)に示す如くである。
先ず〔図(al参照〕、絶縁体1上に形成された面方位
が任意の5OI2a(厚さ約0.5μm)上に、通常の
方法で厚さ約0.05μmの熱酸化(Si02)膜5と
約0.15 μmの窒化シリコン(Si3N4)膜6a
とを順次形成し、その上に島状5OI2形成用のレジス
トマスク4を形成する。
更に、レジストマスク4をマスクにした通常の方法で、
レジストマスク4と略同じ大きさになるように窒化シリ
コン膜6aと熱酸化膜5とをエツチングする。
なお、熱酸化膜5は、窒化シリコン膜6aを直接形成し
た場合に生ずる5OI2a表面の劣化を防止して、5O
I2aをパターン化して形成される島状5OI2aの表
面を良好な状態に保つために設けたものである。
次いで〔図(bl参照〕、4弗化炭素(CF4)+5%
酸素(02)+8%窒素(N2)を反応ガス(圧力的0
.5Torr)にした等方性プラズマエツチング(励起
高周波は、2 MHz、  150W)により5012
aをパターン化エツチングして絶縁体1を表出させる。
さすれば、5OI2aは、直接的には熱酸化膜5がマス
クとなり、側面が凹状に傾斜した島状SO■2を形成す
る。同時に、窒化シリコン膜6aは、サイドエツチング
されて、周縁が島状5OI2上面の周縁より略均−に小
さくなったイオン阻止膜6を形成する。イオン阻止膜6
が島状5OI2の上面より小さくなるのは、窒化シリコ
ン膜6aに対するエツチングレートの方が大きいためで
、周縁の差の幅は約0.2μmとなる。
次いで〔図(C)参照〕、熱酸化膜5のイオン阻止膜6
よりはみ出した部分を弗酸で除去して島状5012上面
の縁部を表出させ、更にレジストマスク4を除去してか
ら、イオン阻止M*6をマスクにしてBをイオン注入す
る。イオン注入の条件は、加速エネルギーが25 K 
eV、ドーズ量が2X10”/d、である。さすれば、
島状5OI2の側面部に、選択的にイオン注入されたイ
オン注入領域3aが形成される。
次いで〔図(d)参照〕、島状5OI2の側面絶縁用と
する二酸化シリコンの絶縁層7 (厚さ0.2〜0.5
μm程度)を形成するため、窒化シリコンのイオン阻止
膜6をマスクにして熱酸化する。さすれば、この加熱に
よりイオン注入領域3aは、絶縁層7の内側に位置して
活性化され所望のp゛型チャネルストッパ3となる。上
記熱酸化を行わない場合には、別途の熱処理によりイオ
ン注入領域3aの活性化を行えば良い。
島状5OI2に対するトランジスタの形成は、イオン阻
止膜6および熱酸化膜5を除去した後に行う。
この実施例では、5OI2aの面方向に制約がなく、然
もエツチング方法とエツチング用剤との選択により、島
状5OI2と所望のイオン阻止膜6とを同時に且つ自己
整合的に形成している。
第二の実施例における手順は、第2図の工程順側面図T
a)〜(e)に示す如くである。
先ず〔図(al参照〕、第一の実施例の場合と同様に、
絶縁体1上に形成された面方位が任意の5012a(厚
さ約0.3μm)上に、通常の方法で厚さ約Q、05 
p rmの熱酸化(SiOz)膜5と約0.15 tl
mの窒化シリコン(Six Na ) 膜6aとを順次
形成し、その上に島状5OI2形成用のレジストマスク
4を形成して、レジストマスク4と略同じ大きさになる
ように窒化シリコン膜6aと熱酸化膜5とをエツチング
する。
次いで〔図0))参照〕、4塩化炭素(CC14)+5
%02+8%N2を反応ガス(圧力的0.06Torr
)にした平行平板対向電極型リアクティブイオンエツチ
ング(電力300W)によりレジストマスク4をマスク
にして5OI2aをパターン化エツチングして絶縁体1
を表出させる。さすれば、このエツチングは異方性の垂
直エツチングとなり、レジストマスク4の大きさに倣っ
て側面が略垂直な島状5OI2が形成される。
次いで〔図(C)参照〕、レジストマスク4をそのまま
にして窒化シリコン膜5aを選択的にサイドエツチング
し、周縁が島状5OI2周縁より内側に約0.2μm入
ったイオン阻止11!i 6を形成する。このエツチン
グには、エツチング用剤を燐酸(H3po4)にしたウ
ェットエツチングを用いれば良い。
次いで〔図(dl参照〕、熱酸化膜5のイオン阻止膜6
よりはみ出した部分を弗酸で除去して島状SO■2上面
の縁部を表出させ、更にレジストマスク4を除去してか
ら、イオン阻止膜6をマスクにしてBをイオン注入する
。イオン注入の条件は、加速エネルギーが80Keν、
ドーズ量が5X1012/−1である。さすれば、島状
5OI2の側面部に、選択的にイオン注入されたイオン
注入領域3aが形成される。
次いで〔図(e)参照〕、島状5OI2の側面絶縁用と
する二酸化シリコンの絶縁層7 (厚さ0.2〜0.5
μm程度)を形成するため、窒化シリコンのイオン阻止
膜6をマスクにして熱酸化する。さすれば、この加熱に
よりイオン注入領域3aは、絶縁層7の内側に位置して
活性化され所望のρ“型チャネルストッパ3となる。上
記熱酸化を行わない場合には、別途の熱処理によりイオ
ン注入領域3aの活性化を行えば良い。
島状5OI2に対するトランジスタの形成は、イオン阻
止膜6および熱酸化膜5を除去した後に行う。
この実施例では、第一の実施例の場合と同様に5OI2
aの面方向に制約がない。また窒化膜6aに対するサイ
ドエツチングを別工程にしており、島状5OI2の上面
縁部の表出幅を成る程度任意に設定出来る。そしてその
際、レジストマスク4をそのまま利用するので第一の実
施例の場合と同様に自己整合的になり、イオン阻止膜6
の形成にパターン化の位置合わせが不要である。
なお、第二の実施例から容易に類推可能なように、窒化
シリコン膜6aに対するサイドエツチングを別工程にす
る場合には、島状5Or2を形成するパターン化エツチ
ングには、通常のエツチング方法の中から上記第一また
は第二の実施例とは別のエツチング方法を適宜選定して
用いることが可能である。
また、上記実施例では、p型の不純物であるBをイオン
注入してチャネルストッパ3を21型にしたが、n+型
にしたい場合には、n型の不純物例えば燐(P)または
砒素(As)などをイオン注入すれば良い。
〔発明の効果〕
以上説明したように本発明の構成によれば、島状SOI
の側面に設けられ高ドープ領域からなるチャネルストッ
パの形成において、従来方法に付随している制約即ちS
O■の面方位とエツチング方法とに関する制約を緩和す
ることが出来て、対象とする島状SOIの範囲の拡大を
可能にさせる効果がある。
【図面の簡単な説明】
第1図は本発明方法第一の実施例の工程順側面図(a)
〜(d)、 第2図は本発明方法第二の実施例の工程順側面図(a)
〜(el、 第3図は島状SOIに形成されたトランジスタ例の模式
平面図(a)と模式側断面図中)、第4図は従来方法の
工程順側面図Ta1〜(d)、である。 図において、 1はsor下の絶縁体、 2は島状soi、 2aはSOI。 3はチャネルストッパ、 3aはイオン注入領域、 4はレジストマスク(2形成用マスク)、5は熱酸化膜
、 6はイオン阻止膜、 6aは窒化シリコン膜、 である。 $、発B月方法第−の定力色イテjの工ψIgr則面図
ψト’(d)第 1 図 弔 2 図

Claims (1)

  1. 【特許請求の範囲】 1)島状SOIの上面に注入イオンを阻止するイオン阻
    止膜を該上面の縁部を表出させて形成する工程と、該イ
    オン阻止膜をマスクにして一導電型の不純物をイオン注
    入する工程とを含んでなることを特徴とする島状SOI
    のチャネルストッパ形成方法。 2)上記イオン阻止膜は、その上に設けられ上記島状S
    OIの形成のパターン化に用いるマスクを用いた選択的
    サイドエッチングにより形成することを特徴とする特許
    請求の範囲第1項記載の島状SOIのチャネルストッパ
    形成方法。
JP15649186A 1986-07-03 1986-07-03 島状soiのチヤネルストツパ形成方法 Pending JPS6312160A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15649186A JPS6312160A (ja) 1986-07-03 1986-07-03 島状soiのチヤネルストツパ形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15649186A JPS6312160A (ja) 1986-07-03 1986-07-03 島状soiのチヤネルストツパ形成方法

Publications (1)

Publication Number Publication Date
JPS6312160A true JPS6312160A (ja) 1988-01-19

Family

ID=15628915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15649186A Pending JPS6312160A (ja) 1986-07-03 1986-07-03 島状soiのチヤネルストツパ形成方法

Country Status (1)

Country Link
JP (1) JPS6312160A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02159400A (ja) * 1988-12-07 1990-06-19 Chemcut Corp 金属シート基材から保護被覆を電気分解により除去する方法及び装置
JPH06314785A (ja) * 1993-03-05 1994-11-08 Semiconductor Energy Lab Co Ltd 薄膜半導体装置およびその作製方法
JPH06314698A (ja) * 1993-03-05 1994-11-08 Semiconductor Energy Lab Co Ltd 薄膜半導体装置およびその作製方法
EP0637068A2 (en) * 1993-07-30 1995-02-01 Philips Electronics Uk Limited Manufacture of thin-film transistors
JPH07176753A (ja) * 1993-12-17 1995-07-14 Semiconductor Energy Lab Co Ltd 薄膜半導体装置およびその作製方法
US6144072A (en) * 1994-11-02 2000-11-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor device formed on insulating layer and method of manufacturing the same
JP2005311280A (ja) * 2004-03-26 2005-11-04 Seiko Epson Corp 半導体装置およびその製造方法
US7312483B2 (en) 2002-02-28 2007-12-25 Sharp Kabushiki Kaisha Thin film transistor device and method of manufacturing the same

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02159400A (ja) * 1988-12-07 1990-06-19 Chemcut Corp 金属シート基材から保護被覆を電気分解により除去する方法及び装置
JPH06314785A (ja) * 1993-03-05 1994-11-08 Semiconductor Energy Lab Co Ltd 薄膜半導体装置およびその作製方法
JPH06314698A (ja) * 1993-03-05 1994-11-08 Semiconductor Energy Lab Co Ltd 薄膜半導体装置およびその作製方法
EP0637068A2 (en) * 1993-07-30 1995-02-01 Philips Electronics Uk Limited Manufacture of thin-film transistors
EP0637068A3 (en) * 1993-07-30 1996-03-27 Philips Electronics Uk Ltd Manufacture of thin film transistors.
JPH07176753A (ja) * 1993-12-17 1995-07-14 Semiconductor Energy Lab Co Ltd 薄膜半導体装置およびその作製方法
US6144072A (en) * 1994-11-02 2000-11-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor device formed on insulating layer and method of manufacturing the same
US6509583B1 (en) 1994-11-02 2003-01-21 Mitsubishi Denki Kabushiki Kaisha Semiconductor device formed on insulating layer and method of manufacturing the same
US6653656B2 (en) 1994-11-02 2003-11-25 Mitsubishi Denki Kabushiki Kaisha Semiconductor device formed on insulating layer and method of manufacturing the same
US7001822B2 (en) 1994-11-02 2006-02-21 Renesas Technology Corp. Semiconductor device formed on insulating layer and method of manufacturing the same
US7312483B2 (en) 2002-02-28 2007-12-25 Sharp Kabushiki Kaisha Thin film transistor device and method of manufacturing the same
JP2005311280A (ja) * 2004-03-26 2005-11-04 Seiko Epson Corp 半導体装置およびその製造方法
JP4572367B2 (ja) * 2004-03-26 2010-11-04 セイコーエプソン株式会社 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
US4419809A (en) Fabrication process of sub-micrometer channel length MOSFETs
US4837180A (en) Ladder gate LDDFET
JP2759872B2 (ja) 半導体素子のトランジスタ製造方法
JPS6312160A (ja) 島状soiのチヤネルストツパ形成方法
JPH05283519A (ja) 半導体装置の製造方法
JPS61247051A (ja) 半導体装置の製造方法
JPS60145664A (ja) 半導体装置の製造方法
KR0170436B1 (ko) 모스트랜지스터 제조방법
JP2680923B2 (ja) 半導体装置の製造方法
JPH01241142A (ja) 半導体装置の製造方法
JPS6316672A (ja) 半導体素子の製造方法
JPH01117066A (ja) Mos型半導体装置の製造方法
KR0157902B1 (ko) 반도체 소자 제조방법
JPS6147650A (ja) 半導体集積回路装置の製造方法
JPH04139882A (ja) 薄膜トランジスタ
KR940007663B1 (ko) 모스 트랜지스터의 제조방법
JPS6328067A (ja) 半導体装置の製造方法
JPH05198567A (ja) 半導体装置の製造方法
JPH02305444A (ja) 半導体装置の製造方法
JPS62248236A (ja) 半導体装置の製造方法
JPH02265250A (ja) 半導体装置の製造方法
JPS62131538A (ja) 半導体装置の製造方法
JPS58175843A (ja) 半導体集積回路の製造方法
JPH02114537A (ja) 半導体集積回路装置の製造方法
JPS60176263A (ja) 半導体装置の製造方法