RU2312422C2 - Способ изготовления самосовмещенного планарного двухзатворного моп-транзистора на кни подложке - Google Patents

Способ изготовления самосовмещенного планарного двухзатворного моп-транзистора на кни подложке Download PDF

Info

Publication number
RU2312422C2
RU2312422C2 RU2003135748/28A RU2003135748A RU2312422C2 RU 2312422 C2 RU2312422 C2 RU 2312422C2 RU 2003135748/28 A RU2003135748/28 A RU 2003135748/28A RU 2003135748 A RU2003135748 A RU 2003135748A RU 2312422 C2 RU2312422 C2 RU 2312422C2
Authority
RU
Russia
Prior art keywords
gate
oxide
silicon
tunnel
regions
Prior art date
Application number
RU2003135748/28A
Other languages
English (en)
Other versions
RU2003135748A (ru
Inventor
Евгений Васильевич Кузнецов (RU)
Евгений Васильевич Кузнецов
Елена Николаевна Рыбачек (RU)
Елена Николаевна Рыбачек
Александр Николаевич Сауров (RU)
Александр Николаевич Сауров
Original Assignee
Государственное учреждение "Научно-производственный комплекс "Технологический центр" Московского государственного института электронной техники"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Государственное учреждение "Научно-производственный комплекс "Технологический центр" Московского государственного института электронной техники" filed Critical Государственное учреждение "Научно-производственный комплекс "Технологический центр" Московского государственного института электронной техники"
Priority to RU2003135748/28A priority Critical patent/RU2312422C2/ru
Publication of RU2003135748A publication Critical patent/RU2003135748A/ru
Application granted granted Critical
Publication of RU2312422C2 publication Critical patent/RU2312422C2/ru

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

Изобретение относится к технологии производства интегральных схем на подложках типа - кремний на изоляторе (КНИ) и может быть использовано для создания транзисторых структур с предельно минимальными размерами для УБИС. Сущность изобретения: в способе изготовления самосовмещенного двухзатворного планарного МОП-транзистора на КНИ-подложке, включающем создание на поверхности пластины рабочих и изолирующих областей двухзатворного транзистора, модификацию скрытого окисла, формирование туннеля в скрытом окисле, формирование поликремневого затвора и сток-истоковых областей, после формирования изолирующих и рабочих областей на поверхность подложки осаждают опорный маскирующий слой, в котором вскрывают окна к затворным областям, через них проводят ионное легирование фтором скрытого окисла, затем селективным травлением удаляют легированную часть окисла под кремнием для формирования туннеля в скрытом окисле, после чего проводят окисление поверхности кремния в открытых областях над туннелем и формирование затвора, при этом окно в опорном слое и туннель заполняется проводящим материалом, а после стравливания опорного слоя, используя затвор в качестве маски, формируют сток-истоковые области. Техническим результатом изобретения является создание транзисторной структуры с размерами длины канала до 10 нм. 1 з.п. ф-лы, 1 ил.

Description

Изобретение относится к технологии производства ИС на подложках типа - кремний на изоляторе (КНИ) и может быть использовано для создания транзисторых структур с предельно минимальными размерами для УБИС.
Известен способ изготовления планарных двухзатворных МОП-транзисторов на КНИ-структурах, описанный в патентах [1, 2]. Способ имеет следующую особенность. На КНИ-подложке формируются рабочие и изолирующие области. Создаются углубления в скрытом окисле по обе стороны от центра полупроводникового островка (затвора), затем вытравливается туннель в окисле под будущим затвором. Создается изоляция открытых поверхностей кремния (подзатворный диэлектрик) и осаждается слой поликремния, который заполняет туннель под кремнием и над ним. Основными недостатками способа является то, что невозможно точно совместить верхний и нижний электрод затвора.
В патентах [3, 4, 5, 6] для самосовмещения затворных электродов используется ионное легирование. При этом происходит изменение электрофизических свойств кремния в канале, которое невозможно восстановить за счет последующего отжига.
За прототип нами принят патент [7] США №6482877, в котором описывается способ создания МОП-транзистора на КНИ-подложке, заключающийся в следующем. На поверхности подложки формируется вспомогательный слой окисла, с помощью фотолитографических методов создаются затворные области. Проводится легирование ионами азота скрытого SiO2 через вспомогательный окисел и рабочий слой кремния, при этом под пленкой кремния в окисле создается слой оксинитрида, который удаляется жидкостным травлением, образуется туннель в скрытом окисле под верхним слоем кремния. Проводится подзатворное окисление верхней и нижней открытой поверхности кремния, этим создается изоляция верхнего и нижнего затворных электродов. На поверхность кремния осаждается легированный поликремний таким образом, чтобы заполнился туннель в скрытом окисле, при этом формируется верхний и нижний электрод затвора. Литографическими методами создаются сток-истоковые области и формируется металлизация. Основным недостатком способа является изменение свойств верхнего слоя кремния, связанное с легированием большой дозой азота.
Целью изобретения является создание транзисторной структуры с предельными для кремниевой технологии размерами длины канала до 10 нм.
Предложенная нами конструкция позволяет исключить короткоканальные эффекты, которые влияют на работу традиционного МОП-транзистора, начиная с длины канала менее 1 мкм. Преимущества планарного двухзатворного транзистора обуславливаются в основном геометрией расположения его элементов. Основной особенностью изготовления является возможность точного совмещения верхнего и нижнего затворного электрода и затвора относительно сток-истоковых областей.
На КНИ-пластине, содержащей верхний слой кремния толщиной 10-200 нм и скрытый слой окисла 100-400 нм, формируются изолирующие области (LOCOS или STI) и рабочие мезаобласти. Затем осаждается опорный (вспомогательный) слой, который служит маской при ионной имплантации и травлении. В опорном слое вскрываются окна к затворным областям, формируется нитридный спейсер, проводится ионное легирование фтором скрытого окисла (чертеж а). Селективным травлением удаляется модифицированная часть окисла под кремнием, за счет этого образуется туннель в скрытом окисле (чертеж б). Создается подзатворный диэлектрик путем окисления кремниевого слоя с двух сторон. Затем окно в опорном слое и туннель заполняются проводящим материалом - формируется электрод затвора (чертеж в). После стравливания опорного слоя, используя затвор в качестве маски, проводится ионная имплантация сток-истоковых областей (чертеж в) На заключительном этапе осаждается изоляционный слой, вскрываются контактные окна и формируется металлизация (чертеж г).
В качестве основного способа совмещения верхнего и нижнего электрода затвора нами предложено использование ионной имплантации фтором скрытого окисла через рабочий слой кремния. При этом граница модифицированного фтором окисла совпадает с границей опорного окисла. При дальнейшем селективном удалении модифицированного окисла и заполнении полостей материалом затвора, указанные выше границы обуславливают совмещение нижнего и верхнего электродов затвора. При термическом окислении верхней и нижней поверхности кремния атомы фтора, попавшие в рабочий слой кремния в процессе ионной имплантации сегрегируют к границам раздела кремний - затворный окисел. При проведении нескольких последовательных процессов термического окисления и жидкостного травления выращенного окисла можно добиться почти полного удаления атомов фтора из кремния. В то же время присутствие небольшого количества фтора в подзатворном диэлектрике приводит к улучшению рабочих характеристик транзисторов [9]. При заполнении материалом затвора туннеля и верхней части затворной области, основным требованием является конформность осаждения и возможность планаризации рельефа (материал затвора должен заполнять туннель и окно в опорном слое). В процессе планаризации материал затвора удаляется с открытых поверхностей и остается только в окнах опорного слоя. После селективного удаления опорного слоя относительно материала затвора, используя затвор в качестве маски, проводится легирование сток-истоковых областей, этим достигается совмещение стоков и истоков относительно затвора.
При формировании туннеля под рабочим слоем кремния используется эффект селективного травления фторированного слоя окисла относительно нелегированного окисла. Было замечено, что при легировании окисла кремния с фоторезистивной маской ионами F2+, участки окисла не защищенные фоторезистом травятся быстрее. В результате исследований установлено, что фторированные слои окисла в разбавленных растворах плавиковой кислоты травятся в несколько раз быстрее пленок окисла кремния, не содержащего фтор. Экспериментально были получены зависимости селективности травления от дозы легирования, температуры и времени отжига, а также от концентрации раствора плавиковой кислоты. Была определена оптимальная величина дозы легирования, которая с одной стороны должна обеспечивать селективность травления, с другой стороны не вносить повреждений в рабочий слой кремния.
На чертеже (а, б, в, г) изображены этапы формирования транзистора на КНИ-структурах.
На чертеже а. На кремниевую подложку, содержащую скрытый окисел (1), и верхний слой кремния (2) осаждается опорный слой (3), в котором методами фотолитографии создается окно (4) к затворным областям, на стенках которого формируется нитридный спейсер (5). Проводится ионное легирование фтором скрытого окисла (6) через верхний слой кремния.
На чертеже б. Жидкостное селективное травление фторированного слоя (6) относительно нелегированного (1). Формируется полость под пленкой кремния (7).
На чертеже в. Методами термического окисления формируется изоляция (подзатворный диэлектрик) (8) верхнего и нижнего электрода затвора. Осаждается поликремний (9) при этом заполняется полость под кремнием (7) и окно (4) в опорном слое. Проводится планаризация поликремния (селективное травление поликремния (9) относительно опорного слоя (3)) до вскрытия опорного окисла, затем селективное удаление опорного окисла (3) относительно материала затвора (9). Ионное легирование (10) сток-истоковых областей.
На чертеже г. Осаждение изолирующего окисла (12). Отжиг сток-истоковые областей (11). Затем стандартными способами вскрываются контактные окна к затворным и сток-истоковым областям и формируется металлизация.
Пример изготовления МОП-транзистора (для проектных норм 0.5 мкм).
Исходные подложки КНИ - толщина рабочего слоя кремния составляла 0,15 мкм, толщина скрытого окисла 0.4 мкм.
1. Формирование изоляции.
2. Термическое окисление Si на толщину 10 нм.
3. Осаждение нитрида кремния 100 нм.
4. Осаждение опорного (вспомогательного) слоя, состоящего из пленки SiO2 толщиной 800 нм.
5. Вскрытие окон к затворным областям.
6. Формирование нитридного спейсера толщина 100 нм.
7. Ионное легирование фтором скрытого окисла. При этом энергия ионов фтора составляла 60 кэВ, доза 20 мкК.
8. Травление туннеля в скрытом окисле.
9. Термическое окисление кремния на толщину 18 нм.
10. Конформное осаждение поликремния 0,8 мкм.
11. Планаризация поликремния до вскрытия опорного окисла
12. Удаление опорного слоя.
13. Ионная имплантация сток-истоковых областей.
14. Осаждение изоляционного слоя окисла.
15. Формирование металлизации.
Предложенный способ формирования двухзатворного транзистора более просто реализуется с уменьшением топологических размеров элементов. При масштабировании технология изготовления не усложняется и возможна реализация оптимальной конструкции двухзатворного транзистора с предельными значениями длины канала (вплоть до величины равной 10 нм).
Таким образом, нами была разработана конструкция и способ изготовления самосовмещенных планарных двухзатворных транзисторов, которые дают возможность формировать перспективные нанотранзисторные структуры с предельной для кремния длиной канала.
Источники информации
1. H.-S.P.Wong, "Beyond the conventional transistor" IBM J.RES. & DEV. VOL. 46 NO. 2/3 MARCH/MAY 2002.
2. Патент США №5120666.
3. Патент США №5308999.
4. Патент США №6074920.
5. Патент США №5736435.
6. Патент США №6391752.
7. Патент США №6346446 (прототип).
8. Патент США №5482877.
9. Hook T.B, Adler E, "The Effects of Fluorine on Parametrics and Reliability in a 0,18 mk 3,5/6,8 nm Dual gate oxide CMOS Technology" IEEE Transaction on Electron Devices, vol.48, No.7, July 2001.

Claims (2)

1. Способ изготовления самосовмещенного двухзатворного планарного МОП-транзистора на КНИ подложке, включающий создание на поверхности пластины рабочих и изолирующих областей двухзатворного транзистора, модификацию скрытого окисла, формирование туннеля в скрытом окисле, формирование поликремневого затвора и сток-истоковых областей, отличающийся тем, что после формирования изолирующих и рабочих областей на поверхность подложки осаждается опорный маскирующий слой, в котором вскрываются окна к затворным областям, через них проводится ионное легирование фтором скрытого окисла, затем селективным травлением удаляется легированная часть окисла под кремнием для формирования туннеля в скрытом окисле, после чего проводится окисление поверхности кремния в открытых областях над туннелем и формирование затвора, при этом окно в опорном слое и туннель заполняются проводящим материалом, а после стравливания опорного слоя, используя затвор в качестве маски, формируются сток-истоковые области.
2. Способ по п.1, отличающийся тем, что при легировании энергия ионов фтора выбирается таким образом, чтобы максимум концентрации находился ближе к верхней границе скрытого окисла, а величина дозы составляла 10-12-10-15см 2.
RU2003135748/28A 2003-12-10 2003-12-10 Способ изготовления самосовмещенного планарного двухзатворного моп-транзистора на кни подложке RU2312422C2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2003135748/28A RU2312422C2 (ru) 2003-12-10 2003-12-10 Способ изготовления самосовмещенного планарного двухзатворного моп-транзистора на кни подложке

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2003135748/28A RU2312422C2 (ru) 2003-12-10 2003-12-10 Способ изготовления самосовмещенного планарного двухзатворного моп-транзистора на кни подложке

Publications (2)

Publication Number Publication Date
RU2003135748A RU2003135748A (ru) 2005-05-20
RU2312422C2 true RU2312422C2 (ru) 2007-12-10

Family

ID=35820203

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2003135748/28A RU2312422C2 (ru) 2003-12-10 2003-12-10 Способ изготовления самосовмещенного планарного двухзатворного моп-транзистора на кни подложке

Country Status (1)

Country Link
RU (1) RU2312422C2 (ru)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2477904C1 (ru) * 2011-07-25 2013-03-20 Учреждение Российской академии наук Научно-исследовательский институт системных исследований РАН (НИИСИ РАН) Транзистор со структурой металл-окисел-полупроводник на подложке кремний на изоляторе
RU2626392C1 (ru) * 2016-06-17 2017-07-26 Федеральное государственное бюджетное учреждение науки Физико-технологический институт Российской академии наук Туннельный нелегированный многозатворный полевой нанотранзистор с контактами шоттки

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2477904C1 (ru) * 2011-07-25 2013-03-20 Учреждение Российской академии наук Научно-исследовательский институт системных исследований РАН (НИИСИ РАН) Транзистор со структурой металл-окисел-полупроводник на подложке кремний на изоляторе
RU2626392C1 (ru) * 2016-06-17 2017-07-26 Федеральное государственное бюджетное учреждение науки Физико-технологический институт Российской академии наук Туннельный нелегированный многозатворный полевой нанотранзистор с контактами шоттки

Also Published As

Publication number Publication date
RU2003135748A (ru) 2005-05-20

Similar Documents

Publication Publication Date Title
US7453123B2 (en) Self-aligned planar double-gate transistor structure
TWI337384B (en) Semiconductor fabrication process with asymmetrical conductive spacers
US6091120A (en) Integrated circuit field effect transisters including multilayer gate electrodes having narrow and wide conductive layers
JPS6114745A (ja) 半導体構造体の製造方法
JP2870485B2 (ja) 半導体装置の製造方法
US20050215016A1 (en) Method of fabricating a three-dimensional MOSFET employing a hard mask spacer
JPH03268434A (ja) 電界効果型トランジスタ及びその製造方法
US7176071B2 (en) Semiconductor device and fabrication method with etch stop film below active layer
KR100414735B1 (ko) 반도체소자 및 그 형성 방법
JP2000022158A (ja) 電界効果型トランジスタおよびその製造方法
JP2003086807A (ja) 電界効果トランジスタの製造方法
RU2312422C2 (ru) Способ изготовления самосовмещенного планарного двухзатворного моп-транзистора на кни подложке
WO2013000197A1 (zh) 一种半导体结构及其制造方法
JP5020467B2 (ja) 半導体装置の製造方法
KR20050009482A (ko) 반도체 소자의 제조방법
US6521517B1 (en) Method of fabricating a gate electrode using a second conductive layer as a mask in the formation of an insulating layer by oxidation of a first conductive layer
JP2000124454A (ja) 半導体装置及びその製造方法
JPH098308A (ja) 半導体素子のトランジスター及びその製造方法
JP2002164535A (ja) 絶縁ゲート型半導体装置及びその製造方法
KR100629694B1 (ko) 반도체 소자 제조 방법
JPH067596B2 (ja) 半導体装置の製造方法
JPH1093101A (ja) 半導体装置及びその製造方法
KR100469333B1 (ko) 반도체 소자의 제조 방법
JP3805917B2 (ja) 半導体装置の製造方法
KR100265824B1 (ko) 엘디디 구조의 트랜지스터 제조방법