DE102004002181B4 - Integrierter Transistor, insbesondere für Spannungen größer 40 Volt, und Herstellungsverfahren - Google Patents

Integrierter Transistor, insbesondere für Spannungen größer 40 Volt, und Herstellungsverfahren Download PDF

Info

Publication number
DE102004002181B4
DE102004002181B4 DE102004002181A DE102004002181A DE102004002181B4 DE 102004002181 B4 DE102004002181 B4 DE 102004002181B4 DE 102004002181 A DE102004002181 A DE 102004002181A DE 102004002181 A DE102004002181 A DE 102004002181A DE 102004002181 B4 DE102004002181 B4 DE 102004002181B4
Authority
DE
Germany
Prior art keywords
trench
substrate
doping
transistor
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004002181A
Other languages
English (en)
Other versions
DE102004002181A1 (de
Inventor
Klaus 85567 Röschlau
Karl-Heinz 84149 Müller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004002181A priority Critical patent/DE102004002181B4/de
Priority to JP2006548189A priority patent/JP4892356B2/ja
Priority to PCT/EP2004/053137 priority patent/WO2005069380A1/de
Publication of DE102004002181A1 publication Critical patent/DE102004002181A1/de
Priority to US11/486,748 priority patent/US7582948B2/en
Priority to US12/503,505 priority patent/US8021952B2/en
Priority to US12/878,377 priority patent/US8129249B2/en
Application granted granted Critical
Publication of DE102004002181B4 publication Critical patent/DE102004002181B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior

Abstract

Integrierter Transistor (T1 bis T8), mit einem Halbleitersubstrat (10), mit einem im Halbleitersubstrat (10) enthaltenen vergrabenen hauptflächenfernen Anschlussbereich (14), der gemäß einem Grunddotiertyp dotiert ist, mit einem im Halbleitersubstrat (10) enthaltenen Driftbereich (50), der gemäß dem Grunddotiertyp mit einer geringeren Dotierstoffkonzentration als der hauptflächenferne Anschlussbereich (14) dotiert ist und der zwischen dem hauptflächenfernen Anschlussbereich (14) und der Hauptfläche (30) angeordnet ist, mit einem hauptflächennahen Anschlussbereich (58), der gemäß dem Grunddotiertyp dotiert ist, mit einem Umkehrdotierbereich (56), der gemäß einem anderen Dotiertyp als der Grunddotiertyp dotiert ist und der den Driftbereich (50) vom hauptflächennahen Anschlussbereich (58) trennt, mit einem elektrisch isolierenden Isoliergraben (48), der sich von der Hauptfläche (30) mindestens bis zum hauptflächenfernen Anschlussbereich (14) erstreckt und der der einzige Isoliergraben (48) ist zwischen dem Umkehrdotierbereich (56) und dem Hilfsgraben (46), und mit einem Hilfsgraben (46), der sich von der Hauptfläche (30) mindestens bis...

Description

  • Die Erfindung betrifft einen integrierten Transistor mit:
    • – einem Halbleitersubstrat, das vorzugsweise einkristallin ist oder einkristalline Schichten enthält,
    • – einem im Halbleitersubstrat enthaltenen hauptflächenfernen Anschlussbereich, der gemäß einem Grunddotiertyp dotiert ist und der mit Abstand zu einer Hauptfläche des Halbleitersubstrates angeordnet ist,
    • – einem im Halbleitersubstrat enthaltenen Driftbereich, der gemäß dem Grunddotiertyp mit einer geringeren Dotierstoffkonzentration als der hauptflächenferne Anschlussbereich dotiert ist und der zwischen dem Anschlussbereich und der Hauptfläche angeordnet ist,
    • – einem hauptflächennahen Anschlussbereich, der gemäß dem Grunddotiertyp dotiert ist und der bspw. an der Hauptfläche des Substrates angeordnet ist,
    • – einem Umkehrdotierbereich, der gemäß einem anderen Dotiertyp als der Grunddotiertyp dotiert ist und der den Driftbereich vom oberflächennahen Anschlussbereich trennt.
  • Bei Bipolartransistoren werden die Anschlussbereiche als Emitterbereich bzw. Basisbereich bezeichnet. Der Umkehrdotierbereich wird bei einem Bipolartransistor als Basisbereich bezeichnet. Bei Feldeffekttransistoren werden die Anschlussbereiche dagegen als Sourcebereich bzw. Drainbereich bezeichnet. Bei einem Feldeffekttransistor dient der Umkehrdotierbereich zur Ausbildung eines Inversionskanals.
  • Eine Driftstrecke ist insbesondere bei sogenannten Hochvolttransistoren vorhanden, um im Normalbetrieb Spannungen über 40 Volt, über 50 Volt oder sogar über 100 Volt zwischen den Anschlussgebieten zu schalten.
  • Es sind bisher eine Vielzahl von Hochvolttransistoren vorgeschlagen worden, deren elektrische Eigenschaften durch konstruktive Maßnahmen verbessert werden, bspw. durch Feldplatten oder durch Feldringe. Insbesondere wird durch diese Maßnahmen die Durchbruchsspannung erhöht bzw. der Chipflächenbedarf verringert.
  • Aus der US 5 206 182 A sind Hochvolttransistoren bzw. Leistungstransistoren bekannt, die Durchbruchsspannungen von 50 Volt haben. Ein Isolationsgraben eines Bipolar-Hochvolttransistors durchdringt eine Epitaxieschicht mit einer typischen Schichtdicke von 15 Mikrometer. Zur Isolierung der Basis und zur Verringerung der Kapazität zwischen der Basis und dem Kollektor dient ein flacher Isoliergraben. Aus der US 5 569 949 A ist ein Hochvolt-MOSFET bekannt, dessen Driftstrecke an gegenüberliegenden Grabenwänden eines Isoliergrabens liegt. Aus der US 5 614 750 A sind CMOS-Transistoren bekannt, die einen flachen Isoliergraben, einen tiefen Isoliergraben und einen Anschlussgraben enthalten.
  • Aus der US 4 733 287 A ist eine integrierter Schaltkreisstruktur mit aktiven Elementen von Bipolartransistoren ausgebildet in Schlitzen bekannt. Aus der US 6 011 297 A ist die Verwendung von mehreren Schlitzen bekannt, umgebend einen Basisbereich eines Bipolartransistors. Es gibt zwei Isolationsgräben und einen Hilfsgraben. Aus der US 5 661 329 A ist eine eine ECL-Halbleiteranordnung bekannt mit verbesserter Trennrille. Aus der US 5 340 753 A ist ein Verfahren zum Herstellen eines selbst-ausgerichteten epitaxialen Basistransistors bekannt. Aus der US 5 912 501 A ist die Beseitigung des Krümmungsradiuseffektes des p-n Lawinendurchbruchseffektes bekannt verwendend Schlitze.
  • Dennoch ist es Aufgabe der Erfindung, einen verbesserten Transistor anzugeben, der insbesondere einfach herzustellen ist, der insbesondere hervorragende elektrische Eigenschaften hat und der insbesondere nur eine kleine Chipfläche benötigt. Außerdem soll ein Herstellungsverfahren angegeben werden, mit dem sich ein Transistor einfach herstellen lässt.
  • Die auf den Transistor bezogene Aufgabe wird durch einen Transistor mit den im Patentanspruch 1 angegebenen Merkmalen gelöst. Weiterbildungen sind in den Unteransprüchen angegeben. Die auf das Herstellungsverfahren bezogene Aufgabe wird durch ein Verfahren mit den im Patentanspruch 16 angegebenen Merkmalen gelöst. Die Erfindung geht von der Überlegung aus, dass die Anzahl von Gräben den Herstellungsaufwand einer integrierten Schaltungsanordnung nicht oder nur geringfügig beeinflusst. Auch unterschiedliche Grabentiefen und unterschiedliche Grabenfüllungen lassen sich mit kleinem Aufwand herstellen. Weiterhin geht die Erfindung von der Überlegung aus, dass Diffusionsgebiete zum Anschluss des hauptflächenfernen Anschlussbereiches auf Grund der allseitigen Diffusion bei Hochvolttransistoren eine laterale Abmessung größer 20 Mikrometern leicht überschreiten. Zur Vermeidung langer Diffusionsstrecken oder zur lateralen Begrenzung einer tiefen Diffusion sind Gräben besonders geeignet. Eine weitere Funktion, die einfach von Gräben erbracht werden kann ist die Isolierfunktion, die ebenfalls zur Verringerung der Chipfläche für einen Transistor eingesetzt werden kann. Jedoch können bestimmte Funktionen von Gräben nicht gleichzeitig ausgeübt werden, bspw. die Anschlussfunktion und die Isolierfunktion. Somit sind erst Doppel- oder Dreifachgräben bzw. double-trenches oder triple trenches je Bauelement zur Verbesserung der elektrischen Eigenschaften bei kleiner Chipfläche geeignet.
  • Zusätzlich zu den einleitend genannten Merkmalen hat der erfindungsgemäße Transistor deshalb:
    • – einen elektrisch isolierenden Isoliergraben, der sich von der Hauptfläche in Richtung des hauptflächenfernen Anschlussbereiches erstreckt und der somit eine Isolierfunktion hat, und
    • – einen Hilfsgraben, der sich von der Hauptfläche bis zum hauptflächenfernen Anschlussbereich erstreckt und der zum Anschluss des hauptflächenfernen Anschlussbereiches dient, bspw. bietet der Hilfsgraben einen Zugang für ein Dotiermaterial, das in die Umgebung des Grabens diffundiert, oder der Hilfsgraben bildet die laterale Begrenzung eines Diffusionsvorgangs.
  • Bei einer Weiterbildung hat der Isoliergraben und/oder der Hilfsgraben mindestens eines der folgenden Merkmale:
    • – eine Grabenbreite größer als ein Mikrometer oder größer als zwei Mikrometer, so dass bei einem Isoliergraben eine ausreichende Spannungsfestigkeit gegeben ist,
    • – eine Grabenbreite kleiner als zehn Mikrometer oder kleiner als fünf Mikrometer, so dass nicht übermäßig viel Chipfläche für den Graben benötigt wird,
    • – eine Grabentiefe größer als zehn Mikrometer oder größer als fünfzehn Mikrometer, wobei erst durch diese Tiefen ein ausreichender Spannungsabfall über der Driftstrecke erreicht wird.
  • Bei einer anderen Weiterbildung enthält der Isoliergraben eine elektrische Isolation, die den Graben vollständig füllt. Alternativ enthält der Isoliergraben eine elektrisch isolierende Isolation an den Grabenwänden und am Grabenboden sowie einen elektrisch leitfähigen Bereich im Graben. Bspw. lassen sich tiefe Gräben mit dotiertem polykristallinem Silizium, mit undotiertem Silizium, mit einem Oxid füllen oder mit einem anderen Material füllen.
  • Bei einer anderen Weiterbildung hat der Isoliergraben die gleiche Tiefe wie der Hilfsgraben, so dass keine Maßnahmen zur Herstellung unterschiedlicher Tiefen getroffen werden müssen. Alternativ ist der Hilfsgraben tiefer als der Isoliergraben. Bspw. werden die Isoliergräben am Anfang oder am Ende der Ätzung der Hilfsgräben abgedeckt, wobei bspw. nur ein zusätzlicher fotolithografischer Schritt erforderlich ist.
  • Bei einer nicht erfindungsgemäßen Weiterbildung mit unterschiedlichen Grabentiefen liegt der Abstand zwischen dem Boden des Isoliergrabens und dem hauptflächenfernen Anschlussbereich im Bereich von 1/5 bis 4/5 oder im Bereich von 1/3 bis 2/3 bezogen auf den Abstand von Hauptfläche und hauptflächenfernen Anschlussbereich. Ist in der gleichen Tiefe wie der bereits erwähnte hauptflächenferne Anschlussbereich ein weiterer hauptflächenferner Anschlussbereich vorhanden, bis zu dem sich ein weiterer Isoliergraben erstreckt, der die gleich Tiefe wie der Hilfsgraben hat, so lässt sich im Bereich des verkürzten Isoliergrabens auf einfache Art ein ESD-Schutzelement (ElectroStatic Discharge) herstellen, dass die Beschädigung des anderen Bauelementes durch einen eigenen frühen Durchbruch vermeidet.
  • Bei einer anderen Weiterbildung hat der Hilfsgraben die gleiche Grabenfüllung wie der Isoliergraben. Somit sind Maßnahmen zum Einbringen von unterschiedlichen Grabenfüllungen nicht erforderlich. Bei einer alternativen Ausgestaltung hat der Hilfsgraben dagegen eine andere Grabenfüllung als der Isoliergraben. Insbesondere ist der Hilfsgraben mit einem elektrisch leitfähigen Material gefüllt, z. B. mit dotiertem polykristallinem Silizium oder mit einem Metall, das mit dem hauptflächenfernen Anschlussbereich elektrisch leitfähig verbunden ist. Unterschiedliche Grabenfüllungen lassen sich auf einfache Art durch das Abdecken oder das spätere Ausbilden der anderen Grabenart erreichen.
  • Bei einer nächsten Weiterbildung ist zwischen dem Isoliergraben und dem Hilfsgraben eine Dotierung des Grunddotiertyps mit einer höheren Dotierstoffkonzentration als im Driftbereich vorhanden, wobei die Dotierung den Bereich zwischen dem Isoliergraben und dem Hilfsgraben nicht erfindungsgemäß vollständig – bspw. im Fall einer durch die beiden Gräben begrenzten vertikalen Diffusion – oder nur in der Nähe des Hilfsgrabens und nicht in der Nähe des Isoliergrabens ausfüllt – bspw. im Fall einer von dem Hilfsgraben ausgehenden Diffusion.
  • Bei einer anderen Weiterbildung ist der Hilfsgraben elektrisch isolierend. Der Hilfsgraben erstreckt sich tiefer als der hauptflächenferne Anschlussbereich in den Substrathauptbereich und ist am Rand eines elektronischen Bauelementes angeordnet, so dass er das Bauelement auch in die Tiefe von anderen Bauelementen isoliert.
  • Bei einer nächsten Weiterbildung ist ein Substrathauptbereich gemäß dem Umkehrdotiertyp dotiert. Ein Substratgraben erstreckt sich von der Hauptfläche bis zum Substrathauptbereich und dient zum Anschluss des Substrathauptbereiches. Somit sind drei Grabenarten vorhanden, nämlich, der Isoliergraben, der Hilfsgraben und der Substratgraben. Der Substratgraben ermöglicht einen einfachen und flächensparenden Anschluss des Substrats, bspw. als Zugang für ein Dotiermaterial, das in die Umgebung des Substratgrabens eingebracht wird, oder als laterale Begrenzung eines Diffusionsvorgangs Auch für die Ausbildung des Substratgrabens gelten die oben für den Hilfsgraben und den Isoliergraben angesprochenen technischen Wirkungen, insbesondere hinsichtlich der gleichen Tiefe von Gräben und hinsichtlich der gleichen Grabenfüllung von Gräben.
  • Bei einer nächsten Weiterbildung ist ein Anschluss des Transistors elektrisch leitfähig mit dem Umkehrdotierbereich verbunden, so dass der Transistor ein Bipolartransistor mit einer pnp-Schichtfolge oder einer npn-Schichtfolge ist. Alternativ ist eine elektrisch isolierende Isolierschicht vorhanden, die an den Umkehrdotierbereich angrenzt und den Umkehrdotierbereich von einer elektrisch leitfähigen Steuerelektrode des Transistors trennt, so dass ein Feldeffekttransistor gebildet wird, der als n-Kanal-Transistor oder als p-Kanaltransistor arbeitet.
  • Die Erfindung betrifft außerdem ein Verfahren mit den im unabhängigen bzw. nebengeordneten Verfahrensanspruch angegebenen Schritten, wobei die Reihenfolge, in der die Schritte angegeben sind, nicht beschränkend ist. Auch bei dem Verfahren entsteht ein Transistor mit einem Mehrfachgraben, so dass die oben angegebenen technischen Wirkungen auch für das Verfahren gelten.
  • Im Folgenden wird die Erfindung an Hand der beiliegenden Figuren erläutert. Darin zeigen:
  • 1 zwei Bipolartransistoren mit jeweils zwei Gräben, wobei eine Substratanschluss mit Hilfe eines Substratgrabens hergestellt wird,
  • 2 einen Bipolartransistor mit zwei Gräben, wobei ein Substratanschluss über eine großflächige Diffusion hergestellt wird,
  • 3 einen Bipolartransistor mit zwei Gräben, wobei ein Substratanschluss durch zwei Substratgräben begrenzt wird,
  • 4 einen Feldeffekt-Transistor mit zwei Gräben, und
  • 5 einen nicht erfindungsgemäßen Bipolartransistor mit zwei Gräben unterschiedlicher Länge.
  • Im Folgenden werden Ausführungsbeispiele erläutert, die grundsätzlich sowohl für Bipolartransistoren als auch für Feldeffekttransistoren gelten. In den Ausführungsbeispielen ist je Bauelement nur ein Emitter- bzw. Sourceanschluss und ein Basis- bzw. Gateanschluss vorgesehen. Zur Erhöhung des Schaltstromes wird bei anderen Ausführungsbeispielen in einem Bauelement eine Folge von Emitter-Basis-Paaren, denen jeweils ein Kollektorbereich zugeordnet ist, bzw. von Source-Gate-Paaren verwendet, denen jeweils ein Drainbereich zugeordnet ist. Beispielsweise umschließt der Kollektor- bzw. Drainanschluss und/oder der Substratanschluss die Emitter-Basis-Paare bzw. die Source-Gate-Paare eines Bauelementes.
  • 1 zeigt zwei Bipolar-Transistoren T1 und T2, wobei ein Substratanschluss eines Substrathauptteils 10 mit Hilfe eines Substratgrabens 12 hergestellt wird. Der Substrathauptteil 10 enthält leicht p-dotiertes Silizium und ist bspw. in einem handelsüblichen Wafer enthalten. In den Wafer wurden vergrabene Dotierbereiche 14 und 16 eingebracht, die stark n-dotiert sind und zu einer vergrabenen Schicht 18 gehören. Eine leicht n-dotierte Epitaxieschicht 20 hat im Ausführungsbeispiel eine Schichtdicke D1 von zwanzig Mikrometern. Die Epitaxieschicht 20 schließt sich an den Substrathauptbereich 10 an und enthält einen oberen Schichtteil der vergrabenen Schicht 18.
  • Der Substratgraben 12 durchdringt die Epitaxieschicht 20 und endet in dem Substrathauptteil 10. Der Substratgraben 12 ist an seinen Seitenwänden 22 und am Grabenboden 24 von einer Substratanschlussdotierung 26 umgeben, bspw. einer starken p-Dotierung, die den Substratgraben 12 mit einer Schichtdicke von bspw. größer 500 Nanometern oder von einem Mikrometer umgibt. Insbesondere ist die Schichtdicke der Substratanschlussdotierung 26 kleiner als drei Mikrometer.
  • Von der Oberfläche 30 der Epitaxieschicht 20 erstrecken sich beidseitig des Substratgrabens 12 stark p-dotierte Dotierbereiche 32 bzw. 34, die mit einem metallischen oder polykristallinem Substratanschluss 36 elektrisch leitfähig verbunden sind. Die Dotierbereiche 32 bzw. 34 haben jeweils bspw. eine Tiefe von einem Mikrometer und eine Breite von einem Mikrometer.
  • Beide Transistoren T1 und T2 liegen bspw. beidseitig des Substratgrabens 12. Der Transistor T1 enthält:
    • – einen Kollektoranschluss 40,
    • – einen Basisanschluss 42, und
    • – einen Emitteranschluss 44.
  • Bei einem anderen Ausführungsbeispiel sind weitere durch Punkte angedeutete Basisanschluss-Emitteranschlusspaare 45 des Transistors T1 vorhanden. Der Kollektoranschluss 40, der Basisanschluss 42 und der Emitteranschluss 44 sind elektrisch leitfähig und enthalten bspw. ein Metall bzw. hoch dotiertes polykristallines Silizium.
  • Im Transistor T1 gibt es einen Hilfsgraben 46. Der Hilfsgraben 46 umschließt einen Isoliergraben 48, der ein in der Epitaxieschicht 20 ausgebildetes Driftgebiet 50 lateral isoliert.
  • Der Hilfsgraben 46 durchdringt die Epitaxieschicht 20 und endet in dem Dotierbereich 14 der vergrabenen Schicht 18. Der Hilfsgraben 46 ist an seinen Seitenwänden und am Grabenboden von einer Kollektoranschlussdotierung 52 umgeben, bspw. einer starken n-Dotierung, die den Hilfsgraben 46 mit einer Schichtdicke von bspw. 500 Nanometern oder von einem Mikrometer umgibt. Insbesondere ist die Schichtdicke der Kollektoranschlussdotierung 52 kleiner als drei Mikrometer.
  • Von der Oberfläche 30 der Epitaxieschicht 20 erstreckt sich am inneren Grabenrand des Substratgrabens 12 ein stark n-dotierter Dotierbereich 54, der mit dem Kollektoranschluss 40 elektrisch leitfähig verbunden ist. Der Dotierbereich 54 hat bspw. eine Tiefe von einem Mikrometer und eine Breite von bspw. größer drei Mikrometer, z. B. fünf Mikrometer. Bei einem anderen Ausführungsbeispiel gibt es beidseitig des Hilfsgrabens 46 entlang des umlaufenden Grabenrandes Dotierbereiche für den Kollektoranschluss 40. Alternativ gibt es nur einen äußeren Dotierbereich für den Kollektoranschluss 40 auf der rechten Seite des Hilfsgrabens 46 bezogen auf den in 1 dargestellten Grabenabschnitt.
  • Zwischen der Substratanschlussdotierung 26 und der Kollektoranschlussdotierung 52 liegt ein Bereich der Epitaxieschicht 20. Bspw. ist der minimale Abstand zwischen Substratanschlussdotierung 26 und der Kollektoranschlussdotierung 52 größer zehn Mikrometer, z. B. zwanzig Mikrometer.
  • Der Isoliergraben 48 durchdringt ebenfalls die Epitaxieschicht 20 und endet in dem Dotierbereich 14 der vergrabenen Schicht 18. Der Isoliergraben 48 ist nicht von einem mit Hilfe des Isoliergrabens 48 eingebrachten Dotierbereich umgeben.
  • Von der Oberfläche 30 der Epitaxieschicht 20 erstreckt sich im Innern des vom Isoliergraben 48 eingeschlossenen Gebietes ein p-dotierter Basisbereich 56, der mit dem Basisanschluss 42 elektrisch leitfähig verbunden ist. Der Basisbereich 56 hat bspw. eine Tiefe im Bereich von einem Mikrometer bis zu drei Mikrometern, z. B. von zwei Mikrometern, und eine Breite von bspw. größer vier Mikrometer, z. B. zehn Mikrometer.
  • Der Basisbereich 56 umschließt einen n-dotierten Emitterbereich 58, der sich ebenfalls von der Oberfläche 30 der Epitaxieschicht 20 in Richtung des Dotierbereiches 14 erstreckt. Der Emitterbereich 58 ist mit dem Emitteranschluss 44 elektrisch leitfähig verbunden.
  • Der Substratgraben 12, der Hilfsgraben 46 und der Isoliergraben 48 sind im Ausführungsbeispiel vollständig mit einem elektrisch isolierendem Material gefüllt, nämlich mit Siliziumdioxid. Die Grabenbreite B des Substratgrabens 12, des Hilfsgrabens 46 und des Isoliergrabens 48 beträgt im Ausführungsbeispiel jeweils 1,5 Mikrometer. Die Grabentiefe ist für alle drei Gräben 12, 46 und 48 gleich und beträgt bspw. 21 Mikrometer.
  • Der Transistor T2 ist wie der Transistor T1 aufgebaut, so dass auf die oben stehenden Erläuterungen verwiesen wird. Elemente des Transistors T2 mit gleichem Aufbau und gleicher Funktion wie Elemente im Transistor T1 tragen in 1 das gleiche Bezugszeichen jedoch mit dem nachgestellten Kleinbuchstaben b, siehe z. B. ein Basisbereich 56b, der dem Basisbereich 56 entspricht, einen Hilfsgraben 46b und eine Isoliergraben 48b.
  • Durch den in 1 dargestellten Aufbau der Transistoren T1 und T2 wird nur eine kleine Chipfläche benötigt, weil der Anschluss des Dotierbereiches 14 bzw. 16 über die Kollektoranschlussdotierung 52 bzw. 52b auf Grund des Isoliergrabens 48 bzw. 48b sehr nah an dem Basisbereich 56 bzw. 56b liegt.
  • 2 zeigt einen Bipolartransistor T3, der bis auf die im Folgenden erläuterten Abweichungen wie der Bipolartransistor T1 aufgebaut ist, so dass gleiche Elemente mit den gleichen Bezugszeichen jedoch mit dem nachgestellten Kleinbuchstaben c bezeichnet sind, siehe:
    • – Substrathauptbereich 10c,
    • – Dotierbereich 14c in einer vergrabenen Schicht 18c,
    • – Epitaxieschicht 20c,
    • – Oberfläche 30c,
    • – Kollektoranschluss 40c,
    • – Basisanschluss 42c,
    • – Emitteranschluss 44c,
    • – Hilfsgraben 46c,
    • – Isoliergraben 48c,
    • – Driftbereich 50c,
    • – Kollektoranschlussdotierung 52c,
    • – Dotierbereich 54c,
    • – Basisbereich 56c, und
    • – Emitterbereich 58c.
  • Beim Bipolar-Transistor T3 wurde der Substratanschluss im Gegensatz zum Transistor T1 bzw. T2 über eine starke p-Dotierung und eine anschließende bezogen auf die benötigt e Chipfläche großflächige Diffusion bis zum Substrathauptteil 10c hergestellt. Eine kleinste laterale Abmessung L1 einer Substratanschlussdotierung 26c ist an der Oberfläche 30c etwa gleich der Diffusionstiefe, d. h. im Ausführungsbeispielbeträgt die Abmessung L1 mehr als zwanzig Mikrometer. Dennoch ist die benötigte Chipfläche auf Grund der Verwendung der Gräben 46c und 48c kleiner als bei bisher bekannten Transistoren. Hinzu kommt, dass der großflächige Substratanschluss nicht für jeden Transistor separat ausgeführt werden muss.
  • Die Substratanschlussdotierung 26c ist über einen p-Dotierbereich 32c mit einem Substratanschluss 36c elektrisch leitfähig verbunden, der dem Substratanschluss 36 entspricht. Die Substratanschlussdotierung 26c wird von der Kollektoranschlussdotierung 52c wieder durch ein Gebiet der Epitaxieschicht 20c getrennt, in dem die ursprüngliche Dotierstoffkonzentration der Epitaxieschicht vorhanden ist.
  • 3 zeigt einen Bipolartransistor T5, der bis auf die im Folgenden erläuterten Abweichungen wie der Bipolartransistor T1 aufgebaut ist, so dass gleiche Elemente mit den gleichen Bezugszeichen jedoch mit dem nachgestellten Kleinbuchstaben d bezeichnet sind, siehe:
    • – Substrathauptbereich 10d,
    • – Dotierbereich 14d in einer vergrabenen Schicht 18d,
    • – Epitaxieschicht 20d,
    • – Oberfläche 30d,
    • – Kollektoränschluss 40d,
    • – Basisanschluss 42d,
    • – Emitteranschluss 44d,
    • – Hilfsgraben 46d,
    • – Isoliergraben 48d,
    • – Driftbereich 50d,
    • – Kollektoranschlussdotierung 52d,
    • – Dotierbereich 54d,
    • – Basisbereich 56d, und
    • – Emitterbereich 58d.
  • Beim Bipolar-Transistor T5 wurde eine Substratanschlussdotierung 26d im Gegensatz zum Transistor T1, T2 bzw. T3 durch eine Diffusion hergestellt, die lateral durch zwei Substratgräben 60 und 62 begrenzt worden ist. Die Substratgräben 60 und 62 haben die Breite B, d. h. die gleiche Breite wie der Hilfsgraben 46d bzw. der Isoliergraben 48d. Auch die Tiefe der Substratgräben 60, 62 stimmt mit der Tiefe des Hilfsgrabens 46d bzw. des Isoliergrabens 48d überein, d. h. die Tiefe beträgt im Ausführungsbeispiel 21 Mikrometer. Die Substratgräben 60 und 62 enthalten das gleiche Füllmaterial wie der Hilfsgraben 46d bzw. der Isoliergraben 48d.
  • Obwohl die Substratanschlussdotierung 26d in die Tiefe über zehn Mikrometer bis zum Substräthauptbereich 10d ausdiffundiert worden ist, beträgt die kleinste laterale Abmessung L2 bzw. die Breite der Substratanschlussdotierung 26d weniger als fünf Mikrometer. Die laterale Abmessung L2 wird durch den Abstand der an der Substratanschlussdotierung 26d anliegenden Wände der Substratgräben 60 und 62 vorgegeben und beträgt im Ausführungsbeispiel drei Mikrometer.
  • Die Substratanschlussdotierung 26d ist über einen p-Dotierbereich 32d mit einem Substratanschluss 36d elektrisch leitfähig verbunden, der dem Substratanschluss 36 entspricht. Zwischen der dem Hilfsgraben 46d zugewandten Wand des Substratgrabens 60 und dem Kollektoranschlussdotierbereich 52d liegt ein Bereich, in dem die ursprüngliche Dotierung der Epitaxieschicht 20d erhalten ist. Bspw. beträgt ein Abstand A zwischen Kollektoranschlussdotierbereich 52d und der Grabenwand des Substratgrabens 60 weniger als fünf Mikrometer, im Ausführungsbeispiel ein Mikrometer.
  • Damit ist die in 3 dargestellte Anschlussvariante des Substrathauptbereiches 10d platzsparend und sehr niederohmig. Auf Grund des guten Anschlusses des Substrathauptbereiches 10d hat auch der Hochvolt-Transistor T5 gute Schalteigenschaften.
  • 4 zeigt einen Feldeffekt-Transistor T6, wobei ein Substratanschluss eines Substrathauptteils 110 mit Hilfe eines Substratgrabens 112 hergestellt wird. Der Substrathauptteil 110 enthält leicht p-dotiertes Silizium und ist ursprünglich bspw. in einem handelsüblichen Wafer enthalten. In den Wafer wurden Dotierbereiche eingebracht, z. B. ein Dotierbereich 114, die stark n-dotiert sind und zu einer vergrabenen Schicht 118 gehören. Eine leicht n-dotierte Epitaxieschicht 120 hat im Ausführungsbeispiel eine Schichtdicke D2 von zwanzig Mikrometern. Die Epitaxieschicht 120 schließt sich an den Substrathauptbereich 110 an und enthält einen oberen Schichtteil der vergrabenen Schicht 118.
  • Der Substrathauptbereich 110 ist wie der Substrathauptbereich 10 angeschlossen, d. h. durch:
    • – den Substratgraben 112, der wie der Substratgraben 12 ausgebildet ist,
    • – eine Substratanschlussdotierung 126, die der Substratanschlussdotierung 26 entspricht,
    • – stark p-dotierte Dotierbereiche 132 bzw. 134, die den Dotierbereichen 32 und 34 entsprechen, und
    • – durch einen Substratanschluss 136, der den gleichen Aufbau und die gleiche Funktion wie der Substratanschluss 36 hat.
  • Der Transistor T6 enthält:
    • – einen Drainanschluss 140,
    • – einen Gateanschluss 142, und
    • – einen Sourceanschluss 144.
  • Der Drainanschluss 140, der Gateanschluss 142 und der Sourceanschluss 144 sind elektrisch leitfähig und enthalten bspw. ein Metall bzw. hoch dotiertes polykristallines Silizium.
  • Im Transistor T6 gibt es einen bspw. vom Substratgraben 112 umschlossenen Hilfsgraben 146. Der Hilfsgraben 146 umschließt seinerseits einen Isoliergraben 148, der ein in der Epitaxieschicht 120 ausgebildetes Driftgebiet 150 lateral isoliert.
  • Der vergrabene Dotierbereich 114 ist wie der Dotierbereich 14 angeschlossen, d. h. durch:
    • – den Hilfsgraben 146, der wie der Hilfsgraben 46 ausgebildet ist,
    • – eine Drainanschlussdotierung 152, die der Kollektoranschlussdotierung 52 entspricht, und
    • – einen stark n-dotierten Dotierbereich 154, der wie der Dotierbereich 54 ausgebildet ist.
  • Zwischen der Substratanschlussdotierung 126 und der Drainanschlussdotierung 152 liegt ein Bereich der Epitaxieschicht 120. Bspw. ist der minimale Abstand zwischen Substratanschlussdotierung 126 und der Drainanschlussdotierung 152 größer als zehn Mikrometer, typischerweise gleich der Dicke der Epitaxieschicht 120.
  • Der Isoliergraben 148 durchdringt ebenfalls die Epitaxieschicht 120 und endet in dem Dotierbereich 114 der vergrabenen Schicht 118. Der Isoliergraben 148 ist nicht von einem mit Hilfe des Isoliergrabens 148 eingebrachten Dotierbereich umgeben, sondern grenzt direkt an die Epitaxieschicht 120 an.
  • Von der Oberfläche 130 der Epitaxieschicht 120 erstreckt sich im Innern des vom Isoliergraben 148 eingeschlossenen Gebietes ein p-dotierter Kanaldotierbereich 156, der zur Ausbildung eines Inversionskanals dient. Der Kanaldotierbereich 156 hat bspw. eine Tiefe im Bereich von einem Mikrometer bis zu drei Mikrometern, z. B. von zwei Mikrometern, und eine Breite größer vier Mikrometer, z. B. zehn Mikrometer:
    Der Kanaldotierbereich 156 umschließt einen n-dotierten Sourcebereich 158, der sich ebenfalls von der Oberfläche 130 der Epitaxieschicht 120 in Richtung des vergrabenen Dotierbereiches 114 erstreckt. Der Sourcebereich 158 ist mit dem Sourceanschluss 144 elektrisch leitfähig verbunden. Zwischen dem Kanaldotierbereich 156 und dem Sourcebereich 160 befindet sich optional ein leicht n-dotierter Erweiterungsbereich 160 des Sourcebereiches 158.
  • An der zwischen dem Sourcebereich 158 und dem Isoliergraben 148 liegenden Oberfläche des Kanaldotierbereiches 156 befindet sich ein Dielektrikum 162 aus bspw. Siliziumdioxid. Die Dicke des Dielektrikums 162 beträgt bspw. mehr als 10 Nanometer, insbesondere 15 Nanometer. Auf der von der Epitaxieschicht 120 abgewandten Seite des Dielektrikums 162 ist ein Gatebereich 164 aus bspw. einem Metall oder hoch dotiertem polykristallinem Silizium angeordnet. Der Gatebereich 164 ist mit dem Gateanschluss 142 elektrisch leitfähig verbunden.
  • Der Substratgraben 112, der Hilfsgraben 146 und der Isoliergraben 148 sind im Ausführungsbeispiel vollständig mit elektrisch isolierendem Material gefüllt, nämlich mit Siliziumdioxid. Die Grabenbreite B des Substratgrabens 112, des Hilfsgrabens 146 und des Isoliergrabens 148 beträgt im Ausführungsbeispiel jeweils 1,5 Mikrometer. Die Grabentiefe ist für alle drei Gräben 112, 146 und 148 gleich und beträgt bspw. 21 Mikrometer.
  • Der Feldeffekt-Transistor T6 ist ein Feldeffekttransistor, bei dem die Kanallänge durch die Abmessungen des Gates bestimmt ist. Bei einem alternativen Ausführungsbeispiel ist der Feldeffekt-Transistor T6 ein doppelt diffundierter Feldeffekttransistor, bei dem die Kanallänge über eine Diffusionslänge eingestellt wird. Auch der Feldeffekt-Transistor T6 lässt sich auf einer kleinen Chipfläche herstellen und ist dennoch zum Schalten von Spannungen größer 40 Volt, größer 50 Volt oder sogar größer 100 Volt geeignet.
  • 5 zeigt einen Bipolartransistor T8 der bis auf die im Folgenden erläuterten Abweichungen wie der Bipolartransistor T1 aufgebaut ist, so dass gleiche Elemente mit den gleichen Bezugszeichen jedoch mit dem nachgestellten Kleinbuchstaben e bezeichnet sind, siehe:
    • – Substrathauptbereich 10e,
    • – Dotierbereich 14e in einer vergrabenen Schicht 18e,
    • – Epitaxieschicht 20e,
    • – Oberfläche 30e,
    • – Kollektoranschluss 40e,
    • – Basisanschluss 42e,
    • – Emitteranschluss 44e,
    • – Hilfsgraben 46e,
    • – Isoliergraben 48e,
    • – Driftbereich 50e,
    • – Dotierbereich 54e,
    • – Basisbereich 56e, und
    • – Emitterbereich 58e.
  • Der Substratgraben 12e und der Isoliergraben 48e haben die gleiche Tiefe von bspw. 21 Mikrometern. Dagegen ist der Hilfsgraben 46e tiefer ausgebildet, bspw. um mehr als drei Mikrometer, im Vergleich zu dem Substratgraben 12e bzw. Isoliergraben 48e. Der Grabenboden des Hilfsgrabens 52e liegt tiefer als die am weitesten von der Oberfläche 30e entfernte Grenzfläche des Dotierbereiches 14e, bspw. um mehr als einen Mikrometer, siehe Überstandsmaß U.
  • Vorzugsweise grenzt der Hilfsgraben 46e an den Dotierbereich 14e an. Der Hilfsgraben 46e ist vorzugsweise so angeordnet, dass der Dotierbereich 14e vollständig lateral vom Hilfsgraben 46e eingeschlossen ist. Bei einem anderen Ausführungsbeispiel unterteilt der Hilfsgraben 46e den Dotierbereich 14e in einen inneren Bereich, der mit dem Kollektoranschluss 40e elektrisch leitfähig verbunden ist, und in einen äußeren Dotierbereich, der vom inneren Dotierbereich elektrisch isoliert ist und der zu keinem Bauelement gehört.
  • Der Hilfsgraben 46e ist nicht von einem mit Hilfe des Hilfsgrabens 46e eingebrachten Dotierbereich umgeben. Ein Grabenzwischenbereich 98 zwischen dem Hilfsgraben 46e und dem Isoliergraben 48e wurde vollständig stark n-dotiert, bspw. durch eine Implantation mit anschließendem Ausdiffundieren. Der Abstand zwischen dem Hilfsgraben 46e und dem Isoliergraben 48e ist bspw. kleiner als fünf Mikrometer oder sogar kleiner als drei Mikrometer. Trotz einer Diffusionstiefe von über zehn Mikrometern wird die laterale Diffusion beim Dotieren des Grabenzwischenbereiches 98 durch den Hilfsgraben 46e und den Isoliergraben 48e wirksam begrenzt, so dass ebenfalls ein Transistor entsteht, der nur eine kleine Chipfläche benötigt und dennoch zum Schalten von Spannungen größer 40 Volt geeignet ist.
  • Bei anderen nicht erfindungsgemäßen Ausführungsbeispielen wird der Isoliergraben 48, 48c, 48d, 148 bzw. 48e verkürzt ausgeführt, so dass er nicht bis zum vergrabenen Dotierbereich 14, 14c, 14d, 114 bzw. 14e reicht, siehe gestrichelte Linien 170 bis 178. Bspw. ist der Abstand des Grabenbodens des Isoliergrabens von dem vergrabenen Dotierbereich größer als ein Mikrometer oder größer als drei Mikrometer. Dadurch wird die Durchbruchspannung UCE des Transistors T1, T3, T5, T8 bzw. die Durchbruchspannung UDS des Transistors T6 verringert. Bspw. lässt sich der Transistor T1 bei verkürztem Isoliergraben 48 als ESD-Schutzelement für den Transistor T2 mit ungekürztem Isoliergraben 48b einsetzen, wenn der Isoliergraben 48b die in 1 dargestellte Tiefe hat, d. h. bis zum vergrabenen Dotierbereich 16 reicht. Üben den Abstand des Grabenbodens des Isoliergrabens 48 von der Oberfläche 30 lässt sich die Durchbruchspannung des ESD-Schutzelements einstellen, siehe Pfeil 180 in 1. Insbesondere bei einem Bipolartransistor lässt sich eine ESD-Schutzwirkung auch erreichen, wenn in dem zu schützenden Transistor der Isoliergraben nur in einem Abschnitt verkürzt wird.
  • Bei anderen Ausführungsbeispielen werden an Stelle der in den 1, 2, 3 und 5 erläuterten Bipolartransistoren T1, T2, T3, T5 und T8 Feldeffekttransistoren verwendet, die wie der Feldeffekttransistor T6 aufgebaut sind.
  • Zusammenfassend gilt, dass durch die Einführung des Isoliergrabens eine chipflächensparende vertikale Driftstrecke entsteht. Die Driftstrecke verläuft zunächst in die Tiefe entlang des Isoliergrabens und dann auf der anderen Seite des Isoliergrabens vertikal an die Oberfläche entlang des Isoliergrabens. Dadurch lässt sich die benötigte Chipfläche gegenüber Transistoren mit lateraler Driftstrecke drastisch reduzieren.
  • Außerdem bietet sich die Möglichkeit, über die Tiefe des Trenches die Kollektor-Emitter-Durchbruchsspannung UCE bei Bipolartransistoren bzw. die Drain-Source-Durchbruchsspannung UDS bei MOS-Transistoren (Metal Oxide Semiconductor) bei lateral unveränderten Abmessungen gezielt einzustellen.
  • Die Dotierung der Trenchwände für den Kollektor- bzw. Drainanschluss sowie für den Substratanschluss kann bspw. durch Implantation mit anschließender Ausdiffusion oder durch Belegung erfolgen. Die Gräben werden bspw. mit einem Trenchätzprozess geätzt, bspw. trockenchemisch.
  • Der Isoliergraben, der Hilfsgraben und ggf. auch der Substratgraben werden bei einem Ausführungsbeispiel gleichzeitig hergestellt. Unterschiedliche Tiefen lassen sich auch beim gleichzeitigen Ätzen erreichen, wenn verschiedene Grabenbreiten gewählt werden. Gleichzeitig und damit auf einfache Art wird auch mindestens einer der folgenden Schritte ausgeführt:
    • – Füllen der Gräben der zwei bzw. drei Grabenarten,
    • – Dotieren der Seitenwände eines Hilfsgrabens und eines Substratgrabens.
  • Bezugszeichenliste
    • T1 bis T5, T8
    Bipolartransistor
    T6
    Feldeffekttransistor
    10 bis 10e
    Substrathauptbereich
    12, 12e
    Substratgraben,
    14 bis 14e
    Dotierbereich
    16 bis 16e
    Dotierbereich
    18 bis 18e
    vergrabene Schicht
    20 bis 20e
    Epitaxieschicht
    D1
    Schichtdicke
    22, 22e
    Seitenwand
    24, 24e
    Grabenboden
    26, 26e
    Substratanschlussdotierung
    30 bis 32e
    Oberfläche
    32 bis 32e
    Dotierbereich
    34, 34e
    Dotierbereich
    36 bis 36e
    Substratanschluss
    40 bis 40e
    Kollektoranschluss
    42 bis 42e
    Basisanschluss
    44 bis 44e
    Emitteranschluss
    45, 45b
    Anschlusspaar
    46 bis 46e
    Hilfsgraben
    48 bis 48e
    Isoliergraben
    50 bis 50e
    Driftbereich
    52 bis 52e
    Kollektoranschlussdotierung
    54 bis 54e
    Dotierbereich
    56 bis 56e
    Basisbereich
    58 bis 58e
    Emitterbereich
    B
    Grabenbreite
    L1, L2
    laterale Abmessung
    98
    Grabenzwischenbereich
    110
    Substrathauptbereich
    112
    Substratgraben
    114
    Dotierbereich
    118
    vergrabene Schicht
    120
    Epitaxieschicht
    D2
    Schichtdicke
    122
    Seitenwand
    124
    Grabenboden
    126
    Substratanschlussdotierung
    130
    Oberfläche
    132, 134
    Dotierbereich
    136
    Substratanschluss
    140
    Drainanschluss
    142
    Gateanschluss
    144
    Sourceanschluss
    145
    Anschlusspaar
    146
    Hilfsgraben
    148
    Isoliergraben
    150
    Driftbereich
    152
    Drainanschlussdotierung
    154
    Dotierbereich
    156
    Kanaldotierbereich
    158
    Sourcebereich
    160
    Erweiterungsbereich
    162
    Dielektrikum
    164
    Gatebereich
    U
    Überstandsmaß
    170 bis 178
    gestrichelte Linie
    180
    Pfeil

Claims (20)

  1. Integrierter Transistor (T1 bis T8), mit einem Halbleitersubstrat (10), mit einem im Halbleitersubstrat (10) enthaltenen vergrabenen hauptflächenfernen Anschlussbereich (14), der gemäß einem Grunddotiertyp dotiert ist, mit einem im Halbleitersubstrat (10) enthaltenen Driftbereich (50), der gemäß dem Grunddotiertyp mit einer geringeren Dotierstoffkonzentration als der hauptflächenferne Anschlussbereich (14) dotiert ist und der zwischen dem hauptflächenfernen Anschlussbereich (14) und der Hauptfläche (30) angeordnet ist, mit einem hauptflächennahen Anschlussbereich (58), der gemäß dem Grunddotiertyp dotiert ist, mit einem Umkehrdotierbereich (56), der gemäß einem anderen Dotiertyp als der Grunddotiertyp dotiert ist und der den Driftbereich (50) vom hauptflächennahen Anschlussbereich (58) trennt, mit einem elektrisch isolierenden Isoliergraben (48), der sich von der Hauptfläche (30) mindestens bis zum hauptflächenfernen Anschlussbereich (14) erstreckt und der der einzige Isoliergraben (48) ist zwischen dem Umkehrdotierbereich (56) und dem Hilfsgraben (46), und mit einem Hilfsgraben (46), der sich von der Hauptfläche (30) mindestens bis zum hauptflächenfernen Anschlussbereich (14) erstreckt, wobei zwischen dem Isoliergraben (48) und dem Hilfsgraben (46) eine Dotierung (52) des Grunddotiertyps mit einer höheren Dotierstoffkonzentration als im Driftbereich (50) angeordnet ist, wobei die Dotierung (52) in lateraler Richtung eine Schichtdicke kleiner als drei Mikrometer hat gemessen von der Grabenwand des Hilfsgrabens (46).
  2. Transistor (T1 bis T8) nach Anspruch 1, dadurch gekennzeichnet, dass der Isoliergraben (48 bis 48e, 148) oder der Hilfsgraben (46 bis 46, 146) mindestens eines der folgenden Merkmale hat: eine Grabenbreite (B) größer als ein Mikrometer oder größer als zwei Mikrometer, eine Grabenbreite (B) kleiner als zehn Mikrometer oder kleiner als fünf Mikrometer, eine Grabentiefe größer als zehn oder fünfzehn Mikrometer, der Graben ist in einer Aussparung des Substratmaterials (20, 10) ausgebildet.
  3. Transistor (T1 bis T8) nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Isoliergraben (48 bis 48e, 148) eine elektrische Isolation enthält, die den Graben vollständig füllt oder dass der Isoliergraben (48 bis 48e, 148) eine elektrisch isolierende Isolation an mindestens einer Grabenwand und am Grabenboden sowie einen elektrisch leitfähigen Bereich im Graben enthält.
  4. Transistor (T1 bis T8) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Isoliergraben (48 bis 48e, 148) die gleiche Tiefe wie der Hilfsgraben (46 bis 46e, 146) hat.
  5. Transistor (T1 bis T8) nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der Hilfsgraben (46 bis 46e, 146) tiefer als der Isoliergraben (48 bis 48e, 148) ist.
  6. Transistor (T1 bis T8) nach Anspruch 5, dadurch gekennzeichnet, dass ein weiterer hauptflächenferner Anschlussbereich (16) vorhanden ist, bis zu dem sich ein weiterer Isoliergraben (48b) erstreckt, der vorzugsweise die gleich Tiefe wie der Hilfsgraben (46) hat.
  7. Transistor (T1 bis T8) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Hilfsgraben (46 bis 46e, 146) die gleiche Grabenfüllung wie der Isoliergraben (48 bis 48e, 148) enthält.
  8. Transistor (T1 bis T8) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass zwischen dem Isoliergraben (48 bis 48d, 148) und dem Hilfsgraben (46 bis 46d, 146) eine Dotierung (52 bis 52d, 98, 152) des Grunddotiertyps mit einer höheren Dotierstoffkonzentration als im Driftbereich (50 bis 50e, 150) angeordnet ist, wobei die Dotierung (52 bis 52d, 152) nur den Bereich in der Nähe des Hilfsgrabens (46 bis 46d, 146) und nicht in der Nähe des Isoliergrabens (48 bis 48d, 148) ausfüllt.
  9. Transistor (T8) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Hilfsgraben (46e) elektrisch isolierend ist, und dass der Boden des Hilfsgrabens (46e) tiefer liegt als der hauptflächenferne Anschlussbereich (14e), und dass der Hilfsgraben (46e) vorzugsweise am Rand eines elektronischen Bauelementes (T8) angeordnet ist, insbesondere eines Transistors (T8).
  10. Transistor (T1 bis T8) nach einem der vorhergehenden Ansprüche, gekennzeichnet durch einen Substrathauptbereich (10 bis 10e, 110), der gemäß dem Umkehrdotiertyp dotiert ist, und durch mindestens einen Substratgraben (12, 12e, 60, 62, 112), der sich von der Hauptfläche (30) bis zum Substrathauptbereich (10) erstreckt.
  11. Transistor (T1 bis T8) nach Anspruch 10, dadurch gekennzeichnet, dass der Substratgraben (12, 12e, 60, 62, 112) mindestens eines der folgenden Merkmale hat: eine Grabenbreite (B) größer als ein Mikrometer oder größer als zwei Mikrometer, eine Grabenbreite (B) kleiner als zehn Mikrometer oder kleiner als fünf Mikrometer.
  12. Transistor (T1 bis T8) nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass der Substratgraben (12, 12e, 60, 62, 112) mindestens eines der folgenden Merkmale hat: eine Grabentiefe größer als zehn Mikrometer oder größer als fünfzehn Mikrometer, der Graben ist in einer Aussparung des Substratmaterials (20, 10) ausgebildet, der Substratgraben (12, 12e, 60, 62, 112) hat die gleiche Tiefe wie der Isoliergraben (48) und/oder wie der Hilfsgraben (46), der Substratgraben (12, 12e, 60, 62, 112) hat die gleiche Grabenfüllung wie der Isoliergraben (48) und/oder wie der Hilfsgraben (46).
  13. Transistor (T1 bis T8) nach Anspruch 11 oder 12, dadurch gekennzeichnet, dass der Substratgraben (12, 12e) von einem Dotierbereich (26, 26e) mit einer Dotierung gemäß dem Umkehrdotiertyp und mit einer höheren Dotierstoffkonzentration als im Substrathauptbereich (10, 10e) umgeben ist.
  14. Transistor (T5) nach Anspruch 11 oder 12, dadurch gekennzeichnet, dass mindestens zwei Substratgräben (60, 62) ausgebildet sind, wobei sich ein Dotierbereich (26d) mit einer Dotierung gemäß dem Umkehrdotiertyp und mit einer höheren Dotierstoffkonzentration als im Substrathauptbereich (10d) vom Grabenrand des einen Substratgrabens (60) zum Grabenrand des anderen Substratgrabens (62) erstreckt.
  15. Transistor (T1 bis T8) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Transistor (T1 bis T8) mindestens eines der folgenden Merkmale hat, einen Anschluss (42 bis 42e), der elektrisch leitfähig mit dem Umkehrdotierbereich (56 bis 56e) verbunden ist, oder eine elektrisch isolierende Isolierschicht (162), die an den Umkehrdotierbereich (156) angrenzt und den Umkehrdotierbereich (156) von einer elektrisch leitfähigen Steuerelektrode (164) trennt, den n-Dotiertyp als Grunddotiertyp oder den p-Dotiertyp als Grunddotiertyp, der hauptflächenferne Anschlussbereich (14 bis 14e, 114) grenzt an den Driftbereich (50 bis 50e, 150) an, der Driftbereich (50 bis 50e, 150) ist in einer Epitaxieschicht (20) enthalten, eine den hauptflächenfernen Anschlussbereich (14) aufnehmende vergrabene Schicht (18), die vorzugsweise mehrere voneinander getrennte Anschlussbereiche (14, 16) enthält.
  16. Verfahren zum Herstellen eines Transistors (T1 bis T8), insbesondere eines Transistors (T1 bis T8) nach einem der vorhergehenden Ansprüche, mit den Schritten: in einem Halbleiter-Substrathauptbereich (10) Ausbilden eines hauptflächenfernen Anschlussbereiches (14), der gemäß einem Grunddotiertyp dotiert wird und der mit Abstand zu einer Hauptfläche (30) des Halbleitersubstrates angeordnet wird, Ausbilden eines Driftbereiches (50), der gemäß dem Grunddotiertyp mit einer geringeren Dotierstoffkonzentration als der hauptflächenferne Anschlussbereich (14) dotiert wird und der zwischen dem hauptflächenfernen Anschlussbereich (14) und der Hauptfläche (30) angeordnet wird, Ausbilden eines hauptflächennahen Anschlussbereiches (58), der gemäß dem Grunddotiertyp dotiert wird und der näher an der Hauptfläche (30) des Substrates (20, 10) angeordnet wird als der hauptflächenferne Anschlussbereich (14), Ausbilden eines Umkehrdotierbereiches (56), der gemäß einem anderen Dotiertyp als der Grunddotiertyp dotiert wird und der den Driftbereich (50) vom hauptflächennahen Anschlussbereich (58) trennt, Ausbilden eines elektrisch isolierenden Isoliergrabens (48), der sich von der Hauptfläche (30) mindestens bis zum hauptflächenfernen Anschlussbereich (14) erstreckt und der der einzige Isoliergraben (48) ist zwischen dem Umkehrdotierbereich (56) und dem Hilfsgraben (46), der sich von der Hauptfläche (30) in Richtung des hauptflächenfernen Anschlussbereiches (14) erstreckt, Ausbilden eines Hilfsgrabens (46), der sich von der Hauptfläche (30) bis zum hauptflächenfernen Anschlussbereich (14) erstreckt, Einbringen eines dotierten Materials in den Hilfsgraben (46), Ausdiffundieren des dotierten Materials in die Grabenwand des. Hilfsgrabens (46), wobei die Dotierung (52) in lateraler Richtung eine Schichtdicke kleiner als drei Mikrometer hat gemessen von der Grabenwand des Hilfsgrabens (46), Festlegen der Lage des Isoliergrabens (48) und des Hilfsgrabens (46) mit nur einer Belichtung.
  17. Verfahren nach Anspruch 16, gekennzeichnet durch mindestens einen der folgenden Schritte: Ausbilden einer den Driftbereich (50) aufnehmenden Epitaxieschicht (20) an dem Substrathauptbereich (10) nach dem Einbringen der Dotierung für den hauptflächennahen Anschlussbereich (14), Ausbilden des hauptflächennahen Anschlussbereiches (58) und/oder des Umkehrdotierbereiches (56) nach dem Ausbilden des Driftbereiches (50), Ausbilden des Isoliergrabens (48) und des Hilfsgrabens (46) nach dem Ausbilden des Driftbereiches (50).
  18. Verfahren nach Anspruch 16 oder 17, gekennzeichnet durch den folgenden Schritt: Ausbilden mindestens eines Substratgrabens (12) der sich von der Hauptfläche (30) bis zum Substrathauptbereich (10) erstreckt.
  19. Verfahren nach Anspruch 18, gekennzeichnet durch den folgenden Schritt: Festlegen der Lage des Isoliergrabens (48), des Hilfsgrabens (46) und des Substratgrabens (12) mit demselben fotolithografischen Verfahren mit nur einer Belichtung.
  20. Verfahren nach Anspruch 18 oder 19 soweit auf Anspruch 18 rückbezogen, gekennzeichnet durch die folgenden Schritte: Einbringen eines dotierten Materials in den Substratgraben (12), Ausdiffundieren des dotierten Materials in die Grabenwand des Substratgrabens (12), und vorzugsweise Entfernen des eingebrachten Materials nach dem Ausdiffundieren.
DE102004002181A 2004-01-15 2004-01-15 Integrierter Transistor, insbesondere für Spannungen größer 40 Volt, und Herstellungsverfahren Expired - Fee Related DE102004002181B4 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE102004002181A DE102004002181B4 (de) 2004-01-15 2004-01-15 Integrierter Transistor, insbesondere für Spannungen größer 40 Volt, und Herstellungsverfahren
JP2006548189A JP4892356B2 (ja) 2004-01-15 2004-11-26 集積トランジスタ、特に４０ボルト以上の電圧用集積トランジスタ
PCT/EP2004/053137 WO2005069380A1 (de) 2004-01-15 2004-11-26 Integrierter transistor, insbesondere für spannungen grösser 40 volt, und herstellungsverfahren
US11/486,748 US7582948B2 (en) 2004-01-15 2006-07-14 Integrated transistor, particularly for voltages and method for the production thereof
US12/503,505 US8021952B2 (en) 2004-01-15 2009-07-15 Integrated transistor, particularly for voltages and method for the production thereof
US12/878,377 US8129249B2 (en) 2004-01-15 2010-09-09 Integrated transistor, particularly for voltages and method for the production thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004002181A DE102004002181B4 (de) 2004-01-15 2004-01-15 Integrierter Transistor, insbesondere für Spannungen größer 40 Volt, und Herstellungsverfahren

Publications (2)

Publication Number Publication Date
DE102004002181A1 DE102004002181A1 (de) 2005-08-11
DE102004002181B4 true DE102004002181B4 (de) 2011-08-18

Family

ID=34744760

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004002181A Expired - Fee Related DE102004002181B4 (de) 2004-01-15 2004-01-15 Integrierter Transistor, insbesondere für Spannungen größer 40 Volt, und Herstellungsverfahren

Country Status (4)

Country Link
US (3) US7582948B2 (de)
JP (1) JP4892356B2 (de)
DE (1) DE102004002181B4 (de)
WO (1) WO2005069380A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004002181B4 (de) * 2004-01-15 2011-08-18 Infineon Technologies AG, 81669 Integrierter Transistor, insbesondere für Spannungen größer 40 Volt, und Herstellungsverfahren
DE102006023731B4 (de) * 2006-05-19 2008-04-17 Infineon Technologies Ag Halbleiterstruktur und Verfahren zur Herstellung der Halbleiterstruktur
DE102006054334B3 (de) * 2006-11-17 2008-07-10 Austriamicrosystems Ag Verfahren zur Herstellung eines Halbleiterbauelementes mit Isolationsgraben und Kontaktgraben
DE102007033839B4 (de) * 2007-07-18 2015-04-09 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zur Herstellung desselben
US9277749B2 (en) 2014-02-07 2016-03-08 Gojo Industries, Inc. Compositions and methods with efficacy against spores and other organisms
US10553633B2 (en) * 2014-05-30 2020-02-04 Klaus Y.J. Hsu Phototransistor with body-strapped base
US10811543B2 (en) * 2018-12-26 2020-10-20 Texas Instruments Incorporated Semiconductor device with deep trench isolation and trench capacitor

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4733287A (en) * 1984-02-03 1988-03-22 Advanced Micro Devices, Inc. Integrated circuit structure with active elements of bipolar transistor formed in slots
US5206182A (en) * 1989-06-08 1993-04-27 United Technologies Corporation Trench isolation process
US5340753A (en) * 1990-10-31 1994-08-23 International Business Machines Corp. Method for fabricating self-aligned epitaxial base transistor
US5569949A (en) * 1992-09-02 1996-10-29 Texas Instruments Incorporated Area efficient high voltage MOSFETs with vertical RESURF drift regions
US5614750A (en) * 1995-06-29 1997-03-25 Northern Telecom Limited Buried layer contact for an integrated circuit structure
US5661329A (en) * 1993-12-09 1997-08-26 Hitachi, Ltd. Semiconductor integrated circuit device including an improved separating groove arrangement
US5912501A (en) * 1997-07-18 1999-06-15 Advanced Micro Devices, Inc. Elimination of radius of curvature effects of p-n junction avalanche breakdown using slots
US6011297A (en) * 1997-07-18 2000-01-04 Advanced Micro Devices,Inc. Use of multiple slots surrounding base region of a bipolar junction transistor to increase cumulative breakdown voltage

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0068072A2 (de) * 1981-07-01 1983-01-05 Rockwell International Corporation Lateraler PNP Transistor und Herstellungsverfahren
DE69331052T2 (de) * 1993-07-01 2002-06-06 Cons Ric Microelettronica Integrierte Randstruktur für Hochspannung-Halbleiteranordnungen und dazugehöriger Herstellungsprozess
JPH0778833A (ja) * 1993-09-09 1995-03-20 Fujitsu Ltd バイポーラトランジスタとその製造方法
US5965930A (en) * 1997-11-04 1999-10-12 Motorola, Inc. High frequency bipolar transistor and method of forming the same
US6225181B1 (en) * 1999-04-19 2001-05-01 National Semiconductor Corp. Trench isolated bipolar transistor structure integrated with CMOS technology
GB0005650D0 (en) * 2000-03-10 2000-05-03 Koninkl Philips Electronics Nv Field-effect semiconductor devices
US6831346B1 (en) * 2001-05-04 2004-12-14 Cypress Semiconductor Corp. Buried layer substrate isolation in integrated circuits
JP2004228466A (ja) * 2003-01-27 2004-08-12 Renesas Technology Corp 集積半導体装置およびその製造方法
US7368777B2 (en) * 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
EP1553574A1 (de) 2004-01-08 2005-07-13 Deutsche Thomson-Brandt Gmbh Verfahren zur Ermittlung der sphärischen Aberration
DE102004002181B4 (de) * 2004-01-15 2011-08-18 Infineon Technologies AG, 81669 Integrierter Transistor, insbesondere für Spannungen größer 40 Volt, und Herstellungsverfahren

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4733287A (en) * 1984-02-03 1988-03-22 Advanced Micro Devices, Inc. Integrated circuit structure with active elements of bipolar transistor formed in slots
US5206182A (en) * 1989-06-08 1993-04-27 United Technologies Corporation Trench isolation process
US5340753A (en) * 1990-10-31 1994-08-23 International Business Machines Corp. Method for fabricating self-aligned epitaxial base transistor
US5569949A (en) * 1992-09-02 1996-10-29 Texas Instruments Incorporated Area efficient high voltage MOSFETs with vertical RESURF drift regions
US5661329A (en) * 1993-12-09 1997-08-26 Hitachi, Ltd. Semiconductor integrated circuit device including an improved separating groove arrangement
US5614750A (en) * 1995-06-29 1997-03-25 Northern Telecom Limited Buried layer contact for an integrated circuit structure
US5912501A (en) * 1997-07-18 1999-06-15 Advanced Micro Devices, Inc. Elimination of radius of curvature effects of p-n junction avalanche breakdown using slots
US6011297A (en) * 1997-07-18 2000-01-04 Advanced Micro Devices,Inc. Use of multiple slots surrounding base region of a bipolar junction transistor to increase cumulative breakdown voltage

Also Published As

Publication number Publication date
US20070023865A1 (en) 2007-02-01
US7582948B2 (en) 2009-09-01
US20100330765A1 (en) 2010-12-30
WO2005069380A1 (de) 2005-07-28
US8129249B2 (en) 2012-03-06
US20090280616A1 (en) 2009-11-12
JP4892356B2 (ja) 2012-03-07
JP2007522650A (ja) 2007-08-09
US8021952B2 (en) 2011-09-20
DE102004002181A1 (de) 2005-08-11

Similar Documents

Publication Publication Date Title
DE102005038998B4 (de) Metalloxidhalbleiter-Bauelement mit verbesserter Abschirmstruktur und Verfahren zur Herstellung
DE10196441B4 (de) Verfahren zur Herstellung eines MOSFET
DE102013101113B4 (de) Leistungs-MOS-Transistor und Verfahren zu dessen Herstellung
DE102005018378B4 (de) Halbleitervorrichtung der Bauart mit dielektrischer Isolierung
DE112012002956B4 (de) Bipolarer Transistor mit isoliertem Gate
DE102013114842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE10297535B4 (de) Verfahren zur Herstellung eines Hochspannungs-Hochgeschwindigkeits-MOS-Transistors durch Ionen-Implantation
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE19743342C2 (de) Feldeffekttransistor hoher Packungsdichte und Verfahren zu seiner Herstellung
DE112005003584B4 (de) Verfahren zum Herstellen eines Trench-Metalloxid-Halbleiter-Feldeffekttransistors
DE102009044474B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102005022129B4 (de) Feldeffekttransistor und Verfahren zum Herstellen eines Feldeffekttransistors
DE102007029121B3 (de) Verfahren zur Herstellung eines Halbleiterbauelements, sowie Halbleiterbauelement
DE102011053147B4 (de) Halbleiterstruktur mit grabenstrukturen in direktem kontakt
EP1517361A2 (de) Verfahren zur Herstellung eines MOS-Transistors mit einer Driftregion, die einen Graben aufweist
DE102011088584B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE10296457T5 (de) Leistungshalbleitervorrichtung mit einer Grabengateelektrode und Verfahren zum Herstellen derselben
DE112006000522T5 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102004041622A1 (de) Halbleiterbauteil
DE102006029701B4 (de) Halbleiterbauteil sowie Verfahren zur Herstellung eines Halbleiterbauteils
DE112005003720T5 (de) SOI-Trench-Lateral-IGBT
DE19720215B4 (de) Verfahren zum Herstellen von Halbleiterbauteilen mit einem Graben-Gate mittels Seitenwandimplantation
DE102009034405B4 (de) Halbleitervorrichtungen und Verfahren zum Herstellen einer Halbleitervorrichtung
EP1631990B1 (de) Herstellungsverfahren für einen feldeffekttransistor
DE202015105413U1 (de) Integrierte, floatende Diodenstruktur

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R082 Change of representative
R020 Patent grant now final

Effective date: 20111119

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee