DE102006023731B4 - Halbleiterstruktur und Verfahren zur Herstellung der Halbleiterstruktur - Google Patents

Halbleiterstruktur und Verfahren zur Herstellung der Halbleiterstruktur Download PDF

Info

Publication number
DE102006023731B4
DE102006023731B4 DE200610023731 DE102006023731A DE102006023731B4 DE 102006023731 B4 DE102006023731 B4 DE 102006023731B4 DE 200610023731 DE200610023731 DE 200610023731 DE 102006023731 A DE102006023731 A DE 102006023731A DE 102006023731 B4 DE102006023731 B4 DE 102006023731B4
Authority
DE
Germany
Prior art keywords
layer
buried layer
insulating material
semiconductor
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE200610023731
Other languages
English (en)
Other versions
DE102006023731A1 (de
Inventor
Walter Dr. Hartner
Dietrich Dr. Bonart
Andreas Meiser
Thomas Dr. Gross
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE200610023731 priority Critical patent/DE102006023731B4/de
Publication of DE102006023731A1 publication Critical patent/DE102006023731A1/de
Application granted granted Critical
Publication of DE102006023731B4 publication Critical patent/DE102006023731B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743Making of internal connections, substrate contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

Halbleiterstruktur, welche umfasst:
– ein Halbleitersubstrat (1),
– eine hochdotierte vergrabene Schicht (2), die wenigstens in Teilen des Halbleitersubstrats (1) ausgebildet ist,
– eine einkristalline Halbleiterschicht ("Epischicht") (3), die auf dem Halbleitersubstrat (1) und der vergrabenen Schicht (2) angeordnet ist und eine Oberfläche (4) hat,
– ein erster Tiefgraben (5), der einen ersten Isolationsgraben bildet, der von der Oberfläche (4) der Epischicht (3) durch die vergrabene Schicht (2) hindurch bis in das Halbleitersubstrat (1) reicht und zur elektrischen Isolierung von Bereichen der Halbleiterstruktur und der vergrabenen Schicht (2) mit isolierendem Material (27, 11; 8; 11) mit Ausnahme einer an einer Randfläche des ersten Tiefgrabens (5) unmittelbar lateral anschließend an die vergrabene Schicht (2) gebildeten und von der Oberfläche (4) der einkristallinen Halbleiterschicht (3) bis zur Höhe der vergrabenen Schicht oder bis in die vergrabene Schicht (2) reichenden Aussparung (18) im isolierenden Material (27, 11; 8;...

Description

  • Die Erfindung betrifft eine Halbleiterstruktur mit einem eine in/auf einem Halbleitersubstrat liegende, hochdotierte vergrabene Schicht durchbrechenden Isolationsgraben sowie einer bis zur vergrabenen Schicht reichenden niederohmigen Kontaktierung der vergrabenen Schicht. Des Weiteren betrifft die Erfindung ein Verfahren zur Herstellung dieser Struktur.
  • Moderne integrierte Schaltungen enthalten eine Vielzahl von Schaltungselementen, die elektrisch voneinander isoliert sind. So ist es bekannt in den heute gängigen Smart Power Technologie (SPT)-Produkten, welche die Funktionalität von CMOS-, Bipolar- und DMOS-Bauteilen in sich vereinigen, unterschiedliche Schaltungselemente auf einem Halbleiterchip beispielsweise mittels einer Diffusionsisolierung voneinander elektrisch zu isolieren. Um eine solche Diffusionsisolierung herzustellen, können beispielsweise durch maskierte Implantation geeignete Dotierstoffe in den Halbleiter eingebracht werden, welche durch anschließendes Tempern elektrisch aktiviert werden. So wird beispielsweise ein p-dotiertes Dotiergebiet in einem n-dotierten Substrat beziehungsweise Epischicht erzeugt.
  • Neben der Ausbildung einer Diffusionsisolierung ist auch die Formung von Isolationgsgräben bekannt, wobei von der auf einem Halbleitersubstrat angeordneten Epischicht bis zum Halbleitersubstrat reichende tiefe Gräben ("deep trenches") geätzt werden, die anschließend mit einem isolierenden Material (beispielsweise Siliziumdioxid) verfüllt werden (siehe F. De Pestel, et al., „Deep Trench Isolation for a 50 V, 0,35 μm Based Smart Power Technology", IEEE 82003, S. 191). Solche Isolationsgräben umrahmen und isolieren die Halbleiterbauelemente bzw. laterale Bereiche, in denen eine Mehrzahl von solchen Halbleiterbauelementen beherbergt sind, elektrisch voneinander.
  • Manche integrierte Schaltungen, wie Bipolar- und DMOS-Transistoren, welche auch in SPT-Produkten eingesetzt werden, verwenden eine hochdotierte, vergrabene Schicht ("Buried Lager") als Kollektor- oder Draingebiet. Um einen niederohmigen Kontakt zur vergrabenen Schicht herzustellen, wird beispielsweise ein bis zur vergrabenen Schicht reichendes Diffusionsgebiet ("Sinker-Kontakt") erzeugt (siehe EP 1 353 368 A1 ). Die Herstellung eines solchen Sinker-Kontakts kann durch Implantation geeigneter Dotierstoffe und Tempern erfolgen, wobei das Tempern dazu dient, die Dotierstoffe in die Epischicht einzutreiben bis diese die vergrabene Schicht erreichen. Zudem werden die Dotierstoffe durch das Tempern elektrisch aktiviert. Die Dotierstoffe können hierbei so gewählt werden, dass der Sinker-Kontakt eine Dotierung vom gleichen Leitungstyp wie die vergrabene Schicht hat, während die Dotierung zum Leitungstyp der Epi-Schicht verschieden ist, um hierdurch zu erreichen, dass der Sinker-Kontakt gegenüber der Epischicht elektrisch isoliert ist.
  • Nachteilig beim Herstellen eines konventionellen Sinker-Kontakts zur Kontaktierung einer vergrabenen Schicht oder einer konventionellen Diffusionsisolierung ist insbesondere die Tatsache, dass beim Tempern stets eine laterale Ausdiffusion der Dotierstoffe erfolgt, so dass der Platzbedarf vergleichsweise hoch ist. Im Zuge einer fortschreitende Miniaturisierung der Halbleiterbauelemente ist es jedoch notwendig, dass der laterale Abstand zwischen den Schaltungselementen so weit als möglich verringert wird.
  • Aus DE 10 2004 052 610 A1 (INFINEON TECHNOLOGIES AG, veröffentlicht am 4. Mai 2006) ist eine Halbleiterstruktur bekannt, die einen Leistungstransistor bildet und innerhalb wenigstens eines durch eine Epischicht bis in eine vergrabene Schicht reichenden Grabens einen Kontakt zur vergrabenen Schicht aufweist, der innerhalb des Grabens von einer Isolierschicht umgeben ist (vgl. 2 und die Abschnitte 44 bis 47 der Beschreibung dieser Druckschrift). Der in dieser Druckschrift beschriebene Graben kann zwar den Kontakt zur vergrabenen Schicht gegenüber der Epischicht und einem darüber liegenden Bodybereich sowie auch gegenüber der Bodyschicht gebildeten Sourcegebieten isolieren, bildet aber keinesfalls einen Isolationsgraben zur elektrischen Isolierung von Bereichen der Halbleiterstruktur und der vergrabenen Schicht, da der bekannte Isolationsgraben die vergrabene Schicht nicht vollständig durchdringt. Ferner fällt auf, dass der in dem Isolationsgraben gebildete Kontakt zur vergrabenen Schicht nahezu vollständig von Isoliermaterial umgeben ist und nur in seinem unteren Abschnitt Kontakt zur vergrabenen Schicht hat.
  • Aus DE 10 2004 002 181 A1 (INFINEON TECHNOLOGIES AG, veröffentlicht am 11. August 2005) ist bei einem integrierten Transistor, der ein Bipolartransistor oder ein Feldeffekttransistor sein kann, ein Isoliergraben am Rande einer vergrabenen Schicht gezeigt, der bis in das p-Substrat reicht, aber keinen Kontakt mit der vergrabenen Schicht herstellt (vgl. z.B. 5 dieser Druckschrift).
  • Es wäre wünschenswert, über eine Halbleiterstruktur, sowie ein Verfahren zu deren Herstellung zu verfügen, durch welche ein niederohmiger Kontakt zur Kontaktierung einer vergrabenen Schicht mit einem geringeren lateralen Platzbedarf als bislang realisiert werden kann.
  • Diese Aufgabe wird nach dem Vorschlag der Erfindung durch eine Halbleiterstruktur bzw. ein Verfahren zu deren Herstellung mit den Merkmalen der unabhängigen Ansprüche gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind durch die Merkmale der Unteransprüche angegeben.
  • Gemäß einem ersten Aspekt umfasst eine erfindungsgemäße Halbleiterstruktur: ein Halbleitersubstrat, eine hochdotierte vergrabene Schicht, die wenigstens in Teilen des Halbleitersubstrats ausgebildet ist, eine einkristalline Halbleiterschicht ("Epischicht"), die auf dem Halbleitersubstrat und der vergrabenen Schicht angeordnet ist und eine Oberfläche hat, ein erster Tiefgraben, der einen ersten Isolationsgraben bildet, der von der Oberfläche der Epischicht durch die vergrabene Schicht hindurch bis in das Halbleitersubstrat reicht und zur elektrischen Isolierung von Bereichen der Halbleiterstruktur und der vergrabenen Schicht mit isolierendem Material mit Ausnahme einer an einer Randfläche des ersten Tiefgrabens unmittelbar lateral anschließend an die vergrabene Schicht gebildeten und von der Oberfläche der einkristallinen Halbleiterschicht bis zur Höhe der vergrabenen Schicht oder bis in die vergrabene Schicht reichenden Aussparung im isolierenden Material vollständig gefüllt ist, und einen die Aussparung in dem isolierenden Material ausfüllenden und von der Oberfläche der Epischicht bis zur vergrabenen Schicht oder in diese reichenden, niederohmigen Kontakt, der die vergrabene Schicht kontaktiert.
  • Hierdurch kann in vorteilhafter Weise eine voneinander unabhängige Realisierung einer Tiefgrabenisolierung und eines niederohmigen Kontakts zur vergrabenen Schicht in nur einem einzigen Graben erreicht werden, wodurch im Vergleich zur herkömmlichen Ausbildung einer Tiefgrabenisolierung und eines außerhalb der Tiefgrabenisolierung befindlichen Sinker- oder Grabenkontakts zur elektrischen Kontaktierung der vergrabenen Schicht der hierfür benötigte laterale Flächenbedarf verringert wird. Insbesondere kann durch diese Maßnahme in Hinblick auf eine Miniaturisierung von Halbleiterbauelementen ein weiteres Zusammenrücken benachbarter Strukturelemente ermöglicht werden.
  • Bei einer vorteilhaften Ausgestaltung der erfindungsgemäßen Halbleiterstruktur werden im ersten Isolationsgraben sukzes siv zwei Schichten aus isolierendem Material geformt, wobei als erste Schicht aus isolierendem. Material eine thermische Oxidschicht (konform) aufgewachsen wird, gefolgt von dem (konformen) Abscheiden einer zweiten Schicht aus isolierendem Oxid. Bevorzugt besteht die zweite Schicht aus TEOS.
  • Bei einer vorteilhaften alternativen Ausgestaltung der erfindungsgemäßen Halbleiterstruktur werden im ersten Isolationsgraben sukzessiv zwei Schichten aus isolierendem Material geformt, wobei zunächst eine erste Schicht aus isolierendem Oxid, bevorzugt aus TEOS (Tetraethylorthosilikat), konform abgeschieden wird, gefolgt von dem (konformen) Abscheiden einer zweiten Schicht aus isolierendem Oxid, bevorzugt aus TEOS. Diese Ausgestaltung hat gegenüber obiger Ausgestaltung den Vorteil, dass im ersten Isolationsgraben aufgrund der fehlenden Herstellung der thermischen Oxidschicht weniger Stress erzeugt wird. Andererseits können durch die thermische Oxidschicht höhere Durchbruchsspannungen realisiert werden.
  • Bei einer in prozesstechnischer Hinsicht vorteilhaften Ausgestaltung der erfindungsgemäßen Halbleiterstruktur ist der niederohmige Kontakt zur Kontaktierung der vergrabenen Schicht an einer oder beiden Grabenwänden entlang der Grabenlänge der Isolationsgrabens geformt.
  • Die erfindungsgemäße Halbleiterstruktur kann optional wenigstens einen weiteren, mit isolierendem Material gefüllten, zweiten Tiefgraben zur Formung eines zweiten Isolationsgrabens zur elektrischen Isolierung von Bereichen der Halbleiterstruktur umfassen, wobei der zweite Tiefgraben von einer Oberfläche der Epischicht bis in das Halbleitersubstrat reicht und die vergrabene Schicht elektrisch isoliert. Der zweite Isolationsgraben dient als Randabschluss, wodurch Feldlinien in der Epischicht abgeblockt werden können, was in vorteilhafter Weise die Möglichkeit eröffnet, die Strukturelemente noch weiter zusammenrücken zu lassen.
  • Weiterhin umfasst gemäß einem zweiten Aspekt der Erfindung ein Verfahren zur Herstellung einer Halbleiterstruktur mit einer, durch einen niederohmigen Kontakt kontaktierten, vergrabenen Schicht die folgenden Schritte:
    Bereitstellen, eines Halbleiter-Schichtstapels, der ein Halbleitersubstrat, eine hochdotierte vergrabene Schicht, die wenigstens in Teilen des Halbleitersubstrats ausgebildet ist, und eine einkristalline Halbleiterschicht, die auf dem Halbleitersubstrat und der vergrabenen Schicht angeordnet ist und eine obere Oberfläche hat, umfasst; Herstellen eines ersten Tiefgrabens, der Bereiche der Halbleiterstruktur und der vergrabenen Schicht elektrisch isoliert und der von der Oberfläche der einkristallinen Halbleiterschicht durch die vergrabene Schicht hindurch bis in das Halbleitersubstrat reicht, und nahezu vollständige Füllung des ersten Isolationsgrabens mit isolierendem Material; Formen im isolierenden Material im ersten Tiefgraben einer von der Oberfläche der einkristallinen Halbleiterschicht bis zur Höhe der vergrabenen Schicht oder bis in die vergrabene Schicht reichenden Aussparung an einer Randfläche des ersten Tiefgrabens und unmittelbar lateral an die vergrabene Schicht anschließend; und Formen eines von der Oberfläche der Epischicht bis zur vergrabenen Schicht oder in diese reichenden niederohmigen Kontakts, der die Aussparung im isolierenden Material im ersten Tiefgraben zur Kontaktierung der vergrabenen Schicht ausfüllt.
  • In dem erfindungsgemäßen Verfahren wird der niederohmige Kontakt zur Kontaktierung der vergrabenen Schicht vorteilhaft an einer oder beiden Grabenwänden entlang der Grabenlänge des ersten Isolationsgrabens geformt, was den prozesstechnischen Vorteil mit sich bringt, dass der niederohmige Kontakt zur Kontaktierung der vergrabenen Schicht selbstjustierend hergestellt werden kann.
  • Ferner kann das erfindungsgemäße Verfahren die Herstellung wenigstens eines mit isolierendem Material gefüllten zweiten Tiefgrabens zur Formung eines zweiten Isolationsgraben zur elektrischen Isolierung von Bereichen der Halbleiterstruktur umfassen, wobei der zweite Tiefgraben von einer Oberfläche der Epischicht bis in das Halbleitersubstrat reicht und die vergrabene Schicht elektrisch isoliert.
  • Die Erfindung wird nun anhand von Ausführungsbeispielen näher erläutert, wobei Bezug auf die beigefügten Zeichnungen genommen wird. Es zeigen:
  • 1A1P eine Folge von schematischen Schnittansichten zur Veranschaulichung eines beispielhaften Verfahrens zur Herstellung eines Ausführungsbeispiels der erfindungsgemäßen Halbleiterstruktur;
  • 2A2P eine Folge von schematischen Schnittansichten zur Veranschaulichung eines weiteren beispielhaften Verfahrens zur Herstellung eines weiteren Ausfüh rungsbeispiels der erfindungsgemäßen Halbleiterstruktur.
  • Gleiche bzw. gleichwirkende Elemente sind in den Figuren mit den gleichen Bezugszahlen bezeichnet.
  • Es wird nun Bezug auf die Figurenfolge 1A bis 1P genommen, worin eine Folge von schematischen Schnittansichten zur Veranschaulichung eines beispielhaften Verfahrens zur Herstellung eines Ausführungsbeispiels der erfindungsgemäßen Halbleiterstruktur dargestellt ist, wobei zunächst Bezug auf 1A genommen wird, worin ein erstes Zwischenprodukt bei der Herstellung des Ausführungsbeispiels der erfindungsgemäßen Halbleiterstruktur dargestellt ist.
  • Das erste Zwischenprodukt zur Herstellung einer beispielhaften, erfindungsgemäßen Halbleiterstruktur umfasst ein nicht näher dargestelltes Halbleitersubstrat 1, beispielsweise n-dotiertes Silizium, welches sich in der x-y-Ebene flächig erstreckt und eine Schichtdicke in z-Richtung aufweist. Das Halbleitersubstrat 1 ist mit einer, beispielsweise p-hochdotierten, vergrabenen Schicht 2 versehen, welche sich in der x-y-Ebene flächig erstreckt und eine Schichtdicke in z-Richtung hat. Die vergrabene Schicht 2 dient beispielsweise als Kollektor- oder Drain-Gebiet eines Bipolar- oder DMOS-Transistors. Auf dem Halbleitersubstrat 1 und der vergrabenen Schicht 2 ist eine in den Figuren nicht näher dargestellte, einkristalline Halbleiterschicht (Epischicht) 3 angeordnet, welche sich in der x-y-Ebene flächig erstreckt und eine Schichtdicke in z-Richtung hat.
  • Weiterhin ist ein von der Oberfläche 4 der Epischicht 3 bis zum Halbleitersubstrat 1 reichender und die vergrabene Schicht 2 durchbrechender, erster Tiefgraben 5 geätzt, welcher als erster Isolationsgraben isolierendes Material aufnehmen soll und dazu dient, ein die vergrabene Schicht 2 nutzendes Halbleiterbauelement, wie einen Bipolar- oder DMOS- Transistor, oder einen lateralen Bereich, in dem eine Mehrzahl von Halbleiterbauelementen beherbergt ist, von der Umgebung elektrisch zu isolieren. Der Tiefgraben 5 formt in der x-y-Ebene eine in sich geschlossene, beispielsweise annähernd ringförmige Struktur, wobei sich die Tiefe des Tiefgrabens 5 in z-Richtung erstreckt.
  • Zudem ist ein die vergrabene Schicht 2 durchbrechender, zweiter Tiefgraben 23 ausgebildet, welcher als zweiter Isolationsgraben isolierendes Material aufnehmen soll und zum Feldabbau dient, so dass benachbarte Strukturen näher zusammenrücken können.
  • Auf der Oberfläche 4 der Epischicht 3 ist weiterhin eine Pad-Nitridschicht 6 abgeschieden. Diese Pad-Nitridschicht 6 wirkt als Schutzschicht bei der Ätzung des Tiefgrabens 5.
  • Ausgehend von dem in 1A gezeigten Zwischenprodukt wird im ersten Tiefgraben 5 und im zweiten Tiefgraben 23 eine thermische Oxidschicht 27 geformt, wobei die thermische Oxidschicht 27 im ersten Tiefgraben 5 konform geformt wird, während sie den zweiten Tiefgraben 23 vollständig verfüllt. Dem folgt die die konforme Abscheidung einer Siliziumnitridschicht 28 auf der thermischen Oxidschicht 27, welche die Aussparung 29 mit einer Tiefe in z-Richtung formt. Die Siliziumnitridschicht 28 wird als Maskenschicht in einem späteren Verfahrensschritt benötigt (1B).
  • In 1C ist ein auf 1B aufbauender Verfahrensschritt zur Herstellung eines weiteren Zwischenprodukts dargestellt. Demnach wird eine Ätzmaskenschicht aus beispielsweise Polysilizium abgeschieden, welche anschließend im ersten Tiefgraben 5, in z-Richtung betrachtet, bis auf eine Höhe rückgeätzt wird, welche der Höhe der vergrabenen Schicht 2 entspricht, um hierdurch eine Ätzmaske 9 für einen folgenden Ätzprozess zu formen. Durch Rückätzen des Polysiliziums wird im ersten Tiefgraben 5 eine Aussparung 32 geformt, welche eine Tiefe in z-Richtung hat. Anstelle von Polysilizium kann auch ein anderes als Ätzmaske geeignetes Material verwendet werden.
  • Zur Herstellung eines weiteren Zwischenprodukts wird die Siliziumnitridschicht 28 dort entfernt, wo sie durch die Ätzmaske 9 nicht verdeckt ist, wodurch die Aussparung 34 geformt wird (1D).
  • Zur Herstellung eines weiteren Zwischenprodukts wird daraufhin die Ätzmaske 9 im ersten Tiefgraben 5 entfernt, wobei die thermische Oxidschicht 27 an den Seitenwänden des Tiefgrabens 5 als Schutz vor Anätzung dient (1E).
  • Zur Herstellung eines weiteren Zwischenprodukts wird daraufhin die thermische Oxidschicht 27 unter Verwendung der Siliziumnitridschicht 28 als Ätzmaske entfernt (1F).
  • Zur Herstellung eines weiteren Zwischenprodukts wird als Nächstes die Siliziumnitridschicht 28 im ersten Tiefgraben 5 entfernt, wodurch die Aussparung 31 mit einer Tiefe in z-Richtung geformt wird (1G). Dieser Verfahrensschritt ist optional. Die Siliziumnitridschicht 28 könnte ebenso im ersten Tiefgraben 5 verbleiben, weil sie durch die im folgenden abgeschiedene Schicht 11 aus einem isolierenden Material, insbesondere TEOS, gekapselt wird.
  • Zur Herstellung eines weiteren Zwischenprodukts wird eine isolierende Schicht 11 aus isolierendem Material, beispielsweise Oxid, insbesondere TEOS, konform wenigstens im ersten Tiefgraben 5 abgeschieden, und zwar so, dass die Aussparung 31 durch das isolierende Material verfüllt wird. Die Schicht 11 aus isolierendem Material formt im ersten Tiefgraben 5 eine Aussparung 13 mit einer Tiefe in z-Richtung (1H).
  • Zur Herstellung eines weiteren Zwischenprodukts folgt die Abscheidung einer Schicht 12 aus einem leitfähigen Material, beispielsweise Polysilizium, wodurch im ersten Tiefgraben 5 die Aussparung 13 verfüllt wird (1I).
  • Zur Herstellung eines weiteren Zwischenprodukts wird daraufhin im ersten Tiefgraben 5 die Schicht 12 aus leitfähigem Material rückgeätzt, um hierdurch eine Ätzmaske 35 zu formen, wobei eine Aussparung 14 mit einer Tiefe in z-Richtung geformt wird (1J).
  • Zur Herstellung eines weiteren Zwischenprodukts wird die Schicht 11 aus isolierendem Material, beispielsweise TEOS, außerhalb des ersten Tiefgrabens 5 entfernt und im ersten Tiefgraben 5 unter Nutzung der Ätzmaske 35 teilweise rückgeätzt, wobei im ersten Tiefgraben 5 jeweils von den beiden Grabenwänden zur Grabenmitte hin sich in z-Richtung vertiefende Aussparungen 15 geformt werden. Ebenso wird im zweiten Tiefgraben 23 hierbei eine Aussparung 26 geformt (1K).
  • Anschließend wird eine Ätzmaske 16 mit einer Öffnung 17 oberhalb des ersten Tiefgrabens 5 geformt (1L). Vor dem Abscheiden der Ätzmaske 16 kann eine dünne Siliziumnitridschicht ("Liner") im Bereich der Aussparungen 15 geformt werden. Die Siliziumnitridschicht bewirkt eine bessere Haftung des dann abzuscheidenden Photolacks und vermeidet ein Unterätzen der mit Lack abdeckten Bereiche.
  • Zur Herstellung eines weiteren Zwischenprodukts wird unter Verwendung der Ätzmaske 16 die Schicht 11 aus isolierendem Material, beispielsweise TEOS, im ersten Tiefgraben 5 in z-Richtung rückgeätzt, wobei eine Aussparung 18 geformt wird, welche bis zu einer Höhe in z-Richtung reicht, welche der Höhe in z-Richtung der vergrabenen Schicht 2 entspricht (1M).
  • Zur Herstellung eines weiteren Zwischenprodukts folgt das Entfernen der Ätzmaske 16 und anschließend das Formen einer Schicht 20 aus einem leitfähigen Material, insbesondere Poly silizium, wenigstens über der zuvor geformten Aussparung 18 des ersten Tiefgrabens 5, um eine leitfähige, niederohmige Verbindung zur vergrabenen Schicht 2 herzustellen. Dem kann optional eine Abscheidung aus der Gasphase eines Phosphingases vorausgehen, wodurch die hochleitfähige Schicht 21 geformt wird, um die elektrische Leitfähigkeit des niederohmigen Kontakts zur vergrabenen Schicht 2 zu erhöhen (1N).
  • Zur Herstellung der erfindungsgemäßen Halbleiterstruktur wird die Schicht 20 aus einem leitfähigen Material, insbesondere Polysilizium, außerhalb des ersten Tiefgrabens 5 entfernt und innerhalb des ersten Tiefgrabens 5 im Wesentlichen bis zur Oberfläche 4 der Epischicht 3 rückgeätzt und in der x-y-Ebene strukturiert, um hierdurch einen elektrischen Kontakt 30 zu bilden. Der elektrische Kontakt 30 grenzt einer Wand des ersten Tiefgrabens 5 an. Durch den Pfeil 22 ist die elektrisch leitfähige Verbindung zur vergrabenen Schicht 2, welche durch den elektrischen Kontakt 30 und der hochleitfähigen, durch Abscheidung aus der Gasphase mittels Phoshingas geformten Schicht 21 geformt wird, dargestellt (1O).
  • Anschließend wird die auf der Oberfläche 4 der Epischicht 3 befindliche Pad-Nitridschicht 6 entfernt, wodurch die Oberfläche 4 der Epischicht 3 freigelegt wird (1P).
  • In 1P, rechte Abbildung, ist eine Aufsicht von oben auf die geschlossene Struktur des ersten Tiefgrabens 5 dargestellt, worin insbesondere der strukturierte elektrische Kontakt 30 zur vergrabenen Schicht 2 bzw. die elektrische Verbindung zur vergrabenen Schicht 2 erkennbar ist. Die Tiefgrabenisolierung (erster Isolationsgraben) als solche(r) ist insgesamt mit der Bezugszahl 25 gekennzeichnet.
  • Der zweite Tiefgraben 23, welcher mit isolierendem Material verfüllt ist, dient als Randabschluss zum Feldabbau. In der Aufsicht von 1P, rechte Abbildung, ist der zweite Tiefgraben 23 als Struktur mit Kontakt zur Tiefgrabenisolierung 25 dargestellt. Gleichwohl ist es auch möglich, dass der zweite Tiefgraben 23 ohne Kontakt zur Tiefgrabenisolierung 25 ausgebildet wird.
  • Es wird nun Bezug auf die Figurenfolge der 2A bis 2P genommen, worin eine Folge von schematischen Schnittansichten zur Veranschaulichung eines weiteren beispielhaften Verfahrens zur Herstellung eines Ausführungsbeispiels der erfindungsgemäßen Halbleiterstruktur dargestellt ist, wobei zunächst Bezug auf 2A genommen wird, worin ein erstes Zwischenprodukt bei der Herstellung des Ausführungsbeispiels der erfindungsgemäßen Halbleiterstruktur dargestellt ist.
  • Das erste Zwischenprodukt zur Herstellung der beispielhaften, erfindungsgemäßen Halbleiterstruktur umfasst ein nicht näher dargestelltes Halbleitersubstrat 1, beispielsweise n-dotiertes Silizium, welches sich in der x-y-Ebene flächig erstreckt und eine Schichtdicke in z-Richtung aufweist. Das Halbleitersubstrat 1 ist mit einer, beispielsweise p-hochdotierten, vergrabenen Schicht 2 versehen, welche sich in der x-y-Ebene flächig erstreckt und eine Schichtdicke in z-Richtung hat. Die vergrabene Schicht 2 dient beispielsweise als Kollektor- oder Drain-Gebiet eines Bipolar- oder DMOS-Transistors. Auf dem Halbleitersubstrat 1 und der vergrabenen Schicht 2 ist eine in den Figuren nicht näher dargestellte, einkristalline Halbleiterschicht (Epischicht) 3 angeordnet, welche sich in der x-y-Ebene flächig erstreckt und eine Schichtdicke in z-Richtung hat.
  • Weiterhin ist ein von der Oberfläche 4 der Epischicht 3 bis zum Halbleitersubstrat 1 reichender und die vergrabene Schicht 2 durchbrechender, erster Tiefgraben 5 geätzt, welcher isolierendes Material aufnehmen soll und dazu dient, ein die vergrabene Schicht 2 nutzendes Halbleiterbauelement, wie einen Bipolar- oder DMOS-Transistor, oder einen lateralen Bereich, in dem eine Mehrzahl von Halbleiterbauelementen beherbergt ist, von der Umgebung elektrisch zu isolieren. Der Tiefgraben 5 formt in der x-y-Ebene eine in sich geschlossene, beispielsweise annähernd ringförmige Struktur, wobei sich die Tiefe des Tiefgrabens 5 in z-Richtung erstreckt. (In den 2A bis 2O ist aus Gründen der einfacheren zeichnerischen Darstellung ein die vergrabene Schicht durchbrechender, zweiter Tiefgraben 23 bzw. zweiter Isolationsgraben, wie er im Zusammenhang mit dem zuvor erläuterten Ausführungsbeispiel gezeigt worden ist, nicht dargestellt, obgleich ein solcher mit isolierenden Material verfüllter zweiter Isolationsgraben zum Zwecke des Feldabbaus auch hier vorgesehen ist und in analoger Weise hergestellt wird.)
  • Auf der Oberfläche 4 der Epischicht 3 ist weiterhin eine Pad-Nitridschicht 6 abgeschieden. Diese Pad-Nitridschicht 6 wirkt als Schutzschicht bei der Ätzung des ersten Tiefgrabens 5.
  • Zur Herstellung eines weiteren Zwischenprodukts in dem erfindungsgemäßen Verfahren wird an den Wänden des ersten Tiefgrabens 5 eine Nitrid-Schutzschicht 7 konform abgeschieden, welche dazu dient, bei späteren Ätzungen eine Anätzung des Substrats bzw. der Epischicht im ersten Tiefgraben 5 zu vermeiden. Daraufhin wird im ersten Tiefgraben 5 eine Schicht 8 aus isolierendem Material, beispielsweise Oxid, insbesondere TEOS (Tetraethylorthosilikat), konform abgeschieden, wobei diese Schicht eine Aussparung 33 mit einer sich in z-Richtung erstreckenden Tiefe formt (2B).
  • Zur Herstellung eines weiteren Zwischenprodukts folgt das Abscheiden einer Ätzmaskenschicht wenigstens über der Aussparung 33 aus beispielsweise Polysilizium, welche anschließend im ersten Tiefgraben 5 bzw. in der Aussparung 33 in z-Richtung bis auf eine Höhe rückgeätzt wird, welche der Höhe der vergrabenen Schicht 2 entspricht, wodurch eine Ätzmaske 9 für den folgenden Ätzprozess geformt wird. Anstelle von Polysilizum kann auch ein anderes als Ätzmaske geeignetes Material verwendet werden (2C).
  • Zur Herstellung eines weiteren Zwischenprodukts wird die Schicht 8 aus isolierendem Material unter Verwendung der Ätzmaske 9 im ersten Tiefgraben 5 in z-Richtung bis auf eine Höhe rückgeätzt, welche der Höhe der vergrabenen Schicht 2 in z-Richtung entspricht (2D).
  • Zur Herstellung eines weiteren Zwischenprodukts folgt ein Entfernen der Ätzmaske 9 im ersten Tiefgraben 5, wodurch die Schicht 8 aus isolierendem Material freigelegt wird, welche nun eine Aussparung 10 mit einer Tiefe in z-Richtung formt, wobei die Nitridschutzschicht 7 an den Wänden des ersten Tiefgrabens 5 dazu dient, ein unerwünschtes Anätzen der vergrabenen Schicht 2 bzw. der Epischicht 3 bei diesem Ätzprozess zu vermeiden (2E).
  • Zur Herstellung eines weiteren Zwischenprodukts wird die Nitridschutzschicht 7 an den Wänden des ersten Tiefgrabens 5, dort wo sie durch die isolierende Schicht 8 nicht verdeckt ist, entfernt (2F).
  • Zur Herstellung eines weiteren Zwischenprodukts wird eine isolierende Schicht 11 aus isolierendem Material, beispielsweise Oxid, insbesondere TEOS, konform wenigstens im ersten Tiefgraben 5 abgeschieden, und zwar so, dass die Aussparung 10 durch das isolierende Material verfüllt wird. Die Schicht 11 aus isolierendem Material formt hierbei eine Aussparung 13 mit einer Tiefe in z-Richtung (2G).
  • Zur Herstellung eines weiteren Zwischenprodukts folgt die Abscheidung einer Schicht 12 aus einem leitfähigen Material, beispielsweise Polysilizium, insbesondere im ersten Tiefgraben 5, wobei die Aussparung 13 verfüllt wird (2H).
  • Zur Herstellung eines weiteren Zwischenprodukts wird die Schicht 12 aus leitfähigem Material zur Formung einer Ätzmaske 35 rückgeätzt, wobei im ersten Tiefgraben 5 eine Aussparung 14 mit einer Tiefe in z-Richtung geformt wird (2I).
  • Zur Herstellung eines weiteren Zwischenprodukts wird die Schicht 11 aus isolierendem Material, beispielsweise TEOS, außerhalb des ersten Tiefgrabens 5 entfernt und im ersten Tiefgraben 5 unter Verwendung der Ätzmaske 35 teilweise rückgeätzt, wobei im ersten Tiefgraben 5 jeweils von den beiden Grabenwänden zur Grabenmitte hin, in z-Richtung sich vertiefende Aussparungen 15 geformt werden (2J).
  • Zur Herstellung eines weiteren Zwischenprodukts wird anschließend eine Ätzmaske 16 mit einer Öffnung 17 über dem ersten Tiefgraben 5 geformt. (2K).
  • Zur Herstellung eines weiteren Zwischenprodukts wird unter Verwendung der Ätzmaske 16 die Schicht 11 aus isolierendem Material, beispielsweise TEOS, im ersten Tiefgraben 5 in z-Richtung rückgeätzt, wobei eine Aussparung 18 geformt wird, welche bis zu einer Höhe reicht, welche in z-Richtung der Höhe der vergrabenen Schicht 2 entspricht. Hierbei wird ein Flächenabschnitt 19 der dem ersten Tiefgraben 5 zugewandten Fläche der vergrabenen Schicht 2 freigelegt (2L).
  • Zur Herstellung eines weiteren Zwischenprodukts folgt, nach dem Entfernen der Ätzmaske 16, die Abscheidung einer Schicht 20 aus leitfähigem Material, insbesondere Polysilizium, wenigstens über der zuvor geformten Aussparung 18 des ersten Tiefgrabens 5, um einen leitfähigen, niederohmigen Kontakt zur vergrabenen Schicht 2 herzustellen. Dem kann optional eine Abscheidung aus der Gasphase eines Phosphingases vorausgehen, wodurch die hochleitfähige Schicht 21 geformt wird, um die elektrische Leitfähigkeit des niederohmigen Kontakts zur vergrabenen Schicht 2 zu erhöhen (2M).
  • Zur Herstellung eines weiteren Zwischenprodukts wird daraufhin die Schicht 20 aus einem leitfähigen Material, insbesondere Polysilizium, außerhalb des ersten Tiefgrabens 5 entfernt und innerhalb des ersten Tiefgrabens 5 im Wesentlichen bis zur Oberfläche 4 der Epischicht 3 rückgeätzt und in der x-y-Ebene strukturiert, um hierdurch einen elektrischen Kontakt 30 zu formen. Der elektrische Kontakt 30 grenzt einer Grabenwand des ersten Tiefgrabens 5 an (2N).
  • Zur Herstellung der erfindungsgemäßen Halbleiterstruktur wird anschließend die auf der Oberfläche 4 der Epischicht 3 befindliche Pad-Nitridschicht 6 entfernt, wodurch die Oberfläche 4 der Epischicht 3 freigelegt wird (2O, linke Abbildung). In 2O, linke Abbildung, ist ferner durch den Pfeil 22 die elektrisch leitfähige Verbindung zur vergrabenen Schicht 2, welche durch den elektrischen Kontakt 30 und der hochleitfähigen, durch Abscheidung aus der Gasphase mittels Phoshingas geformten Schicht 21 geformt wird, dargestellt.
  • In 2O, rechte Abbildung, ist eine Aufsicht von oben auf die geschlossene Struktur des (ersten) Tiefgrabens 5 dargestellt, worin insbesondere der strukturierte elektrische Kontakt 30 zur vergrabenen Schicht 2 bzw. die elektrische Verbindung zur vergrabenen Schicht erkennbar ist. Die Tiefgrabenisolierung als solche ist insgesamt mit der Bezugszahl 25 gekennzeichnet.
  • In 1P ist als optionales Merkmal ein im umschlossenen Innenraum der Tiefgrabenisolierung 25 geformter, die vergrabene Schicht durchbrechender, zweiter Tiefgraben 23 dargestellt, welcher mit isolierendem Material 8, 11 verfüllt ist. Der Isolationsgraben 23 dient als Randabschluss. In der Aufsicht (2P, rechte Abbildung) ist der Isolationsgraben 23 als Struktur ohne Kontakt zur Tiefgrabenisolierung 25 dargestellt. Gleichwohl könnte der Isolationsgraben 23 in alternativen Ausgestaltungen Kontakt zur Tiefgrabenisolierung 25 haben. Der zweite Tiefgraben 23 wird in analoger Weise, wie im zuvor beschriebenen Ausführungsbeispiel erläutert wurde, hergestellt.
  • 1
    Halbleitersubstrat
    2
    Vergrabene Schicht
    3
    Epischicht
    4
    Oberfläche
    5
    Erster Tiefgraben
    6
    Pad-Nitridschicht
    7
    Nitridschutzschicht
    8
    Isolationsschicht
    9
    Ätzmaske
    10
    Aussparung
    11
    Isolationsschicht
    12
    Leitfähige Schicht
    13
    Aussparung
    14
    Aussparung
    15
    Aussparung
    16
    Ätzmaske
    17
    Öffnung
    18
    Aussparung
    19
    Flächenabschnitt
    20
    Leitfähige Schicht
    21
    Hochleitfähige Schicht
    22
    Leitfähiger Pfad
    23
    Zweiter Tiefgraben
    24
    Leitfähige Schicht
    25
    Tiefgrabenisolierung
    26
    Aussparung
    27
    Thermische Oxidschicht
    28
    Siliziumnitridschicht
    29
    Aussparung
    30
    Elektrischer Kontakt
    31
    Aussparung
    32
    Aussparung
    33
    Aussparung
    34
    Aussparung
    35
    Ätzmaske

Claims (12)

  1. Halbleiterstruktur, welche umfasst: – ein Halbleitersubstrat (1), – eine hochdotierte vergrabene Schicht (2), die wenigstens in Teilen des Halbleitersubstrats (1) ausgebildet ist, – eine einkristalline Halbleiterschicht ("Epischicht") (3), die auf dem Halbleitersubstrat (1) und der vergrabenen Schicht (2) angeordnet ist und eine Oberfläche (4) hat, – ein erster Tiefgraben (5), der einen ersten Isolationsgraben bildet, der von der Oberfläche (4) der Epischicht (3) durch die vergrabene Schicht (2) hindurch bis in das Halbleitersubstrat (1) reicht und zur elektrischen Isolierung von Bereichen der Halbleiterstruktur und der vergrabenen Schicht (2) mit isolierendem Material (27, 11; 8; 11) mit Ausnahme einer an einer Randfläche des ersten Tiefgrabens (5) unmittelbar lateral anschließend an die vergrabene Schicht (2) gebildeten und von der Oberfläche (4) der einkristallinen Halbleiterschicht (3) bis zur Höhe der vergrabenen Schicht oder bis in die vergrabene Schicht (2) reichenden Aussparung (18) im isolierenden Material (27, 11; 8; 11) vollständig gefüllt ist, und – einen die Aussparung (18) in dem isolierenden Material (27, 11; 8; 11) ausfüllenden und von der Oberfläche (4) der Epischicht (3) bis zur vergrabenen Schicht (2) oder in diese reichenden, niederohmigen Kontakt, der die vergrabene Schicht (2) kontaktiert.
  2. Halbleiterstruktur nach Anspruch 1, dadurch gekennzeichnet, dass der niederohmige Kontakt zur Kontaktierung der vergrabenen Schicht eine Polysiliziumschicht (30) umfasst.
  3. Halbleiterstruktur nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der niederohmige Kontakt in der Aussparung (18) eine Phosphinschicht (21) umfasst, die die vergrabene Schicht kontaktiert.
  4. Halbleiterstruktur nach einem der vorhergehenden Ansprüche 1 bis 3, dadurch gekennzeichnet, dass im ersten Isolationsgraben zwei Schichten aus isolierendem Material geformt sind, nämlich eine erste Schicht aus isolierendem Material, welche eine thermische Oxidschicht (27) ist, und eine darüber liegende zweite Schicht (11) aus isolierendem Material, welche aus Oxid/TEOS (Tetraethylorthosilikat) besteht.
  5. Halbleiterstruktur nach Anspruch 4, dadurch gekennzeichnet, dass die zweite Schicht (11) aus TEOS (Tetraethylorthosilikat) besteht.
  6. Halbleiterstruktur nach einem der vorhergehenden Ansprüche 1 bis 3, dadurch gekennzeichnet, dass im ersten Isolationsgraben zwei Schichten aus isolierendem Material geformt sind, nämlich eine erste Schicht (8) aus isolierendem Material, welche aus Oxid besteht, und eine darüber liegende zweite Schicht (11) aus isolierendem Material, welche aus Oxid besteht.
  7. Halbleiterstruktur nach Anspruch 6, dadurch gekennzeichnet, dass die erste Schicht (8) aus TEOS besteht.
  8. Halbleiterstruktur nach nach Anspruch 6, dadurch gekennzeichnet, dass die zweite Schicht aus TEOS besteht.
  9. Halbleiterstruktur nach einem der vorhergehenden Ansprüche 1 bis 5, dadurch gekennzeichnet, dass sie wenigstens einen weiteren mit isolierendem Material (27, 11; 8; 11) gefüllten zweiten Tiefgraben (23) zur Formung eines zweiten Isolationsgrabens zur elektrischen Isolierung von Bereichen der Halbleiterstruktur umfasst, wobei der zweite Tiefgraben (23) von der Oberfläche (4) der Epischicht (3) bis in das Halbleitersubstrat (1) reicht und die vergrabene Schicht (2) elektrisch isoliert.
  10. Verfahren zur Herstellung einer Halbleiterstruktur nach Anspruch 1, welches die folgenden Schritte umfasst: – Bereitstellen eines Halbleiter-Schichtstapels, der ein Halbleitersubstrat (1), eine hochdotierte vergrabene Schicht (2), die wenigstens in Teilen des Halbleitersubstrats ausgebildet ist, und eine einkristalline Halbleiterschicht (3), die auf dem Halbleitersubstrat (1) und der vergrabenen Schicht (2) angeordnet ist und eine obere Oberfläche (4) hat, umfasst; – Herstellen eines ersten Tiefgrabens (5), der Bereiche der Halbleiterstruktur und der vergrabenen Schicht (2) elektrisch isoliert und der von der Oberfläche (4) der einkristallinen Halbleiterschicht (3) durch die vergrabene Schicht (2) hindurch bis in das Halbleitersubstrat (1) reicht, und nahezu vollständige Füllung des ersten Isolationsgrabens mit isolierendem Material (27, 11; 8; 11); – Formen im isolierenden Material (27, 11; 8; 11) im ersten Tiefgraben (5) einer von der Oberfläche (4) der einkristallinen Halbleiterschicht (3) bis zur Höhe der vergrabenen Schicht (2) oder bis in die vergrabene Schicht (2) reichenden Aussparung (18) an einer Randfläche des ersten Tiefgrabens und unmittelbar lateral an die vergrabene Schicht (2) anschließend; und – Formen eines von der Oberfläche (4) der Epischicht (3) bis zur vergrabenen Schicht (2) oder in diese reichenden niederohmigen Kontakts (30, 21), der die Aussparung (18) im isolierenden Material (27, 11; 8; 11) im ersten Tiefgraben (5) zur Kontaktierung der vergrabenen Schicht (2) ausfüllt.
  11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass die Formung des niederohmigen Kontakts zur Kontaktierung der vergrabenen Schicht in dem ersten Tiefgraben (5) das Abscheiden einer Phosphinschicht (21) aus der Gasphase in der Aussparung (18) umfasst.
  12. Verfahren nach Anspruch 10 oder 11, welches ferner die Herstellung wenigstens eines mit isolierendem Material (27, 11; 8; 11) gefüllten zweiten Tiefgrabens (23) zur Formung eines zweiten Isolationsgraben zur elektrischen Isolierung von Bereichen der Halbleiterstruktur umfasst, wobei der zweite Tiefgraben (23) von der Oberfläche (4) der Epischicht (3) bis in das Halbleitersubstrat (1) reicht und die vergrabene Schicht (2) elektrisch isoliert.
DE200610023731 2006-05-19 2006-05-19 Halbleiterstruktur und Verfahren zur Herstellung der Halbleiterstruktur Expired - Fee Related DE102006023731B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200610023731 DE102006023731B4 (de) 2006-05-19 2006-05-19 Halbleiterstruktur und Verfahren zur Herstellung der Halbleiterstruktur

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200610023731 DE102006023731B4 (de) 2006-05-19 2006-05-19 Halbleiterstruktur und Verfahren zur Herstellung der Halbleiterstruktur

Publications (2)

Publication Number Publication Date
DE102006023731A1 DE102006023731A1 (de) 2007-11-22
DE102006023731B4 true DE102006023731B4 (de) 2008-04-17

Family

ID=38608061

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200610023731 Expired - Fee Related DE102006023731B4 (de) 2006-05-19 2006-05-19 Halbleiterstruktur und Verfahren zur Herstellung der Halbleiterstruktur

Country Status (1)

Country Link
DE (1) DE102006023731B4 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1353368A1 (de) * 2002-04-11 2003-10-15 AMI Semiconductor Belgium BVBA Halbleiterstruktur und Herstellungsverfahren
DE102004002181A1 (de) * 2004-01-15 2005-08-11 Infineon Technologies Ag Integrierter Transistor, insbesondere für Spannungen größer 40 Volt, und Herstellungsverfahren
DE102004052610A1 (de) * 2004-10-29 2006-05-04 Infineon Technologies Ag Anschluss, Ausgestaltung und Herstellung einer vergrabenen Halbleiterschicht (Buried-Layer)

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1353368A1 (de) * 2002-04-11 2003-10-15 AMI Semiconductor Belgium BVBA Halbleiterstruktur und Herstellungsverfahren
DE102004002181A1 (de) * 2004-01-15 2005-08-11 Infineon Technologies Ag Integrierter Transistor, insbesondere für Spannungen größer 40 Volt, und Herstellungsverfahren
DE102004052610A1 (de) * 2004-10-29 2006-05-04 Infineon Technologies Ag Anschluss, Ausgestaltung und Herstellung einer vergrabenen Halbleiterschicht (Buried-Layer)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
De Pestel F. (u.a.): Deep Trench Isolation for a 50V, IEEE 2003, Vol. 8, S. 191 *

Also Published As

Publication number Publication date
DE102006023731A1 (de) 2007-11-22

Similar Documents

Publication Publication Date Title
DE102005046624B3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE19845003C1 (de) Vertikaler Feldeffekttransistor mit innenliegendem ringförmigen Gate und Herstellverfahren
DE102006037510B3 (de) Verfahren zum Herstellen einer Grabenstruktur, die Verwendung dieses Verfahrens zur Herstellung einer Halbleiteranordnung und Halbleiteranordnung mit einer Grabenstruktur
DE69931890T2 (de) Integrierter Leistungsschaltkreis mit vertikalem Stromfluss und dessen Herstellungsverfahren
DE102005012217B4 (de) Lateraler MISFET und Verfahren zur Herstellung desselben
DE102007020258A1 (de) Technik zur Verbesserung des Transistorleitungsverhaltens durch eine transistorspezifische Kontaktgestaltung
DE102006029701B4 (de) Halbleiterbauteil sowie Verfahren zur Herstellung eines Halbleiterbauteils
DE10219107A1 (de) SOI-Transistorelement mit einem verbesserten Rückseitenkontakt und ein Verfahren zur Herstellung desselben
DE102018211600A1 (de) Hochspannungstransistor unter verwendung einer vergrabenen isolierenden schicht als gatedielektrikum
DE10326523A1 (de) Feldeffekttransistor, insbesondere doppelt diffundierter Feldeffekttransistor, sowie Herstellungsverfahren
DE19654686C2 (de) Verfahren zum Herstellen einer Dreiwannen-Anordnung in einer Halbleitervorrichtung
DE10063443B4 (de) Verfahren zur Herstellung einer Elektrode eines mittels Feldeffekt steuerbaren Halbleiterbauelements und mittels Feldeffekt steuerbares Halbleiterbauelement
DE19727264B4 (de) Halbleitervorrichtung mit einer t-förmigen Feldoxidschicht und Verfahren zu deren Herstellung
DE102004060365B4 (de) Bauelement mit Halbleiterübergang und Verfahren zur Herstellung
DE10361715B4 (de) Verfahren zur Erzeugung eines Übergangsbereichs zwischen einem Trench und einem den Trench umgebenden Halbleitergebiet
DE102006023731B4 (de) Halbleiterstruktur und Verfahren zur Herstellung der Halbleiterstruktur
DE19957123B4 (de) Verfahren zur Herstellung einer Zellenanordnung für einen dynamischen Halbleiterspeicher
EP1155446B1 (de) Verfahren zum herstellen einer dram-zelle mit einem grabenkondensator
DE10147120B4 (de) Grabenkondensator und Verfahren zur Herstellung desselben
DE19821999A1 (de) SOI-Halbleiteranordnung und Verfahren zur Herstellung derselben
DE69826551T2 (de) Vertikaler Feldeffekttransistor mit isolierter Steuerelektrode, Verfahren zu dessen Herstellung und entsprechende integrierte Schaltung
DE10159414A1 (de) Bipolar-Transistor und Verfahren zum Herstellen desselben
DE10327709A1 (de) Integrierte Schaltungsanordnung mit npn- und pnp-Bipolartransistoren sowie Herstellungsverfahren
DE102005044124A1 (de) Verfahren zur Herstellung einer integrierten Schaltung mit Gate-Selbstschutz, und integrierte Schaltung mit Gate-Selbstschutz
DE19525072C2 (de) Integrierte Schaltungsanordnung, bei der ein erstes Bauelement an einer Hauptfläche eines Halbleitersubstrats und ein zweites Bauelement am Grabenboden angeordnet sind, und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee