DE10327709A1

DE10327709A1 - Integrierte Schaltungsanordnung mit npn- und pnp-Bipolartransistoren sowie Herstellungsverfahren

Info

Publication number: DE10327709A1
Application number: DE10327709A
Authority: DE
Inventors: Martin Dr. Seck; Thomas BÖTTNER; Thomas Dr. Huttner; Stefan Drexl
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2003-06-21
Filing date: 2003-06-21
Publication date: 2005-01-13
Also published as: WO2004114408A1; US20060131694A1; EP1636846A1; US7968416B2; US20090305477A1; CN100550384C; CN1809926A; US7592648B2

Abstract

Erläutert wird unter anderem eine integrierte Schaltungsanordnung (100), die einen npn-Transistor (102) und einen pnp-Transistor (104) enthält. Es entstehen Transistoren mit hervorragenden elektrischen Eigenschaften, wenn der pnp-Transistor eine Aussparung (142) enthält, die die Breite des Emitteranschlussbereiches (120) des pnp-Transistors begrenzt und das elektrisch leitfähige Material des Anschlussbereiches (120) die Aussparung (142) lateral überlappt.

Description

Die Erfindung betrifft eine integrierte Schaltungsanordnung, die mindestens einen npn-Bipolartransistor und einen pnp-Bipolartransistor enthält. Der npn-Bipolartransistor enthält in der folgenden Reihenfolge aneinandergrenzend:

– einen n-dotierten Kollektorbereich, der im Folgenden auch als Randbereich bezeichnet wird,
– einen p-dotierten Basisbereich, und
– einen n-dotierten Emitterbereich, der ebenfalls auch als Randbereich bezeichnet wird.

Der pnp-Bipolartransistor enthält in der folgenden Reihenfolge aneinandergrenzend:

– einen p-dotierten Kollektorbereich, der im Folgenden auch als Randbereich bezeichnet wird,
– einen n-dotierten Basisbereich, und
– einen p-dotierten Emitterbereich, der ebenfalls als Randbereich bezeichnet wird.

Die Emitterbereiche sind üblicherweise höher dotiert als die Kollektorbereiche. Die Dotierstoffkonzentration des Basisbereiches liegt üblicherweise zwischen der Dotierstoffkonzentration des Emitterbereiches und der Dotierstoffkonzentration des Kollektorbereiches.
Die integrierte Schaltungsanordnung enthält außerdem eine elektrisch isolierende Isolierschicht, die eine Aussparung im Bereich des pnp-Bipolartransistors enthält. Unter der Aussparung im Bereich des pnp-Transistors ist der Basisbereich des pnp-Bipolartransistors angeordnet. In der Aussparung ist elektrisch leitfähiges Material angeordnet, das mit dem Emitterbereich des pnp-Transistors elektrisch leitfähig verbunden ist oder das sogar an den einen Emitterbereich angrenzt.
In der elektrisch isolierenden Schicht befindet sich außerdem im Bereich des npn-Transistors eine weitere Aussparung, in welcher der Basisbereich des npn-Transistors angeordnet ist.
Die Randbereiche und der Basisbereich eines Transistors sind in einkristallinem Halbleitermaterial angeordnet. Bei dem npn-Transistor wurde in der weiteren Aussparung eine einkristalline Schicht erzeugt, um beispielsweise durch die Verwendung von zwei aneinandergrenzenden einkristallinen Schichten mit voneinander verschiedenen Grundmaterial die elektrischen Eigenschaften des Transistors zu verbessern, beispielsweise die sogenannte Transitfrequenz.

Eine integrierte Schaltungsanordnung mit pnp- und npn-Transistoren ist beispielsweise aus der deutschen Patentschrift DE 199 58 062 C2 bekannt, wobei dort noch eine zusätzliche Silizidierung durchgeführt wird, die jedoch auch entfallen kann.

Es ist Aufgabe der Erfindung, eine einfach herzustellende integrierte Schaltungsanordnung mit npn- und pnp-Bipolartransistoren anzugeben, die insbesondere gute elektrische Eigenschaften haben. Außerdem soll ein Herstellungsverfahren angegeben werden.

Die Erfindung geht von der Überlegung aus, dass bei dem bisher verwendeten Verfahren die gesamte Herstellung weder mit Hinblick auf den npn-Bipolartransistor noch mit Hinblick auf den pnp-Transistor optimal durchgeführt wird. Dabei werden die elektrischen Eigenschaften des npn-Bipolartransistors und des pnp-Bipolartransistors verringert. So kann beispielsweise bei der Strukturierung einer auf der Isolierschicht angeordneten polykristallinen Siliziumschicht im Bereich des npn-Transistors nicht stark überätzt werden, um steile Flanken zu erzielen, was für die Reproduzierbarkeit der Transistoreigenschaften von großer Bedeutung sein kann. Eine starke Überät zung ist bspw. eine Überätzung um mehr als 50 Prozent oder um mehr als 100 Prozent. Beim Ätzen einer 200 nm dicken polykristallinen Schicht bedeutet eine hundertprozentige Überätzung eine Verdopplung der Ätzdauer, die zum Ätzen der 200 nm erforderlich ist. Bei der Überätzung wird jedoch im Bereich des pnp-Transistors der neben dem Emitter angeordnete Basisanschlussbereich des pnp-Transistors teilweise abgetragen, wie bei dem Verfahren gemäß Patentschrift DE 199 58 062 C2 der Fall ist. Die Erfindung geht weiterhin von der Überlegung aus, dass auch bei der erfindungsgemäßen integrierten Schaltungsanordnung die gleichzeitige Verwendung von Schichten für den Aufbau des pnp-Transistors und des npn-Transistors beibehalten werden soll.

Bei der erfindungsgemäßen Schaltungsanordnung wird deshalb die Isolierschicht weiter an den Emitterbereich bzw. an den Emitteranschlussbereich des pnp-Transistors herangezogen als bisher, so dass die Aussparung an den Anschlussbereich des Emitters des pnp-Transistors angrenzt und somit die Breite des elektrischen Kontaktes zwischen Emitter und Emitteranschlussbereich und indirekt auch die Breite des Emitterbereiches vorgibt. Außerdem wird das elektrisch leitfähige Material so strukturiert, dass nach der Strukturierung elektrisch leitfähiges Material des Anschlussbereiches auch außerhalb der Aussparung an die Isolierschicht angrenzt. Durch diese Maßnahme dient die Isolierschicht als Ätzstoppschicht und nicht der empfindliche Teilbereich des Basisanschlussbereichs, welcher sich neben dem Emitterbereich befindet. Aufgrund des ungedünnten Basisanschlussbereiches bleibt der Basisanschlusswiderstand klein. Dadurch wird die maximale Oszillationsfrequenz groß. Die minimale Rauschzahl sowie Verzögerungszeiten sinken. Zudem verbessert sich die Reproduzierbarkeit der zuvor genannten Kenngrößen. Weitere schaltungstechnische Wirkungen werden an Hand der weiteren Ausführungen deutlich.

Bei Ausgestaltungen grenzt die Aussparung im Bereich des pnp-Transistors auch an den Emitterbereich. Dies wird dadurch erreicht, dass nach dem Einbringen des elektrisch leitfähigen Materials Dotierstoffe aus diesem Material in das unter der Aussparung liegende Material eindiffundieren und dort den Emitterbereich bilden.

Bei einer anderen Ausgestaltung füllt das elektrisch leitfähige Material die Aussparung vollständig, so dass kein anderes Material und auch keine Leerräume in der Aussparung vorhanden sind. Bei einer nächsten Ausgestaltung ist die elektrisch isolierende Schicht eine ebene Schicht, die auf einem ebenen Substrat angeordnet ist. Das ebene Substrat enthält beispielsweise einen Substrathauptbereich und eine darauf angeordnete Epitaxieschicht gleichmäßiger Dicke.

Bei einer Weiterbildung der Schaltungsanordnung ist in der weiteren Aussparung, d.h. in der Aussparung des npn-Transistors, eine einkristalline Schicht angeordnet, die ein anderes Grundmaterial als der nicht in der Aussparung angeordnete Randbereich des npn-Transistors enthält. Die einkristalline Schicht enthält vorzugsweise Silizium-Germanium oder Silizium-Germanium-Kohlenstoff als Grundmaterial. Das nicht in der Aussparung des npn-Transistors angeordnete einkristalline Material enthält vorzugsweise Silizium als Grundmaterial. Durch die Verwendung der genannten Materialien lassen sich Transitfrequenzen von 100 GHz oder sogar von 200 GHz erzielen. Trotz dieser hohen Transitfrequenzen des npn-Transistors wird der pnp-Transistor aufgrund des Aufbaus der integrierten Schaltungsanordnung nicht übermäßig beeinträchtigt.

Bei einer anderen Weiterbildung ist das elektrisch leitfähige Material stark p-dotiertes Halbleitermaterial, insbesondere polykristallines Halbleitermaterial, z.B. polykristallines Silizium. Dieses Material bietet die Möglichkeit, durch Ausdiffusion in einkristallines Material den Emitterbereich des pnp-Bipolartransisturs zu erzeugen. Gleichzeitig werden bei der Weiterbildung durch Ausdiffusion Anschlussbereiche für den Anschluss des Basisbereiches des npn-Transistors mit einer höheren Dotierung versehen. Somit werden wiederum Verfahrensschritte sowohl zur Herstellung des pnp-Transistors als auch zur Herstellung des npn-Transistors verwendet. Weiterhin lässt sich das elektrisch leitfähige Material mit Dotierung dazu verwenden, den Kollektorbereich des pnp-Transistors anzuschließen. Dies vereinfacht die Herstellung weiter.

Bei einer nächsten Weiterbildung befinden sich an Seitenflächen des elektrisch leitfähigen Materials und angrenzend an die Isolierschicht Abstandselemente, sogenannte Spacer. Der Fußbereich der Spacer liegt am pnp-Transistor auf der Isolierschicht. Die Spacer werden vorzugsweise aus elektrisch isolierendem Material hergestellt, beispielsweise aus Siliziumdioxid oder Siliziumnitrid. Außerdem können sich die Spacer mit zunehmendem Abstand vom isolierenden Material verjüngen. Die Abstandselemente sind beispielsweise sogenannte Einfachabstandselemente oder Doppel-Abstandselemente, zu deren Herstellung nur eine Schicht isotrop geätzt worden ist oder zu deren Herstellung zwei Schichten verwendet worden sind, wovon eine isotrop geätzt worden ist. Die Abstandselemente haben nur im Bereich des npn-Transistors eine Isolationsfunktion zwischen den Anschlussbereichen für den Emitter und für die Basis. Im Bereich des pnp-Transistors sind die Abstandselemente jedoch nicht störend, so dass sie ohne zusätzliche Verfahrensschritte auch im Bereich des pnp-Transistors ausgebildet und dort belassen werden.

Bei einer anderen Weiterbildung ist der Basisbereich des pnp-Transistors über eine einkristalline Schicht angeschlossen, die sich unter der Isolierschicht bis zu mindestens einer Basisanschlussaussparung in der Isolierschicht erstreckt. Die einkristalline Schicht ist im Bereich des Basisanschlussbereich höher als im Basisbereich dotiert, um den Anschlusswi derstand zu verringern. Der Basisanschlussbereich erstreckt sich bei einer Ausgestaltung bis unterhalb eines Abstandselementes am Emitteranschlussbereich des pnp-Transistors oder sogar bis unter den Emitteranschlussbereich des npn-Transistors. Die Basisanschlussaussparung enthält außerdem elektrisch leitfähiges Material, insbesondere hochdotiertes polykristallines Silizium oder metallisches Material. Bei einer Weiterbildung wird sowohl der Basisbereich des pnp-Transistors, der Kollektorbereich des npn-Transistors und der Emitterbereich des npn-Transistors über eine n-dotierte Halbleitermaterialschicht angeschlossen. Diese Schicht wird also wieder mehrfach verwendet und durch einmalige Strukturierung werden Anschlüsse in Transistoren beider Transistorarten hergestellt.

Bei einer nächsten Weiterbildung ist der weiter von der Aussparung entfernte Randbereich des pnp-Transistors mit Hilfe eines Dotiergebietes ausgebildet, das die gleiche Umrissform wie die Aussparung hat. Mit anderen Worten heißt das, dass die Aussparung als Implantationsmaske verwendet worden ist. Damit hat die Aussparung eine weitere Funktion. Solche Verfahren werden auch als SIC-Verfahren (selektiv implantierter Kollektor) bezeichnet. Durch das SIC-Verfahren lässt sich ein kleines Kollektorgebiet ohne Zusatzmaske erzeugen. Aufgrund des kleinen Kollektorgebietes wird die parasitäre Basis-Kollektor-Kapazität im Vergleich zu einem breiteren Kollektor erheblich gesenkt. Die elektrischen Eigenschaften des pnp-Transistors verbessern sich weiter. Dies erhöht den Anreiz, Schaltungen zu nutzen, die sowohl npn- als auch pnp-Transistoren enthalten. Beispielsweise lassen sich Stromquellen an positivem Potential einfacher mit pnp-Transistoren realisieren als mit npn-Transistoren. Bisher war ein SIC-Verfahren bei der gleichzeitigen Herstellung von npn- und pnp-Transistoren nur im Bereich des npn-Transistors möglich.

Bei einer nächsten Weiterbildung der erfindungsgemäßen Schaltungsanordnung ist der pnp-Transistor als Multiemitter- Transistor ausgebildet, der mindestens zwei Aussparungen enthält, an denen außerhalb der jeweiligen Aussparung elektrisch leitfähiges Material des Anschlussbereiches eines Emitters angrenzt. Bei der erfindungsgemäßen Schaltungsanordnung lässt sich die Breite des Emitters im Vergleich zu bisherigen pnp-Transistoren in Schaltungen mit npn-Transistoren verringern. Eine kleine Emitterbreite bewirkt gute Hochfrequenzeigenschaften des Transistors, verringert aber den maximal zulässigen Schaltstrom. Um dennoch größere Ströme schalten zu können wird auch die Anordnung mehrerer Emitterbereiche nebeneinander attraktiv, wobei die insgesamt benötigte Chipfläche aufgrund der verringerten Emitterbreite klein ist. Es lassen sich also auf einer kleinen Chipfläche Multiemitter-pnp-Transistoren mit guten Hochfrequenzeigenschaften und hohen schaltbaren Stromstärken herstellen.

Bei einer anderen Weiterbildung sind die in der erfindungsgemäßen Schaltungsanordnung enthaltenen Dotierungen von dem entgegengesetzten Typ zu den oben angegebenen Typen. Demzufolge würde beispielsweise der Basisbereich des pnp-Transistors in einer Aussparung angeordnet werden, die sich in der Isolierschicht befindet.

Die Erfindung betrifft in einem weiteren Aspekt ein Verfahren zum Herstellen einer integrierten Schaltungsanordnung, insbesondere der erfindungsgemäßen Schaltungsanordnung oder einer derer Weiterbildungen. Damit gelten die oben genannten technischen Wirkungen auch für das erfindungsgemäße Verfahren. Beim erfindungsgemäßen Verfahren werden die folgenden Schritte ausgeführt:

– Aufbringen einer Isolierschicht auf ein einkristallines Halbleitermaterial, z.B. auf einkristallines Silizium,
– Strukturieren der Isolierschicht unter Erzeugung einer Aussparung im Bereich des pnp-Transistors bzw. des noch herzustellenden pnp-Transistors. Unterhalb der Aussparung befindet sich der Basisbereich des pnp-Transistors bzw. wird der Basisbereich noch ausgebildet.
– Aufbringen einer Anschlussschicht aus elektrisch leitfähigem Material oder in ein solches Material umwandelbares Material auf die strukturierte Isolierschicht, d.h. insbesondere in-situ-Dotierung oder nachträgliche Dotierung von Halbleitermaterial,
– Strukturieren der Anschlussschicht unter Erzeugung eines Anschlussbereiches für den Emitterbereich des pnp-Transistors in der Aussparung und auf der Isolierschicht außerhalb der Aussparung,
– Erzeugen des Basisbereiches des npn-Transistors in der Isolierschicht nach dem Strukturieren der Anschlussschicht.

Zum Anschluss des Basisbereiches des pnp-Transistors werden bei einer Weiterbildung Anschlüsse aus Metall verwendet, die die Isolierschicht durchdringen. Bei einer alternativen Weiterbildung werden n-dotierte Anschlussbereiche verwendet, die den Anschlussbereich für den Emitter des pnp-Transistors überlappen. Für die Überlappung wird keine zusätzliche Chipfläche benötigt, da der Emitter bereits um einen vorgegebenen Abstand die Isolierschicht überlappt.

Im Folgenden werden Ausführungsbeispiele der Erfindung an Hand der beiliegenden Zeichnungen erläutert. Darin zeigen:
1 die Anätzung eines Basisanschlussbereiches eines pnp-Transistors beim gleichzeitigen Überätzen im Bereich eines npn-Transistors,
2 eine integrierte Schaltungsanordnung mit einem pnp-Transistor und einem npn-Transistor,
3 und 4 Herstellungsstufen bei der Herstellung der in 2 gezeigten Schaltungsanordnung, und
5 eine integrierte Schaltungsanordnung mit Multiemitter-pnp-Transistor und mit npn-Transistor.
1 zeigt die Herstellung einer integrierten Schaltungsanordnung 8 gemäß der deutschen Patentschrift DE 19958062 C2 .
Die integrierte Schaltungsanordnung 8 enthält ein nicht dargestelltes p-dotiertes Substrat aus Silizium. Auf dem Substrat befindet sich eine n-Epitaxieschicht 10, die im Bereich des pnp-Transistors an ihrer Oberfläche n-dotiert worden ist, siehe Dotierbereich 12 der später den Basisanschlussbereich des pnp-Transistors bildet. Die Dotierstoffkonzentration im Dotierbereich 12 beträgt beispielsweise 10¹⁸ Dotierstoffatome je Kubikzentimeter, so dass der Dotierbereich 12 zur Ausbildung eines Basisbereiches des pnp-Transistors geeignet ist. Unterhalb des Dotierbereiches 12 befindet sich ein Dotierbereich 14, in dem eine p-Dotierung von beispielsweise 10¹⁷ Dotieratomen je Kubikzentimeter erzeugt worden ist.
Im Bereich des npn-Transistors befindet sich an der Oberfläche der n-Epitaxieschicht 10 ein Dotierbereich 16, der n-dotiert ist und bei dieser Herstellungsstufe beispielsweise die Grunddotierung der n-Epitaxie von 10¹⁶ Dotieratomen je Kubikzentimeter hat. Der Dotierbereich 16 wird später als Kollektorbereich des npn-Transistors noch höher dotiert.
Auf der n-Epitaxieschicht 10 befindet sich eine Isolierschicht 18, die beispielsweise eine Dicke von 100 nm hat und aus Siliziumdioxid besteht. Im Bereich des pnp-Transistors ist die Isolierschicht 18 großflächig ausgespart, so dass sie in 1 nicht dargestellt ist. Im Bereich des npn-Transistors, insbesondere oberhalb des Dotierbereiches 16, ist dagegen die Isolierschicht 18 vorhanden und noch unstrukturiert.
Nach dem Aufbringen der Isolierschicht 18 wurde eine stark p-dotierte polykristalline Siliziumschicht 20 ganzflächig abgeschieden, die im folgenden kurz als Polysiliziumschicht 20 bezeichnet wird. Beispielsweise beträgt in der Polysiliziumschicht 20 die Anzahl von Dotieratomen 10²⁰ Dotieratome je Kubikzentimeter. Im Bereich des pnp-Transistors liegt die Polysiliziumschicht 20 aufgrund der fehlenden Isolierschicht 18 auf dem Dotierbereich 12 auf. Im Bereich des npn- Transistors liegt die Polysiliziumschicht 20 dagegen auf der Isolierschicht 18 auf.
Oberhalb der Polysiliziumschicht 20 wurde eine isolierende Deckschicht 22 ganzflächig aufgebracht. Danach wurde Fotolack 24 auf die Deckschicht 22 aufgebracht, belichtet und entwickelt, so dass die in 1 dargestellten Bereiche des Fotolacks 24 stehen geblieben sind, d.h. oberhalb eines Emitteranschlussbereiches des pnp-Transistors und oberhalb eines Basisanschlussbereiches des npn-Transistors.
Anschließend wird eine Ätzung zur Strukturierung der Deckschicht 22 und zur Strukturierung der darunterliegenden Polysiliziumschicht 20 durchgeführt, beispielsweise mit Hilfe von reaktivem Ionenätzen, siehe Pfeile 26 und 28. Das reaktive Ionenätzen wird beim Ätzen der Polysiliziumschicht 20 selektiv zur Isolierschicht 18 durchgeführt. Um schräge Flanken 30 der Polysiliziumschicht 20 im Bereich des npn-Transistors vollständig zu beseitigen, wäre ein starkes Überätzen erforderlich. Aufgrund der starken Überätzung beim Ätzen der Polysiliziumschicht 20 würde im Bereich des pnp-Transistors der Dotierbereich 12 durchtrennt werden. Deshalb kann nur schwach überätzt werden, wobei der Dotierbereich 12 angeätzt und somit dessen ursprüngliche Dicke D1 um eine Dicke D2 vermindert wird. Hinzu kommt, dass die Selektivität im Bereich des pnp-Transistors beim Ätzen der Polysiliziumschicht 20 aufgrund des unter der Polysiliziumschicht 20 liegenden Siliziums erheblich geringer als die Selektivität im Bereich des npn-Transistors ist, wo unter der Polysiliziumschicht 20 die Isolierschicht 18 aus Siliziumdioxid liegt.
2 zeigt eine integrierte Schaltungsanordnung 100, bei deren Herstellung die an Hand der 1 erläuterten Probleme nicht mehr auftreten. Die integrierte Schaltungsanordnung enthält einen im linken Teil der 2 dargestellten pnp-Transistor 102 und einen im rechten Teil der 2 dargestellten npn-Transistor 104. Beide Transistoren 102 und 104 sind vertikale Transistoren, bei denen der aktive Emitterbereich, der Basisbereich und der aktive Kollektorbereich vertikal angeordnet sind, wenn eine den Transistor tragende Substratoberfläche horizontal liegt, d.h. die aktiven Bereiche sind in Normalenrichtung einer Hauptfläche des Substrats aufgereiht, wobei eine Hauptfläche eine Fläche mit einem erheblich größeren Flächeninhalt, als beispielsweise eine Randfläche des Substrats ist.
Eine vertikale Linie 106 zwischen den Transistoren 102 und 104 verdeutlicht, dass die beiden Transistoren 102 und 104 sowohl nebeneinander als auch in weit voneinander entfernt liegenden Schaltungsteilen der integrierten Schaltungsanordnung 100 angeordnet werden können. Beispielsweise liegen mehrere andere Bauelemente zwischen den beiden Transistoren 102 und 104.
Der Transistor 102 enthält ausgehend von einem Substrat 108 mit zunehmendem Abstand vom Substrat 108 in der angegebenen Reihenfolge aneinandergrenzend:

– eine n-dotierte Wanne 110, eine p-dotierte vergrabene Kollektorzuleitungsschicht 112,
– einen einkristallinen p-dotierten Kollektorbereich 114,
– einen einkristallinen n-dotierten Basisbereich 116,
– einen einkristallinen p-dotierten Emitterbereich 118,
– einen polykristallinen Emitteranschlussbereich 120 aus Silizium, und
– einen metallischen Emitteranschluss 124, beispielsweise aus Wolfram.

Auf dem Emitteranschlussbereich befindet sich eine isolierende Deckschicht 122, beispielsweise aus Siliziumdioxid, mit einer Aussparung für den Emitteranschluss.
Eine auf dem Substrat 102 aufgebrachte Epitaxieschicht 126 enthält zwei den Transistor 102 lateral isolierende Isolationsgräben 128, 130 sowie einen zwischen diesen Isolationsgrä ben 128 und 130 angeordneten Isolationsgraben 132, der zur Isolation eines n-Dotierbereiches 134 zur Aufnahme des Basisbereiches 116 und zum Anschluss des Basisbereiches 116 von einem p-Dotierbereich 136 zum Anschluss der vergrabenen p-Kollektorzuleitung 112 dient. In dieser Ausführung reichen die Isoliergräben 128 bis 132 bis in die Kollektorzuleitung 180. Die Epitaxieschicht 126 hat beispielsweise eine Dicke von 300 nm. Bei einem anderen Ausführungsbeispiel ist die Kollektorzuleitung 112 des pnp-Transistors 102 tiefer im Substrat 108 angeordnet als die Kollektorzuleitung 180 des npn-Transistors 104.
Auf den Isoliergräben 128 bis 132 befindet sich eine Isolierschicht 140, die beispielsweise eine Dicke von 100 nm hat und aus Siliziumoxid besteht. Die Isolierschicht 140 enthält eine Aussparung 142 zur Aufnahme des polykristallinen Emitteranschlussbereiches 120 und eine Aussparung 144 zur Aufnahme eines stark p-dotierten polykristallinen Kollektoranschlussbereiches 146, der ebenfalls von der isolierenden Deckschicht 122 bedeckt ist. Zum Kollektoranschlussbereich 146 führt ein metallischer Kollektoranschluss 148.
Die Isolierschicht 140 enthält außerdem beidseitig der Aussparung 142 Aussparungen für metallische Basisanschlüsse 150, 152, die über stark n-dotierte Anschlussbereiche 154 und 156 mit dem n-dotierten Dotierbereich 134 verbunden sind.
Außerdem sind seitlich des Emitteranschlussbereiches 120 und des Kollektoranschlussbereiches 146 Spacer 160 bis 164 angeordnet. Die Spacer 160 bis 164, die Basisanschlüsse 150, 152, der Emitteranschluss 124 und der Kollektoranschluss 128 liegen in einer Zwischenlagen-Isolierschicht 170, die beispielsweise aus Siliziumdioxid besteht. Weitere Metallisierungslagen zum Anschluss des Transistors 102 sind in 2 nicht dargestellt.
Zwischen dem p-Dotierbereich 136 und dem Kollektoranschlussbereich 146 befindet sich noch ein stark p-dotierter Dotierbereich 172. Der Dotierbereich 172 entsteht durch Ausdiffusion von Dotierstoffen aus dem Kollektoranschlussbereich 146 in die Epitaxieschicht 126.
Der npn-Transistor 104 enthält ausgehend von demselben Substrat 108 mit zunehmendem Abstand vom Substrat 108 in der angegebenen Reihenfolge aneinandergrenzend:

– eine n-dotierte vergrabene Kollektorzuleitung 180,
– einen einkristallinen n-dotierten Kollektorbereich 182,
– einen einkristallinen p-dotierten Basisbereich 184,
– einen einkristallinen n-dotierten Emitterbereich 186,
– einen n-dotierten polykristallinen Emitteranschlussbereich 188, und
- einen metallischen Emitteranschluss 190.

Der Transistor 104 enthält zwei bis zur Kollektorzuleitung 180 reichende Isolationsgräben 192 und 194. Zwischen den Isolationsgräben 192 und 194 ist ein Isolationsgraben 196 angeordnet, der den Kollektorbereich 182 von einem n-dotierten Dotierbereich 198 isoliert. Der Dotierbereich 198 dient zum Anschluss der vergrabenen Kollektorzuleitung 180.
Auch auf den Isoliergräben 192 bis 196 ist die Isolierschicht 140 angeordnet. Die Isolierschicht 140 hat im Bereich des npn-Transistors 104 eine Aussparung 200, in der eine durch selektive Epitaxie aufgewachsene Schicht angeordnet ist, die üblicherweise teilweise aus Silizium-Germanium, teilweise aus Silizium besteht. Bspw. wird erst die Silizium-Germaniumschicht und dann die Siliziumschicht erzeugt. Die Aussparung 200 und damit die Epitaxieschicht enthält den Basisbereich 184 und den Emitterbereich 186.
In der Isolierschicht 140 befindet sich im Bereich des npn-Transistors 104 außerdem eine Aussparung 202, in der ein stark dotierter polykristalliner Kollektoranschlussbereich 204 angeordnet ist. Der Kollektoranschlussbereich 204 besteht aus n-dotiertem polykristallinen Silizium, dessen Dotierstoffe zum Teil in die Epitaxieschicht 126 eindiffundiert worden sind und dort einen Dotierbereich 206 bilden, der an den Dotierbereich 198 angrenzt. Der Kollektoranschlussbereich 204 ist über einen metallischen Kollektorkontakt 208 angeschlossen.
Dem Rand der Aussparung 200 überlappend sind auf der Isolierschicht 140 im Bereich des npn-Transistors 104 außerdem zwei p-dotierte polykristalline Bereiche 210 und 212 aus polykristallinem Silizium angeordnet. Die polykristallinen Bereiche 210 und 212 werden von verbliebenen Bereichen der Deckschicht 122 bedeckt. Der polykristalline Bereich 212 ist über einen metallischen Basisanschluss 230 angeschlossen.
An den Seitenflächen der polykristallinen Bereiche 210, 212 und der Bereiche der Deckschicht 122 auf diesen polykristallinen Bereichen sind Spacer 220 bis 226 angeordnet. An den beiden einander zugewandten Seitenflächen grenzen die Spacer 222 und 224 an den polykristallinen Emitteranschlussbereich 188 an.
Aus den dotierten polykristallinen Bereichen 210 und 212 sind Dotierstoffe in den innerhalb der Aussparung 200 angeordneten Silizium-Germaniumbereich eingedrungen und bilden dort Dotierbereiche 232 und 234. Die Transistoren 102 und 104 sind beispielsweise radialsymmetrische Transistoren oder Transistoren, deren Schichten sich senkrecht zur Blattebene nach hinten oder nach vorne fortsetzen.
3 zeigt eine Herstellungsstufe der integrierten Schaltungsanordnung 100. Ausgehend vom p-dotierten Substrat 108 wird im Bereich des npn-Transistors 104 zunächst die n-dotierte vergrabene Kollektorzuleitung 180 durch bspw. Arsen-Implantation und einschließende Eindiffusion erzeugt. Im Bereich des pnp-Transistors wird die n-Wanne 110 implantiert, die zur Isolation des Transistors 102 gegen das Substrat 108 dient.
Danach wird durch ganzflächige Epitaxie die Epitaxieschicht 126 aufgebracht. Alternativ kann auf die Epitaxie auch verzichtet werden, sofern die Bereiche 110 und 180 mit höherer Energie implantiert werden. In der Epitaxieschicht 126 werden danach mit Hilfe eines fotolithografischen Prozesses die Isoliergräben 128 bis 132 und 192 bis 196 gebildet, beispielsweise mit Hilfe einer reaktiven Ionenätzung. Danach werden die Isoliergräben 128 bis 132 und 192 bis 196 mit Siliziumdioxid gefüllt, das anschließend planarisiert wird. Alternativ lässt sich an Stelle der Isoliergräben 128 bis 132 bzw. 192 bis 196 auch eine LOCOS-Technik (LOCal Oxidization of Silicon) verwenden. Beim Erzeugen der Isolationsgräben 194 und 196 wird der Kullektorbereich 182 festgelegt.
In einem folgenden Implantationsschritt unter Verwendung einer nicht dargestellten Fotomaske wird der Dotierbereich 198 dotiert. Beispielsweise mit Hilfe einer Implantation und einer anschließenden Diffusion. Diese Implantation wird auch als npn-Kollektortief-Implantation bezeichnet.
Danach werden unter Zuhilfenahme weiterer Zusatzmasken die vergrabene Kollektorzuleitung 112, der n-Dotierbereich 134 und die Anschlussbereiche 154 und 156 implantiert. Außerdem wir mit Hilfe einer Zusatzmaske der p-Dotierbereich 136 erzeugt, der zum Anschluss des Kollektorbereiches 114 des pnp-Transistors dient.
Nach der Durchführung dieser Implantationsschritte wird die Isolierschicht 140 aufgebracht. Auf die Isolierschicht 140 wird eine Fotolackschicht 250 aufgebracht. Die Fotolackschicht 250 wird selektiv belichtet und entwickelt, um die Lage der Aussparungen 142, 146 und 202 festzulegen. Anschließend werden die Aussparungen 142, 146 und 202 in die Isolier schicht 140 geätzt, beispielsweise mit Hilfe eines reaktiven Ionenätzprozesses oder nass-chemisch.
Ohne Verwendung einer zusätzlichen Maske lässt sich danach der Kollektorbereich 114 implantieren, der unterhalb der Aussparung 142 angeordnet ist. Alternativ lässt sich jedoch für die Implantation des Kollektorbereiches 114 auch eine Zusatzmaske verwenden, oder die Implantation des Kollektorbereichs kann früher im Prozessablauf erfolgen, z.B. kann die Fototechnik zur Implantation des Bereichs 134 mitbenutzt werden.
Wie in 4 dargestellt, werden anschließend die Reste der Fotolackschicht 250 entfernt. Es wird eine p-dotierte polykristalline Siliziumschicht 260 abgeschieden oder durch undotierte Abscheidung und anschließende Dotierung erzeugt. Auf die Siliziumschicht 260 wird die Deckschicht 122 aufgebracht, beispielsweise mit Hilfe eines Abscheidungsprozesses. Anschließend wird eine Fotolackschicht 270 aufgebracht und selektiv belichtet. Die belichtete Fotolackschicht 270 wird entwickelt, um die Grenzen des polykristallinen Emitteranschlussbereiches 120, des polykristallinen Kollektoranschlussbereiches 146, des polykristallinen Bereiches 210 und des polykristallinen Bereiches 212 festzulegen. Anschließend werden die Deckschicht 122 und die polykristalline Siliziumschicht 260 mit Hilfe der strukturierten Fotolackschicht 270 strukturiert, wobei der Emitteranschlussbereich 120, der Kollektoranschlussbereich 146, der polykristalline Bereich 210 und der polykristalline Bereich 212 aus der polykristallinen Schicht 260 erzeugt werden. Beispielsweise wird eine reaktive Ionenätzung verwendet. Für alle vier genannten Bereiche dient die Isolierschicht 140 als Ätzstoppschicht. Deshalb greift auch eine lange Überätzung nicht den n-Dotierbereich 134 an. Im npn-Transistor 104 ist das Anätzen des n-Dotierbereiches 198 unkritisch.
Wie wieder aus der 2 ersichtlich, wird anschließend der npn-Transistor 104 vervollständigt, wobei jedoch keine weiteren bleibenden Schichten im Bereich des vertikalen pnp-Transistors 102 aufgebracht werden. Im Bereich des npn-Transistors 104 werden in der folgenden Reihenfolge insbesondere erzeugt:

– die Aussparung 200 durch nass-chemisches Ätzen der Isolierschicht 140,
– die epitaktische Schicht 184,
– die Spacer 220 bis 226, wobei auch die Spacer 160 bis 166 entstehen,
– der Kollektoranschlussbereich 204 und der Emitteranschlussbereich 188 aus einer n-dotierten polykristallinen Siliziumschicht mit Hilfe eines fotolithografischen Verfahrens.

Anschließend erfolgt eine Temperung zur Diffusion der Dotierstoffe auf dem polykristallinem Silizium. Spätestens dabei werden der Emitterbereich 118, der Dotierbereich 172, der Dotierbereich 206, die Dotierbereiche 232, 234 und der Emitterbereich 186 erzeugt.
Anschließend wird die Zwischenlayer-Isolierschicht 170 aufgebracht, planarisiert und mit Hilfe eines weiteren fotolithografischen Verfahrens strukturiert. In die entstehenden Kontaktlöcher werden die metallischen Kontakte eingebracht. Anschließend werden weitere Metallisierungslagen erzeugt.
5 zeigt eine integrierte Schaltungsanordnung 1100, bei deren Herstellung die gleichen Verfahrensschritte ausgeführt worden sind, wie beim Herstellen der Schaltungsanordnung 100. Jedoch wurde ein dem pnp-Transistor 102 entsprechender pnp-Transistor 1102 mit zwei voneinander getrennten Emitterbereichen 1118 und 1118b ausgeführt. Weiterhin enthält der Transistor 1102 zwei Kollektoranschlussbereiche 1144 und 1144b.
In 5 sind Elemente, die oben bereits erläutert worden sind, mit den gleichen Bezugszeichen gekennzeichnet, denen jedoch jeweils eine "1" vorangestellt worden ist. Diese Elemente werden nicht noch einmal erläutert. Doppelt ausgeführte Elemente mit dem gleichen Aufbau wie die bereits an Hand der 2 bis 4 erläuterten Elemente haben in 5 das gleiche Bezugszeichen, dem jedoch eine "1" vorangestellt und der Kleinbuchstabe "b" nachgestellt worden ist, z.B. der zweite Emitteranschlussbereich 1120b zusätzlich zum Emitteranschluss 1120. Der in 5 gezeigte mittlere Basisanschluss 1150 ist optional. Außerdem lässt sich auch die oben an Hand der 2 bis 4 erläuterte Variante mit einem beidseitigen Kollektoranschluss ausführen.
Bei einem anderen Ausführungsbeispiel werden zusätzlich zu den beiden Bipolartransistortypen noch Feldeffekttransistoren in der integrierten Schaltungsanordnung 100 bis 1100 integriert, so dass bspw. eine BiCMOS-Schaltungsanordnung (Bipolar Complementary Metal Oxide Semiconductor) entsteht.
Im Gegensatz zu bisher eingesetzten Verfahren ist bei den Verfahren gemäß der erläuterten Ausführungsbeispiele zum Basisanschluss kein n-dotiertes polykristallines Silizium notwendig, welches teilweise über dem p-polykristallinen Silizium verläuft. Selbst wenn zum Basisanschluss polykristallines Silizium verwendet wird, liegt eine Überlappung des polykristallinen Siliziums mit dem Emitteranschlussbereich über einen Chipflächenbereich, der bereits durch die Überlappung des Emitteranschlussbereiches 120 über die Isolierschicht 140 belegt ist. Die Überlappung des Emitterbereiches über die Isolierschicht beeinträchtigt die wirksame Breite des Emitterbereiches 118 jedoch nicht, so dass der Emitter deutlich schmaler gewählt werden kann als bisher. Dadurch lassen sich die elektrischen Eigenschaften des pnp-Transistors erheblich verbessern. Auch die Multiemitterkonfiguration gemäß 5, die z.B. für eine hohe Stromtragfä higkeit pro Chipfläche eingesetzt werden kann, gewinnt dadurch an Attraktivität.
Zusammenfassend gilt, dass die Integration eines vertikalen pnp-Transistors in eine Technologie mit npn-Transistoren, insbesondere von npn-Transistoren mit selektiver Basisepitaxie, angegeben wird, bei der der Emitter des vertikalen pnp-Transistors durch eine – wenn auch mit anderen Öffnungsabmessungen – ohnehin benötigte Öffnung, nämlich die Aussparung 142, in einer ohnehin benötigten Isolierschicht 140 definiert wird. Auch die Prozessschritte für die Herstellung der Öffnung in der Isolierschicht 140 sind ohnehin für die Herstellung von Öffnungen zur Substratkontaktierung auszuführen.
Die Herstellung eines vertikalen pnp-Transistors mit zusätzlichem Einfügen der Isolierschicht 140 und einer zusätzlichen Ätzung für die Aussparung 142 ist ebenfalls möglich, falls pnp-Transistoren ohne die gleichzeitige Erzeugung von npn-Transistoren erzeugt werden sollen.

8: Integrierte Schaltungsanordnung
10: n-Epitaxieschicht
12 bis 16: Dotierbereich
18: Isolierschicht
20: Polysiliziumschicht
22: Deckschicht
24: Fotolack
26, 28: Reaktives Ionenätzen
30: Flanke
D1: Ursprüngliche Dicke
D2: Abgetragene Schichtdicke
100: Integrierte Schaltungsanordnung
102: pnp-Transistor
104: npn-Transistor
106: Linie
108: Substrat
110: n-Wanne
112: Kollektorzuleitung
114: Kollektorbereich
116: Basisbereich
118: Emitterbereich
120: Emitteranschlussbereich
122: Deckschicht
124: Emitteranschluss
126: Epitaxieschicht
128 bis 132: Isoliergraben
134: n-Dotierbereich
136: p-Dotierbereich
140: Isolierschicht
142, 144: Aussparung
146: Kollektoranschlussbereich
148: Kollektoranschluss
150, 152: Basisanschluss
154, 156: Basisanschlussbereich
160 bis 166: Spacer
170: Zwischenlagen-Isolierschicht
172: Dotierbereich
180: Kollektorzuleitung
182: Kollektorbereich
184: Basisbereich
186: Emitterbereich
188: Emitteranschlussbereich
190: Emitteranschluss
192 bis 196: Isoliergraben
198: Dotierbereich
200, 202: Aussparung
204: Kollektoranschlussbereich
206: Dotierbereich
208: Kollektoranschluss
210, 212: Polykristalliner Bereich
220 bis 226: Spacer
230: Basisanschluss
232, 234: Dotierbereich
250: Fotolack
260: Polykristalline Siliziumschicht
270: Fotolackschicht
1100: Integrierte Schaltungsanordnung
1102: pnp-Transistor
1118, 1118b: Emitterbereich
1144, 1144b: Kollektorbereich

Claims

Integrierte Schaltungsanordnung (100), mit mindestens einem npn-Transistor (104), der in der folgenden Reihenfolge aneinandergrenzend einen n-dotierten Emitterbereich (186), einen p-dotierten Basisbereich (184) und einen n-dotierten Kollektorbereich (182) enthält, und mit mindestens einem pnp-Transistor (102), der in der folgenden Reihenfolge aneinandergrenzend einen p-dotierten Emitterbereich (118), einen n-dotierten Basisbereich (116) und einen p-dotierten Kollektorbereich (114) enthält, und mit einer elektrisch isolierenden Isolierschicht (140), die im Bereich des pnp-Transistors (102) mindestens eine Aussparung (142) enthält, unter der der Basisbereich (116) des pnp-Transistors (102) angeordnet ist und in der elektrisch leitfähiges Material eines Emitteranschlussbereiches (120) angeordnet ist, der mit dem Emitterbereich (118) elektrisch leitfähig verbunden ist, und die im Bereich des npn-Transistors (104) eine weitere Aussparung (200) enthält, die den Basisbereich (184) des npn-Transistors (104) enthält, wobei die Aussparung (142) die Breite des elektrischen Kontakts des Emitteranschlussbereiches (120) zum Emitterbereich (118) des pnp-Transistors (102) begrenzt und/oder an den Emitteranschlussbereich (120) angrenzt, und wobei elektrisch leitfähiges Material des Emitteranschlussbereiches (120) auch außerhalb der Aussparung (142) die Isolierschicht (140) überlappt und/oder an die Isolierschicht angrenzt.
Schaltungsanordnung (100) nach Anspruch 1, dadurch gekennzeichnet, dass die Aussparung (142) an den Emitterbereich (118) des pnp-Transistors (102) angrenzt, und/oder dass das elektrisch leitfähige Material des Emitteranschlussbereiches (120) die Aussparung (142) vollständig füllt, und/oder dass die Isolierschicht (140) eine ebene Schicht ist, und/oder dass unterhalb der Aussparung (142) auch der Emitterbereich (118) des pnp-Transistors (102) angeordnet ist, und/oder dass in der weiteren Aussparung (200) auch der Emitterbereich des npn-Transistors (104) angeordnet ist.
Schaltungsanordnung (100) nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass in der weiteren Aussparung (200) eine einkristalline Schicht angeordnet ist, die ein anderes Grundmaterial enthält als der nicht in der Aussparung (200) angeordnete Kollektorbereich (182) des npn-Transistors (104), wobei die einkristalline Schicht vorzugsweise Silizium-Germanium oder Silizium-Germanium-Kohlenstoff als Grundmaterial enthält, und wobei der nicht in der Aussparung (200) angeordnete Kollektorbereich (182) des npn-Transistors (104) vorzugsweise Silizium als Grundmaterial enthält.
Schaltungsanordnung (100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das elektrisch leitfähige Material des Emitteranschlussbereiches (120) p-dotiertes Halbleitermaterial ist, vorzugsweise polykristallines Halbleitermaterial, insbesondere polykristallines Silizium, und dass der Basisbereich (184) des npn-Transistors (102) mit p-dotiertem Halbleitermaterial angeschlossen ist, und/oder dass der Kollektorbereich (114) des pnp-Transistors (102) mit p-dotiertem Halbleitermaterial angeschlossen ist.
Schaltungsanordnung (100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass an dem elektrischen leitfähigen Material des Emitteranschlussbereiches (120) und angrenzend an die Isolierschicht (140) Abstandselemente (160, 162) angeordnet sind, die sich vorzugsweise mit zunehmendem Abstand von der Isolierschicht (140) verjüngen und die vorzugsweise elektrisch isolierendes Material enthalten oder aus elektrisch isolierendem Material bestehen.
Schaltungsanordnung (100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Basisbereich (116) des pnp-Transistors (102) über eine einkristalline Schicht (134) angeschlossen ist, die sich unter der Isolierschicht (140) zu mindestens einer Basisanschlussaussparung in der Isolierschicht (140) erstreckt, und dass die einkristalline Schicht (134) im Bereich (154, 156) der Basisanschlussaussparung höher als im Basisbereich (116) dotiert ist, und dass die Basisanschlussaussparung elektrisch leitfähiges Material (150, 152) enthält.
Schaltungsanordnung (100) nach Anspruch 6, dadurch gekennzeichnet, dass die Basisanschlussaussparung ein Metall (150, 152) oder eine Metallverbindung enthält.
Schaltungsanordnung (100) nach Anspruch 6, dadurch gekennzeichnet, dass die Basisanschlussaussparung ein n-dotiertes Halbleitermaterial enthält, vorzugsweise ein polykristallines Halbleitermaterial, insbesondere polykristallines Silizium, und dass der Kollektorbereich (182) oder der Emitterbereich (186) des npn-Transistors (104) oder sowohl der Kollektorbereich (182) als auch der Emitterbereich (186) des npn-Transistors (104) ebenfalls mit einem n-dotierten Halbleitermaterial angeschlossen sind.
Schaltungsanordnung (100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Kollektorbereich (114) des pnp-Transistors (102) und/oder der Emitterbereich (118)) des pnp-Transistors (102) die gleiche Umrissform wie die Aussparung (142) hat, und/oder dass vorzugsweise auch der Kollektorbereich (182) des npn-Transistors (104) und/oder der Emitterbereich (186) des npn-Transistors (104) die gleiche Umrissform wie die weitere Aussparung (200) hat.
Schaltungsanordnung (1100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der pnp-Transistor (1102) als Multiemittertransistor ausgebildet ist, der mindestens zwei Aussparungen (1142, 1142b) enthält, die außerhalb der jeweiligen Aussparung (1142, 1142b) von elektrisch leitfähigem Material eines Emitteranschlussbereiches (1120, 1120b) überlappt werden, und/oder dass der pnp-Transistor (102) und/oder der npn-Transistor (104) ein vertikaler Transistor ist.
Schaltungsanordnung (100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Dotierungen vom entgegengesetzten Dotiertyp zu den oben genannten Dotiertypen sind, und/oder dass Emitterbereich und Kollektorbereich eines Transistors vertauscht sind.
Verfahren zum Herstellen einer integrierten Schaltungsanordnung (100), insbesondere einer integrierten Schaltungsanordnung (100) nach einem der vorhergehenden Ansprüche, die mindestens einen npn-Transistor (104) enthält, der in der folgenden Reihenfolge aneinandergrenzend einen n-dotierten Emitterbereich (186), einen p-dotierten Basisbereich (184) und einen n-dotierten Kollektorbereich (182) enthält, und die mindestens einen pnp-Transistor (102) enthält, der in der folgenden Reihenfolge aneinandergrenzend einen p-dotierten Emitterbereich (118), einen n-dotierten Basisbereich (116) und einen p-dotierten Kollektorbereich (114) enthält, mit den ohne Beschränkungen durch die vorgegebene Reihenfolge ausgeführten Verfahrensschritten: Aufbringen einer Isolierschicht (140) auf ein einkristallines Halbleitermaterial (126), Strukturieren der Isolierschicht (140) unter Erzeugung mindestens einer Aussparung (142), unter der der Basisbereich (116) des pnp-Transistors (102) angeordnet ist oder angeordnet wird, Aufbringen einer Anschlussschicht (260) aus elektrisch leitfähigem Material oder in ein solches Material umwandelbares Material auf die strukturierte Isolierschicht (140), Strukturieren der Anschlussschicht (260) unter Erzeugung eines Emitteranschaussbereiches (120) für den Emitterbereich (118) des pnp-Transistors (102) in der Aussparung (142) und überlappend zur Isolierschicht (140) außerhalb der Aussparung (142), Erzeugen des Basisbereiches (184) des npn-Transistors (104) in einer Aussparung der Isolierschicht (140) nach dem Strukturieren der Anschlussschicht (260).
Verfahren nach Anspruch 12, gekennzeichnet durch die Schritte Strukturieren der Anschlussschicht (260) unter gleichzeitiger Erzeugung eines vorzugsweise polykristallinen Basisanschlussbereichs (210, 212) zum Anschluss des Basisbereichs (184) des npn-Transistors (104).
Verfahren nach Anspruch 12 oder 13, gekennzeichnet durch die Schritte Aufbringen einer weiteren Anschlussschicht aus elektrisch leitfähigem Material oder aus in ein solches Material umwandelbarem Material nach dem Erzeugen des Basisbereiches (184) des npn-Transistors (104), Strukturieren der weiteren Anschlussschicht unter Erzeugung eines Emitteranschlussbereiches (188) für den Emitterbereich (186) des npn-Transistors (104) oder eines Kollektoranschlussbereiches (204) für den Kollektor (182) des npn-Transistors (104) oder unter Erzeugung sowohl eines Emitteranschlussbereiches (188) für den Emitterbereich (186) des npn-Transistors (104) als auch eines Kollektoranschlussbereiches (204) für den Kollektor (182) des npn-Transistors (104), wobei auch mindestens ein Anschlussbereich für den Basisbereich (116) des pnp-Transistors (102) erzeugt wird oder wobei die weitere Anschlussschicht in Gebieten des pnp-Transistors (102) vollständig entfernt wird.
Verfahren nach einem der Ansprüche 12 bis 14, gekennzeichnet durch die Schritte Erzeugen von Anschlüssen (150, 152) aus Metall oder von metallhaltigen Anschlüssen, wobei mindestens ein Anschluss zum Anschluss des Basisbereiches (116) des pnp-Transistors (102) die Isolierschicht (140) durchdringt.