DE10060584A1 - Bipolartransistor und Verfahren zu seiner Herstellung - Google Patents
Bipolartransistor und Verfahren zu seiner HerstellungInfo
- Publication number
- DE10060584A1 DE10060584A1 DE10060584A DE10060584A DE10060584A1 DE 10060584 A1 DE10060584 A1 DE 10060584A1 DE 10060584 A DE10060584 A DE 10060584A DE 10060584 A DE10060584 A DE 10060584A DE 10060584 A1 DE10060584 A1 DE 10060584A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- type
- silicon
- epitaxial layer
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 139
- 239000010703 silicon Substances 0.000 title claims abstract description 139
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 114
- 229910000577 Silicon-germanium Inorganic materials 0.000 title claims abstract description 47
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 title 1
- 238000004519 manufacturing process Methods 0.000 claims abstract description 104
- 239000012535 impurity Substances 0.000 claims abstract description 94
- 238000000034 method Methods 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 230000008569 process Effects 0.000 claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims description 68
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 64
- 229920002120 photoresistant polymer Polymers 0.000 claims description 61
- 229910021332 silicide Inorganic materials 0.000 claims description 27
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 27
- 238000010438 heat treatment Methods 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 20
- 238000000407 epitaxy Methods 0.000 claims description 11
- 229910052732 germanium Inorganic materials 0.000 claims description 8
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 8
- 230000029305 taxis Effects 0.000 claims description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 2
- 239000004593 Epoxy Substances 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 description 66
- 229910052751 metal Inorganic materials 0.000 description 23
- 239000002184 metal Substances 0.000 description 23
- 230000000052 comparative effect Effects 0.000 description 17
- 150000004767 nitrides Chemical class 0.000 description 14
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 10
- 229910052796 boron Inorganic materials 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 230000003071 parasitic effect Effects 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 230000008901 benefit Effects 0.000 description 6
- 239000007943 implant Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910052785 arsenic Inorganic materials 0.000 description 5
- 239000000969 carrier Substances 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 241000881711 Acipenser sturio Species 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 239000003921 oil Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 241001465754 Metazoa Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 244000309464 bull Species 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
Abstract
Die Erfindung betrifft ein Verfahren zur Herstellung eines für den Hochfrequenzbetrieb geeigneten Heteroübergangs-Bipolartransistors (HBT). In dem Verfahren werden auf einem Halbleitersubstrat (10) eine erste leitende Schicht (58, 60, 62) und eine erste Isolierschicht (30; 140) ausgebildet, die sich überlappen. Auf der ersten Isolierschicht (30; 140) wird eine erste Maske (114, 116; 142; 146, 148; 150) strukturiert. In die erste Isolierschicht (30; 140) werden unter Verwendung der ersten Maske (114, 116; 142; 146, 148; 150) Störstellen eines ersten Leitfähigkeitstyps implantiert. Die erste Maske (114, 116; 142; 146, 148; 150) wird vor Ausbilden einer zweiten Maske (120) in der Weise verkleinert, daß sie die gesamte Oberfläche der ersten Isolierschicht (30; 140) mit Ausnahme einer von der verkleinerten ersten Maske (114A, 116A; 142A; 146A, 148A; 150A) bedeckten Fläche bedeckt. Nach Entfernen der ersten Maske (114, 116; 142; 146, 148; 150) wird durch Entfernen der mit der verkleinerten ersten Maske (114A, 116A; 142A; 146A, 148A; 150A) beschichteten Fläche in der ersten Isolierschicht (30; 140) eine Öffnung (122) ausgebildet. In einen freiliegenden Teil der ersten leitenden Schicht (58, 60, 62) in der Öffnung (122) werden Störstellen eines zweiten Leitfähigkeitstyps eingeführt.
Description
Die Erfindung betrifft das Gebiet der Bipolartransistoren und
der Verfahren zu ihrer Herstellung und insbesondere einen für
den Hochfrequenzbetrieb geeigneten Bipolartransistor und ein
Verfahren zu seiner Herstellung.
Fig. 13 ist eine Querschnittsansicht eines herkömmlichen Bi
polartransistors, der in der Weise hergestellt worden ist,
daß er bei einer gegebenen Hochfrequenz arbeiten kann. Der in
Fig. 13 gezeigte Bipolartransistor ist mit einem aus einem p-
-Halbleiter hergestellten Siliciumsubstrat 10 versehen. In
dem Siliciumsubstrat 10 sind eine aus einem n+-Halbleiter
hergestellte n+-Diffusionsschicht 12 und eine aus einem p-
Halbleiter hergestellte p-Diffusionsschicht 14 ausgebildet.
Ferner ist auf die n+-Diffusionsschicht 12 und auf die p-Dif
fusionsschicht 14 eine aus einem n-Halbleiter hergestellte n-
Siliciumschicht 16 gelegt. Auf die Oberfläche der n-Silicium
schicht 16 ist ein Feldoxidfilm 17 gelegt, der einzelne ak
tive Gebiete des Transis
In der n-Siliciumschicht 16 sind eine n+-Kollektoranschluß
schicht 18 aus einem n+-Halbleiter und eine p-Elementisolati
ons-Diffusionsschicht 20 aus einem p-Halbleiter ausgebildet.
In den nicht mit dem Feldoxidfilm 17 bedeckten Flächen der n-
-Siliciumschicht 16 ist die n+-Kollektoranschlußschicht 18
ausgebildet, deren Oberfläche mit einem dünnen Oxidfilm 19
bedeckt ist. Auf der p-Diffusionsschicht 14 ist die p-Elemen
tisolations-Diffusionsschicht 20 ausgebildet.
In einem aktiven Gebiet der n--Siliciumschicht 16 eine aus
einem p-Halbleiter hergestellte Basis-Diffusionsschicht 22
ausgebildet. In der Umgebung der Mitte der Basis-Diffusions
schicht 22 ist eine aus einem n-Halbleiter hergestellte Emit
ter-Diffusionsschicht 24 ausgebildet. Auf der Basis-Diffusi
onsschicht 22 ist eine Basis-Anschlußelektrode 26 aus dotier
tem Polysilicium in der Weise ausgebildet, daß sie mit der
Emitter-Diffusionsschicht 24 nicht leitend verbunden ist. Auf
der Emitter-Diffusionsschicht 24 ist eine Emitter-Elektrode
28 aus dotiertem Polysilicium ausgebildet. Zwischen der Ba
sis-Anschlußelektrode 26 und der Emitter-Elektrode 28 liegt
ein Oxidfilm 30, der diese voneinander isoliert.
Die gesamte Oberfläche des Bipolartransistors ist mit einem
Isolierfilm 32 beschichtet. In dem Isolierfilm 32 sind ein
mit der n+-Kollektor-Anschlußschicht 18 verbundenes Kontakt
loch, ein mit der Emitterelektrode 28 verbundenes Kontaktloch
und ein mit der Basis-Anschlußelektrode 26 verbundenes Kon
taktloch ausgebildet. Mit der n+-Kollektor-Anschlußschicht 18
ist über einen in dem entsprechenden Kontaktloch ausgebilde
ten Stopfen 34 eine Metallzwischenverbindung 40 verbunden;
mit der Emitter-Elektrode 28 ist über einen in dem entspre
chenden Kontaktloch ausgebildeten Stopfen 36 eine Metallzwi
schenverbindung 42 verbunden; und mit der Basis-Anschlußelek
trode 26 ist über einen in dem entsprechenden Kontaktloch
ausgebildeten Stopfen 38 eine Metallzwischenverbindung 44
verbunden.
Damit der Bipolartransistor bei Hochfrequenz arbeitet, ist es
besser, die Basis-Kollektor-Kapazität niedrig zu machen. Wenn
die Grenzfläche zwischen der Basis-Diffusionsschicht 22 und
der n--Siliciumschicht 16 größer wird, wird die parasitäre
Kapazität größer. Damit der Transistor bei Hochfrequenz ar
beiten kann, ist es dementsprechend wünschenswert, die Grenz
fläche klein zu machen.
Die in Fig. 13 gezeigte Struktur wird auch eine selbstjustie
rende Doppelpolysiliciumstruktur genannt. Die selbstjustie
rende Doppelpolysiliciumstruktur umfaßt die Basis-Anschluß
elektrode 26 sowie die selbstjustierend in der Basis-An
schlußelektrode 26 ausgebildete Emitter-Elektrode 28. Diese
Struktur bringt die Emitter-Elektrode 28 und die Basis-An
schlußelektrode 26 in sehr enge Nachbarschaft zueinander,
während sie das Auftreten eines Kurzschlusses zwischen ihnen
verhindert. Die in Fig. 13 gezeigte Struktur macht die Grenz
fläche zwischen der Basis-Diffusionsschicht 22 und der n--Si
liciumschicht 16 ausreichend klein, wodurch die parasitäre
Basis-Kollektor-Kapazität verringert wird.
Ferner macht die in Fig. 13 gezeigte Struktur einen Abstand
zwischen der Emitter-Diffusionsschicht 24 und der Basis-An
schlußelektrode 26 ausreichend klein, wodurch der Widerstand
des Basis-Gebiets ausreichend verringert wird. Wie bereits
erwähnt wurde, ist die in Fig. 13 gezeigte Struktur ausrei
chend, damit der Bipolartransistor bei Hochfrequenz arbeiten
kann.
Es wird jedoch davon ausgegangen, daß der Grenzwert der Ab
schneidefrequenz, die mit der in Fig. 13 gezeigten Struktur
erreicht werden kann, im Bereich von 30 bis 40 GHz liegt. Die
in Fig. 13 gezeigte Struktur ermöglicht keine Realisierung
eines Transistors mit einer wesentlich höheren Hochfrequenz
charakteristik.
Wenn die Zeit, die die Ladungsträger benötigen, um durch das
Basis-Gebiet zu laufen, durch Verringern der Breite des Ba
sis-Gebiets (d. h. durch Verringern der Dicke der in Fig. 13
gezeigten Basis-Diffusionsschicht 24) verkürzt wird, bewirkt
dies eine steigende Betriebsgeschwindigkeit des Bipolartran
sistors. Wenn die Breite des Basis-Gebiets verringert wird,
wird aber das Entstehen eines Durchgriffs in dem Transistor
wahrscheinlicher.
Das Erhöhen des Störstellengehalts einer Basis-Diffusions
schicht macht das Entstehen eines Durchbruchs in einem Bipo
lartransistor unwahrscheinlicher. Allerdings fällt die Strom
verstärkung des Bipolartransistors, wenn der Störstellenge
halt der Basis-Diffusionsschicht hoch wird. Aus diesem Grund
kann ein praktischer Bipolartransistor nicht einfach durch
einfaches Erhöhen des Störstellengehalts der Basis-Diffusi
onsschicht realisiert werden.
Als Technik zum Lösen des obenbeschriebenen Nachteils des
herkömmlichen Bipolartransistors ist bereits eine Technologie
zur Herstellung von Bipolartransistoren durch die Verwendung
einer Heteroverbindung bekannt. Ein solcher Heteroverbin
dungs-Bipolartransistor (HBT) ist z. B. in IEEE TRANSACTIONS
ON ELECTRON DEVICES, Bd. 42, Nr. 3 (1995), S. 455-482 be
schrieben. Sämtliche bereits vorgeschlagenen HBTs erfordern
jedoch sehr komplizierte Herstellungsprozesse und sind für
die Massenproduktion ungeeignet.
Der Erfindung liegt daher die Aufgabe zugrunde, einen Bipo
lartransistor, der durch einfache Prozesse leicht hergestellt
werden kann, sowie ein Verfahren zu seiner Herstellung zu
schaffen, so daß der Bipolartransistor die obenerwähnten
Nachteile nicht besitzt.
Diese Aufgabe wird erfindungsgemäß gelöst durch einen Bipo
lartransistor nach Anspruch 1 bzw. durch ein Verfahren zur
Herstellung von Bipolartransistoren nach Anspruch 6 oder nach
Anspruch 12. Weiterbildungen der Erfindung sind in den abhän
gigen Ansprüchen angegeben.
Gemäß einem Merkmal der Erfindung wird ein Verfahren zur
leichten und genauen Herstellung einer Basis-Anschlußelek
trode und einer Emitter-Diffusionsschicht mit der Selbstju
stierungstechnik geschaffen.
Gemäß einem weiteren Merkmal der Erfindung wird ein HBT ge
schaffen, der leicht durch einfache Prozesse hergestellt wer
den kann, und der die obenerwähnten Nachteile somit nicht
besitzt.
Gemäß einem nochmals weiteren Merkmal der Erfindung wird ein
Verfahren geschaffen, das eine einfache Herstellung eines
HBTs ermöglicht.
Die obengenannten Aufgaben der Erfindung werden durch einen
untenbeschriebenen Bipolartransistor gelöst. Der Transistor
enthält eine Siliciumschicht eines ersten Typs, die in der
Weise auf der Oberfläche eines Siliciumsubstrats vorgesehen
ist, daß sie Störstellen eines ersten Leitfähigkeitstyps ent
hält. Auf der Siliciumschicht des ersten Typs ist eine Epita
xieschicht des ersten Typs in der Weise vorgesehen, daß sie
Störstellen des ersten Leitfähigkeitstyps enthält. Auf der
Siliciumepitaxieschicht des ersten Typs ist eine SiGe-Epita
xieschicht eines zweiten Typs, die Störstellen eines zweiten
Leitfähigkeitstyps mit einer ersten Konzentration enthält, in
der Weise vorgesehen, daß sie Germanium mit einem vorgegebenen
Konzentrationsprofil enthält. Auf der SiGe-Epitaxie
schicht des zweiten Typs ist eine Siliciumepitaxieschicht des
zweiten Typs in der Weise vorgesehen, daß sie Störstellen des
zweiten Leitfähigkeitstyps mit einer zweiten Konzentration
enthält, die niedriger als die erste Konzentration ist. Der
Germaniumgehalt in der SiGe-Epitaxieschicht des zweiten Typs
ist in der Umgebung eines Grenzgebiets zwischen der SiGe-Epi
taxieschicht des zweiten Typs und der Siliciumepitaxieschicht
des ersten Typs höher als in einem Grenzgebiet zwischen der
SiGe-Epitaxieschicht des zweiten Typs und der Siliciumepita
xieschicht des zweiten Typs.
Die obengenannten Aufgaben der Erfindung werden mit einem
untenbeschriebenen Verfahren zur Herstellung von Bipolartran
sistoren gelöst. In dem Herstellungsverfahren wird auf der
Oberfläche eines Siliciumsubstrats eine Siliciumschicht des
ersten Typs ausgebildet, die Störstellen des ersten Leitfä
higkeitstyps enthält. Auf der Siliciumschicht des ersten Typs
wird eine Siliciumepitaxieschicht des ersten Typs in der
Weise ausgebildet, daß sie Störstellen des ersten Leitfähig
keitstyps enthält. Auf der Siliciumepitaxieschicht vom erstem
Typ wird eine SiGe-Epitaxieschicht eines zweiten Typs in der
Weise ausgebildet, daß sie Störstellen eines zweiten Leitfä
higkeitstyps mit einer ersten Konzentration und Germanium mit
einem vorgegebenen Konzentrationsprofil enthält. Auf der
SiGe-Epitaxieschicht des zweiten Typs wird eine Siliciumepi
taxieschicht des zweiten Typs in der Weise ausgebildet, daß
sie Störstellen des zweiten Leitfähigkeitstyps mit einer
zweiten Konzentration enthält, die niedriger als die erste
Konzentration ist. In der Umgebung eines Grenzgebiets zwi
schen der SiGe-Epitaxieschicht des zweiten Typs und der Sili
ciumepitaxieschicht des ersten Typs ist der Germaniumgehalt
der SiGe-Epitaxieschicht des zweiten Typs höher als in einem
Grenzgebiet zwischen der Siliciumepitaxieschicht des zweiten
Typs und der SiGe-Epitaxieschicht des zweiten Typs. Auf der
Siliciumepitaxieschicht des zweiten Typs wird ein Oxidfilm in
der Weise ausgebildet, daß er an vorgegebenen Stellen eine
Öffnung besitzt. Aus polykristallinem oder amorphem Silicium
wird eine Emitterelektrode, die Störstellen des ersten Leit
fähigkeitstyps enthält, in der Weise ausgebildet, daß sie
über die Öffnung mit der Siliciumepitaxieschicht des zweiten
Typs in Kontakt steht. In die Teile der Dreischichtepitaxie
schichten, die nicht mit der Emitterelektrode bedeckt sind,
werden Störstellen des zweiten Leitfähigkeitstyps implan
tiert. Die Dreischichtepitaxieschichten werden in Form von
Basis-Anschlußelektroden strukturiert. Ein Wafer wird einer
Wärmebehandlung ausgesetzt. Im Ergebnis diffundieren die in
der Emitterelektrode enthaltenen Störstellen des ersten Leit
fähigkeitstyps in die Siliciumepitaxieschicht des zweiten
Typs, wodurch eine Emitterschicht ausgebildet wird, die an
einen Halbleiter des ersten Leitfähigkeitstyps angepaßt ist.
Ferner werden im Ergebnis der Wärmebehandlung die in die
Dreischichtepitaxieschichten implantierten Störstellen des
zweiten Leitfähigkeitstyps aktiviert, wodurch die Basis-An
schlußelektroden ausgebildet werden.
Die obengenannten Aufgaben der Erfindung werden durch ein
untenbeschriebenes Verfahren zur Herstellung von Bipolartran
sistoren gelöst. In dem Verfahren werden auf einem Halblei
tersubstrat eine erste leitende Schicht und eine erste Iso
lierschicht ausgebildet, die sich überlappen. Auf der ersten
Isolierschicht wird eine erste Maske strukturiert. In die
Siliciumschicht des zweiten Typs, in die SiGe-Schicht des
zweiten Typs und in die Siliciumschicht des ersten Typs wer
den über die erste leitende Schicht unter Verwendung der er
sten Maske Störstellen eines ersten Leitfähigkeitstyps im
plantiert. Die erste Maske wird verkleinert. Eine zweite
Maske wird in der Weise ausgebildet, daß sie die gesamte
Oberfläche der ersten Isolierschicht mit Ausnahme einer von
der verkleinerten ersten Maske bedeckten Fläche bedeckt. Die
erste Maske wird entfernt. Durch Entfernen der mit der ersten
Maske beschichteten Fläche wird in der ersten Isolierschicht
eine Öffnung ausgebildet. In einen freiliegenden Teil der
zweiten leitenden Schicht in der Öffnung werden Störstellen
des ersten Leitfähigkeitstyps eingeführt.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben
sich aus der Beschreibung von Ausführungsformen der Erfindung
anhand der Figuren. Von den Figuren zeigen:
Fig. 1A-1D, 2A-2D Querschnittsansichten zur Beschreibung
eines Verfahrens zur Herstellung eines
HBTs gemäß einer ersten Ausführungsform
der Erfindung;
Fig. 3 ein Profil über die Konzentration der
Störstellen und des Ge, die gemäß der er
sten Ausführungsform der Erfindung in die
drei in dem HBT enthaltenen Epitaxie
schichten integriert werden;
Fig. 4A-4D, 5A, 5B Querschnittsansichten zur Beschreibung
eines Verfahrens zur Herstellung eines
HBTs gemäß einer zweiten Ausführungsform
der Erfindung;
Fig. 6A-6D, 7 Querschnittsansichten zur Beschreibung
eines Verfahrens zur Herstellung eines
HBTs gemäß einer dritten Ausführungsform
der Erfindung;
Fig. 8A-8D, 9A-9D Querschnittsansichten zur Beschreibung
eines Verfahrens zur Herstellung eines
HBTs gemäß einer vierten Ausführungsform
der Erfindung;
Fig. 10A-10C Querschnittsansichten zur Beschreibung
eines Verfahrens zur Herstellung eines
HBTs gemäß einer fünften Ausführungsform
der Erfindung;
Fig. 11A, 11B Profile über der Konzentration der Stör
stellen und des Ge, die gemäß einer sech
sten Ausführungsform der Erfindung in die
drei in dem HBT enthaltenen Epitaxie
schichten integriert werden;
Fig. 12A-12C Profile über der Konzentration der Stör
stellen und des Ge, die gemäß einer sie
benten Ausführungsform der Erfindung in
die drei in dem HBT enthaltenen Epitaxie
schichten integriert werden;
Fig. 13 die bereits erwähnte Querschnittsansicht
eines herkömmlichen Transistors, der in
der Weise hergestellt wurde, daß er bei
einer gegebenen Hochfrequenz arbeiten
kann;
Fig. 14A-15 Querschnittsansichten zur Beschreibung
eines Verfahrens zur Herstellung von Bi
polartransistoren gemäß einem Vergleichs
beispiel;
Fig. 16A-18D Querschnittsansichten zur Beschreibung
eines Verfahrens zur Herstellung von Bi
polartransistoren gemäß einer achten Aus
führungsform der Erfindung;
Fig. 19A-20D Querschnittsansichten zur Beschreibung
eines Verfahrens zur Herstellung von Bi
polartransistoren gemäß einer neunten
Ausführungsform der Erfindung;
Fig. 21A-21D Querschnittsansichten zur Beschreibung
eines Verfahrens zur Herstellung von Bi
polartransistoren gemäß einer zehnten
Ausführungsform der Erfindung;
Fig. 22A-22D Querschnittsansichten zur Beschreibung
eines Verfahrens zur Herstellung von Bi
polartransistoren gemäß einer elften Aus
führungsform der Erfindung; und
Fig. 23A-23D Querschnittsansichten zur Beschreibung
eines Verfahrens zur Herstellung von Bi
polartransistoren gemäß einer zwölften
Ausführungsform der Erfindung.
Im folgenden werden anhand der beigefügten Zeichnung Prinzi
pien und Ausführungsformen der Erfindung beschrieben. Dieje
nigen Teile und Schritte, die in einigen der Figuren gemein
sam sind, erhalten die gleichen Bezugszeichen, und redundante
Beschreibungen für sie können weggelassen werden.
Die Fig. 1A bis 2D sind Querschnittsansichten zur Beschrei
bung eines Verfahrens zur Herstellung eines HBTs gemäß einer
ersten Ausführungsform der Erfindung. Insbesondere zeigt
Fig. 2D eine charakteristische Struktur des HBTs der ersten
Ausführungsform.
Wie in Fig. 2D gezeigt ist, ist der HBT der vorliegenden Aus
führungsform mit einem Siliciumsubstrat 10 versehen, das auf
einen p--Halbleiter eingestellt ist. In dem Siliciumsubstrat
10 sind eine aus einem n--Halbleiter hergestellte n+-Diffusi
onsschicht 12 und eine aus einem p-Halbleiter hergestellte p-
Diffusionsschicht 14 ausgebildet. Ferner ist auf die n+-Dif
fusionsschicht 12 und auf die p-Diffusionsschicht 14 eine auf
einen n--Halbleiter eingestellte n-Siliciumschicht 16 gelegt.
Auf die Oberfläche der n-Siliciumschicht 16 ist ein Feldoxid
film 17 gelegt, der die einzelnen aktiven Gebiete des Transi
stors voneinander trennt.
In der n-Siliciumschicht 16 sind eine aus einem n--Halbleiter
hergestellte n+-Kollektor-Anschlußschicht 18 und eine aus ei
nem p-Halbleiter hergestellte p-Elementisolations-Diffusions
schicht 20 ausgebildet. In den nicht mit dem Feldoxidfilm 17
bedeckten Bereichen der n-Siliciumschicht 16 ist die n+-Kol
lektor-Anschlußschicht 18 ausgebildet, deren Oberfläche mit
einem dünnen Oxidfilm 19 bedeckt ist. Auf der p-Diffusions
schicht 14 ist die p-Elementisolations-Diffusionsschicht 20
ausgebildet.
Durch ein epitaktisches Wachstumsverfahren sind in dem akti
ven Gebiet der n--Siliciumschicht 16 eine Sub-Kollektor-
Schicht 50, eine Basis-Schicht 52 und eine Emitter-Schicht 54
ausgebildet. Die Sub-Kollektor-Schicht 50 und die Emitter-
Schicht 54 entsprechen einem n-Halbleiter, während die Basis-
Schicht 52 einem auf einen p-Halbleiter eingestellten SiGe-
Film entspricht.
Auf der n--Siliciumschicht 16 ist um die Basis-Schicht 52 die
aus einem p-Halbleiter hergestellte Basis-Anschlußelektrode
56 ausgebildet. Ferner ist auf der Emitter-Schicht 54 eine
Emitter-Elektrode 28 aus dotiertem Polysilicium ausgebildet.
Zwischen der Basis-Anschlußelektrode 56 und der Emitter-Elek
trode 28 liegt ein Oxidfilm 30, der beide gegeneinander iso
liert.
Die gesamte Oberfläche des HBTs ist mit einem Isolierfilm 32
bedeckt. In dem Isolierfilm 32 sind ein zu der n+-Kollektor-
Anschlußschicht 18 geöffnetes Kontaktloch, ein zu der Emit
ter-Elektrode 28 geöffnetes Kontaktloch und ein zu der Basis-
Anschlußelektrode 56 geöffnetes Kontaktloch ausgebildet. Über
einen in dem entsprechenden Kontaktloch ausgebildeten Stopfen
34 ist eine Metallzwischenverbindung 40 mit der n+-Kollektor-
Anschlußschicht 18 verbunden; über einen in dem entsprechen
den Kontaktloch ausgebildeten Stopfen 36 ist eine Metallzwi
schenverbindung 42 mit der Emitter-Elektrode 28 verbunden;
und über einen in dem entsprechenden Kontaktloch ausgebilde
ten Stopfen 38 ist eine Metallzwischenverbindung 44 mit der
Basis-Anschlußelektrode 56 verbunden.
Nachfolgend wird ein Verfahren zur Herstellung des HBTs der
ersten Ausführungsform beschrieben.
In dem HBT-Herstellungsverfahren gemäß der vorliegenden Aus
führungsform wird der HBT bis zu einem bestimmten in Fig. 1A
gezeigten Zustand mit einer bekannten Technik hergestellt.
Zunächst werden auf dem (auf einen p--Halbleiter eingestell
ten) Siliciumsubstrat 10 die n+-Diffusionsschicht 12 und die
p-Diffusionsschicht 14 ausgebildet (Schritt 1).
Auf dem Siliciumsubstrat 10, auf der n+-Diffusionsschicht 12
und auf der p-Diffusionsschicht 14 wird die n--Silicium
schicht 16 ausgebildet (Schritt 2).
Nach Ausbilden des Feldoxidfilms 17 werden die n+-Kollektor-
Anschlußschicht 18 und die p-Elementisolations-Diffusions
schicht 20 ausgebildet (Schritt 3).
Auf den freiliegenden Siliciumflächen wird ein Oxidfilm 19
mit einer vorgegebenen Dicke ausgebildet. Der Oxidfilm 19
wird von der Oberfläche eines Wafers mit Ausnahme der über
der n+-Kollektor-Anschlußschicht 18 liegenden Fläche ent
fernt; genauer wird der Oxidfilm 19 entfernt, der die Flächen
bedeckt, auf denen die Basis-Schicht 52 und die Basis-An
schlußelektroden 56 ausgebildet werden sollen (Schritt 4).
Wie in Fig. 1B gezeigt ist, werden über der gesamten Oberflä
che des Wafers aufeinanderfolgend eine Siliciumepitaxie
schicht 58, eine SiGe-Epitaxieschicht 60 und eine Silicium
epitaxieschicht 62 ausgebildet (Schritt 5). Gleichzeitig wer
den über dem Feldoxidfilm 17 ein Siliciumfilm und ein SiGe-
Film als polykristalliner Film ausgebildet.
Die Siliciumepitaxieschicht 58 soll zu einem Kollektor-Gebiet
des HBTs werden; die SiGe-Epitaxieschicht 60 soll zu einem
Basis-Gebiet des HBTs werden; und die Siliciumepitaxieschicht
62 soll zu einem Emitter-Gebiet werden.
Fig. 3 zeigt ein Profil über die Konzentration der in die
drei Epitaxieschichten 58, 60 und 62 integrierten Störstellen
und des in diese Schichten integrierten Ge. Wie in Fig. 3
gezeigt ist, ist die Siliciumepitaxieschicht 58, die zu einem
Kollektor-Gebiet werden soll, in der vorliegenden Ausfüh
rungsform mit P (Phosphor) mit einer Konzentration von ca.
4 × 1015 cm-3 dotiert. Ferner ist die SiGe-Epitaxieschicht 60,
die zu einem Basis-Gebiet werden soll, mit B (Bor) mit einer
Konzentration von ca. 1 × 1018 bis 1019 cm-3 dotiert, während
die Siliciumepitaxieschicht 62, die zu einem Emitter-Gebiet
werden soll, mit B mit einer Konzentration von ca.
5 × 1017 cm-3 dotiert ist. Der Ge-Gehalt der SiGe-Epitaxie
schicht 60 erreicht in dem Grenzgebiet zwischen der SiGe-Epi
taxieschicht 60 und der Siliciumepitaxieschicht 58 ein Maxi
mum von 4 bis 30%. Der Ge-Gehalt wird in der Weise gesteu
ert, daß ein Profil erreicht wird, das von der Seite des Kollektorgebiets
zu der Seite des Emittergebiets allmählich
fällt.
Wie in Fig. 1C gezeigt ist, wird auf der Siliciumepitaxie
schicht 62 der Oxidfilm 30 abgeschieden (Schritt 6).
Wie in Fig. 1D gezeigt ist, wird in der Fläche des Oxidfilms
30, in der die Emitter-Elektrode 28 ausgebildet werden soll,
eine Öffnung ausgebildet (Schritt 7).
Nachfolgend wird über der gesamten Oberfläche des Wafers ein
polykristalliner Siliciumfilm 64 abgeschieden (Schritt 8).
In den polykristallinen Siliciumfilm 64 werden n-Störstellen,
beispielsweise As (Arsen), implantiert (Schritt 9).
Wie in Fig. 2A gezeigt ist, wird auf dem polykristallinen
Siliciumfilm 64 ein Photoresistfilm 66 zum Ausbilden der
Emitter-Elektrode 28 ausgebildet (Schritt 10).
Der polykristalline Film 64 wird unter Verwendung des Photo
resistfilms 66 als Maske geätzt, um dadurch die Emitter-Elek
trode 28 auszubilden (Schritt 11).
Um in die drei Epitaxieschichten 58, 60 und 62 Störstellen zu
implantieren, wird durch den Oxidfilm 30 unter Verwendung des
Photoresistfilms 66 als Maske Bor (B) mit einer vorgegebenen
Energie implantiert (Schritt 12).
Um die Basis-Anschlußelektroden 56 auszubilden, wird auf dem
Oxidfilm 30, wie in Fig. 2B gezeigt ist, ein Photoresistfilm
68 ausgebildet, während die Emitter-Elektrode 28 geschützt
wird (Schritt 13).
Die drei Epitaxieschichten 58, 60 und 62 werden unter Verwendung
des Photoresistfilms 68 als Maske zusammen mit dem Oxid
film 30 geätzt, wodurch der Oxidfilm 30 und die Epitaxie
schichten 58, 60 und 62 zur Geometrie der Basis-Anschlußelek
trode 56 strukturiert werden (Schritt 14).
Wie in Fig. 2C gezeigt ist, wird nach Entfernen des Photore
sistfilms 68 über der gesamten Oberfläche des Wafers der Iso
lierfilm 32 abgeschieden (Schritt 15).
Daraufhin wird der gesamte Wafer einer Wärmebehandlung bei
einer vorgegebenen Temperatur ausgesetzt (Schritt 16).
Während der Wärmebehandlung diffundiert das in der Emitter-
Elektrode 28 enthaltene As (entsprechend einem As-dotierten
polykristallinen Polysilicium) in die Siliciumepitaxieschicht
62, wodurch die Emitter-Schicht 54 mit der Eigenschaft eines
n-Halbleiters ausgebildet wird.
Während der Wärmebehandlung diffundieren die in die nicht mit
der Emitter-Elektrode 28 bedeckten Teile der drei Epitaxie
schichten 58, 60 und 62 implantierten Störstellen (B) und
werden aktiv, wodurch die Basis-Anschlußelektroden 56 mit der
Eigenschaft eines p-Halbleiters gebildet werden.
Auf die in dieser Weise beschriebenen Verarbeitungsoperatio
nen folgt das Ausbilden der Kontaktlöcher an geeigneten Stel
len auf dem Isolierfilm 32 (Schritt 17).
In den jeweiligen Kontaktlöchern werden die Stopfen 34, 36
und 38 ausgebildet (Schritt 18).
Auf dem Isolierfilm 32 wird die Metallzwischenverbindung 40
in der Weise ausgebildet, daß sie mit dem Stopfen 34 verbun
den ist, während die Metallzwischenverbindung 42 in der Weise
ausgebildet wird, daß sie mit dem Stopfen 36 verbunden ist,
und die Metallzwischenverbindung 44 in der Weise ausgebildet
wird, daß sie mit dem Stopfen 38 verbunden ist, womit die in
Fig. 2D gezeigte Struktur verkörpert wird (Schritt 19).
In dem HBT der vorliegenden Ausführungsform wird in dem
Grenzgebiet zwischen der Basis-Schicht 52 (vom p-Typ) und der
Sub-Kollektor-Schicht 50 (vom n-Typ) und in dem Grenzgebiet
zwischen den Basis-Anschlußelektroden 56 (vom p-Typ) und der
n--Siliciumschicht 16 ein p-n-Übergang ausgebildet. Um die
parasitäre Basis-Kollektor-Kapazität zu verringern und zu
ermöglichen, daß der HBT bei Hochfrequenz arbeitet, ist es
wünschenswert, die Fläche des p-n-Übergangs klein zu machen.
In der vorliegenden Ausführungsform wird die Emitter-Elek
trode 28 des HBTs selbstjustierend in der Basis-Anschlußelek
trode 56 ausgebildet. In dem HBT mit einer solchen Struktur
können die Emitter-Elektrode 28 und die Basis-Anschlußelek
trode 56 in sehr enge Nachbarschaft zueinander gebracht wer
den, während das Auftreten eines Kurzschlusses zwischen ihnen
verhindert werden kann. Genauer ermöglicht die Struktur des
HBTs eine ausreichende Verringerung der Fläche des p-n-Über
gangs in dem Basis-Kollektor-Gebiet, während das Auftreten
eines Kurzschlusses zwischen dem Emitter-Gebiet und dem Ba
sis-Gebiet verhindert wird. Dementsprechend kann die Struktur
des HBTs der vorliegenden Ausführungsform die parasitäre Ba
sis-Kollektor-Kapazität wie im Fall der herkömmlichen selbst
justierenden Doppelpolysiliciumstruktur verringern (siehe
Fig. 13).
In der vorliegenden Ausführungsform wird die Breite des Ba
sis-Gebiets des HBTs ausreichend kleiner als die des Basis-
Gebiets der herkömmlichen selbstjustierenden Doppelpolysili
ciumstruktur gemacht. Ferner wird in der vorliegenden Ausfüh
rungsform die Basis-Schicht 52 aus einem SiGe-Film herge
stellt, während die Emitter-Schicht 54 aus einem Siliciumfilm
hergestellt wird, wodurch das verbotene Band der Emitter-
Schicht 54 gegenüber dem der Basis-Schicht 52 ausreichend
verbreitert wird. Selbst wenn der Störstellengehalt der Ba
sis-Schicht 52 erhöht wird, kann das Auftreten eines Basis-
Stroms in diesem Fall verringert werden, wodurch eine prak
tisch ausreichende Stromverstärkung sichergestellt wird. So
mit ermöglicht die HBT-Struktur der vorliegenden Ausführungs
form ein Erhöhen des Störstellengehalts der Basis-Schicht 52
ohne Verschlechterung einer praktischen Stromverstärkung,
wodurch das Auftreten eines Durchbruchs verhindert wird. Mit
anderen Worten, die HBT-Struktur der vorliegenden Ausfüh
rungsform stellt die gleiche Stromverstärkung sicher, wie sie
der herkömmliche HBT erreicht, verhindert wirksam das Auftre
ten eines Durchgriffs und verkürzt die Zeit, die die Ladungs
träger benötigen, um durch das Basis-Gebiet zu laufen, wo
durch die Hochfrequenzcharakteristik des HBTs verbessert
wird.
Wie oben erwähnt wurde, kann der HBT der vorliegenden Ausfüh
rungsform durch ein sehr einfaches Verfahren hergestellt wer
den und eine ausgezeichnete Hochfrequenzcharakteristik reali
sieren, ohne daß ein Durchgriff auftritt.
Nachfolgend wird ein Verfahren zur Herstellung eines HBTs
gemäß einer zweiten Ausführungsform der Erfindung sowie die
Struktur des HBTs beschrieben. Die Fig. 4A bis 4D und die
Fig. 5A und 5B sind Querschnittsansichten zur Beschreibung
eines Verfahrens zur Herstellung eines HBTs der vorliegenden
Ausführungsform. Insbesondere zeigt Fig. 5B die charakteri
stische Struktur des HBTs der vorliegenden Ausführungsform.
Wie in Fig. 5B gezeigt ist, bleibt der Oxidfilm 30, der die
Basis-Anschlußelektroden 56 bedeckt, weiter um die n+-Kollektor-Anschlußschicht
18, während auf der n+-Kollektor-An
schlußschicht 18 eine aus dotiertem Polysilicium hergestellte
Kollektor-Elektrode 70 ausgebildet ist. Mit Ausnahme dieser
beiden Punkte ist die Struktur des HBTs der vorliegenden Aus
führungsform völlig gleich zu der in der ersten Ausführungs
form verwendeten.
Im folgenden wird ein Verfahren zur Herstellung des HBTs der
zweiten Ausführungsform beschrieben.
Wie in Fig. 4A gezeigt ist, werden in dem HBT-Herstellungs
verfahren der vorliegenden Ausführungsform auf dem Silicium
substrat 10 die Diffusionsschichten 12, 14, 16, 18 und 20 in
der gleichen Weise wie in der ersten Ausführungsform ausge
bildet (Schritte 1 bis 3).
Daraufhin werden über der gesamten Oberfläche des Wafers mit
den gleichen Schritten und in der gleichen Weise wie in der
ersten Ausführungsform die Siliciumepitaxieschicht 58, die
SiGe-Epitaxieschicht 60 und die Siliciumepitaxieschicht 62
ausgebildet (Schritt 5).
Auf der Siliciumepitaxieschicht 62 wird der Photoresistfilm
68 in der Weise ausgebildet, daß er die gleiche Form wie die
Basis-Anschlußelektrode 56 annimmt (Schritt 20).
Unter Verwendung des Photoresistfilms 68 als Maske werden die
drei Epitaxieschichten 58, 60 und 62 geätzt. Folglich werden
die Epitaxieschichten 58, 60 und 62 in der gleichen Form wie
die Basis-Anschlußelektrode 56 strukturiert (Schritt 21).
Wie in Fig. 4B gezeigt ist, wird über der gesamten Oberfläche
des Wafers der Oxidfilm 30 abgeschieden (Schritt 22).
Wie in Fig. 4C gezeigt ist, werden in dem Oxidfilm 30 eine
mit der Fläche, in der die Emitter-Elektrode 28 ausgebildet
werden soll, verbundene Öffnung und eine mit der n+-Kollek
tor-Anschlußschicht 18 verbundene Öffnung ausgebildet
(Schritt 23).
Auf der gesamten Oberfläche des Wafers wird ein polykristal
liner Siliciumfilm 64 abgeschieden (Schritt 24).
In den polykristallinen Siliciumfilm 64 werden n-Störstellen,
d. h. As (Arsen), mit einer vorgegebenen Konzentration im
plantiert (Schritt 25).
Wie in Fig. 4D gezeigt ist, werden auf dem polykristallinen
Siliciumfilm 64 der Photoresistfilm 66 zur Verwendung beim
Strukturieren der Emitter-Elektrode 28 und ein Photore
sistfilm 72 zur Verwendung beim Strukturieren der Kollektor-
Elektrode 70 ausgebildet (Schritt 26).
Der polykristalline Siliciumfilm 64 wird unter Verwendung der
Photoresistfilme 66 und 72 als Masken geätzt, wodurch die
Emitter-Elektrode 28 und die Kollektor-Elektrode 70 ausgebil
det werden (Schritt 27).
Um in die drei Epitaxieschichten 58, 60 und 62 Störstellen zu
implantieren, wird durch den Oxidfilm 30 unter Verwendung der
Photoresistmaske 66 als Maske Bor (B) mit einer vorgegebenen
Energie implantiert (Schritt 28).
Wie in Fig. 5A gezeigt ist, wird nach Entfernen der Photore
sistfilme 66 und 72 über der gesamten Oberfläche des Wafers
der Isolierfilm 32 abgeschieden (Schritt 29).
Der gesamte Wafer wird einer Wärmebehandlung bei einer vorge
gebenen Temperatur ausgesetzt (Schritt 30).
Wie im Fall der in der ersten Ausführungsform ausgeführten
Wärmebehandlung (siehe Schritt 16) werden die Emitter-Schicht
54 mit der Eigenschaft eines n-Halbleiters und die Basis-An
schlußelektrode 56 mit der Eigenschaft eines p-Halbleiters
ausgebildet.
Auf die somit beschriebenen Verarbeitungsoperationen folgt
die Ausbildung von Kontaktlöchern an geeigneten Stellen in
dem Isolierfilm 32, um die Kollektor-Elektrode 70, die Emit
ter-Elektrode 28 und die Basis-Anschlußelektroden 56 freizu
legen (Schritt 31).
Nachfolgend werden in den entsprechenden Kontaktlöchern die
Stopfen 34, 36 und 38 ausgebildet (Schritt 32).
Auf dem Isolierfilm 32 wird die Metallzwischenverbindung 40
in der Weise ausgebildet, daß sie mit dem Stopfen 34 verbun
den ist, während die Metallzwischenverbindung 42 in der Weise
ausgebildet wird, daß sie mit dem Stopfen 36 verbunden ist,
und die Metallzwischenverbindung 44 in der Weise ausgebildet
wird, daß sie mit dem Stopfen 38 verbunden ist, wodurch ein
HBT mit der in Fig. 5B gezeigten Struktur verkörpert wird
(Schritt 33).
In dem HBT gemäß der obenerwähnten ersten Ausführungsform ist
das Kontaktloch, in dem der Stopfen 34 untergebracht ist,
tiefer als die anderen Kontaktlöcher, in denen die Stopfen 36
und 38 untergebracht sind. Um sämtliche Kontaktlöcher geeig
net auszubilden, müssen die unteren Teile der Kontaktlöcher,
in denen die Stopfen 36 und 38, d. h. die Emitter-Elektrode
28 und die Basis-Anschlußelektrode 56, untergebracht sind,
stark überätzt werden. Vom Standpunkt des Erhaltens einer
stabilen Charakteristik durch Schutz der Emitter-Elektrode 28
und der Basis-Anschlußelektrode 56 vor Zerstörung ist ein
geringes Überätzen wünschenswert.
In der HBT-Struktur der vorliegenden Ausführungsform wird auf
der n+-Kollektor-Anschlußschicht 18 eine Kollektor-Elektrode
ausgebildet. Der Unterschied zwischen der Tiefe des Kontakt
lochs, in dem der Stopfen 34 untergebracht ist, und den Tie
fen der anderen Kontaktlöcher 36 und 38 wird kleiner als im
Fall der ersten Ausführungsform gemacht. Dementsprechend ist
in der HBT-Struktur der vorliegenden Ausführungsform der Be
trag des Überätzens der Emitter-Elektrode 28 und der Basis-
Elektrode 56 im Vergleich zur Struktur der ersten Ausfüh
rungsform kleiner, so daß sich die Menge des entfernten Wa
fers verringert.
Nachfolgend werden ein Verfahren zur Herstellung eines HBTs
gemäß einer dritten Ausführungsform der Erfindung sowie die
Struktur des HBTs beschrieben. Die Fig. 6A bis 6D und 7 sind
Querschnittsansichten zur Beschreibung eines Verfahrens zur
Herstellung des HBTs der vorliegenden Ausführungsform. Insbe
sondere zeigt Fig. 7 die charakteristische Struktur des HBTs
der vorliegenden Ausführungsform.
Wie in Fig. 7 gezeigt ist, bleibt in dem HBT der vorliegenden
Ausführungsform der Oxidfilm 30, der die Basis-Anschlußelek
troden 56 bedeckt, weiter um die n+-Kollektor-Anschlußschicht
18. Mit Ausnahme dieses Punkts ist die Struktur des HBTs der
vorliegenden Ausführungsform völlig gleich zu der in der er
sten Ausführungsform verwendeten.
Im folgenden wird ein Verfahren zur Herstellung des HBTs der
dritten Ausführungsform beschrieben.
Wie in Fig. 6A gezeigt ist, werden in dem HBT-Herstellungs
verfahren der vorliegenden Ausführungsform auf der gesamten
Oberfläche des Wafers in der gleichen Weise wie in der ersten
Ausführungsform die drei Epitaxieschichten 58, 60 und 62 aus
gebildet (Schritte 1 bis 5).
Die Epitaxieschichten 58, 60 und 62 werden in der gleichen
Weise wie in der zweiten Ausführungsform strukturiert, wo
durch der Oxidfilm 30 ausgebildet wird (Schritte 20 bis 22).
Wie in Fig. 6B gezeigt ist, wird in derjenigen Fläche des
Oxidfilms 30, in der die Emitter-Elektrode 28 ausgebildet
werden soll, eine Öffnung ausgebildet (Schritt 34).
Auf der gesamten Oberfläche des Wafers wird der polykristal
line Siliciumfilm 64 abgeschieden (Schritt 35).
In den polykristallinen Siliciumfilm 64 werden n-Störstellen,
d. h. As (Arsen), mit einer vorgegebenen Konzentration im
plantiert (Schritt 36).
Wie in Fig. 6C gezeigt ist, wird auf dem polykristallinen
Siliciumfilm 64 der Photoresistfilm 66 ausgebildet, um die
Emitter-Elektrode 28 auszubilden (Schritt 37).
Der polykristalline Film 64 wird unter Verwendung des Photo
resistfilms 66 als Maske geätzt, wodurch die Emitter-Elek
trode 28 ausgebildet wird (Schritt 38).
Zum Implantieren von Störstellen in die drei Epitaxieschich
ten 58, 60 und 62 wird durch den Oxidfilm 30 mit einer vorge
gebenen Energie unter Verwendung des Photoresistfilms 66 als
Maske Bor (B) implantiert (Schritt 39).
Wie in Fig. 6D gezeigt ist, wird über der gesamten Oberfläche
des Wafers nach Entfernen des Photoresistfilms 66 der Iso
lierfilm 32 abgeschieden (Schritt 40).
Der gesamte Wafer wird einer Wärmebehandlung bei einer vorge
gebenen Temperatur ausgesetzt (Schritt 41).
Wie im Fall der in der ersten Ausführungsform ausgeführten
Wärmebehandlung (siehe Schritt 16) werden die Emitter-Schicht
54 mit der Eigenschaft eines n-Halbleiters und die Basis-An
schlußelektrode 56 mit der Eigenschaft eines p-Halbleiters
ausgebildet.
Auf die somit beschriebenen Verarbeitungsoperationen folgt
die Ausbildung von Kontaktlöchern an geeigneten Stellen in
dem Isolierfilm 32, um die n+-Kollektor-Anschlußschicht 18,
die Emitter-Elektrode 28 und die Basis-Anschlußelektroden 56
freizulegen (Schritt 42).
Nachfolgend werden in den entsprechenden Kontaktlöchern die
Stopfen 34, 36 und 38 ausgebildet (Schritt 43).
Auf dem Isolierfilm 32 wird die Metallzwischenverbindung 40
in der Weise ausgebildet, daß sie mit dem Stopfen 34 verbun
den ist, während die Metallzwischenverbindung 42 in der Weise
ausgebildet wird, daß sie mit dem Stopfen 36 verbunden ist,
und die Metallzwischenverbindung 44 in der Weise ausgebildet
wird, daß sie mit dem Stopfen 38 verbunden ist, wodurch ein
HBT mit der in Fig. 7 gezeigten Struktur verkörpert wird
(Schritt 44).
Der HBT der vorliegenden Ausführungsform kann mit der glei
chen Geschwindigkeit wie der HBT der ersten Ausführungsform
arbeiten. Wie der HBT der ersten Ausführungsform kann auch
der HBT der dritten Ausführungsform durch ein einfaches Ver
fahren hergestellt werden. Dementsprechend kann die vorteil
hafte Wirkung, die durch die HBT-Struktur der ersten Ausfüh
rungsform erzielt wird, auch durch die HBT-Struktur der vorliegenden
Ausführungsform erzielt werden.
Nachfolgend werden ein Verfahren zur Herstellung eines HBTs
gemäß einer vierten Ausführungsform der Erfindung sowie die
Struktur des HBTs beschrieben. Die Fig. 8A bis 8D und die
Fig. 9A bis 9D sind Querschnittsansichten zur Beschreibung
eines Verfahrens zur Herstellung des HBTs der vorliegenden
Ausführungsform. Insbesondere zeigt Fig. 9D die charakteri
stische Struktur des HBTs der vorliegenden Ausführungsform.
Wie in Fig. 9D gezeigt ist, umfaßt der HBT der vorliegenden
Ausführungsform einen Silicidfilm 74, der die Oberfläche der
Emitter-Elektrode 28 bedeckt, einen Silicidfilm 76, der die
Oberfläche der Basis-Anschlußelektrode 56 bedeckt, und einen
Silicidfilm 78, der die Oberfläche der n+-Kollektor-Anschluß
schicht 18 bedeckt. Um das Auftreten eines Kurzschlusses zwi
schen der Emitter-Elektrode 28 und den Basis-Anschlußelektro
den 56 zu verhindern, ist von einem Oxidfilm an der Seiten
fläche der Emitter-Elektrode 28 aus eine Seitenwand 80 ausge
bildet. Von einem Oxidfilm an der Seitenfläche jeder der Ba
sis-Anschlußelektroden 56 aus ist eine Seitenwand 82 in der
Weise ausgebildet, daß sie lückenlos an den Feldoxidfilm 17
anschließt. Mit Ausnahme dieses Punkts ist die Struktur des
HBTs der vorliegenden Ausführungsform völlig gleich zu der
des HBTs der ersten Ausführungsform.
Wie in Fig. 8A gezeigt ist, wird der polykristalline Silici
umfilm 64 in dem HBT-Herstellungsverfahren der vorliegenden
Ausführungsform in der gleichen Weise wie im Fall der ersten
Ausführungsform auf dem Siliciumsubstrat 10 ausgebildet, wo
bei in den polykristallinen Film 64 n-Störstellen, d. h. As,
mit einer vorgegebenen Konzentration implantiert werden
(Schritte 1 bis 9).
Um später den Betrag des auszuführenden Überätzens zu verrin
gern, wird auf dem polykristallinen Siliciumfilm 64 ein zwei
ter Oxidfilm 84 ausgebildet (Schritt 45).
Wie in Fig. 8B gezeigt ist, wird auf dem zweiten Oxidfilm 84
der Photoresistfilm 66 zur Verwendung beim Strukturieren der
Emitter-Elektrode 28 ausgebildet (Schritt 46).
Der zweite Oxidfilm 84 und der polykristalline Siliciumfilm
64 werden unter Verwendung des Photoresistfilms 66 als Maske
geätzt, wodurch die mit dem zweiten Oxidfilm 84 beschichtete
Emitter-Elektrode 28 ausgebildet wird (Schritt 47).
Um in die drei Epitaxieschichten 58, 60 und 62 Störstellen zu
implantieren, wird durch den Oxidfilm 30 unter Verwendung der
Photoresistmaske 66 als Maske Bor (B) mit einer vorgegebenen
Energie implantiert (Schritt 48).
Wie in Fig. 8C gezeigt ist, wird auf dem Oxidfilm 30 der Pho
toresistfilm 68 in der Weise ausgebildet, daß er die gleiche
Form wie die Basis-Anschlußelektroden 56 annimmt (Schritt
49).
Die drei Epitaxieschichten 58, 60 und 62 werden unter Verwen
dung der Photoresistmaske 68 als Maske geätzt. Folglich wer
den die Epitaxieschichten 58, 60 und 62 in der gleichen Form
wie die Basis-Anschlußelektroden 56 strukturiert (Schritt
50).
Wie in Fig. 8D gezeigt ist, wird nach Entfernen des Photore
sistfilms 66 über der gesamten Oberfläche des Wafers ein
dritter Oxidfilm 86 ausgebildet. Die Seitenfläche der Emit
ter-Elektrode 28 und die Seitenflächen der Epitaxieschichten
58, 60 und 62 werden mit dem somit ausgebildeten dritten
Oxidfilm 86 beschichtet (Schritt 51).
Auf der dritten Epitaxieschicht 62 wird zuvor der Oxidfilm 30
ausgebildet. Ferner wird auf der n+-Kollektor-Anschlußschicht
18 zuvor der Oxidfilm 19 ausgebildet, während auf der Emit
ter-Elektrode 28 zuvor der zweite Oxidfilm 84 ausgebildet
wird. Zu einem Zeitpunkt, zu dem der dritte Oxidfilm 86 aus
gebildet worden ist, gibt es somit über der Epitaxieschicht
62, über der n+-Kollektor-Anschlußschicht 18 bzw. über der
Emitter-Elektrode 28 Mehrschicht-Oxidfilme jeweils mit einer
im wesentlichen gleichförmigen Dicke.
Wie in Fig. 9A gezeigt ist, werden die Oxidfilme anisotrop
geätzt, bis die Epitaxieschicht 62, die n+-Kollektor-An
schlußschicht 18 und die Emitter-Elektrode 28 freigelegt sind
(Schritt 52).
Wie oben erwähnt wurde, haben die Oxidfilme über den drei
Schichten, d. h. über der Epitaxieschicht 62, über der n+-
Kollektor-Anschlußschicht 18 und über der Emitter-Elektrode
28, jeweils im wesentlichen die gleiche Dicke. Somit können
diese drei Schichten freigelegt werden, ohne daß es zu ir
gendeinem übermäßigen Überätzen kommt. In der vorliegenden
Ausführungsform können die Epitaxieschicht 62, die n+-Kollek
tor-Anschlußschicht 18 und die Emitter-Elektrode 28 geeignet
freigelegt werden, ohne daß irgendeine dieser Schichten be
schädigt wird. Durch die vorstehende Verarbeitungsoperation
wird auf der Seitenfläche der Emitter-Elektrode 28 die Sei
tenwand 80 ausgebildet, während auf den Seitenflächen der
Epitaxieschichten 58, 60 und 62 die Seitenwand 82 ausgebildet
wird.
Wie in Fig. 9B gezeigt ist, wird auf der freiliegenden Ober
fläche der Emitter-Elektrode 28 die Siliciumschicht 74 ausge
bildet, während auf der freiliegenden Oberfläche der Epitaxieschicht
62 die Siliciumschicht 76 ausgebildet wird und auf
der freiliegenden Oberfläche der n+-Kollektor-Anschlußschicht
18 die Siliciumschicht 78 ausgebildet wird (Schritt 54).
Die Silicidschichten 74, 76 und 78 können dadurch ausgebildet
werden, daß über der gesamten Oberfläche des Wafers ein hoch
schmelzendes Metall, das wie etwa Co mit Silicium reagiert,
abgeschieden wird und der Wafer einer Wärmebehandlung bei
einer vorgegebenen Temperatur ausgesetzt wird. Der Teil des
hochschmelzenden Metalls, der auf dem Feldoxidfilm 17 abge
schieden wurde und nicht mit dem Silicium reagiert hat, wird
nach der Wärmebehandlung entfernt.
Wie in Fig. 9C gezeigt ist, wird über der gesamten Oberfläche
des Wafers der Isolierfilm 32 abgeschieden (Schritt 56).
Der gesamte Wafer wird einer Wärmebehandlung bei einer vorge
gebenen Temperatur ausgesetzt (Schritt 57).
Wie im Fall der in der ersten Ausführungsform ausgeführten
Wärmebehandlung (siehe Schritt 16) werden die Emitter-Schicht
54 mit der Eigenschaft eines n-Halbleiters und die Basis-An
schlußelektrode 56 mit der Eigenschaft eines p-Halbleiters
ausgebildet.
Auf die somit beschriebenen Verarbeitungsoperationen folgt
das Ausbilden von Kontaktlöchern an geeigneten Stellen in dem
Isolierfilm 32, um die Silicidschichten 74, 76 und 78 freizu
legen (Schritt 58).
Nachfolgend werden in den entsprechenden Kontaktlöchern die
Stopfen 34, 36 und 38 ausgebildet (Schritt 59).
Auf dem Isolierfilm 32 wird die Metallzwischenverbindung 40
in der Weise ausgebildet, daß sie mit dem Stopfen 34 verbunden
wird, während die Metallzwischenverbindung 42 in der
Weise ausgebildet wird, daß sie mit dem Stopfen 36 verbunden
ist, und die Metallzwischenverbindung 44 in der Weise ausge
bildet wird, daß sie mit dem Stopfen 38 verbunden ist, wo
durch ein HBT mit der in Fig. 9D gezeigten Struktur verkör
pert wird (Schritt 60).
In der HBT-Struktur der vorliegenden Ausführungsform ist die
Oberfläche der Basis-Anschlußelektroden 56 mit der Silicium
schicht 76 bedeckt, wodurch der Widerstand des Basis-Gebiets
des HBTs ausreichend niedrig gemacht wird. Die freiliegende
Oberfläche der Emitter-Elektrode 28 ist mit der Silicid
schicht 74 beschichtet, während die freiliegende Oberfläche
der n+-Kollektor-Anschlußschicht 18 mit der Siliciumschicht
78 beschichtet ist. Die Silicidschicht 74 kann den zwischen
dem Stopfen 36 und der Emitter-Elektrode 28 auftretenden Kon
taktwiderstand ausreichend verringern, während die Silicid
schicht 76 den zwischen dem Stopfen 34 und der n+-Kollektor-
Anschlußschicht 18 auftretenden Kontaktwiderstand ausreichend
verringern kann. Der HBT der vorliegenden Ausführungsform
kann eine Hochfrequenzcharakteristik und eine Rauschminde
rungswirkung besser als der HBT der ersten Ausführungsform
erreichen.
Der HBT der vierten Ausführungsform entspricht dem HBT der
ersten Ausführungsform, der außerdem mit den Silicidschichten
74, 76 und 78 versehen sein kann. Die Erfindung ist nicht auf
eine solche Ausführungsform beschränkt; sie kann auch durch
Hinzufügen der Silicidschichten 74, 76 und 78 zu dem HBT ent
weder gemäß der zweiten oder der dritten Ausführungsform ver
körpert werden.
Nachfolgend werden ein Verfahren zur Herstellung eines HBTs
gemäß einer fünften Ausführungsform der Erfindung sowie die
Struktur des HBTs beschrieben. Die Fig. 10A bis 10C sind
Querschnittsansichten zur Beschreibung eines Verfahrens zur
Herstellung des HBTs der vorliegenden Ausführungsform. Der
EßT der vorliegenden Ausführungsform ist dadurch gekennzeich
net, daß anstelle der p-Diffusionsschicht 14 und der p-Ele
mentisolations-Diffusionsschicht 20, die in der ersten vier
ten Ausführungsform vorgesehen sind, eine p-Elementisolati
ons-Diffusionsschicht 88 vorgesehen ist. Mit Ausnahme dieses
Punkts ist die Struktur des HBTs der vorliegenden Ausfüh
rungsform völlig gleich zu der in der vierten Ausführungs
form. Die HBT-Struktur, die die Basis der Erfindung bildet,
ist nicht auf die der vierten Ausführungsform beschränkt; es
kann auch die HBT-Struktur der ersten, zweiten oder dritten
Ausführungsform verwendet werden.
Es wird nun ein Verfahren zur Herstellung des HBTs der fünf
ten Ausführungsform beschrieben.
Wie in Fig. 10A gezeigt ist, wird in dem HBT-Herstellungsver
fahren der vorliegenden Ausführungsform auf dem Siliciumsub
strat 10, das dem p-Halbleiter entspricht, zunächst die n+-
Diffusionsschicht 12 ausgebildet (Schritt 61).
Auf der n+-Diffusionsschicht 12 wird die n-Siliciumschicht 16
ausgebildet (Schritt 62).
In der n+-Diffusionsschicht 12 und in der n-Siliciumschicht
16 werden die Gräben 90 ausgebildet, um den Wafer in eine
gewünschte Geometrie zu trennen (Schritt 64).
An der Unterseite jedes der Gräben 90 wird die p-Elementiso
lations-Diffusionsschicht 88 ausgebildet (Schritt 65).
Der Wafer wird einer Oxidationsbehandlung ausgesetzt, um auf
der Seitenfläche des Grabens 90 einen Oxidfilm 92 auszubilden
(Schritt 66).
Nach Abschluß der Oxidationsbehandlung wird ein Isolierstoff
94 wie etwa polykristallines Silicium abgeschieden, wodurch
die Gräben 90 gefüllt werden (Schritt 67).
Der Oxidfilm 92 oder der Isolierstoff 94, der abgeschieden
wurde, bis er sich über die Oberfläche des Wafers (d. h. über
die Oberfläche der n-Siliciumschicht 16) erstreckt, wird weg
geätzt, wodurch der Wafer den in Fig. 10A gezeigten Zustand
erreicht hat (Schritt 68).
Wie in Fig. 10B gezeigt ist, wird auf der Oberfläche der n-
Siliciumschicht 16 der Feldoxidfilm 17 ausgebildet (Schritt
69).
Nachfolgend wird in einem Teil der n--Siliciumschicht 16 die
n+-Kollektor-Anschlußschicht 18 ausgebildet (Schritt 70).
Nachdem auf der freiliegenden Oberfläche der n--Silicium
schicht 16 und auf der freiliegenden Oberfläche der n+-Kol
lektor-Schicht 18 der Oxidfilm 19 ausgebildet wurde, wird
dieser von der Oberfläche des Wafers mit Ausnahme der über
der n+-Kollektor-Anschlußschicht 18 liegenden Stelle ent
fernt. Folglich wird der Oxidfilm 19 nur an der über der n+-
Kollektor-Schicht 18 liegenden Stelle ausgebildet (Schritt
71).
Der Wafer wird einer Verarbeitung mit den gleichen Herstel
lungsschritten wie in der vierten Ausführungsform, d. h. mit
den obenbeschriebenen Schritten 5 bis 9 und 45 bis 60, ausge
setzt, wodurch die in Fig. 10C gezeigte HBT-Struktur reali
siert wird.
In dem HBT gemäß irgendeiner der ersten bis fünften Ausfüh
rungsform wird die parasitäre Kollektor-Substrat-Kapazität
stark durch die Breite einer Verarmungsschicht, die sich zwi
schen der n+-Diffusionsschicht 12 und der benachbarten p-Dif
fusionsschicht (14 oder 88) ausbildet, beeinflußt. In der
HBT-Struktur gemäß der ersten bis dritten Ausführungsform
trennt ein kurzer Abstand die n+-Diffusionsschicht 12 und die
p-Diffusionsschicht 14, wobei die Verarmungsschicht, die sich
zwischen ihnen entwickelt, schmal ist. Daher entsteht wahr
scheinlich eine hohe parasitäre Kollektor-Substrat-Kapazität.
Im Gegensatz dazu sind die n+-Diffusionsschicht 12 und die p-
Diffusionsschicht 88 in der HBT-Struktur der vorliegenden
Ausführungsform durch einen großen Abstand getrennt, wobei
eine Verarmungsschicht mit einer großen Ausdehnung sicherge
stellt werden kann. Somit kann die parasitäre Kollektor-Sub
strat-Kapazität leicht niedrig gemacht werden.
Wenn die parasitäre Kollektor-Substrat-Kapazität niedriger
wird, zeigt der HBT eine bessere Hochfrequenzcharakteristik.
Somit kann der HBT der vorliegenden Ausführungsform eine
weitaus bessere Hochfrequenzcharakteristik erreichen, als sie
durch die HBTs gemäß der ersten bis vierten Ausführungsform
erreicht wird.
Anhand der Fig. 11A und 11B wird nachfolgend ein HBT gemäß
einer sechsten Ausführungsform der Erfindung beschrieben. Der
HBT der vorliegenden Ausführungsform kann anhand irgendeines
der HBTs gemäß der ersten bis fünften Ausführungsform durch
Ändern des Störstellengehaltprofils (d. h. des Profils des P-
Gehalts) der Epitaxieschicht 58 von dem in Fig. 3 gezeigten
auf das in Fig. 11A gezeigte verkörpert werden.
Fig. 11A zeigt ein Profil über die Konzentration der in die
drei Epitaxieschichten 58, 60 und 62 integrierten Störstellen
und des in diese integrierten Ge. In der vorliegenden Ausfüh
rungsform werden für den B-Gehalt der Siliciumepitaxieschicht
62, die zu einem Emitter-Gebiet des HBTs wird, und für den B-
Gehalt der Epitaxieschicht 60, die zu einem Basis-Gebiet des
HBTs wird, die gleichen Profile vorausgesetzt, wie sie in der
ersten bis fünften Ausführungsform erhalten wurden (siehe
Fig. 3). Ferner wird für den P-Gehalt der Epitaxieschicht 58,
die zu einem Kollektor-Gebiet des HBTs werden soll, ein Pro
fil vorausgesetzt, das sich von dem in der ersten bis fünften
Ausführungsform erhaltenen unterscheidet. Gemäß diesem Profil
fällt der P-Gehalt von der Grenzfläche zwischen dem Kollek
tor-Gebiet und dem Basis-Gebiet zur Unterseite der Epitaxie
schicht 58 allmählich.
Wenn der HBT mit Hochfrequenz arbeitet, kann es zu einer Er
scheinung, in der sich ein effektives Basis-Gebiet im Zusam
menhang mit der Realisierung einer großen Menge an Ladungs
trägern bis zu einem Kollektor-Gebiet verbreitert, d. h. zu
einem Basis-Verbreiterungseffekt, kommen. Im Fall des Auftre
tens eines Basis-Verbreiterungseffekts wird die Zeit, die die
Träger zum Durchlaufen eines Basis-Gebiets benötigen, größer,
wodurch sich die Hochfrequenzcharakteristik des HBTs ver
schlechtert. Somit bewirkt die Verhinderung des Basis-Ver
breiterungseffekts eine Verbesserung der Hochfrequenzcharak
teristik des HBTs. Um eine Verbreiterung eines effektiven
Basis-Gebiets zu verhindern, kann der Basis-Verbreiterungsef
fekt des HBTs durch Erhöhen des Störstellengehalts des Kol
lektorgebiets verringert werden. Falls jedoch der Störstel
lengehalt des gesamten Kollektor-Gebiets erhöht wird, ver
schlechtert sich die Spannungsfestigkeit des HBTs, was sich
nachteilig auswirkt.
Wie oben erwähnt wurde, wird die Epitaxieschicht 58, die zu
einem Kollektor-Gebiet werden soll, in der vorliegenden Ausführungsform
mit P mit einem Konzentrationsprofil derart do
tiert, daß die Konzentration in einem Grenzgebiet zwischen
dem Kollektor-Gebiet und dem Basis-Gebiet hoch wird, während
sie in einem Grenzgebiet zwischen dem Kollektor-Gebiet und
dem Substrat 10 niedrig wird. Ein solches Konzentrationspro
fil von P stellt die Spannungsfestigkeit des HBTs sicher und
verhindert wirksam einen Basis-Verbreiterungseffekt, der an
dernfalls verursacht würde, wenn der HBT bei Hochfrequenz
arbeitet. Dementsprechend kann der HBT der vorliegenden Aus
führungsform eine wesentlich bessere Hochfrequenzcharakteri
stik als die HBTs der ersten bis fünften Ausführungsform er
zielen.
Fig. 11B zeigt ein weiteres Beispielprofil der in die Epita
xieschichten 58, 60 und 62 integrierten Störstellen- und Ge-
Konzentrationen. Für die Profile der Störstellen und des Ge,
die in die Epitaxieschicht 58 implantiert werden, die zu ei
nem Kollektor-Gebiet werden soll, kann eine schrittweise Än
derung angenommen werden. Selbst wenn für den HBT ein solches
Profil verwendet wird, wird die gleiche vorteilhafte Wirkung
erzielt, wie sie durch den HBT im Fall des in Fig. 11A ge
zeigten Profils verwendet wird.
Anhand der Fig. 12A bis 12C wird nachfolgend ein HBT gemäß
einer siebenten Ausführungsform der Erfindung beschrieben.
Die Fig. 12A bis 12C zeigen Beispielprofile der Konzentration
der in der vorliegenden Ausführungsform in die Epitaxie
schichten 58, 60 und 62 integrierten Störstellen und des in
diese Schichten integrierten Ge.
In der ersten bis sechsten Ausführungsform wird das P weder
in die Epitaxieschicht 60, die zu einem Basis-Gebiet werden
soll, noch in die Epitaxieschicht 62, die zu einem Emitter-
Gebiet werden soll, integriert. In der vorliegenden Ausfüh
rungsform ist es zulässig, in die Epitaxieschichten 60 und 62
P mit einer Konzentration von ca. 4 × 1015 cm-3 zu integrie
ren. Der P-Gehalt (4 × 1015 cm-3) ist ausreichend niedriger
als der B-Gehalt (5 × 1017 cm-3 bis 5 × 1019 cm-3) der Epita
xieschichten 60 und 62. Dementsprechend kann der HBT der vor
liegenden Ausführungsform selbst dann eine geeignete Transi
storcharakteristik erzielen, wenn die Epitaxieschichten 60
und 62 P in einer solchen Konzentration enthalten.
Die Epitaxieschichten 60 und 62 sollten aufeinanderfolgend
durch einen völlig gleichen Schritt ausgebildet werden wie
den, in dem die Epitaxieschicht 58 ausgebildet wird, die mit
P dotiert werden soll. Aus diesem Grund ist es nicht notwen
dig leicht, den P vollständig aus diesen Schichten zu entfer
nen. In der vorliegenden Ausführungsform sind Störstellen in
den Epitaxieschichten 60 und 62 mit P zulässig, wodurch die
drei Epitaxieschichten 58, 60 und 62 leicht aufeinanderfol
gend ausgebildet werden können. Mit dem HBT der vorliegenden
Ausführungsform kann eine bessere Produktivität erreicht wer
den als mit den HBTs der ersten bis sechsten Ausführungsform.
Zum Vergleich mit dem Herstellungsverfahren gemäß der Erfin
dung wird nun anhand der Fig. 14A bis 15 ein Herstellungsver
fahren gemäß einem Vergleichsbeispiel 1 beschrieben. Das Ver
gleichsbeispiel 1 ist auf ein Verfahren zur Herstellung von
Bipolartransistoren mit einem Homoübergang gerichtet. Wie
später beschrieben wird, kann gemäß dem Herstellungsverfahren
des Vergleichsbeispiels 1 mit einer Selbstjustierungstechnik
eine Emitter-Elektrode zwischen zwei Basis-Anschlußelektroden
ausgebildet werden.
Die Fig. 14A bis 14D und 15 sind Querschnittsansichten zur
Beschreibung des Herstellungsverfahrens gemäß dem Vergleichs
beispiel 1. Im Vergleichsbeispiel 1 wird ein in Fig. 14A ge
zeigter Transistor mit der gleichen Technik wie in der ersten
Ausführungsform ausgebildet.
Genauer werden im Vergleichsbeispiel 1 auf dem Siliciumsub
strat 10 (p--Halbleiter) eine n+-Diffusionsschicht 12 und eine
p-Diffusionsschicht 14 ausgebildet (Schritt 1).
Über der n+-Diffusionsschicht 12 und der p-Diffusionsschicht
14 wird durch epitaktisches Wachstum eine n--Siliciumschicht
16 ausgebildet (Schritt 2).
Nach Ausbilden eines Feldoxidfilms 17 werden eine n+-Kollek
tor-Anschlußschicht 18 und eine p-Elementisolations-Diffusi
onsschicht 20 ausgebildet (Schritt 3).
Auf den freiliegenden Flächen des Siliciums wird ein Oxidfilm
19 mit einer vorgegebenen Dicke ausgebildet. Der Oxidfilm 19
wird mit Ausnahme der direkt über der n+-Kollektor-Anschluß
schicht 18 liegenden Fläche entfernt (Schritt 4).
Wie in Fig. 14B gezeigt ist, wird auf der n-Siliciumschicht
16 ein mit p-Störstellen dotierter polykristalliner Silicium
film 100 abgeschieden. Der polykristalline Siliciumfilm 100
wird in Form einer Basis-Anschlußelektrode strukturiert
(Schritt 72).
Über der gesamten Oberfläche des Halbleiterwafers wird ein
Oxidfilm 102 in der Weise ausgebildet, daß er den polykri
stallinen Siliciumfilm 100 bedeckt (Schritt 73).
In der Fläche, in der eine intrinsische Basis-Schicht ausge
bildet werden soll, wird durch Ätzen des polykristallinen
Siliciumfilms 100 und des Oxidfilms 102 eine Öffnung 104 aus
gebildet (Schritt 74).
Im Ergebnis dessen, daß der Halbleiterwafer einer vorgegebe
nen Wärmebehandlung ausgesetzt wird, diffundieren die in dem
polykristallinen Siliciumfilm 100 enthaltenen p-Störstellen
in die n-Siliciumschicht 16, wodurch eine p+-Diffusions
schicht 106 ausgebildet wird (Schritt 75).
In den Halbleiterwafer werden von oberhalb der Öffnung 104 p-
Störstellen wie etwa Bor (B) implantiert. Im Ergebnis werden
in eine freiliegende Fläche der in der Öffnung 104 liegenden
n-Siliciumschicht 16, d. h. in eine Fläche, in der eine in
trinsische Basis-Schicht ausgebildet werden soll, p-Störstel
len implantiert (Schritt 76).
Wie in Fig. 14C gezeigt ist, wird längs des Innern der Öff
nung 104 durch Abscheiden eines Oxidfilms und anisotropes
Ätzen eine Seitenwand 108 ausgebildet (Schritt 77).
Im Ergebnis dessen, daß der Halbleiterwafer zum Zeitpunkt der
Ausbildung der Seitenwand 108 einer vorgegebenen Wärmebehand
lung ausgesetzt wird, wird die Aktivierung der in die n--Si
liciumschicht 16 implantierten p-Störstellen und die Diffu
sion der p+-Diffusionsschicht 106 durchgeführt. Im Ergebnis
dessen werden auf der n--Siliciumschicht 16 eine intrinsische
Basis-Schicht 110 und eine p+-Diffusionsschicht 106A ausge
bildet (Schritt 78).
Wie in Fig. 14D gezeigt ist, wird in der von der Seitenwand
108 eingeschlossenen Fläche eine Emitter-Elektrode 28 aus mit
n-Störstellen dotiertem polykristallinem Silicium ausgebildet
(Schritt 79).
Daraufhin wird das Halbleitersubstrat einer vorgegebenen Wärmebehandlung
ausgesetzt, wodurch die in der Emitter-Elektrode
28 enthaltenen n-Störstellen diffundieren. Somit wird in der
Umgebung der Oberfläche der intrinsischen Basis-Schicht 110
eine Emitter-Schicht 112 ausgebildet (Schritt 80).
Wie in Fig. 15 gezeigt ist, wird schließlich über der gesam
ten Oberfläche des Halbleiterwafers der dielektrische Film 32
abgeschieden (Schritt 15). An geeigneten Stellen werden Kon
taktlöcher ausgebildet (Schritt 17). Daraufhin werden die
Stopfen 34, 36 und 38 und die Metallzwischenverbindungen 40,
42 und 44 ausgebildet (Schritt 18 und 19).
Wie oben erwähnt wurde, kann die Emitter-Schicht 112 gemäß
dem Vergleichsbeispiel 1 durch die Selbstjustierungstechnik
in der Mitte der intrinsischen Basis-Schicht 110 ausgebildet
werden. Gemäß dem Vergleichsbeispiel 1 kann die intrinsische
Basis-Schicht 110 somit ausreichend verkleinert werden, ohne
zwischen der Emitter-Schicht 112 und der Basis-Anschlußelek
trode (dem polykristallinen Siliciumfilm 100) einen Kurz
schluß zu erzeugen.
Wie oben erwähnt wurde, bewirkt eine Verringerung der Basis-
Kollektor-Kapazität eine Erhöhung der Betriebsgeschwindigkeit
des Bipolartransistors. Wie diesbezüglich zuvor erwähnt
wurde, ist das Vergleichsbeispiel 1, das eine Verringerung
der Basis-Kollektor-Kapazität dadurch ermöglicht, daß die
intrinsische Basis-Schicht 110 klein gemacht wird, geeignet,
die Betriebsgeschwindigkeit des Bipolartransistors zu erhö
hen.
Außer der Verringerung der Basis-Kollektor-Kapazität ist zur
die Erhöhung der Betriebsgeschwindigkeit des Bipolartransi
stors eine Verringerung der Breite einer Basis-Elektrode
wichtig. Genauer ist im Fall des Vergleichsbeispiels 1 eine
Verringerung der Dicke der intrinsischen Basis-Schicht 110
ebenfalls wichtig. Im Vergleichsbeispiel 1 wird die intrinsi
sche Basis-Schicht 110 jedoch durch Implantation von Stör
stellen ausgebildet. In diesem Fall erschwert eine Kanalbil
dungserscheinung oder erschweren Schwankungen der Tiefe der
Implantation das Steuern der Dicke der intrinsischen Basis-
Schicht 110 bis auf einen Wert von 100 nm oder weniger. Dies
bezüglich zeigt das Vergleichsbeispiel 1 eine Beschränkung
der Erhöhung der Betriebsgeschwindigkeit eines Bipolartransi
stors.
Im Gegensatz dazu kann die Dicke der Basis-Schicht 52 in der
zuvor beschriebenen ersten bis siebenten Ausführungsform
durch die Dicke der Si-Epitaxieschicht 58 bestimmt werden.
Dementsprechend sind die Herstellungsverfahren gemäß diesen
Ausführungsformen dem Verfahren des Vergleichsbeispiels 1 in
bezug auf die Erhöhung der Betriebsgeschwindigkeit eines Bi
polartransistors, in dem die Basis-Schicht 52 dünn gemacht
wird, überlegen.
Gemäß den in Verbindung mit der ersten bis siebenten Ausfüh
rungsform beschriebenen Herstellungsverfahren wird die Lage
des Oxidfilms 30 beispielsweise, wie in Fig. 2A gezeigt ist,
durch Photolithographie bestimmt. Gemäß den in Verbindung mit
der ersten bis siebenten Ausführungsform beschriebenen Her
stellungsverfahren kann in bezug auf die Lage der Öffnung des
Oxidfilms 30, d. h. in bezug auf einen Ort zwischen der Lage
der Emitter-Schicht 54 und der Lage der Emitter-Elektrode 28
innerhalb einer Überlagerungsgenauigkeit der Photolithogra
phie, ein Deckungsfehler auftreten.
In der ersten bis siebenten Ausführungsform ist die Lage der
Basis-Schicht 52 und die Lage der Basis-Anschlußelektrode 56
durch die Lage der Emitter-Elektrode 28 bestimmt. Dementspre
chend kann es in diesen Ausführungsformen einen Fall geben,
in dem die Lage der Basis-Schicht 52 und die Lage der Basis-
Anschlußelektrode 56 in bezug auf die Lage der Emitter-
Schicht 54 innerhalb der Überlagerungsgenauigkeit der Photo
lithographie schwanken. Genauer wird die Lage der Emitter-
Schicht 54 in bezug auf die Mitte der Basis-Schicht 52 gemäß
den in der ersten bis siebenten Ausführungsform beschriebenen
Herstellungsverfahren nicht selbstjustierend bestimmt, wobei
die Emitter-Schicht 54 an einer Stelle ausgebildet werden
kann, die nahe einer Richtung innerhalb der Basis-Anschluß
elektrode 56 liegt. Aus diesem Grund muß in der ersten bis
siebenten Ausführungsform in bezug auf die Abmessungen der
Emitter-Elektrode 28 und der Basis-Schicht 52 ein Spielraum
gewährt werden, der einen solchen Versatz in Betracht zieht.
Wie oben erwähnt wurde, besitzt das Herstellungsverfahren
gemäß dem Vergleichsbeispiel 1, bei dem die intrinsische Ba
sis-Schicht 110 durch Implantieren von Störstellen in die
Öffnung 104 verkörpert wird, einen Vorteil und einen Nach
teil. Ähnlich besitzen die in Verbindung mit der ersten bis
siebenten Ausführungsform beschriebenen Herstellungsverfah
ren, bei denen die Dicke der Basis-Schicht 52 durch die Dicke
Si-Epitaxieschicht 58 bestimmt wird, einen Vorteil und einen
Nachteil. Die durch diese Herstellungsverfahren erhaltenen
Vorteile können gleichzeitig dadurch sichergestellt werden,
daß selektiv eine Basis-Schicht nur in der gemäß dem im Ver
gleichsbeispiel 1 beschriebenen Verfahren durch epitaktisches
Wachstum ausgebildeten Öffnung 104 (siehe Fig. 14B) ausgebil
det wird.
Das selektive Wachstum einer Basis-Schicht ist in der Praxis
jedoch schwierig. Außerdem würde eine Basis-Schicht auf der
n--Siliciumschicht 16 ausgebildet, die in diesem Fall durch
Ätzen beschädigt worden ist, was zu einem Problem in bezug
auf die Filmqualität führt. Dementsprechend ermöglicht eine
reine Kombination des Herstellungsverfahrens gemäß dem Ver
gleichsbeispiel 1 und der Herstellungsverfahren gemäß der ersten
bis siebenten Ausführungsform keine selbstjustierende
Bestimmung der Lage der Emitter-Elektrode 28 oder Ausbildung
der Basis-Schicht 52 unter Verwendung eines epitaktisch ge
wachsenen Films.
Die achte bis elfte Ausführungsform, die im folgenden be
schrieben werden, beziehen sich auf ein Herstellungsverfahren
zur Beseitigung des obenbeschriebenen Nachteils, genauer auf
ein Herstellungsverfahren zum selbstjustierenden Ausbilden
der Emitter-Schicht 54 in der Umgebung der Mitte der Basis-
Schicht 52, d. h. der Mitte des Basis-Anschlusses 56, und auf
die Ausbildung der Basis-Schicht 52 unter Verwendung eines
epitaktisch gewachsenen Films. Anhand der Fig. 16 bis 22 wer
den im folgenden die achte bis elfte Ausführungsform aufein
anderfolgend beschrieben.
Die Fig. 16A bis 18D sind Querschnittsansichten zur Beschrei
bung eines Verfahrens zur Herstellung von Bipolartransistoren
gemäß einer achten Ausführungsform der Erfindung. Wie in den
Fig. 16A und 16B gezeigt ist, werden über der gesamten Ober
fläche des Halbleiterwafers in der angegebenen Reihenfolge
die Si-Epitaxieschicht 58 (vom n-Typ), eine SiGe-Epitaxie
schicht 60 (vom p-Typ) und eine Si-Epitaxieschicht 62 (vom p-
Typ) ausgebildet (Schritte 1 bis 5).
Wie in Fig. 16C gezeigt ist, wird auf der Si-Epitaxieschicht
62 der Oxidfilm 30 abgeschieden (Schritt 6).
Nachfolgend werden auf dem Oxidfilm 30 ein polykristalliner
Siliciumfilm 114 und ein Photoresistfilm 116 abgeschieden.
Der Photoresistfilm 116 wird in der Weise strukturiert, daß
er nur die Fläche bedeckt, auf der eine intrinsische Basis-
Schicht ausgebildet werden soll. Im Ergebnis dessen, daß das
Halbleitersubstrat unter Verwendung des auf diese Weise
strukturierten Photoresistfilms 116 als Maske geätzt wird,
wird der polykristalline Siliciumfilm 114 in Form einer in
trinsischen Basis-Schicht strukturiert (Schritt 81).
In den auf diese Weise strukturierten polykristallinen Sili
ciumfilm 114 werden von oben p-Störstellen wie etwa Bor (B)
implantiert. Im Ergebnis werden die drei Epitaxieschichten
58, 60 und 62 mit Ausnahme einer Fläche, in der eine intrin
sische Basis-Schicht ausgebildet werden soll, mit p-Störstel
len dotiert (Schritt 82).
Die Größe des Photoresistfilms 116 wird durch isotropes Ätzen
auf eine spezifische Größe, d. h. auf die Abmessung einer auf
der Oberfläche einer intrinsischen Basis-Schicht auszubilden
den Emitter-Schicht, verringert. Die Größe des polykristalli
nen Siliciumfilms 114 wird durch anisotropes Ätzen auf eine
spezifische Größe, d. h. auf die Abmessung einer auf der
Oberfläche der intrinsischen Basis-Schicht auszubildenden
Emitter-Schicht, verringert (Schritt 83). Wie in Fig. 16D
gezeigt ist, ist der polykristalline Siliciumfilm 114, dessen
Größe verringert wurde, mit 114A bezeichnet, während der Pho
toresistfilm 116, dessen Größe verringert worden ist, mit
116A bezeichnet ist.
Nach Entfernen des Photoresistfilms 116A wird der Halbleiter
wafer einer vorgegebenen Wärmebehandlung ausgesetzt, womit
die in die drei Epitaxieschichten 58, 60 und 62 implantierten
Störstellen (B) diffundieren und somit die in Fig. 17A ge
zeigte p-Diffusionsschicht 118 ausbilden (Schritt 84).
Auf die gesamte Oberfläche des Halbleiterwafers wird der Pho
toresist 120 aufgebracht. Dieser wird zurückgeätzt, bis das
obere Ende des polykristallinen Siliciumfilms 114A freiliegt
(Schritt 85).
Wie in Fig. 17B gezeigt ist, wird der auf der Oberfläche des
Photoresists 120 freiliegende polykristalline Film 114A weg
geätzt (Schritt 86).
Ferner wird der Oxidfilm 30 unter Verwendung des Photoresists
120 als Maske geätzt, wobei im Ergebnis dessen an einem Ort,
an dem eine Emitter-Schicht ausgebildet werden soll, eine
Öffnung 122 ausgebildet wird (Schritt 87).
Durch die obenbeschriebene Verarbeitungsoperation wird die
Öffnung 122 selbstjustierend im wesentlichem in der Mitte der
Basis-Schicht 52 ausgebildet. Gemäß dem vorliegenden Herstel
lungsverfahren kann die Öffnung 122 durch die Selbstjustie
rungstechnik in der Mitte der Basis-Schicht 52 ausgebildet
werden. Dementsprechend kann der Deckungsfehler zwischen der
Lage der Basis-Schicht 52 und der Lage der Öffnung 122 aus
reichend klein gemacht werden.
Wie in Fig. 17C gezeigt ist, wird nach Entfernen des Photore
sists 120 auf der gesamten Oberfläche des Halbleiterwafers
ein polykristalliner Siliciumfilm 123 abgeschieden (Schritt
88).
In die gesamte Oberfläche des polykristallinen Siliciumfilms
123 werden n-Störstellen wie etwa As implantiert (Schritt
89).
Auf dem mit n-Störstellen dotierten polykristallinen Silici
umfilm 123 wird ein Oxidfilm 124 ausgebildet (Schritt 90).
Der auf dem Oxidfilm 124 ausgebildete Photoresist 126 wird in
Form der auszubildenden Emitter-Elektrode 28 strukturiert
(Schritt 91).
Wie in Fig. 17D gezeigt ist, werden der Oxidfilm 124 und der
polykristalline Siliciumfilm 123 unter Verwendung des Photo
resists 126 als Maske geätzt, wodurch die Emitter-Elektrode
28 ausgebildet wird (Schritt 92).
Der Halbleiterwafer wird einer vorgegebenen Wärmebehandlung
ausgesetzt, wodurch die in der Emitter-Elektrode 28 enthalte
nen Störstellen (As) in die unter der Emitter-Elektrode 28
liegende Si-Epitaxieschicht 62 diffundieren. Wie in Fig. 18A
gezeigt ist, wird die Emitter-Schicht 54 im wesentlichen in
der Mitte der Basis-Schicht 52 ausgebildet (Schritt 93).
Nachfolgend werden der Oxidfilm 30 und die Diffusionsschicht
118 unter Verwendung des in einer gewünschten Form struktu
rierten Photoresists 128 als Maske geätzt, wodurch die Basis-
Anschlußelektrode 56 ausgebildet wird (Schritt 94).
Über der gesamten Oberfläche des Halbleiterwafers wird ein
Oxidfilm abgeschieden. Der Oxidfilm 30, der die Basis-An
schlußelektrode 56 bedeckt, und der Oxidfilm 123, der die
Emitter-Elektrode 54 bedeckt, werden zusammen mit dem Oxid
film weggeätzt. Wie in Fig. 18B gezeigt ist, werden eine Sei
tenwand 130, die die Seitenfläche der Basis-Anschlußelektrode
56 bedeckt, und eine Seitenwand 132, die die Seitenfläche der
Emitter-Elektrode < 36228 00070 552 001000280000000200012000285913611700040 0002010060584 00004 36109BOL<54 bedeckt, ausgebildet (Schritt 95).
Während des vorstehenden Ätzprozesses wird der Oxidfilm 19,
der die n+-Kollektor-Anschlußschicht 18 bedeckt, ebenfalls
entfernt. Folglich wird am Ende der zum Schritt 95 gehörenden
Verarbeitung zusammen mit der Emitter-Elektrode 54 und der
Basis-Anschlußelektrode 56 auch die n+-Kollektor-Anschluß
schicht 18 freigelegt.
Das freiliegende Silicium auf der Oberfläche des Halbleiter
wafers wird mit einem Metall mit hohem Schmelzpunkt wie etwa
Co oder Ti zur Reaktion gebracht. Wie in Fig. 18C gezeigt
ist, wird auf der Oberfläche der Emitter-Elektrode 28 selbst
justierend ein Silicidfilm 134 ausgebildet. Ähnlich wird auf
der Oberfläche der Basis-Anschlußelektrode 56 ein Silicidfilm
136 ausgebildet, während auf der Oberfläche der n+-Kollektor-
Anschlußschicht 18 ein Silicidfilm 138 ausgebildet wird
(Schritt 96).
Wie in Fig. 18D gezeigt ist, wird schließlich über der gesam
ten Oberfläche des Halbleiterwafers der dielektrische Film 32
abgeschieden (Schritt 15). An entsprechenden Stellen werden
Kontaktlöcher ausgebildet (Schritt 17), und es werden die
Stopfen 34, 36 und 38 und die Metallzwischenverbindungen 40,
42 und 44 ausgebildet (Schritte 18 und 19).
Wie oben erwähnt wurde, ermöglicht das Herstellungsverfahren
gemäß der vorliegenden Ausführungsform das Ausbilden der Ba
sis-Schicht 52 aus einem epitaktisch gewachsenen Film. Ferner
kann die Emitter-Schicht 54, die kleiner als die Basis-
Schicht 52 ist, selbstjustierend im wesentlichen in der Ba
sis-Schicht 52 ausgebildet werden. Gemäß dem Herstellungsver
fahren der vorliegenden Ausführungsform ermöglicht die Ver
wendung eines epitaktisch gewachsenen Films das selbstjustie
rende Ausbilden der Emitter-Schicht 54 in der Umgebung des
Mittelpunkts in der Basis-Anschlußelektrode 56, wobei die
Dicke der Basis-Schicht 52 ausreichend klein gemacht wird. In
diesem Fall wird die Zeit, während der die Träger durch die
Basis-Schicht 52 wandern, verkürzt und die Basis-Kollektor-
Kapazität ebenfalls verringert.
Wie zuvor erwähnt wurde, werden in der vorliegenden Ausfüh
rungsform auf der Oberfläche der Basis-Anschlußelektrode 56
und auf der Oberfläche der Emitter-Elektrode 28 die Silicid
filme 134, 136 und 138 ausgebildet. In diesem Fall werden der
Widerstand eines Basis-Gebiets des Transistors und der Kontaktwiderstand
eines Emitter-Gebiets auf ausreichend kleine
Werte unterdrückt. Dementsprechend ermöglicht das Herstel
lungsverfahren gemäß der Erfindung die Realisierung eines
Transistors mit einer beträchtlich höheren Hochfrequenzcha
rakteristik.
Gemäß dem Herstellungsverfahren der vorliegenden Ausführungs
form wird der Photoresist 116, der in der Weise ausgebildet
wird, daß er eine Fläche bedeckt, in der die Basis-Schicht 52
ausgebildet werden soll, isotrop geätzt, wodurch der Photore
sist 116A ausgebildet wird, der eine Fläche bedeckt, in der
die Emitter-Schicht 54 ausgebildet werden soll (siehe
Fig. 16C und 16D). In diesem Fall wird der Photoresist 116A
unvermeidlich kleiner als der Photoresist 116. Somit kann die
Öffnung 122 des Oxidfilms 30 im wesentlichen in der Mitte der
Basis-Schicht 52 ausgebildet werden, ohne daß eine fortge
schrittene Bearbeitungstechnologie eingesetzt werden muß.
Somit ermöglicht das Herstellungsverfahren gemäß der vorlie
genden Ausführungsform, einen Anstieg der Herstellungskosten
zu vermeiden.
In der achten Ausführungsform wird die Basis-Schicht 52 aus
einer SiGe-Epitaxieschicht ausgebildet. Die Erfindung ist
jedoch nicht auf eine solche Konfiguration beschränkt. Die
Basis-Schicht 52 kann auch aus einer Siliciumepitaxieschicht
ausgebildet werden.
Anhand der Fig. 19 und 20 wird nun eine neunte Ausführungs
form der Erfindung beschrieben. Wie in Fig. 19A gezeigt ist,
werden die drei Epitaxieschichten 58, 60 und 62 durch die
gleiche Technik ausgebildet, wie sie in der ersten Ausfüh
rungsform verwendet wurde (Schritte 1 bis 5).
Auf der Epitaxieschicht 62 werden ein Nitridfilm 140 und ein
Oxidfilm 142 abgeschieden (Schritt 97).
Der Oxidfilm 142 wird in der Weise strukturiert, daß er nur
die Fläche bedeckt, in der eine intrinsische Schicht ausge
bildet werden soll (Schritt 98).
In diesem Zustand werden in die gesamte Oberfläche des Halb
leiterwafers p-Störstellen wie etwa Bor (B) implantiert. Im
Ergebnis werden in die drei Epitaxieschichten 58, 60 und 62
mit Ausnahme der Fläche, in der eine intrinsische Schicht
ausgebildet werden soll, p-Störstellen implantiert (Schritt
99).
Der Oxidfilm 142 wird durch isotropes Ätzen auf eine vorgege
bene Größe, d. h. auf die Größe einer auf der Oberfläche ei
ner intrinsischen Basis-Schicht auszubildenden Emitter-
Schicht, verkleinert (Schritt 100). Wie in Fig. 19B gezeigt
ist, ist der Oxidfilm 142, dessen Größe verringert worden
ist, mit dem Bezugszeichen 142A bezeichnet.
Der Halbleiterwafer wird einer vorgegebenen Wärmebehandlung
ausgesetzt, im Ergebnis deren die in die drei Epitaxieschich
ten 58, 60 und 62 implantierten Störstellen (B) diffundieren,
wodurch eine p-Diffusionsschicht 118 ausgebildet wird
(Schritt 101).
Auf die gesamte Oberfläche des Halbleiterwafers wird der Pho
toresist 120 aufgebracht und zurückgeätzt, bis das obere Ende
des Oxidfilms 142A freiliegt (Schritt 102).
Wie in Fig. 19C gezeigt ist, wird der auf der Oberfläche des
Photoresists 120 freiliegende Oxidfilm 142A weggeätzt
(Schritt 103).
Ferner wird der Nitridfilm 140 unter Verwendung des Photore
sists 120 als Maske geätzt, im Ergebnis dessen an einem Ort,
an dem eine Emitter-Schicht ausgebildet werden soll, die Öff
nung 122 ausgebildet wird (Schritt 104).
Durch die obenbeschriebene Verarbeitungsoperation wird die
Öffnung 122 wie im Fall der achten Ausführungsform selbstju
stierend im wesentlichen in der Mitte der Basis-Schicht 52
ausgebildet. Dementsprechend kann selbst gemäß dem Herstel
lungsverfahren der vorliegenden Ausführungsform ein Deckungs
fehler zwischen der Lage der Basis-Schicht 52 und der Lage
der Öffnung 122 ausreichend klein gemacht werden.
Nach Entfernen des Photoresists 120 wird auf der gesamten
Oberfläche des Nitridfilms 140 der polykristalline Silicium
film 123 abgeschieden (Schritt 105). In die gesamte Oberflä
che des Halbleitersubstrats werden n-Störstellen wie etwa As
implantiert (Schritt 106).
Auf dem polykristallinen Siliciumfilm 123 wird ein Nitridfilm
144 ausgebildet (Schritt 107).
Wie in Fig. 19D gezeigt ist, werden der Nitridfilm 144 und
der polykristalline Film 123 in Form der Emitter-Elektrode 28
geätzt (Schritt 108).
Der Halbleiterwafer wird einer vorgegebenen Wärmebehandlung
ausgesetzt, wodurch die in der Emitter-Elektrode 28 enthalte
nen Störstellen (As) in die unter der Emitter-Elektrode 28
liegende Si-Epitaxieschicht 62 diffundieren. Wie in Fig. 20A
gezeigt ist, wird die Emitter-Schicht 54 im wesentlichen in
der Mitte der Basis-Schicht 52 ausgebildet (Schritt 109).
Nachfolgend werden der Oxidfilm 30 und die Diffusionsschicht
118 unter Verwendung des in einer gewünschten Form strukturierten
Photoresists 128 als Maske geätzt, wodurch die Basis-
Anschlußelektrode 56 ausgebildet wird (Schritt 110).
Nach Entfernen des Oxidfilms, der die gesamte Oberfläche des
Halbleiterwafers bedeckt, werden der Nitridfilm 140, der die
Basis-Anschlußelektrode 56 bedeckt, und der Nitridfilm 144,
der die Emitter-Elektrode 54 bedeckt, zusammen mit dem Oxid
film mit der gleichen Rate weggeätzt. Wie in Fig. 20B gezeigt
ist, werden die Seitenwand 130, die die Seitenfläche der Ba
sis-Anschlußelektrode 56 bedeckt, und die Seitenwand 132, die
die Seitenfläche der Emitter-Elektrode 54 bedeckt, ausgebil
det (Schritt 111).
Während des vorstehenden Ätzprozesses wird der Oxidfilm 19,
der die n+-Kollektor-Anschlußschicht 18 bedeckt, ebenfalls
entfernt. Folglich wird am Ende der zum Schritt 95 gehörenden
Verarbeitung zusammen mit der Emitter-Elektrode 54 und der
Basis-Anschlußelektrode 56 auch die n+-Kollektor-Anschluß
schicht 18 freigelegt.
Durch eine Verarbeitungsoperation, wie sie in Verbindung mit
der achten Ausführungsform beschrieben wurde, werden die in
Fig. 20C gezeigten Silicidfilme 134, 136 und 138 ausgebildet
(Schritt 96). Ferner werden die Metallzwischenverbindungen
40, 42 und 44 ausgebildet (Schritte 15 und 17 bis 19).
Wie oben erwähnt wurde, wird gemäß dem Herstellungsverfahren
der neunten Ausführungsform wie im Fall der achten Ausfüh
rungsform die Basis-Schicht 52 aus einem epitaktisch gewach
senen Film ausgebildet, wobei die Emitter-Schicht 54 selbst
justierend im wesentlichen in der Mitte der Basis-Schicht 52
ausgebildet wird. Wie zuvor erwähnt wurde, werden in der vor
liegenden Ausführungsform auf der Oberfläche der Basis-An
schlußelektrode 56 und auf der Oberfläche der Emitter-Elek
trode 28 die Silicidfilme 134, 136 und 138 ausgebildet. Dementsprechend
ermöglicht das Herstellungsverfahren gemäß der
vorliegenden Ausführungsform wie im Fall der achten Ausfüh
rungsform die Realisierung eines Transistors mit einer be
trächtlich höheren Hochfrequenzcharakteristik.
In der neunten Ausführungsform wird die Basis-Schicht 52 aus
einer SiGe-Epitaxieschicht ausgebildet. Die Erfindung ist
jedoch nicht auf eine solche Konfiguration beschränkt. Die
Basis-Schicht 52 kann auch aus einer Siliciumepitaxieschicht
ausgebildet werden.
Anhand der Fig. 21A bis 21D wird nun eine zehnte Ausführungs
form der Erfindung beschrieben. Wie in Fig. 21A gezeigt ist,
werden die drei Epitaxieschichten 58, 60 und 62 durch die
gleiche Technik ausgebildet, wie sie in der ersten Ausfüh
rungsform verwendet wurde (Schritte 1 bis 5).
Auf der Epitaxieschicht 62 werden in der angegebenen Reihen
folge der Nitridfilm 140, ein polykristalliner Siliciumfilm
146 und ein Oxidfilm 148 abgeschieden (Schritt 112).
Der polykristalline Siliciumfilm 146 und der Oxidfilm 148
werden in der Weise strukturiert, daß sie nur diejenige Flä
che abdecken, in der eine intrinsische Schicht ausgebildet
werden soll (Schritt 113).
In diesem Zustand werden in die gesamte Oberfläche des Halb
leiterwafers p-Störstellen wie etwa Bor (B) implantiert. Im
Ergebnis werden in die drei Epitaxieschichten 58, 60 und 62
mit Ausnahme der Fläche, in der die intrinsische Schicht aus
gebildet werden soll, p-Störstellen implantiert (Schritt
114).
Der Oxidfilm 148 wird durch isotropes Ätzen auf eine vorgege
bene Größe, d. h. auf die Größe einer auf der Oberfläche ei
ner intrinsischen Basis-Schicht auszubildenden Emitter-
Schicht, verkleinert (Schritt 115).
Die Größe des polykristallinen Siliciumfilms 146 wird durch
anisotropes Ätzen im wesentlichen auf die gleiche Größe wie
die des Oxidfilms 148 verringert (Schritt 116).
Wie in Fig. 21B gezeigt ist, ist der Oxidfilm 148, dessen
Größe verringert worden ist, mit dem Bezugszeichen 148A be
zeichnet, während der polykristalline Siliciumfilm 146, des
sen Größe verringert worden ist, mit dem Bezugszeichen 146A
bezeichnet ist.
Der Halbleiterwafer wird einer vorgegebenen Wärmebehandlung
ausgesetzt, im Ergebnis deren die in die drei Epitaxieschich
ten 58, 60 und 62 implantierten Störstellen (B) diffundieren,
wodurch eine p-Diffusionsschicht 118 ausgebildet wird
(Schritt 117).
Auf die gesamte Oberfläche des Halbleiterwafers wird ein Pho
toresist 120 aufgebracht und zurückgeätzt, bis das obere Ende
des Oxidfilms 148A freiliegt (Schritt 118).
Wie in Fig. 21C gezeigt ist, werden der Oxidfilm 148A und der
polykristalline Siliciumfilm 146A, die in dem Photoresist 120
verbleiben, weggeätzt (Schritt 119).
Ferner wird der Nitridfilm 140 unter Verwendung des Photore
sists 120 als Maske geätzt, im Ergebnis dessen an einem Ort,
an dem eine Emitter-Schicht ausgebildet werden soll, die Öff
nung 122 ausgebildet wird (Schritt 120).
Durch die obenbeschriebene Verarbeitungsoperation wird die
Öffnung 122 wie im Fall der achten oder neunten Ausführungs
form selbstjustierend im wesentlichen in der Mitte der Basis-
Schicht 52 ausgebildet. Dementsprechend kann ein Deckungsfeh
ler zwischen der Lage der Basis-Schicht 52 und der Lage der
Öffnung 122 selbst gemäß dem Herstellungsverfahren der vor
liegenden Ausführungsform ausreichend klein gemacht werden.
Nach Entfernen des Photoresists 120 wird auf der gesamten
Oberfläche des Nitridfilms 140 der polykristalline Silicium
film 123 abgeschieden (Schritt 105). In die gesamte Oberflä
che des Halbleitersubstrats werden n-Störstellen wie etwa As
implantiert (Schritt 106).
Auf dem polykristallinen Siliciumfilm 123 wird der Nitridfilm
144 ausgebildet (Schritt 107). Wie in Fig. 21D gezeigt ist,
werden der Nitridfilm 144 und der polykristalline Film 123 in
Form der Emitter-Elektrode 28 geätzt (Schritt 108). Es werden
die gleichen wie in Verbindung mit der achten oder neunten
Ausführungsform beschriebenen Verarbeitungsoperationen ausge
führt, womit die Herstellung eines Bipolartransistors abge
schlossen werden kann.
Wie oben erwähnt wurde, wird die Basis-Schicht 52 gemäß dem
Herstellungsverfahren der vorliegenden Ausführungsform wie im
Fall der achten oder neunten Ausführungsform aus einem epi
taktisch gewachsenen Film ausgebildet, während die Emitter-
Schicht 54 selbstjustierend im wesentlich in der Mitte der
Basis-Schicht 52 ausgebildet wird. Wie zuvor erwähnt wurde,
werden die Silicidfilme 134, 136 und 138 in der vorliegenden
Ausführungsform auf der Oberfläche der Basis-Anschlußelek
trode 56 und auf der Oberfläche der Emitter-Elektrode 28 aus
gebildet. Wie im Fall der achten oder neunten Ausführungsform
ermöglicht das Herstellungsverfahren der vorliegenden Ausfüh
rungsform dementsprechend die Realisierung eines Transistors
mit einer beträchtlich höheren Hochfrequenzcharakteristik.
In der achten bis zehnten Ausführungsform, die zuvor be
schrieben wurden, wird die zum Implantieren von p-Störstellen
in eine Epitaxieschicht verwendete Maske aus einem Mehr
schichtfilm ausgebildet, der den polykristallinen Silicium
film 114 und den Photoresist 116, den Nitridfilm 142 oder
einen Mehrschichtfilm, der den polykristallinen Siliciumfilm
146 und den Oxidfilm 148 enthält, umfaßt. Die Maske ist je
doch nicht auf diese Filme beschränkt. Solange die Maske zum
Zeitpunkt des Implantierens der p-Störstellen wirken und den
Photoresist 122 mit hoher Selektivität entfernen kann, kann
irgendein Maskentyp verwendet werden.
Anhand der Fig. 22A bis 22D wird nun eine elfte Ausführungs
form der Erfindung beschrieben. Entsprechend einem Herstel
lungsverfahren der vorliegenden Ausführungsform werden die
Verarbeitungsoperationen bis zu einer Operation zum Implan
tieren von p-Störstellen, d. h. As, in den polykristallinen
Siliciumfilm 123, d. h. die zu den in den Fig. 16A bis 17C
gezeigten Schritten 1 bis 6 und 81 bis 89 gehörenden Verar
beitungsoperationen, in der gleichen Weise wie in der achten
Ausführungsform ausgeführt.
Wie in Fig. 22A gezeigt ist, werden der polykristalline Sili
ciumfilm 123 und der Oxidfilm 30 in der vorliegenden Ausfüh
rungsform unter Verwendung des Photoresists 126 als Maske in
Form der Emitter-Elektrode 28 geätzt (Schritt 121).
Wie im Fall der achten bis zehnten Ausführungsform ermögli
chen die vorstehenden Verarbeitungsoperationen die selbstju
stierende Ausbildung der Emitter-Elektrode 28 im wesentlichen
in der Mitte der Basis-Schicht 52. Dementsprechend kann die
Lage der Basis-Schicht 52 selbst gemäß dem Herstellungsverfahren
der vorliegenden Ausführungsform genau an die Lage der
Emitter-Elektrode 28 angepaßt werden.
Der Halbleiterwafer wird einer vorgegebenen Wärmebehandlung
ausgesetzt, durch die die in der Emitter-Elektrode 28 enthal
tenen Störstellen (As) in die unter der Emitter-Elektrode 28
liegende Si-Epitaxieschicht 62 diffundieren. Wie in Fig. 22B
gezeigt ist, wird die Emitter-Schicht 54 im wesentlich in der
Mitte der Basis-Schicht 52 ausgebildet (Schritt 122).
Nachfolgend wird die Diffusionsschicht 118 unter Verwendung
des in einer gewünschten Form strukturierten Photoresists 128
als Maske geätzt, wodurch die Basis-Anschlußelektrode 56 aus
gebildet wird (Schritt 123).
Nach Entfernen des Photoresists 128 wird auf der gesamten
Oberfläche des Halbleiterwafers ein Oxidfilm abgeschieden.
Der Oxidfilm wird geätzt, bis die Emitter-Elektrode 28 und
die Basis-Anschlußelektrode 56 freiliegen. Wie in Fig. 22C
gezeigt ist, werden im Ergebnis die Seitenwand 130, die die
Seitenfläche der Basis-Anschlußelektrode 56 bedeckt, und die
Seitenwand 132, die die Seitenfläche der Emitter-Elektrode 54
bedeckt, ausgebildet (Schritt 123).
Während des vorstehenden Ätzprozesses wird der Oxidfilm 19,
der die n+-Kollektor-Anschlußschicht 18 bedeckt, ebenfalls
entfernt. Folglich liegt am Ende der zum Schritt 123 gehören
den Verarbeitung die n+-Kollektor-Anschlußschicht 18 zusammen
mit der Emitter-Elektrode 54 und der Basis-Anschlußelektrode
56 ebenfalls frei.
Wie in Fig. 22D gezeigt ist, wird der Silicidfilm 134 wie im
Fall der achten Ausführungsform selbstjustierend auf der
Oberfläche der Emitter-Elektrode 28 ausgebildet. Ähnlich wird
der Silicidfilm 136 auf der Oberfläche der Basis-Anschlußelektrode
56 ausgebildet, während der Silicidfilm 138 auf der
Oberfläche der n+-Kollektor-Anschlußschicht 18 ausgebildet
wird (Schritt 96). Nachfolgend wird die gleiche Verarbei
tungsoperation wie in der achten Ausführungsform ausgeführt,
womit die Herstellung eines Bipolartransistors abgeschlossen
ist.
Wie oben erwähnt wurde, wird die Basis-Schicht 52 wie im Fall
der achten bis zehnten Ausführungsform gemäß dem Herstel
lungsverfahren der elften Ausführungsform aus einem epitak
tisch gewachsenen Film ausgebildet, während die Emitter-
Schicht 54 selbstjustierend im wesentlichen in der Mitte der
Basis-Schicht 52 ausgebildet wird. Wie zuvor erwähnt wurde,
werden in der vorliegenden Ausführungsform auf der Oberfläche
der Basis-Anschlußelektrode 56 und auf der Oberfläche der
Emitter-Elektrode 28 die Silicidfilme 134, 136 und 138 ausge
bildet. Dementsprechend ermöglicht das Herstellungsverfahren
gemäß der vorliegenden Ausführungsform wie im Fall der achten
bis zehnten Ausführungsform die Realisierung eines Transi
stors mit einer beträchtlich höheren Hochfrequenzcharakteri
stik.
Das Herstellungsverfahren gemäß der vorliegenden Ausführungs
form ermöglicht, einen Prozeß des Abscheidens des Oxidfilms
124 auf der Emitter-Elektrode 28 (d. h. den Schritt 90 in der
achten Ausführungsform) und einen Prozeß zum Abscheiden des
Nitridfilms 144 auf der Emitter-Elektrode 28 (d. h. den
Schritt 107 in der neunten oder zehnten Ausführungsform) weg
zulassen. Somit kann die vorliegende Ausführungsform die Pro
zesse zur Herstellung von Bipolartransistoren im Vergleich
zur achten bis zehnten Ausführungsform erleichtern.
In der elften Ausführungsform wird der Oxidfilm 30 im Schritt
121 geätzt, bis die Diffusionsschicht 118 freigelegt ist.
Alternativ kann im Schritt 121 ein kleiner Betrag des Oxidfilms
30 an der Oberfläche der Diffusionsschicht 118 zurück
gelassen werden. In diesem Fall kann der restliche Oxidfilm
30 zum Zeitpunkt einer Ätzoperation zum Ausbilden der Seiten
wand 130 im Schritt 123 entfernt werden. Im Gegensatz zu dem
Fall, in dem die Diffusionsschicht 118 im Schritt 121 freige
legt wird, kann in dem Herstellungsverfahren gemäß der vor
liegenden Ausführungsform der Betrag, in dem die Diffusions
schicht 118 überätzt wird, verringert werden.
Anhand der Fig. 23A bis 23D wird nun eine zwölfte Ausfüh
rungsform der Erfindung beschrieben. Wie in Fig. 23A gezeigt
ist, werden die drei Epitaxieschichten 58, 60 und 62 gemäß
dem Herstellungsverfahren der vorliegenden Ausführungsform
durch die gleiche Technik, wie sie in der ersten Ausführungs
form verwendet wurde, ausgebildet (Schritte 1 bis 5).
Auf der Epitaxieschicht 62 werden in der angegebenen Reihen
folge der Oxidfilm 30, ein erster polykristalliner Silicium
film 149 und der Oxidfilm 150 abgeschieden (Schritt 124).
Von diesen Filmen wird der Oxidfilm 150 in der Weise struktu
riert, daß er nur die Fläche, in der eine intrinsische Basis-
Schicht ausgebildet werden soll, abdeckt (Schritt 125).
In diesem Zustand werden in die gesamte Oberfläche des Halb
leiterwafers p-Störstellen wie etwa Bor (B) implantiert. Im
Ergebnis werden in die drei Epitaxieschichten 58, 60 und 62
mit Ausnahme der Fläche, in der eine intrinsische Basis-
Schicht ausgebildet werden soll, p-Störstellen implantiert
(Schritt 126).
Die Größe des Oxidfilms 150 wird durch isotropes Ätzen auf
eine spezifische Größe, d. h. auf die Abmessung einer auf der
Oberfläche einer intrinsischen Basis-Schicht auszubildenden
Emitter-Schicht, verringert (Schritt 127). Wie in Fig. 23B
gezeigt ist, ist der Oxidfilm 150, dessen Größe verringert
wurde, mit 150A bezeichnet.
Der Halbleiterwafer wird einer vorgegebenen Wärmebehandlung
ausgesetzt, wodurch die in den drei Epitaxieschichten 58, 60
und 62 enthaltenen Störstellen (B) diffundieren und somit die
p-Diffusionsschicht 118 ausbilden (Schritt 128).
Auf der gesamten Oberfläche des Halbleiterwafers wird der
Photoresist 120 aufgebracht. Dieser wird zurückgeätzt, bis
das obere Ende des polykristallinen Siliciumfilms 114A frei
liegt (Schritt 129).
Wie in Fig. 23C gezeigt ist, wird der Oxidfilm 150A, der in
dem Photoresist 120 verbleibt, weggeätzt (Schritt 130).
Ferner werden der erste polykristalline Siliciumfilm 149 und
der Oxidfilm 30 unter Verwendung des Photoresists 120 als
Maske geätzt, wobei im Ergebnis dessen an einem Ort, an dem
eine Emitter-Schicht ausgebildet werden soll, die Öffnung 122
ausgebildet wird (Schritt 131).
Wie im Fall der achten bis zehnten Ausführungsform wird die
Öffnung 122 durch die obenbeschriebene Verarbeitungsoperation
selbstjustierend im wesentlichen in der Mitte der Basis-
Schicht 52 ausgebildet. Dementsprechend kann selbst gemäß dem
Herstellungsverfahren der vorliegenden Ausführungsform der
Deckungsfehler zwischen der Lage der Basis-Schicht 52 und der
Lage der Öffnung 122 ausreichend klein gemacht werden.
Nach Entfernen des Photoresists 120 wird auf dem polykristal
linen Siliciumfilm 149 (d. h. auf einem ersten polykristalli
nen Siliciumfilm) der polykristalline Siliciumfilm 123 (d. h.
ein zweiter polykristalliner Siliciumfilm) abgeschieden, und
es werden in das Halbleitersubstrat n-Störstellen wie etwa As
implantiert (Schritt 132).
Der Halbleiterwafer wird einer vorgegebenen Wärmebehandlung
ausgesetzt, wodurch die in dem zweiten polykristallinen Sili
ciumfilm 123 enthaltenen Störstellen (As) in die unter dem
zweiten polykristallinen Siliciumfilm 123 liegende Si-Epita
xieschicht 62 diffundieren. Daraufhin wird die Emitter-
Schicht 54 im wesentlichen in der Mitte der Basis-Schicht 52
ausgebildet (Schritt 133).
Der zweite polykristalline Siliciumfilm 123, der erste poly
kristalline Siliciumfilm 149 und der Oxidfilm 30 werden unter
Verwendung des Photoresists als Maske in Form der Emitter-
Elektrode 28 geätzt (Schritt 134). Es wird die gleiche Verar
beitungsoperation wie in der elften Ausführungsform ausge
führt, womit die Herstellung eines Bipolartransistors abge
schlossen ist.
Gemäß dem Herstellungsverfahren der elften Ausführungsform
kann eine erste Maske, die eine verringerte Größe haben muß,
aus weniger Materialien als in der zehnten Ausführungsform
ausgebildet werden. Genauer kann die erste Maske aus nur ei
nem Materialtyp ausgebildet werden. Im Gegensatz zu einem
Fall, in dem eine aus mehreren Materialien ausgebildete erste
Maske geätzt wird, wird eine nur aus einem Materialtyp ausge
bildete erste Maske leichter geätzt. Dementsprechend kann das
Herstellungsverfahren der vorliegenden Ausführungsform die
Prozesse zur Herstellung eines Transistors im Vergleich zu
dem Herstellungsverfahren der zehnten Ausführungsform er
leichtern.
Die Hauptvorteile der Erfindung werden wie folgt zusammenge
faßt:
Gemäß dem ersten Aspekt der Erfindung wird ein HBT reali
siert, der mit einfachen Schritten hergestellt werden kann.
Gemäß dem zweiten Aspekt der Erfindung kann der Betrag des
zum Ausbilden von Kontaktlöchern für ein Kollektor-Gebiet,
ein Basis-Gebiet und ein Emitter-Gebiet erforderlichen Über
ätzens verringert werden, da die Oberfläche einer Kollektor-
Anschlußschicht mit einer Kollektor-Elektrode bedeckt ist.
Somit stabilisiert die Erfindung die Qualität eines HBTs.
Gemäß dem dritten Aspekt der Erfindung wird sowohl auf der
Oberfläche einer Emitter-Elektrode als auch auf den Oberflä
chen der Basis-Anschlußelektroden eine Silicidschicht ausge
bildet. Somit ermöglicht die Erfindung eine ausreichende Ver
ringerung des Widerstands des Basis-Gebiets des HBTs und des
Widerstands der Zwischenverbindungen.
Gemäß dem vierten Aspekt der Erfindung wird für die Störstel
lenkonzentration eines ersten Typs einer epitaktischen Sili
ciumschicht ein Profil angenommen, bei dem die Konzentration
in der Umgebung eines Grenzgebiets zwischen der epitaktischen
Siliciumschicht des ersten Typs und einer SiGe-Epitaxie
schicht eines zweiten Typs hoch wird, während sie in der Um
gebung eines Grenzgebiets zwischen der Siliciumepitaxie
schicht des ersten Typs und einer ersten Siliciumschicht
niedriger wird. Genauer enthält eine Sub-Kollektorschicht in
der Umgebung eines Grenzgebiets zwischen der Sub-Kollektor
schicht und der Basis-Schicht eine hohe Konzentration erster
Störstellen, während sie in der Umgebung eines Grenzgebiets
zwischen der Sub-Kollektor-Schicht auf dem Siliciumsubstrat
eine niedrige Konzentration erster Störstellen enthält. Somit
stellt die Erfindung eine hohe Durchbruchsspannung sicher,
während sie das Auftreten eines Basis-Verbreiterungseffekts,
der andernfalls beim Hochfrequenzbetrieb des HBTs verursacht
würde, verhindert.
Gemäß dem fünften Aspekt der Erfindung kann ein HBT mit einer
auf einer Siliciumepitaxieschicht beruhenden Emitter-Schicht
und mit einer auf einer SiGe-Epitaxieschicht beruhenden Ba
sis-Schicht durch einfache Herstellungsschritte hergestellt
werden.
Gemäß dem sechsten Aspekt der Erfindung können dem Kollektor,
der Basis und dem Emitter entsprechende Kontaktlöcher ausge
bildet werden, obgleich die Oberfläche der Kollektor-An
schlußschicht mit einer Kollektor-Elektrode beschichtet ist.
Somit ermöglicht die Erfindung die Herstellung eines HBTs mit
einer stabilen Qualität.
Gemäß dem siebenten Aspekt der Erfindung werden auf der Emit
ter-Elektrode und auf der Siliciumepitaxieschicht des zweiten
Typs Oxidfilme mit im wesentlichen der gleichen Dicke ausge
bildet, bevor diese durch anisotropes Ätzen entfernt werden.
In diesem Fall kann eine Seitenwand auf einer Seitenfläche
der Emitter-Elektrode ohne übermäßiges Überätzen der Oberflä
che der Emitter-Elektrode und der Siliciumepitaxieschicht des
zweiten Typs ausgebildet werden. Ferner kann gemäß der Erfin
dung unter Verwendung der Seitenwand und ohne Auftreten eines
Kurzschlusses dazwischen eine Siliciumschicht auf der Ober
fläche der Emitter-Elektrode sowie auf der Oberfläche der
Siliciumepitaxieschicht des zweiten Typs ausgebildet werden.
Dementsprechend ermöglicht die Erfindung die leichte Herstel
lung eines HBTs mit einem niedrigen Widerstand des Basis-Ge
biets und mit einem niedrigen Widerstand der Zwischenverbin
dungen mit einer hohen Ausbeute.
Gemäß dem achten Aspekt der Erfindung kann durch einfache
Schritte ein HBT mit einer Sub-Kollektor-Schicht, die mit
ersten Störstellen mit einem Profil dotiert ist, das in der
Umgebung eines Grenzgebiets zwischen der Sub-Kollektor-
Schicht und der Basis-Schicht eine hohe Konzentration auf
weist, während es in der Umgebung einer Grenzfläche zwischen
der Sub-Kollektor-Schicht und dem Siliciumsubstrat eine nied
rige Konzentration aufweist, leicht ausgebildet werden. Die
Erfindung ermöglicht die Herstellung eines HBTs mit einer
hohen Durchbruchsspannung, bei dem der andernfalls beim Hoch
frequenzbetrieb des HBTs hervorgerufene Basisverbreiterungs
effekt mit einfachen Schritten vermieden werden kann.
Gemäß dem neunten Aspekt der Erfindung wird die Größe einer
ersten Maske nach Implantieren von Störstellen eines ersten
Leitfähigkeitstyps in eine erste leitende Schicht verringert.
Daraufhin werden in die erste leitende Schicht durch eine
Öffnung von der Größe der verkleinerten ersten Maske Stör
stellen eines zweiten Leitfähigkeitstyps eingeführt. In einem
solchen Fall werden die Störstellen des zweiten Leitfähig
keitstyps immer in eine Fläche fast in der Mitte des Gebiets,
in das keine Störstellen des ersten Leitfähigkeitstyps im
plantiert werden, eingeführt. Somit wird bei der Erfindung in
der Umgebung der Mitte einer intrinsischen Basis-Schicht
selbstjustierend eine Emitter-Schicht ausgebildet.
Gemäß dem zehnten Aspekt der Erfindung diffundieren Störstel
len aus der zweiten leitenden Schicht durch die Öffnung in
die erste leitende Schicht. Somit werden die Störstellen in
einen direkt unter der Öffnung liegenden Teil der ersten lei
tenden Schicht implantiert.
Vorzugsweise kann auf der Oberfläche der ersten leitenden
Schicht und auf der Oberfläche der zweiten leitenden Schicht
eine Silicidschicht ausgebildet werden. Gemäß der Erfindung
kann auf der Basis der ersten leitenden Schicht, der zweiten
leitenden Schicht und einer darauf ausgebildeten Silicid
schicht eine Elektrode mit einem kleinen Widerstand oder eine
Zwischenverbindungskonstruktion verkörpert werden.
Vorzugsweise kann als erste leitende Schicht ein aus einer
Si-Epitaxieschicht, einer SiGe-Epitaxieschicht und einer Si-
Epitaxieschicht ausgebildeter Mehrschichtfilm verwendet wer
den. In diesem Fall wird die SiGe-Epitaxieschicht als Basis
schicht verwendet, während eine auf die SiGe-Epitaxieschicht
gelegte Si-Epitaxieschicht als Emitter-Schicht verwendet
wird. Somit kann die Dicke der jeweiligen Schichten leicht
und genau gesteuert werden.
Da das Material des ersten Isolierfilms und das Material der
ersten Maske geeignet kombiniert werden, können eine Ätzope
ration zum Strukturieren oder Verkleinern der ersten Maske
oder eine Ätzoperation zum Ausbilden einer Öffnung in der
ersten Maske geeignet ausgeführt werden.
Gemäß einem weiteren Aspekt der Erfindung kann eine ge
wünschte Verarbeitungsoperation unter Verwendung eines Photo
resists als zweite Maske leicht realisiert werden.
Vorzugsweise kann der zweite leitende Film leicht als Sperre
zum Verhindern des Ätzens der ersten Maske und als Teil einer
Emitter-Elektrode verwendet werden. Gemäß der Erfindung kann
eine Ätzoperation zum Strukturieren oder Verkleinern des Ma
terials der ersten Maske erleichtert werden.
Ferner ist die Erfindung nicht auf diese Ausführungsformen
beschränkt, sondern es können Veränderungen und Abwandlungen
vorgenommen werden, ohne vom Umfang der Erfindung abzuwei
chen.
Die gesamten Offenbarungen der japanischen Patentanmeldung
Nr. 2000-2429, eingereicht am 11. Januar 2000, sowie der ja
panischen Patentanmeldung Nr. 2000-182809, eingereicht am 19.
Juni 2000, sind hier jeweils in ihrer Gesamtheit einschließ
lich der Beschreibung, der Ansprüche, der Zeichnung und der
Zusammenfassung als Literaturhinweis eingefügt.
Claims (20)
1. Bipolartransistor, mit:
einer Siliciumschicht (16) eines ersten Typs, die auf der Oberfläche eines Siliciumsubstrats (10) in der Weise ausge bildet ist, daß sie Störstellen eines ersten Leitfähigkeits typs enthält;
einer Siliciumepitaxieschicht (58) des ersten Typs, die auf der Siliciumschicht (16) des ersten Typs in der Weise ausgebildet ist, daß sie Störstellen des ersten Leitfähig keitstyps enthält;
einer SiGe-Epitaxieschicht (60) eines zweiten Typs, die Störstellen eines zweiten Leitfähigkeitstyps mit einer ersten Konzentration enthält, wobei sie auf der Siliciumepitaxie schicht (58) des ersten Typs in der Weise ausgebildet ist, daß sie Germanium mit einem vorgegebenen Konzentrationsprofil enthält; und
einer Siliciumepitaxieschicht (62) des zweiten Typs, die auf der SiGe-Epitaxieschicht (60) des zweiten Typs in der Weise ausgebildet ist, daß sie Störstellen des zweiten Leit fähigkeitstyps mit einer zweiten Konzentration enthält, die niedriger als die erste Konzentration ist, wobei
der Germaniumgehalt in der SiGe-Epitaxieschicht (60) des zweiten Typs in der Umgebung eines Grenzgebiets zwischen der SiGe-Epitaxieschicht (60) des zweiten Typs und der Silicium epitaxieschicht (58) des ersten Typs höher als in einem Grenzgebiet zwischen der SiGe-Epitaxieschicht (60) des zwei ten Typs und der Siliciumepitaxieschicht (62) des zweiten Typs ist.
einer Siliciumschicht (16) eines ersten Typs, die auf der Oberfläche eines Siliciumsubstrats (10) in der Weise ausge bildet ist, daß sie Störstellen eines ersten Leitfähigkeits typs enthält;
einer Siliciumepitaxieschicht (58) des ersten Typs, die auf der Siliciumschicht (16) des ersten Typs in der Weise ausgebildet ist, daß sie Störstellen des ersten Leitfähig keitstyps enthält;
einer SiGe-Epitaxieschicht (60) eines zweiten Typs, die Störstellen eines zweiten Leitfähigkeitstyps mit einer ersten Konzentration enthält, wobei sie auf der Siliciumepitaxie schicht (58) des ersten Typs in der Weise ausgebildet ist, daß sie Germanium mit einem vorgegebenen Konzentrationsprofil enthält; und
einer Siliciumepitaxieschicht (62) des zweiten Typs, die auf der SiGe-Epitaxieschicht (60) des zweiten Typs in der Weise ausgebildet ist, daß sie Störstellen des zweiten Leit fähigkeitstyps mit einer zweiten Konzentration enthält, die niedriger als die erste Konzentration ist, wobei
der Germaniumgehalt in der SiGe-Epitaxieschicht (60) des zweiten Typs in der Umgebung eines Grenzgebiets zwischen der SiGe-Epitaxieschicht (60) des zweiten Typs und der Silicium epitaxieschicht (58) des ersten Typs höher als in einem Grenzgebiet zwischen der SiGe-Epitaxieschicht (60) des zwei ten Typs und der Siliciumepitaxieschicht (62) des zweiten Typs ist.
2. Bipolartransistor nach Anspruch 1, gekennzeichnet durch
eine Emitter-Elektrode (28), die aus polykristallinem Silicium hergestellt ist, das einen vorgegebenen Teil der Dreischichtepitaxieschichten (58, 60, 62) bedeckt; wobei
der Teil der Siliciumepitaxieschicht (62) des zweiten Typs, der mit der Emitter-Elektrode (28) bedeckt ist, einer Emitter-Schicht (54) entspricht, die auf einen Halbleiter des ersten Leitfähigkeitstyps eingestellt ist;
der Teil der zweiten SiGe-Epitaxieschicht (60), der mit der Emitter-Schicht (54) in Kontakt bleibt, einer Basis- Schicht (52) entspricht, die auf einen Halbleiter des zweiten Leitfähigkeitstyps eingestellt ist,
der Teil der Siliciumepitaxieschicht (58) des ersten Typs, der mit der Basis-Schicht (52) in Kontakt bleibt, einem Sub-Kollektor-Gebiet (50) entspricht, das auf einen Halblei ter des ersten Leitfähigkeitstyps eingestellt ist; und
die Teile der Dreischichtepitaxieschichten (58, 60, 62), die nicht mit der Emitter-Elektrode (28) bedeckt sind, Basis- Anschlußelektroden (56) entsprechen, die auf einen Halbleiter des zweiten Leitfähigkeitstyps eingestellt sind.
eine Emitter-Elektrode (28), die aus polykristallinem Silicium hergestellt ist, das einen vorgegebenen Teil der Dreischichtepitaxieschichten (58, 60, 62) bedeckt; wobei
der Teil der Siliciumepitaxieschicht (62) des zweiten Typs, der mit der Emitter-Elektrode (28) bedeckt ist, einer Emitter-Schicht (54) entspricht, die auf einen Halbleiter des ersten Leitfähigkeitstyps eingestellt ist;
der Teil der zweiten SiGe-Epitaxieschicht (60), der mit der Emitter-Schicht (54) in Kontakt bleibt, einer Basis- Schicht (52) entspricht, die auf einen Halbleiter des zweiten Leitfähigkeitstyps eingestellt ist,
der Teil der Siliciumepitaxieschicht (58) des ersten Typs, der mit der Basis-Schicht (52) in Kontakt bleibt, einem Sub-Kollektor-Gebiet (50) entspricht, das auf einen Halblei ter des ersten Leitfähigkeitstyps eingestellt ist; und
die Teile der Dreischichtepitaxieschichten (58, 60, 62), die nicht mit der Emitter-Elektrode (28) bedeckt sind, Basis- Anschlußelektroden (56) entsprechen, die auf einen Halbleiter des zweiten Leitfähigkeitstyps eingestellt sind.
3. Bipolartransistor nach Anspruch 2, gekennzeichnet durch
eine Kollektor-Anschlußschicht (18), die in der Fläche der Siliciumschicht (16, 18) des ersten Leitfähigkeitstyps ausgebildet ist, die nicht mit den Basis-Anschlußelektroden (56) bedeckt ist;
eine Kollektor-Elektrode (70), die auf der Kollektor-An schlußschicht (18) ausgebildet ist;
einen Isolierfilm (32), der auf der Emitter-Elektrode (28), auf der Basis-Anschlußelektrode (56) und auf der Kol lektor-Elektrode (70) ausgebildet ist; und
leitende Stopfen (36, 38, 34), die in dem Isolierfilm (32) in der Weise ausgebildet sind, daß sie mit der Emitter- Elektrode (28), mit der Basis-Anschlußelektrode (56) bzw. mit der Kollektor-Elektrode (70) in Kontakt stehen.
eine Kollektor-Anschlußschicht (18), die in der Fläche der Siliciumschicht (16, 18) des ersten Leitfähigkeitstyps ausgebildet ist, die nicht mit den Basis-Anschlußelektroden (56) bedeckt ist;
eine Kollektor-Elektrode (70), die auf der Kollektor-An schlußschicht (18) ausgebildet ist;
einen Isolierfilm (32), der auf der Emitter-Elektrode (28), auf der Basis-Anschlußelektrode (56) und auf der Kol lektor-Elektrode (70) ausgebildet ist; und
leitende Stopfen (36, 38, 34), die in dem Isolierfilm (32) in der Weise ausgebildet sind, daß sie mit der Emitter- Elektrode (28), mit der Basis-Anschlußelektrode (56) bzw. mit der Kollektor-Elektrode (70) in Kontakt stehen.
4. Bipolartransistor nach Anspruch 2, gekennzeichnet durch
eine Silicidschicht (74, 76), die auf der Oberfläche der
Emitter-Elektrode (28) sowie auf den Oberflächen der Basis-
Anschlußelektroden (56) vorgesehen ist.
5. Bipolartransistor nach einem der Ansprüche 2 bis 4, da
durch gekennzeichnet, daß die Konzentration der Störstellen
des ersten Typs in der Siliciumepitaxieschicht (58) des er
sten Typs in der Umgebung eines Grenzgebiets zwischen der
Siliciumepitaxieschicht (58) des ersten Typs und der SiGe-
Epitaxieschicht (60) des zweiten Typs höher als in einem
Grenzgebiet zwischen der Siliciumepitaxieschicht (58) des
ersten Typs und der Siliciumschicht (16) des ersten Typs
wird.
6. Verfahren zur Herstellung von Bipolartransistoren, das
die folgenden Schritte umfaßt:
Ausbilden einer Siliciumschicht (16, 18) eines ersten Typs, die Störstellen eines ersten Leitfähigkeitstyps ent hält, auf der Oberfläche eines Siliciumsubstrats (10);
Ausbilden einer Siliciumepitaxieschicht (58) des ersten Typs auf der Siliciumschicht (16) des ersten Typs in der Weise, daß sie Störstellen des ersten Leitfähigkeitstyps ent hält;
Ausbilden einer SiGe-Epitaxieschicht (60) eines zweiten Typs auf der Siliciumepitaxieschicht (58) des ersten Typs in der Weise, daß sie Störstellen eines zweiten Leitfähigkeits typs mit einer ersten Konzentration und Germanium mit einem vorgegebenen Konzentrationsprofil enthält;
Ausbilden einer Siliciumepitaxieschicht (62) des zweiten Typs auf der SiGe-Epitaxieschicht (60) des zweiten Typs in der Weise, daß sie Störstellen des zweiten Leitfähigkeitstyps mit einer zweiten Konzentration enthält, die niedriger als die erste Konzentration ist, wobei der Germaniumgehalt in der SiGe-Epitaxieschicht (60) des zweiten Typs in der Umgebung eines Grenzgebiets zwischen der SiGe-Epitaxieschicht (60) des zweiten Typs und der Siliciumepitaxieschicht (58) des ersten Typs höher als in einem Grenzgebiet zwischen der Siliciumepi taxieschicht (62) des zweiten Typs und der SiGe-Epitaxieschicht (60) des zweiten Typs ist;
Ausbilden eines Oxidfilms (30) auf der Siliciumepitaxie schicht (62) des zweiten Typs in der Weise, daß sie an vorge gebenen Stellen eine Öffnung (122) besitzt;
Ausbilden einer Emitter-Elektrode (28), die Störstellen des ersten Leitfähigkeitstyps enthält, aus polykristallinem oder amorphem Silicium in der Weise, daß sie mit der Siliciumepitaxieschicht (62) des zweiten Typs über die Öff nung (122) in Kontakt steht;
Implantieren von Störstellen des zweiten Leitfähigkeits typs in die Teile der Dreischichtepitaxieschichten (58, 60, 62), die nicht mit der Emitter-Elektrode (28) bedeckt sind;
Strukturieren der Dreischichtepitaxieschichten (58, 60, 62) in Form von Basis-Anschlußelektroden (56); und
Beaufschlagen eines Wafers mit einer Wärmebehandlung in der Weise, daß die in der Emitter-Elektrode (28) enthaltenen Störstellen des ersten Leitfähigkeitstyps in die Siliciumepi taxieschicht (62) des zweiten Leitfähigkeitstyps diffundie ren, wodurch eine Emitter-Schicht (54) ausgebildet wird, die auf einen Halbleiter des ersten Leitfähigkeitstyps einge stellt ist, und wodurch die in die Dreischichtepitaxieschich ten (58, 60, 62) implantierten Störstellen des zweiten Leit fähigkeitstyps in der Weise aktiviert werden, daß dadurch die Basis-Anschlußelektroden (56) ausgebildet werden.
Ausbilden einer Siliciumschicht (16, 18) eines ersten Typs, die Störstellen eines ersten Leitfähigkeitstyps ent hält, auf der Oberfläche eines Siliciumsubstrats (10);
Ausbilden einer Siliciumepitaxieschicht (58) des ersten Typs auf der Siliciumschicht (16) des ersten Typs in der Weise, daß sie Störstellen des ersten Leitfähigkeitstyps ent hält;
Ausbilden einer SiGe-Epitaxieschicht (60) eines zweiten Typs auf der Siliciumepitaxieschicht (58) des ersten Typs in der Weise, daß sie Störstellen eines zweiten Leitfähigkeits typs mit einer ersten Konzentration und Germanium mit einem vorgegebenen Konzentrationsprofil enthält;
Ausbilden einer Siliciumepitaxieschicht (62) des zweiten Typs auf der SiGe-Epitaxieschicht (60) des zweiten Typs in der Weise, daß sie Störstellen des zweiten Leitfähigkeitstyps mit einer zweiten Konzentration enthält, die niedriger als die erste Konzentration ist, wobei der Germaniumgehalt in der SiGe-Epitaxieschicht (60) des zweiten Typs in der Umgebung eines Grenzgebiets zwischen der SiGe-Epitaxieschicht (60) des zweiten Typs und der Siliciumepitaxieschicht (58) des ersten Typs höher als in einem Grenzgebiet zwischen der Siliciumepi taxieschicht (62) des zweiten Typs und der SiGe-Epitaxieschicht (60) des zweiten Typs ist;
Ausbilden eines Oxidfilms (30) auf der Siliciumepitaxie schicht (62) des zweiten Typs in der Weise, daß sie an vorge gebenen Stellen eine Öffnung (122) besitzt;
Ausbilden einer Emitter-Elektrode (28), die Störstellen des ersten Leitfähigkeitstyps enthält, aus polykristallinem oder amorphem Silicium in der Weise, daß sie mit der Siliciumepitaxieschicht (62) des zweiten Typs über die Öff nung (122) in Kontakt steht;
Implantieren von Störstellen des zweiten Leitfähigkeits typs in die Teile der Dreischichtepitaxieschichten (58, 60, 62), die nicht mit der Emitter-Elektrode (28) bedeckt sind;
Strukturieren der Dreischichtepitaxieschichten (58, 60, 62) in Form von Basis-Anschlußelektroden (56); und
Beaufschlagen eines Wafers mit einer Wärmebehandlung in der Weise, daß die in der Emitter-Elektrode (28) enthaltenen Störstellen des ersten Leitfähigkeitstyps in die Siliciumepi taxieschicht (62) des zweiten Leitfähigkeitstyps diffundie ren, wodurch eine Emitter-Schicht (54) ausgebildet wird, die auf einen Halbleiter des ersten Leitfähigkeitstyps einge stellt ist, und wodurch die in die Dreischichtepitaxieschich ten (58, 60, 62) implantierten Störstellen des zweiten Leit fähigkeitstyps in der Weise aktiviert werden, daß dadurch die Basis-Anschlußelektroden (56) ausgebildet werden.
7. Verfahren zur Herstellung von Bipolartransistoren nach
Anspruch 6, dadurch gekennzeichnet, daß die zu dem Schritt
des Ausbildens eines Oxidfilms (30) gehörende Verarbeitung
ausgeführt wird, nachdem die Dreischichtepitaxieschichten
(58, 60, 62) in Form von Basis-Anschlußelektroden (56) struk
turiert worden sind.
8. Verfahren zur Herstellung von Bipolartransistoren nach
Anspruch 6, dadurch gekennzeichnet, daß die zu dem Schritt
des Ausbildens eines Oxidfilms (30) gehörende Verarbeitung
ausgeführt wird, bevor die Dreischichtepitaxieschichten (58,
60, 62) in Form von Basis-Anschlußelektroden (56) struktu
riert worden sind.
9. Verfahren zur Herstellung von Bipolartransistoren nach
Anspruch 6, gekennzeichnet durch die folgenden Schritte:
Ausbilden einer Kollektor-Anschlußschicht (18) in einem Teil der Siliciumschicht (16, 18) des ersten Typs, der nicht mit der Basis-Anschlußelektrode (56) bedeckt ist;
Ausbilden einer Kollektor-Elektrode (70) auf der Kollek tor-Anschlußschicht (18)
Ausbilden eines Isolierfilms (32) auf der Emitter-Elek trode (28), auf der Basis-Anschlußelektrode (56) und auf der Kollektor-Elektrode (70);
Ausbilden von Kontaktlöchern in dem Isolierfilm (32), die zu der Emitter-Elektrode (28), zu der Basis-Anschlußelektrode (56) bzw. zu der Kollektor-Elektrode (70) geöffnet sind; und
Ausbilden eines leitenden Stopfens (36, 38, 34) in jedem der Kontaktlöcher.
Ausbilden einer Kollektor-Anschlußschicht (18) in einem Teil der Siliciumschicht (16, 18) des ersten Typs, der nicht mit der Basis-Anschlußelektrode (56) bedeckt ist;
Ausbilden einer Kollektor-Elektrode (70) auf der Kollek tor-Anschlußschicht (18)
Ausbilden eines Isolierfilms (32) auf der Emitter-Elek trode (28), auf der Basis-Anschlußelektrode (56) und auf der Kollektor-Elektrode (70);
Ausbilden von Kontaktlöchern in dem Isolierfilm (32), die zu der Emitter-Elektrode (28), zu der Basis-Anschlußelektrode (56) bzw. zu der Kollektor-Elektrode (70) geöffnet sind; und
Ausbilden eines leitenden Stopfens (36, 38, 34) in jedem der Kontaktlöcher.
10. Verfahren zur Herstellung von Bipolartransistoren nach
Anspruch 6, gekennzeichnet durch die folgenden Schritte:
Ausbilden eines zweiten Oxidfilms (84) mit der gleichen Form wie die Emitter-Elektrode (28) auf der Emitter-Elektrode (28);
Ausbilden eines dritten Oxidfilms (86) nach dem Ausbilden des zweiten Oxidfilms (84) in der Weise, daß er den zweiten Oxidfilm (84) und den Oxidfilm (30), mit dem die Siliciumepi taxieschicht (62) des zweiten Typs beschichtet ist, bedeckt, nach dem Ausbilden des zweiten Oxidfilms (84);
anisotropes Ätzen des Oxidfilms (30), des zweiten Oxid films (84) und des dritten Oxidfilms (86), bis die Emitter- Elektrode (28) und die Siliciumepitaxieschicht (62) des zwei ten Leitfähigkeitstyps freigelegt werden, und
Ausbilden einer Silicidschicht (74, 76) auf der freiliegenden Oberfläche der Emitter-Elektrode (28) sowie auf der freiliegenden Oberfläche der Siliciumepitaxieschicht (62) des zweiten Leitfähigkeitstyps.
Ausbilden eines zweiten Oxidfilms (84) mit der gleichen Form wie die Emitter-Elektrode (28) auf der Emitter-Elektrode (28);
Ausbilden eines dritten Oxidfilms (86) nach dem Ausbilden des zweiten Oxidfilms (84) in der Weise, daß er den zweiten Oxidfilm (84) und den Oxidfilm (30), mit dem die Siliciumepi taxieschicht (62) des zweiten Typs beschichtet ist, bedeckt, nach dem Ausbilden des zweiten Oxidfilms (84);
anisotropes Ätzen des Oxidfilms (30), des zweiten Oxid films (84) und des dritten Oxidfilms (86), bis die Emitter- Elektrode (28) und die Siliciumepitaxieschicht (62) des zwei ten Leitfähigkeitstyps freigelegt werden, und
Ausbilden einer Silicidschicht (74, 76) auf der freiliegenden Oberfläche der Emitter-Elektrode (28) sowie auf der freiliegenden Oberfläche der Siliciumepitaxieschicht (62) des zweiten Leitfähigkeitstyps.
11. Verfahren zur Herstellung von Bipolartransistoren nach
Anspruch 6, dadurch gekennzeichnet, daß die Konzentration der
Störstellen des ersten Leitfähigkeitstyps in der Siliciumepi
taxieschicht (58) des ersten Leitfähigkeitstyps in der Umge
bung eines Grenzgebiets zwischen der Siliciumepitaxieschicht
(58) des ersten Typs und der SiGe-Epitaxieschicht (60) des
zweiten Typs höher als in einem Grenzgebiet zwischen der Si
liciumepitaxieschicht (58) des ersten Typs und der Silicium
schicht (16) des ersten Typs wird.
12. Verfahren zur Herstellung von Bipolartransistoren, das
die folgenden Schritte umfaßt:
Ausbilden einer ersten leitenden Schicht (58, 60, 62) und einer ersten Isolierschicht (30; 140), die sich überlappen, auf einem Halbleitersubstrat (10);
Strukturieren einer ersten Maske (114, 116; 142; 146, 148; 150) auf der ersten Isolierschicht (30; 140);
Implantieren von Störstellen eines ersten Leitfähigkeits typs in die erste Isolierschicht (30; 140) unter Verwendung der ersten Maske (114, 116; 142; 146, 148; 150);
Verkleinern der ersten Maske (114, 116; 142; 146, 148; 150);
Ausbilden einer zweiten Maske (120) in der Weise, daß sie die gesamte Oberfläche der ersten Isolierschicht (30; 140) mit Ausnahme einer von der verkleinerten ersten Maske (114A, 116A; 142A; 146A, 148A; 150A) bedeckten Fläche bedeckt;
Entfernen der ersten Maske (114A, 116A; 142A; 146A, 148A; 150A);
Ausbilden einer Öffnung (122) in der ersten Isolier schicht (30; 140) durch Entfernen der mit der verkleinerten ersten Maske (114A, 116A; 142A; 146A, 148A; 150A) beschichteten Fläche; und
Einführen von Störstellen eines zweiten Leitfähigkeits typs in einen freiliegenden Teil der ersten leitenden Schicht (58, 60, 62) in der Öffnung (122).
Ausbilden einer ersten leitenden Schicht (58, 60, 62) und einer ersten Isolierschicht (30; 140), die sich überlappen, auf einem Halbleitersubstrat (10);
Strukturieren einer ersten Maske (114, 116; 142; 146, 148; 150) auf der ersten Isolierschicht (30; 140);
Implantieren von Störstellen eines ersten Leitfähigkeits typs in die erste Isolierschicht (30; 140) unter Verwendung der ersten Maske (114, 116; 142; 146, 148; 150);
Verkleinern der ersten Maske (114, 116; 142; 146, 148; 150);
Ausbilden einer zweiten Maske (120) in der Weise, daß sie die gesamte Oberfläche der ersten Isolierschicht (30; 140) mit Ausnahme einer von der verkleinerten ersten Maske (114A, 116A; 142A; 146A, 148A; 150A) bedeckten Fläche bedeckt;
Entfernen der ersten Maske (114A, 116A; 142A; 146A, 148A; 150A);
Ausbilden einer Öffnung (122) in der ersten Isolier schicht (30; 140) durch Entfernen der mit der verkleinerten ersten Maske (114A, 116A; 142A; 146A, 148A; 150A) beschichteten Fläche; und
Einführen von Störstellen eines zweiten Leitfähigkeits typs in einen freiliegenden Teil der ersten leitenden Schicht (58, 60, 62) in der Öffnung (122).
13. Verfahren zur Herstellung von Bipolartransistoren nach
Anspruch 12, dadurch gekennzeichnet, daß der Schritt des Ein
führens von Störstellen eines zweiten Leitfähigkeitstyps die
folgenden Teilschritte umfaßt:
Ausbilden einer zweiten leitenden Schicht (123), die über die Öffnung (122) mit der ersten leitenden Schicht (58, 60, 62) in Kontakt steht und Störstellen des zweiten Leitfähig keitstyps enthält; und
Diffundieren der Störstellen des zweiten Leitfähigkeits typs aus der zweiten leitenden Schicht (123) in die erste leitende Schicht (58, 60, 62).
Ausbilden einer zweiten leitenden Schicht (123), die über die Öffnung (122) mit der ersten leitenden Schicht (58, 60, 62) in Kontakt steht und Störstellen des zweiten Leitfähig keitstyps enthält; und
Diffundieren der Störstellen des zweiten Leitfähigkeits typs aus der zweiten leitenden Schicht (123) in die erste leitende Schicht (58, 60, 62).
14. Verfahren zur Herstellung von Bipolartransistoren nach
Anspruch 13, gekennzeichnet durch einen Schritt des Ausbil
dens eines Silicidfilms (134, 136) auf der Oberfläche der
ersten leitenden Schicht (58, 60, 62) und auf der Oberfläche
der zweiten leitenden Schicht (123).
15. Verfahren zur Herstellung von Bipolartransistoren nach
einem der Ansprüche 12 bis 14, dadurch gekennzeichnet, daß
die erste leitende Schicht (58, 60, 62) einer aus einer Si-
Epitaxieschicht (58), einer SiGe-Epitaxieschicht (60) und
einer Si-Epitaxieschicht (62) ausgebildeten Mehrschicht-
Schicht entspricht.
16. Verfahren zur Herstellung von Bipolartransistoren nach
einem der Ansprüche 12 bis 15, dadurch gekennzeichnet, daß
die erste Isolierschicht (30; 140) einem Siliciumoxidfilm
(30) entspricht, während die erste Maske (114, 116; 142; 146,
148; 150) einem Siliciumfilm (114) entspricht.
17. Verfahren zur Herstellung von Bipolartransistoren nach
einem der Ansprüche 12 bis 15, dadurch gekennzeichnet, daß
die erste Isolierschicht (30; 140) einem Siliciumnitridfilm
(140) entspricht, während die erste Maske (114, 116; 142;
146, 148; 150) einem Siliciumoxidfilm (142) entspricht.
18. Verfahren zur Herstellung von Bipolartransistoren nach
einem der Ansprüche 12 bis 15, dadurch gekennzeichnet, daß
die erste Isolierschicht (30; 140) einem Siliciumnitridfilm
(140) entspricht, während die erste Maske (114, 116; 142;
146, 148; 150) einem Mehrschichtfilm entspricht, der einen
Siliciumoxidfilm (148) und einen Siliciumfilm (146) enthält.
19. Verfahren zur Herstellung von Bipolartransistoren nach
einem der Ansprüche 12 bis 18, dadurch gekennzeichnet, daß
die zweite Maske (120) einem Photoresistfilm entspricht.
20. Verfahren zur Herstellung von Bipolartransistoren nach
Anspruch 12, dadurch gekennzeichnet, daß
auf der ersten Isolierschicht (30) vor dem Ausbilden der ersten Maske (150) eine zweite leitende Schicht (149) ausge bildet wird;
die erste Maske (150) auf der zweiten leitenden Schicht (149) ausgebildet wird; und
durch Entfernen der mit der verkleinerten ersten Maske (150A) beschichteten Fläche in der ersten Isolierschicht (30) und in der zweiten leitenden Schicht (149) eine Öffnung (122) ausgebildet wird.
auf der ersten Isolierschicht (30) vor dem Ausbilden der ersten Maske (150) eine zweite leitende Schicht (149) ausge bildet wird;
die erste Maske (150) auf der zweiten leitenden Schicht (149) ausgebildet wird; und
durch Entfernen der mit der verkleinerten ersten Maske (150A) beschichteten Fläche in der ersten Isolierschicht (30) und in der zweiten leitenden Schicht (149) eine Öffnung (122) ausgebildet wird.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000002429 | 2000-01-11 | ||
JP2000182809A JP4932981B2 (ja) | 2000-01-11 | 2000-06-19 | バイポーラトランジスタおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10060584A1 true DE10060584A1 (de) | 2001-07-19 |
Family
ID=26583293
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10060584A Ceased DE10060584A1 (de) | 2000-01-11 | 2000-12-06 | Bipolartransistor und Verfahren zu seiner Herstellung |
Country Status (3)
Country | Link |
---|---|
US (1) | US6563147B1 (de) |
JP (1) | JP4932981B2 (de) |
DE (1) | DE10060584A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003056630A2 (de) * | 2001-12-27 | 2003-07-10 | Austriamicrosystems Ag | Transistor |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3546169B2 (ja) * | 2000-05-26 | 2004-07-21 | 三菱重工業株式会社 | 半導体装置及びその製造方法 |
US7226835B2 (en) * | 2001-12-28 | 2007-06-05 | Texas Instruments Incorporated | Versatile system for optimizing current gain in bipolar transistor structures |
JP3976601B2 (ja) | 2002-03-28 | 2007-09-19 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
JP3719998B2 (ja) * | 2002-04-01 | 2005-11-24 | 松下電器産業株式会社 | 半導体装置の製造方法 |
TWI241025B (en) * | 2003-06-13 | 2005-10-01 | Samsung Electronics Co Ltd | Bipolar junction transistors and methods of manufacturing the same |
KR100546332B1 (ko) * | 2003-06-13 | 2006-01-26 | 삼성전자주식회사 | 바이폴라 접합 트랜지스터 및 그 제조 방법 |
JP2007501512A (ja) | 2003-08-01 | 2007-01-25 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | バイポーラ・トランジスタを有する半導体装置の製造方法及びバイポーラ・トランジスタを有する装置 |
JP2005094001A (ja) * | 2003-09-17 | 2005-04-07 | Stmicroelectronics Sa | 高いダイナミックパーフォーマンスを有するバイポーラトランジスタ |
US7217988B2 (en) * | 2004-06-04 | 2007-05-15 | International Business Machines Corporation | Bipolar transistor with isolation and direct contacts |
EP1771884B1 (de) * | 2004-07-20 | 2010-10-06 | Nxp B.V. | Halbleitervorrichtung und verfahren zu deren herstellung |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2582519B2 (ja) | 1992-07-13 | 1997-02-19 | インターナショナル・ビジネス・マシーンズ・コーポレイション | バイポーラ・トランジスタおよびその製造方法 |
JPH0775236A (ja) | 1993-09-02 | 1995-03-17 | Yazaki Corp | ブスバーへのヒューズ取り付け構造 |
JP2953567B2 (ja) * | 1997-02-06 | 1999-09-27 | 日本電気株式会社 | 半導体装置の製造方法 |
FR2779571B1 (fr) * | 1998-06-05 | 2003-01-24 | St Microelectronics Sa | Procede de dopage selectif du collecteur intrinseque d'un transistor bipolaire vertical a base epitaxiee |
KR100270965B1 (ko) * | 1998-11-07 | 2000-12-01 | 윤종용 | 고속 바이폴라 트랜지스터 및 그 제조방법 |
-
2000
- 2000-06-19 JP JP2000182809A patent/JP4932981B2/ja not_active Expired - Fee Related
- 2000-11-22 US US09/717,214 patent/US6563147B1/en not_active Expired - Lifetime
- 2000-12-06 DE DE10060584A patent/DE10060584A1/de not_active Ceased
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003056630A2 (de) * | 2001-12-27 | 2003-07-10 | Austriamicrosystems Ag | Transistor |
WO2003056630A3 (de) * | 2001-12-27 | 2003-12-31 | Austriamicrosystems Ag | Transistor |
US7629628B2 (en) | 2001-12-27 | 2009-12-08 | Austriamicrosystems Ag | Bipolar transistor including a base layer containing carbon atoms and having three distinct layers being doped with a trivalent substance |
Also Published As
Publication number | Publication date |
---|---|
JP4932981B2 (ja) | 2012-05-16 |
US6563147B1 (en) | 2003-05-13 |
JP2001267330A (ja) | 2001-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0036634B1 (de) | Verfahren zur Herstellung einer bipolaren Transistorstruktur | |
DE102011088717B4 (de) | FINFET mit erhöhter Effizienz und Herstellverfahren | |
DE102010001290B4 (de) | Bipolartransistor mit Basis-Kollektor-Isolation ohne Dielektrikum und Verfahren zum Herstellen eines Solchen | |
DE4445345C2 (de) | Verfahren zur Herstellung eines Bipolartransistors | |
EP1825504B1 (de) | Vertikaler bipolartransistor | |
WO2010066630A1 (de) | Bipolartransistor mit selbstjustiertem emitterkontakt | |
DE60210834T2 (de) | Halbleiterbauelement und zugehöriges Herstellungsverfahren | |
DE102015105943A1 (de) | Bipolarer Transistor | |
EP1625614B1 (de) | Verfahren zur herstellung eines bipolartransistors | |
DE10129289A1 (de) | Halbleitervorrichtung mit einer Diode für eine Eingangschutzschaltung einer MOS-Vorrichtung und Verfahren zu deren Herstellung | |
EP1692720B1 (de) | Komplement re bipolar-halbleitervorrichtung | |
DE2420239A1 (de) | Verfahren zur herstellung doppelt diffundierter lateraler transistoren | |
DE3936507C2 (de) | Selbstjustierter Bipolartransistor mit Heteroübergang und Verfahren zur Herstellung desselben | |
DE10060584A1 (de) | Bipolartransistor und Verfahren zu seiner Herstellung | |
DE69729927T2 (de) | Bipolartransistor mit einem nicht homogenen Emitter in einer BICMOS integrierter Schaltung | |
DE10358046B4 (de) | Bipolartransistor mit erhöhtem Basisanschlussgebiet und Verfahren zu seiner Herstellung | |
DE102011055816B4 (de) | Verfahren zur Herstellung eines Bipolartransistors und Halbleitervorrichtung aufweisend einen Bipolartransistor; Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung | |
EP1741133B1 (de) | Verfahren zur herstellung eines planaren spacers, eines zugehörigen bipolartransistors und einer zugehörigen bicmos-schaltungsanordnung | |
DE10352765A1 (de) | Aufbau und Verfahren zum Herstellen eines Hochleistungshalbleiterbauelements mit einem schmalen Dotierungsprofil | |
DE10160509A1 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
WO2003015163A2 (de) | Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors | |
EP1436842B1 (de) | Bipolar-transistor und verfahren zum herstellen desselben | |
DE102005040624A1 (de) | Halbleiterbauteil und Verfahren zu seiner Herstellung | |
DE3915634A1 (de) | Bipolarer hochgeschwindigkeitstransistor und verfahren zur herstellung des transistors unter verwendung der polysilizium-selbstausrichtungstechnik | |
DE10328008B4 (de) | Integrierte Schaltungsanordnung mit pnp- und npn-Bipolartransistoren sowie Herstellungsverfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |