DE10358046B4 - Bipolartransistor mit erhöhtem Basisanschlussgebiet und Verfahren zu seiner Herstellung - Google Patents

Bipolartransistor mit erhöhtem Basisanschlussgebiet und Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE10358046B4
DE10358046B4 DE10358046A DE10358046A DE10358046B4 DE 10358046 B4 DE10358046 B4 DE 10358046B4 DE 10358046 A DE10358046 A DE 10358046A DE 10358046 A DE10358046 A DE 10358046A DE 10358046 B4 DE10358046 B4 DE 10358046B4
Authority
DE
Germany
Prior art keywords
layer
base
bipolar transistor
emitter
transistor according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE10358046A
Other languages
English (en)
Other versions
DE10358046A1 (de
Inventor
Holger Dr. Rücker
Bernd Heinemann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IHP GmbH
Original Assignee
IHP GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IHP GmbH filed Critical IHP GmbH
Priority to DE10358046A priority Critical patent/DE10358046B4/de
Priority to US10/580,669 priority patent/US7777255B2/en
Priority to PCT/EP2004/013954 priority patent/WO2005055324A2/de
Publication of DE10358046A1 publication Critical patent/DE10358046A1/de
Application granted granted Critical
Publication of DE10358046B4 publication Critical patent/DE10358046B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors

Abstract

Bipolartransistor auf einem Substrat, umfassend
eine Basis (4, 12) mit einem inneren Basisabschnitt (4a) und einem äußeren Basisabschnitt (4b), der an den inneren Basisabschnitt (4a) in zur Substratoberfläche paralleler, lateraler Richtung angrenzt und in einer senkrecht zur Substratoberfläche weisenden Höhenrichtung eine größere Erstreckung hat als der innere Basisabschnitt (4a),
einen Emitter (9), der in Höhenrichtung an den inneren Basisabschnitt (4a) angrenzt und der vom äußeren Basisabschnitt (4b) lateral durch einen Abstandshalter (8) aus Isolatormaterial getrennt ist,
dadurch gekennzeichnet, dass die laterale Erstreckung (d) des Abstandshalters (8) ausgehend von seiner Grenzfläche zum inneren Basisabschnitt (4a) mit zunehmender Höhe über dem inneren Basisabschnitt (4a) zunimmt und
dass die minimale laterale Erstreckung (d) des Abstandshalters (8) an der Grenzfläche zum inneren Basisabschnitt (4a) zwischen 5 und 80 nm beträgt.

Description

  • Die Erfindung bezieht sich auf einen Bipolartransistor gemäß dem Oberbegriff des Anspruchs 1 sowie ein Verfahren zu seiner Herstellung.
  • Bipolartransistoren werden in vielfältiger Weise in integrierten analogen und digitalen elektronischen Schaltungen eingesetzt. Insbesondere werden Bipolartransistoren wegen ihrer kurzen Schaltzeiten für Hochgeschwindigkeitsanwendungen genutzt. Die Leistungsfähigkeit von Bipolartransistoren im Hochgeschwindigkeitsbereich konnte durch eine vertikale und laterale Skalierung der Transistordimensionen und durch die Einführung epitaxial hergestellter Basisschichten erheblich gesteigert werden.
  • Dazu hat insbesondere die Entwicklung von Heterobipolartransistoren beigetragen. Bei Heterobipolartransistoren bestehen die Emitter- und Basisschicht aus unterschiedlichen Halbleitermaterialien, wobei der Emitter eine größere Bandlücke besitzt als die Basis. Ein Beispiel dafür sind SiGe-Heterobipolartransistoren, bei denen der Emitter aus Silizium (Si) besteht und die Basis eine Silizium-Germanium-Legierung (SiGe) enthält.
  • Die Hochfrequenzeigenschaften moderner Bipolartransistoren werden bei zunehmender Skalierung durch die Widerstände von Basis, Emitter und Kollektor sowie durch parasitäre Basis-Emitter- und Basis-Kollektor-Kapazitäten limitiert. Insbesondere kann durch eine Reduktion des Basiswiderstandes die Grenzfrequenz der Leistungsverstärkung gesteigert werden. Diese Grenzfrequenz wird als fmax bezeichnet. Darüber hinaus führt eine Reduktion des Basiswiderstandes zu einer Verbesserung der Rauscheigenschaften des Transistors.
  • Der konventionelle Weg zur Reduzierung des Basiswiderstandes ist eine Ionenimplantation in die extrinsische Basisregion, die nachfolgend auch als äußerer Basisabschnitt oder äußeres Basisgebiet bezeichnet wird (englisch: extrinsic base region). Derartig hergestellte Transistoren haben den Nachteil, dass bei der Ionenimplantation entstehende Implantationsschäden zu einer verstärkten Diffusion der Dotieratome führen und dadurch letztlich die Leistungsfähigkeit der Transistoren begrenzen. 1 zeigt die extrinsische und die intrinsische Basisregion in einer Draufsicht auf einen Bipolartransistor. Ein alternatives Konzept zur Reduzierung des Basiswiderstandes unter Vermeidung von Implantationsschäden ist die Verstärkung der Basisschicht durch eine zusätzliche Halbleiterschicht im äußeren Basisabschnitt. Nach dem bekanntem Stand der Technik gibt es zwei alternative Zugänge zur Realisierung derartiger verstärkter Basisanschlussschichten:
    • (1) Herstellungsverfahren, die auf selektiver Epitaxie des inneren Basisschichtabschnitts beruhen. Der innere Basisschichtabschnitt, nachfolgend auch intrinsische Basisschicht oder Basisregion oder Basisgebiet genannt, bildet den Bereich der Basis, der im lateralen Bereich des Emitterfensters unter diesem angeordnet ist. Herstellungsverfahren mit selektiver Epitaxie nutzen üblicherweise eine vor der Abscheidung des inneren Basisab schnitts hergestellte Poly-Siliziumschicht als Basisanschluss. Ein derartiger Transistor wurde von Yamazaki in US 5,523,606 A beschrieben. Mittels selektiver Epitaxie wird eine Basisschicht auf freigelegte Teile der Substratoberfläche und in Hohlräume abgeschieden, die durch die Substratoberfläche und Überhänge der als Basisanschluss dienenden Poly-Siliziumschicht gebildet werden. Ein wesentlicher Nachteil dieser Konstruktion ist die schlechte Prozesskontrolle für die selektive Abscheidung unterhalb der überhängenden Poly-Siliziumschicht. Darüber hinaus führt die Abscheidung der intrinsischen Basis unterhalb der überhängenden Basisanschlussschicht zu einer Vergrößerung der Fläche des Basis-Kollektor-Übergangs, wodurch die Basis-Kollektor-Kapazität erhöht wird. Diese konstruktiven Einschränkungen führen letztendlich zu einer Limitierung der Hochfrequenzparameter.
    • (2) Ahlgren et al., US 6,492,238 B1 haben die Herstellung einer erhöhten Basisanschlussregion mittels Chemisch-Mechnischer-Politur (CMP) beschrieben. Der entsprechende Transistoraufbau ist in 2 skizziert. Entsprechend US 6,492,238 B1 hergestellte Transistoren besitzen eine epitaxiale Basisschicht 101 und einen erhöhten äußeren Basisabschnitt 102. Der Emitter 103 ist von dem erhöhten äußeren Basisabschnitt 102 durch die Isolationsschicht 106 sowie durch eine innere Abstandschicht (Spacer) 104 und eine äußere Abstandschicht 105 getrennt. Ein Nachteil dieser Konstruktion besteht darin, dass die durch den Doppelspacer 104/105 gebildete Isolation zwischen Emitter und erhöhtem äußerem Basisabschnitt an der Grenze epitaxialen Basisschicht 101 ihre größte Breite besitzt. Diese Konstruktion erweist sich als nachteilig bei der gemeinsamen Minimierung von Basiswiderstand und Basis-Emitter-Kapazität und bewirkt damit Einschränkungen der Hochfrequenzparameter. Weiterhin ist die Wahl der Dicke der Isolationsschicht 106 durch die Toleranzen der bekannten CMP-Verfahren eingeschränkt. Eine zu große Dicke der Isolationsschicht 106 kann zu erhöhten Emitterwiderständen führen. Weiterhin wird durch die zweifache Anwendung von CMP-Verfahren entsprechend US 6,492,238 B1 die Komplexität des Herstellungsprozesses wesentlich erhöht.
  • Aus dem Dokument EP 0 418 185 A1 ist ein Bipolartransistor bekannt, bei dem ein Abstandshalter mit seiner unteren Grenzfläche an eine auf der Basisschicht aufliegende undotierte Schicht angrenzt. Der Abstandshalter hat einen gekrümmten Verlauf, der etwa die Form des Buchstabens „J” hat. Der Abstandshalter ist aus einer ONO(Oxid-Nitrid-Oxid)-Schichtfolge in lateraler Richtung schon aufgebaut. Derartige Kompositionsspacer führen mit einer Gesamtdicke von ca. 150 mm, aufgrund ihrer schon prozesstechnisch bedingten Dicke zu einer Konstruktion mit einem hohen Basiswiderstand, der durch die in der EP 0 418 185 A1 gewünscht schmale Ausdehnung der Basis bedingt ist.
  • Gegenüber dem bekannten Stand der Technik stellt sich das technische Problem, einen Bipolartransistor mit geringem Basiswiderstand anzugeben, der mit geringem Aufwand herstellbar ist und bei dem Basis und Emitter im Hinblick auf eine gute Hochfrequenztauglichkeit des Bipolartransistors verbessert werden.
  • Dieses Problem wird durch einen Bipolartransistor nach Anspruch 1 sowie ein Verfahren nach Anspruch 21 gelöst.
  • Die Erfindung beruht auf der Erkenntnis, dass es gelingt, den Basiswiderstand zu verringern, wenn die Abstandsschicht zwischen Emitter und dem äußeren Basisabschnitt in ihrer lateralen Erstreckung (Breite) an der Grenze zum inneren Basisabschnitt schmal ausgebildet wird. Die Erfindung schließt zugleich die Erkenntnis ein, dass andererseits eine zu geringe mittlere Breite der Abstandsschicht nachteilige Auswirkungen auf die Basis-Emitter-Kapazität hat. Ein Nachteil der beschriebenen vorbekannten Konstruktionen besteht demnach insbesondere darin, dass die Isolation zwischen Emitter und äußerer Basisschicht an der Grenze zur inneren Basisschicht ihre größte Breite besitzt. Dies bedingt im Licht der vorliegenden Erfindung einen unnötig erhöhten Basiswiderstand.
  • Die Grundidee der Erfindung ist es, die laterale Erstreckung des Abstandshalters (engl. Spacer) zwischen Emitter und äußerem Basisabschnitt an seiner Grenzfläche zum inneren Basisabschnitt möglichst gering zu halten und mit zunehmender Höhe über dem inneren Basisabschnitt wachsen zu lassen.
  • Gemäß einem ersten Aspekt der Erfindung wird das technische Problem daher gelöst durch einen Bipolartransistor auf einem Substrat, umfassend eine Basis mit einem inneren Basisabschnitt und einem äußeren Basisabschnitt, der an den inneren Basisabschnitt in zur Substratoberfläche paralleler, lateraler Richtung angrenzt und in einer senkrecht zur Substratoberfläche weisenden Höhenrichtung eine größere Erstreckung hat als der innere Basisabschnitt, einen Emitter, der in Höhenrichtung an den inneren Basisabschnitt angrenzt und der vom äußeren Basisabschnitt lateral durch einen Abstandshalter aus Isolatormaterial getrennt ist.
  • Bei dem erfindungsgemäßen Bipolartransistor nimmt die laterale Erstreckung des Abstandshalters zwischen dem Emitter und dem äußerem Basisabschnitt ausgehend von seiner Grenzfläche zum inneren Basisabschnitt mit zunehmender Höhe über dem inneren Basisabschnitt zu. Auf diese Weise wird zum einen bewirkt, dass der Basiswiderstand des Bipolartransistors einen möglichst geringen Wert annimmt. Denn durch die minimale laterale Erstreckung des Abstandshalters an der seiner unteren Grenzfläche, also der Grenzfläche zum inneren Basisabschnitt wird die laterale Erstreckung des durch eine geringere Dotierung und einen höheren Schichtwiderstand gekennzeichneten inneren Basisabschnitts minimiert und ein geringer Basiswiderstand des Transistors realisiert. Andererseits bewirkt die in Höhenrichtung zunehmende laterale Erstreckung des Abstandshalters, dass die parasitäre Kapazität zwischen dem Emitter und dem erhöhten äußeren Basisabschnitt möglichst gering ist.
  • Mit der erfindungsgemäßen Lösung wird ein Kompromiss zwischen der Minimierung des Basiswiderstandes und der Minimierung der parasitären Basis-Emitter-Kapazität geschaffen, der im Ergebnis im Vergleich mit vorbekannten Lösungen zu einer Verbesserung der Hochfrequenzeigenschaften des erfindungsgemäßen Bipolartransistors führt.
  • Nachfolgend werden Ausführungsbeispiele des erfindungsgemäßen Bipolartransistors beschrieben.
  • Die minimale laterale Erstreckung des Abstandshalters beträgt an der Grenzfläche zum inneren Basisabschnitt erfindungsgemäß zwischen 5 und 80 nm. Bevorzugt ist das Intervall zwischen 10 und 60 nm. Besonders bevorzugt ist das Intervall zwischen 15 und 50 nm. Die minimale laterale Erstreckung sollte im Sinne eines Kompromisses zwischen Basiswiderstand und Basis-Emitter-Kapazität nicht zu gering gewählt werden.
  • Die Zunahme der lateralen Erstreckung des Abstandshalters kann stufenweise oder kontinuierlich erfolgen. Bei einem bevorzugten Ausführungsbeispiel stößt eine von Emitter und Abstandshalter gebildete erste Grenzfläche unter einem ersten stumpfen Winkel (α) auf eine von Emitter und innerem Basisabschnitt gebildete zweite Grenzfläche. Der stumpfe Winkel α beträgt vorzugsweise zwischen 100° und 135°. Die Zunahme der lateralen Erstreckung des Abstandshalters mit wachsender Höhe über dem inneren Basisabschnitt wird vorzugsweise so realisiert, dass eine von Abstandshalter und äußerem Basisabschnitt gebildete dritte Grenzfläche auf die zweite Grenzfläche unter einem zweiten stumpfen Winkel stößt, der größer ist als der erste stumpfe Winkel.
  • Um eine Zunahme der lateralen Erstreckung des Abstandshalters zu bewirken, muss der zweite stumpfe Winkel eine Betrag haben, der größer ist als der des ersten stumpfen Winkels. Vorzugsweise beträgt der zweite stumpfe Winkel unter Beachtung dieser Randbedingung 180° – β, wobei β zwischen 40° und 75° beträgt.
  • Bevorzugt ist der innere Basisabschnitt einkristallin ausgebildet. Auf diese Weise werden besonders gute Hochfrequenzparameter erzielt.
  • In einem weiteren Ausführungsbeispiel kann der laterale Abstandshalter in Höhenrichtung einen oder mehrere weitere Schichtabschnitte aufweisen, deren Grenzfläche mit dem Emitter einen stumpfen Winkel aufweisen, der größer als α ist. Weiterhin kann der Abstandshalter aus einem Stapel mehrerer Schichtabschnitte bestehen, deren laterale Erstreckung mit zunehmender Höheüber dem inneren Basisabschnitt zunimmt.
  • Die Ausbildung eines erhöhten äußeren Baisisabschnitts ist prozesstechnisch besonders einfach mit einer Konstruktion zu bewerkstelligen bei der die Basis eine erste Basisschicht und eine zweite, auf der ersten aufliegende Basisschicht enthält, wobei die zweite Basisschicht im lateralen Bereich des inneren Basisabschnitts zur Bildung eines Emitterfensters zumindest teilweise geöffnet ist.
  • Vorzugsweise hat die zweite Basisschicht oder haben beide Basisschichten im äußeren Basisabschnitt zur Reduzierung des Basiswiderstands eine im Vergleich zum inneren Basisabschnitt erhöhte Dotierstoffkonzentration, wobei die höhere Dotierstoffkonzentration auf einen Höhenabschnitt oberhalb eines Maximums der Dotierstoffkonzentration im inneren Basisabschnitt beschränkt ist. Die Beschränkung der Hochdotierung auf den Bereich oberhalb des Maximums der Dotierung des inneren Basisabschnitts dient der Vermeidung erhöhter Basis-Kollektor-Kapazitäten. Die Dotierstoffkonzentration in der zweiten Basisschicht kann oberhalb von 1 × 1019 cm–3 liegen und ist vorzugsweise vom gleichen Leitungstyp wie die der epitaxialen ersten Basisschicht. Besonders bevorzugt ist eine Dotierstoffkonzentration der zweiten Basisschicht zwischen 2 × 1019 cm–3 und 2 × 1020 cm–3.
  • Ein besonders geringer Basiswiderstand wird bei einem Bipolartransistor erzielt, bei dem der äußere Basisabschnitt den inneren Basisabschnitt lateral umgibt an mehreren oder allen vier Seiten umgibt.
  • Um eine Diffusion des Dotierstoffes aus der hochdotierten erhöhten Basisschicht in benachbarte Abschnitte des Transistors und damit eine Ausdehnung des Basisgebiets zu verhindern, sind der innere Basisabschnitt oder der äußere Basisabschnitt oder beide Basisabschnitte zusätzlich mit Kohlenstoff dotiert. Die Kohlenstoffkonzentration beträgt vorzugsweise zwischen 5 × 1018 cm–3 und 5 × 1020 cm–3. Besonders bevorzugt ist eine Kohlenstoffkonzentration zwischen 1 × 1019 cm–3 bis 1 × 1020 cm–3.
  • In einem weiteren Ausführungsbeispiel besteht die zweite Basisschicht ganz oder teilweise aus einer Silizium-Germanium-Legierung. Dadurch wird eine weitere Reduzierung des Basiswiderstandes durch eine weitere Erhöhung der Dotierung möglich.
  • Zur Erzielung eines besonders geringen Emitterwiderstands weist dieser ein T-förmiges Querschnittsprofil auf. Dabei liegt der T-Balken oberhalb des äußeren Basisabschnitts. Der dem T-Balken entsprechende Abschnitt des Emitters ist in einem bevorzugten Ausführungsbeispiel durch einen zweiten Abstandshalter aus Isolatormaterial vom darunter liegenden äußeren Basisabschnitt getrennt. Die lateralen Enden des dem T-Balken entsprechenden Abschnitts des Emitters können durch einen dritten Abstandshalter aus Isolatormaterial von dem lateral unterhalb angrenzenden äußeren Basisabschnitt getrennt werden. Beide Maßnahmen dienen der Verringerung der Basis-Emitter-Kapazität.
  • Die Wahl des Isolatormaterials zur Verwendung in den Isolatorregionen zwischen Emitter äußerem Basisabschnitt ist grundsätzlich frei. Vorzugsweise wird das prozesstechnisch sehr gut beherrschbare Siliziumdioxid SiO2 verwendet. Aber grundsätzlich ist zur weiteren Optimierung auch eine Verwendung anderer Isolatormaterialien denkbar. Zur Erzielung einer möglichst geringen Basis-Emitter-Kapazität ist die Verwendung eines Isolatormaterials mit geringerer Dielektrizitätszahl ∊ als Siliziumdioxid denkbar. Eine solche Maßnahme würde es erlauben, die laterale Erstreckung des Abstandshalters an der Grenzfläche zum inneren Basisabschnitt zu verringern, ohne dass die Basis-Emitter-Kapazität über den Wert hinausginge, der sich bei einer Verwendung von SiO2 einstellen würde.
  • Gemäß einem zweiten Aspekt der Erfindung wird ein Verfahren zur Herstellung eines Bipolartransistors bereitgestellt. Das Verfahren kann im Rahmen eines Bipolar- oder eines BiCMOS-Prozesses eingesetzt werden und weist die folgenden Schritte auf:
  • – Abscheiden eines Schichtstapels auf einer epitaxialen Basisschicht, der mindestens eine später zu entfernende Hilfschicht und eine erste Isolatorschicht (6) enthält,
    • – Öffnung des Emitterfensters durch abschnittsweises Entfernen des Schichtstapels,
    • – Abscheiden einer zweiten Isolatorschicht und
    • – Strukturieren der zweiten Isolatorschicht, derart, dass am Rand des Emitterfensters ein Abstandshalter aus Isolatormaterial entsteht, dessen laterale Erstreckung (d) ausgehend von seiner Grenzfläche zur epitaxialen Basisschicht mit zunehmender Höhe über der epitaxialen Basisschicht zunimmt.
  • Die Vorteile des erfindungsgemäßen Verfahrens ergeben sich unmittelbar aus der obigen Darstellung der Vorteile des erfindungsgemäßen Bipolartransistors. Nachfolgend werden Ausführungsbeispiele des erfindungsgemäßen Verfahrens beschrieben.
  • Darüber hinaus ist ein Vorteil des erfindungsgemäßen Verfahrens, dass es ein zum Emitterfenster selbstjustierendes Abscheiden eines erhöhten Basisanschlussgebiet ermöglicht.
  • In einem Ausführungsbeispiel des Verfahrens folgen demgemäß die nachfolgend genannten Schritte:
    • – Abscheiden einer Emitterschicht, Ausbildung eines Emitters durch laterale Strukturierung der Emitterschicht sowie Ausbildung von Spacern aus Isolatormaterial an den Seitenflächen des Emitters,
    • – Freilegen der Halbleiteroberfläche der Basisschicht in den lateralen Bereichen des äußeren Basisabschnitts und Abscheiden einer erhöhten Basisanschlussschicht auf diesen Gebieten.
  • Ein weiteres bevorzugtes Ausführungsbeispiel weist die folgenden Schritte bis zum Schritt des Ausbildens des Emitterfensters auf:
    • – Bereitstellung eines präparierten Substrates, auf dem mindestens ein aktives Bipolartransistorgebiet und optional zusätzlich mindestens ein aktives CMOS-Gebiet definiert ist,
    • – Abscheiden einer Hilfsschicht auf dem präparieren Substrat und Öffnen eines Fensters in der Hilfsschicht über dem aktiven Bipolartransistorgebiet,
    • – Abscheiden einer epitaxialen Basisschicht, in die eine Basisdotierung in-situ eingebracht wird.
  • Nachfolgend werden Ausführungsformen beschrieben, deren zusätzliche Merkmale im Zusammenhang mit dem Herstellungsverfahren nach dem zweiten Aspekt der Erfindung Verwendung finden können.
  • Ein Ausführungsbeispiel hat die folgenden Schritte:
    • – Entfernen der epitaxialen Basisschicht, der erhöhten Basisanschlussschicht und der Hilfsschicht von Kollektoranschlussgebieten der Bipolartransistoren und gegebenenfalls von den CMOS-Gebieten.
    • – Gegebenfalls Implantation der Source-, Drain- und Gategebiete der MOS-Transistoren und Ausheilung der Implantationsschäden sowie gemeinsamer Metallisierungsprozess für die Bipolar- und CMOS-Gebiete.
  • Vorzugsweise wird die epitaxiale Basisschicht mit Hilfe eines differentiellen Epitaxieverfahrens hergestellt, derart, dass auf dem aktiven Bipolargebiet eine einkristalline Schicht und auf Isolationsgebieten ein polykristalline Schicht entsteht.
  • Die zweite Basisschicht wird in einem weiteren Ausführungsbeispiel mit Hilfe eines selektiven Epitaxieverfahrens selektiv auf freigelegten Gebieten der ersten Basisschicht abgeschieden. Die zweite Basisschicht wird in den an den Abstandshalter angrenzenden Gebieten vorzugsweise einkristallin abgeschieden.
  • Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der nachfolgenden Beschreibung der Erfindung unter Bezugnahme auf die Figuren:
  • 1 zeigt die äußere und innere Basisregion eines Bipolartransistors gemäß dem Stand der Technik in der Draufsicht.
  • 2 zeigt eine Querschnittsansicht eines Bipolartransistors mit erhöhter Basisanschlussschicht nach bekanntem Stand der Technik.
  • 3 zeigt eine Querschnittsansicht eines erfindungsgemäßen Bipolartransistors mit erhöhter Basisanschlussschicht.
  • 4 zeigt eine Querschnittsansicht des Bipolartransistors der 3 in einer ersten Herstellungsphase nach der Abscheidung der inneren Basisschicht und der anschließenden Abscheidung einer dielektrischen Doppelschicht.
  • 5 zeigt eine Querschnittsansicht des Bipolartransistors der 3 in einer zweiten Herstellungsphase nach der Öffnung des Emitterfensters und der Abscheidung einer weiteren dielektrischen Schicht.
  • 6 zeigt eine Querschnittsansicht des Bipolartransistors der 3 in einer dritten Herstellungsphase nach der Abscheidung des Emitters.
  • 7 zeigt eine Querschnittsansicht des Bipolartransistors der 3 in einer vierten Herstellungsphase nach der Strukturierung des Emitters und der Ausbildung von Spacern.
  • 8 zeigt eine Querschnittsansicht des Bipolartransistors der 3 in einer fünften Herstellungsphase nach dem selektiven Wachsen der erhöhten Basisanschlussschicht.
  • 9 zeigt eine Querschnittsansicht des Bipolartransistors der 3 in einer sechsten Herstellungsphase nach der Strukturierung der Basisschicht.
  • Nachfolgend werden zwei Ausführungsbeispiele näher beschrieben. Beispiel 1 ist ein Bipolartransistor. Beispiel 2 ist ein Verfahren zu Herstellung eines solchen Bipolartransistors.
  • Beispiel 1:
  • 3 zeigt in einer Querschnittsansicht die Struktur eines Ausführungsbeispiels des Bipolartransistors der Erfindung. In diesem Beispiel ist ein npn-Transistor mit epitaktischer Basis auf einem hochohmigen, p-leitenden Si-Substrat 1 gefertigt. Die wesentlichen Merkmale der beschriebenen Anordnung können auch auf andere Substratdotierungen und auf pnp-Transistoren übertragen werden.
  • Der npn-Transistor umfasst einen n-leitenden Emitter 9, eine p-leitende Basis 4 und einen n-leitenden Kollektor 17. Der Kollektor ist über ein n-leitendes Gebiet 18 und ein n-leitendes Kollektoranschlussgebiet 19 zum Kontakt geführt. Oberhalb des Kollektorgebietes ist eine erste, epitaxiale Basisschicht 4 angeordnet, die eine p-Dotierung enthält. Insbesondere kann die epitaxiale Basisschicht eine SiGe-Schicht einschließen. Beispielsweise kann die epitaxiale Basisschicht eine Schichtfolge Si/SiGe/Si umfassen. Zusätzlich kann die epitaxiale Basisschicht mit Kohlenstoff dotiert sein. Die epitaxiale Basisschicht kann besonders vorteilhaft durch differentielle Epitaxie hergestellt werden. Dabei wächst die Schicht auf aktiven Gebieten des Substrates einkristallin und auf Isolationsgebieten 2 polykristallin.
  • Die erste Basisschicht 4 weist einen inneren Basisabschnitt 4a auf. Die lateralen Grenzen des innere Basisabschnitts 4a sind durch gestrichelte Linien gekennzeichnet, die zugleich die lateralen Grenzen eines um die laterale Erstreckung des Abstandshalters 8 verbreiterten Emitterfensters andeuten.
  • Oberhalb der epitaxialen Basisschicht ist der Emitter 9 angeordnet. Der Emitter 9 besteht aus n+-dotiertem Si, welches einkristallin oder polykristallin sein kann.
  • Der Emitter wird lateral von einer zweiten Basisschicht 12, hier auch als erhöhte Basisanschlussschicht bezeichnet, umgeben, die durch Gebiete 6, 8, 13 aus Isolatormaterial von dem Emitter getrennt ist. Die erhöhte Basisanschlussschicht 12 kann beispielsweise durch selektive Epitaxie hergestellt werden, bei der das Schichtwachstum auf die freigelegte Si-Oberfläche der epitaxialen Basisschicht 4 beschränkt ist. Emitter, Basis und Kollektor sind durch Silizidschichten 14 und Metallkontakte 16 angeschlossen, die durch Isolatorgebiete 15 separiert sind.
  • Die erhöhte Basisanschlussschicht 12 besteht vorzugsweise aus Silizium, aus SiGe, oder aus einem Schichtstapel aus Si und SiGe. Die erhöhte Basisanschlussschicht 12 ist oberhalb des einkristallinen Bereiches der epitaxialen Basisschicht 4 ebenfalls einkristallin. Die außerhalb der lateralen Grenzen des inneren Basisabschnitts 4a liegenden Abschnitte der ersten, epitaxialen Basisschicht 4 und der zweiten Basisschicht (erhöhten Basisanschlussschicht) 12 bilden eine äußeren Basisabschnitt 4b. Es versteht sich, dass die Schichtstruktur grundsätzlich für die Definition von innerem und äußerem Basisabschnitt keine Rolle spielt. Der äußere Basisabschnitt kann auch aus nur einer oder einer Vielzahl von Schichten bestehen. Wesentlich ist im vorliegenden Zusammenhang, dass der äußere Basisabschnitt in Höhenrichtung eine größere Erstreckung hat, kurz gesagt, dicker ist als der innere Basisabschnitt.
  • Die Dotierung der erhöhten Basisanschlussschicht 12 ist vom gleichen Leitungstyp wie die der epitaxialen Basisschicht. Die Dotierung kann beispielsweise in-situ während des selektiven Schichtwachstums eingebracht werden. In dem npn-Transistor des vorliegenden Ausführungsbeispiels ist die erhöhte Basisanschlussschicht mit Bor in einer Konzentration oberhalb 1 × 1019 cm–3, vorzugsweise in einem Konzentrationsbereich von 2 × 1019 cm–3 bis 2 × 1020 cm–3 dotiert.
  • Bei der in-situ Dotierung kann es sich auch um eine inhomogene Dotierung handeln, die ein oder mehrere Dotierungsmaxima aufweist.
  • Die p-Dotierung der erhöhten Basisanschlussschicht kann durch Ionenimplantation erhöht sein. Die Energie der implantierten Ionen wird dabei so gewählt, dass ihre Eindringtiefe auf den Bereich oberhalb des Maximums der Dotierung der epitaxialen Basisschicht 4 beschränkt ist, um eine Erhöhung der Basis-Kollektor-Kapazität zu vermeiden.
  • Die erhöhte Basisanschlussschicht kann zusätzlich mit Kohlenstoff dotiert sein. Die Kohlenstoffdotierung dient dazu, die Ausdiffusion anderer Dotierstoffe, insbesondere von Bor, aus der erhöhten Basisanschlussschicht in den darunter liegenden inneren Basisabschnitt zu kontrollieren und den Einfluss möglicher Implantationsschäden auf die Diffusion von Dotierstoffen zu unterdrücken.
  • Die Kohlenstoffdotierung kann beispielsweise in-situ während des Wachstums der erhöhten Basisanschlussschicht eingebracht werden. Sie kann sich über die gesamte Dicke der erhöhten erstrecken oder auf Teile davon beschränkt Basisanschlussschicht sein. Die Kohlenstoffkonzentration hat einen Wert zwischen 5 × 1018 cm–3 und 5 × 1020 cm–3, vorzugsweise zwischen 1 × 1019 cm–3 und 1 × 1020 cm–3.
  • Emitter und erhöhte Basisanschlussschicht 12 sind durch ein Isolatorgebiet voneinander getrennt, das in dem Ausführungsbeispiel aus einem isolierenden Spacer 8, dem verbliebenen Teil einer isolierenden Zwischenschicht 6 und einem weiteren isolierendem Spacer 13 besteht. Die Isolationsgebiete 6, 8 und 13 bestehen aus Siliziumdioxid. Um den Basiswiderstand des Bipolartransistors zu verringern, ist die laterale Erstreckung d der Isolationsschicht 8 an der Grenze zum inneren Basisabschnitt der epitaxialen Basisschicht 4 möglichst gering. Die laterale Erstreckung d des Spacers wird nachfolgend auch als seine Dicke bezeichnet. An der Grenze zur ersten Basisschicht 4 hat der Spacer 8 eine Dicke von 5 nm bis 80 nm, vorzugsweise von 15 nm bis 50 nm.
  • Der Winkel β, der von der Außenkante des Spacers 8 und von der Oberfläche der Basisschicht 4 gebildet wird, ist kleiner als 90°. Vorzugsweise hat der Winkel β einen Werte zwischen 40° und 75°. Der Öffnungswinkel α der Seitenflächen des Emitters ist größer als 90° und hat vorzugsweise einen Wert zwischen 100° und 135°. Die dadurch erreichte Zunahme der Emitterbreite nach oben hin führt zu einem reduzierten Emitterwiderstand. Dadurch wird eine optimale Verteilung des Basisstroms bei minimaler Basis-Emitter-Kapazität erreicht.
  • Beispiel 2:
  • Ein erstes Verfahren zur Herstellung eines Bipolartransistors mit erhöhtem Basisanschlussgebiet wird nun in Bezug auf 4 bis 9 erläutert. In den nachfolgenden Figuren werden gleiche Strukturelemente durch gleiche Nummern bezeichnet.
  • Insbesondere ermöglicht das erfindungsgemäße Verfahren die Herstellung von Hochgeschwindigkeits-Bipolartransistoren in integrierten Bipolar- und BiCMOS-Prozessen.
  • In dem Ausführungsbeispiel handelt es sich um ein Verfahren zur Herstellung von npn-Bipolartransistoren auf einem p-leitenden Substrat 1. Auf dem Substrat 1 sind aktive Gebiete und Isolationsgebiete 2 strukturiert. Im Bereich des Kollektors des Transistors wurden beispielsweise durch maskierte Ionenimplantation n-leitende Gebiete 18, 19 erzeugt.
  • In den CMOS-Gebieten werden n- und p-leitende Wannen hergestellt und Gates aus Poly-Silizium strukturiert und mit seitlichen Spacern versehen.
  • Auf den wie beschrieben strukturierten Si-Scheiben wird eine Hilfsschicht 3 abgeschieden. Bei dieser Hilfsschicht kann es sich insbesondere um einen Schichtstapel verschiedener Materialien, insbesondere aus Siliziumdioxid und Siliziumnitrid, handeln. Die Hilfsschicht 3 wird mit Hilfe einer Lackmaske über den aktiven Gebieten des Bipolartransistors geöffnet (4).
  • Auf den geöffneten aktiven Gebieten des Bipolartransistors wird die Basisschicht 4 einkristallin gewachsen. Die epitaktische Basisschicht 4 kann insbesondere eine SiGe-Schicht und eine Dotierung mit Kohlenstoff enthalten. Die p-Dotierung der intrinsischen Basis wird während des Schichtwachstums insitu eingebracht. Für die Abscheidung der Basisschicht 4 kann insbesondere ein differentielles Epitaxieverfahren genutzt werden, bei dem auf den freigelegten Isolationsgebieten 2 und auf der Hilfsschicht 3 eine polykristalline Schicht wächst.
  • Auf der Basisschicht werden eine weitere Hilfsschicht 5, die aus einer Doppelschicht aus Siliziumdioxid und Siliziumnitrid bestehen kann, und eine Isolatorschicht 6 abgeschieden (4). Die Hilfsschicht 5 besteht beispielsweise aus einer Siliziumdioxidschicht mit einer Dicke von 5 nm bis 30 nm und aus einer Siliziumnitridschicht mit einer Dicke von 40 nm bis 150 nm. Bei der Isolatorschicht 6 handelt es sich beispielsweise um eine Siliziumdioxidschicht mit einer Dicke von 50 nm bis 150 nm.
  • Mit Hilfe einer Lackmaske wird in den Isolatorschichten 5, 6 ein Fenster geöffnet, das die aktive Emitterfläche definiert. Dieses Fenster wird auch als Emitterfenster bezeichnet. Die Strukturierung der Isolatorschicht 6 erfolgt durch reaktives Ionenätzen (Reactive Ion Etching, RIE). Anschließend wird die Lackmaske entfernt und die Hilfsschicht 5 geöffnet, beispielsweise durch ein isotropes Nassätzverfahren. Das Nassätzverfahren ätzt selektiv die Schicht 5 aus Siliziumnitrid, nicht aber die Schicht 6, die aus Siliziumdioxid besteht. Durch das isotrope Ätzen wird die in 5 gezeigte Aufweitung der Öffnung der Hilfsschicht 5 nach oben hin realisiert.
  • In einer Ausgestaltung der Erfindung wird die zur Öffnung des Emitterfensters verwendete Lackmaske genutzt, um eine zusätzliche Kollektordotierung 17 selbstjustiert zum Emitterfenster zu implantieren.
  • In einem weiteren Schritt wird eine Isolatorschicht 7 abgeschieden, die vorzugsweise aus Siliziumdioxid besteht und eine Dicke von 30 nm bis 150 nm hat (5). Diese Isolatorschicht wird mittels eines anisotropen RIE-Prozesses zurückgeätzt, wobei innerhalb des geöffneten Emitterfensters Spacer 8 geformt werden (6).
  • In einem weiteren Schritt wird der Emitter 9 abgeschieden. Der Emitter besteht vorzugsweise aus Silizium, das in-situ mit einer n+-Dotierung versehen wird. Im Bereich des Emitterfensters kann der Emitter einkristallin oder polykristallin sein. Oberhalb der Emitterschicht wird eine weitere Isolatorschicht 10 abge schieden, die vorzugsweise aus Siliziumdioxid oder einem Schichtstapel aus Siliziumdioxid und Siliziumnitrid besteht (6).
  • Die Emitterschicht 9 sowie die Isolatorschichten 10 und 6 werden in einem weiteren Schritt über eine Lackmaske strukturiert (7). Anschließend werden an den Seitenflächen des Emitters Spacer 13 hergestellt, die beispielsweise aus Siliziumdioxid bestehen. Bei der Strukturierung der Emitterschicht und bei der anschließenden Spacerätzung kann die Hilfsschicht 5 als Stoppschicht genutzt werden.
  • Anschließend wird die Hilfsschicht 5 entfernt. Dafür wird beispielsweise ein selektiver Nassätzprozess benutzt, der die aus Siliziumnitrid bestehende Hilfsschicht 5 entfernt aber nicht die aus Siliziumdioxid gebildete Umhüllung 6, 8, 10, 11 des Emitters.
  • Auf der freigelegten Oberfläche der Basisschicht 4 wird mittels selektiver Epitaxie die erhöhte Basisanschlussschicht 12 abgeschieden (8). Insbesondere erfolgt die selektive Abscheidung auch unter den überhängenden Gebieten des Emitters nicht aber auf den Isolatorschichten 6, 8, 10, 11, die den Emitter umhüllen. Dadurch wird eine Selbstjustierung der erhöhten Basisanschlussschicht 12 zum Emitter 9 realisiert, wobei der Abstand beider Schichten durch die Form des Spacers 8 definiert wird.
  • In einem weiteren Schritt werden die Basisschichten 4 und 12 mit Hilfe einer weiteren Lackmaske von den Kollektoranschlussgebieten und von den CMOS-Gebieten vollständig entfernt. Dafür kann ein RIE-Prozess genutzt werden, der auf der Hilfsschicht 3 stoppt. Anschließend wird die Hilfsschicht 3 entfernt. Die CMOS-Gebiete befinden sich damit wieder in dem gleichen Zustand wie vor der Abscheidung der Hilfsschicht 3.
  • In einem BiCMOS-Prozess erfolgt in den folgenden Prozessschritten die Dotierung der Source-Drain-Gebiete der MOS-Transistoren entsprechend dem bekannten Stand der Technik.
  • In einer Ausgestaltung des erfindungsgemäßen Verfahrens wurden die Isolatorschicht 10 und die Spacer 11 durch nasschemische Prozessschritte von dem Emitter entfernt. In dieser Ausgestaltung können an den Seitenflächen der Emitter- und der Basisschicht weiter Spacer 13 hergestellt werden (9).
  • In einem weiteren Schritt werden die freigelegten Halbleiteroberflächen der Basis-, Emitter- und Kollektorgebiete der Bipolartransistoren gemeinsam mit den Source, Drain- und Gategebieten der MOS-Transistoren siliziert (14 in 3). Bipolar- und MOS-Transistoren werden anschließend in einem gemeinsamen Metallisierungsprozess entsprechend dem bekannten Stand der Technik kontaktiert.
  • In einer weiteren Ausgestaltung des erfindungsgemäßen Verfahrens für BiCMOS-Prozesse werden durch einen selektiven Epitaxieschritt sowohl die erhöhte Basisanschlussschicht als auch erhöhte Source-Drain-Gebiete von MOS-Transistoren hergestellt. Insbesondere wird die in-situ p+-dotierte erhöhte Basisanschlussschicht des npn-Bipolartransistors auch auf den freigelegten Source- und Draingebieten der PMOS-Transistoren abgeschieden. Durch derartig erhöhte Source-Drain-Gebiete werden reduzierte Anschlusswiderstände von Source und Drain bei gleichzeitiger Reduzierung der Eindringtiefe der Source-Drain-Gebiete in das Substrat erreicht.
  • In dieser Ausgestaltung der Erfindung wird vor der Abscheidung der äußeren Basisschicht die intrinsische Basisschicht 4 von den CMOS-Gebieten entfernt, auf denen die selektive Abscheidung erfolgen soll. Weiterhin wird die Hilfsschicht 3 von diesen Gebieten entfernt. In einem anschließenden Schritt erfolgt das selektive Abscheidung der erhöhten Basisanschlussschicht und der erhöhten Source-Drain-Gebiete auf der freigelegten Oberfläche der intrinsischen Basisschicht 4 und auf den in den CMOS-Gebieten freigelegten Si-Bereichen.

Claims (28)

  1. Bipolartransistor auf einem Substrat, umfassend eine Basis (4, 12) mit einem inneren Basisabschnitt (4a) und einem äußeren Basisabschnitt (4b), der an den inneren Basisabschnitt (4a) in zur Substratoberfläche paralleler, lateraler Richtung angrenzt und in einer senkrecht zur Substratoberfläche weisenden Höhenrichtung eine größere Erstreckung hat als der innere Basisabschnitt (4a), einen Emitter (9), der in Höhenrichtung an den inneren Basisabschnitt (4a) angrenzt und der vom äußeren Basisabschnitt (4b) lateral durch einen Abstandshalter (8) aus Isolatormaterial getrennt ist, dadurch gekennzeichnet, dass die laterale Erstreckung (d) des Abstandshalters (8) ausgehend von seiner Grenzfläche zum inneren Basisabschnitt (4a) mit zunehmender Höhe über dem inneren Basisabschnitt (4a) zunimmt und dass die minimale laterale Erstreckung (d) des Abstandshalters (8) an der Grenzfläche zum inneren Basisabschnitt (4a) zwischen 5 und 80 nm beträgt.
  2. Bipolartransistor nach Anspruch 1, bei dem die minimale laterale Erstreckung (d) des Abstandshalters (8) an der Grenzfläche zum inneren Basisabschnitt (4a) zwischen 10 und 60 nm beträgt.
  3. Bipolartransistor nach Anspruch 1, bei dem die minimale laterale Erstreckung (d) des Abstandshalters (8) an der Grenzfläche zum inneren Basisabschnitt (4a) zwischen 15 und 50 nm beträgt.
  4. Bipolartransistor nach einem der vorstehenden Ansprüche, bei dem eine von Emitter (9) und Abstandshalter (8) gebildete erste Grenzfläche unter einem ersten stumpfen Winkel (α) auf eine von Emitter und innerem Basisabschnitt gebildete zweite Grenzfläche stößt.
  5. Bipolartransistor nach Anspruch 4, bei dem der stumpfe Winkel (α) zwischen 100° und 135° beträgt.
  6. Bipolartransistor nach einem der vorstehenden Ansprüche, bei dem eine vom Abstandshalter (8) und dem äußeren Basisabschnitt (4b) gebildete dritte Grenzfläche auf die zweite Grenzfläche unter einem zweiten stumpfen Winkel stößt, der größer ist als der erste stumpfe Winkel.
  7. Bipolartransistor nach Anspruch 6, bei dem der zweite stumpfe Winkel 180° – ß beträgt, wobei β zwischen 40° und 75° beträgt.
  8. Bipolartransistor nach einem der vorstehenden Ansprüche, bei dem die Basis eine erste Basisschicht (4) und eine zweite, auf der ersten aufliegende Basisschicht (12) enthält, wobei die zweite Basisschicht (12) im lateralen Bereich des inneren Basisabschnitts (4a) zur Bildung eines Emitterfensters (9, 4a) geöffnet ist.
  9. Bipolartransistor nach Anspruch 8, bei dem die erste Basisschicht (4) eine epitaktische Schicht ist.
  10. Bipolartransistor nach einem der vorstehenden Ansprüche, mit einer höheren Dotierstoffkonzentration im äußeren Basisabschnitt als im inneren Basisabschnitt.
  11. Bipolartransistor nach einem der Ansprüche 8 bis 10, bei dem die zweite Basisschicht (12) oder beide Basisschichten im äußeren Basisabschnitt (4b) eine im Vergleich zum inneren Basisabschnitt (4a) erhöhte Dotierstoffkonzentration aufweisen, wobei die höhere Dotierstoffkonzentration auf einen Höhenabschnitt oberhalb eines Maximums der Dotierstoffkonzentration im inneren Basisabschnitt (4a) beschränkt ist.
  12. Bipolartransistor nach einem der vorstehenden Ansprüche bei dem der innere Basisabschnitt oder der äußere Basisabschnitt oder beide Basisabschnitte zusätzlich mit Kohlenstoff dotiert sind.
  13. Bipolartransistor nach Anspruch 12, bei dem die Kohlenstoffkonzentration zwischen 5 × 1018 cm–3 und 5 × 1020 cm–3 beträgt.
  14. Bipolartransistor nach Anspruch 13, bei dem die Kohlenstoffkonzentration 1 × 1019 cm–3 bis 1 × 1020 cm–3 beträgt.
  15. Bipolartransistor nach einem der vorstehenden Ansprüche, bei dem die zweite Basisschicht (12) eine Dotierstoffkonzentration zwischen 2 × 1019 cm–3 und 2 × 1020 cm–3 aufweist.
  16. Bipolartransistor nach einem der vorstehenden Ansprüche, bei dem die erste Basisschicht (4) oder die zweite Basisschicht (12) oder beide eine Silizium-Germanium-Legierung enthalten.
  17. Bipolartransistor nach einem der vorstehenden Ansprüche, bei dem der äußere Basisabschnitt (12) den Emitter (9) lateral nur teilweise umgibt.
  18. Bipolartransistor nach einem der vorstehenden Ansprüche, bei dem der Emitter ein T-förmiges Querschnittsprofil hat und der dem T-Balken entsprechende Abschnitt des Emitters durch einen zweiten Abstandshalter in Form einer Isolatorschicht vom darunter liegenden äußeren Basisabschnitt getrennt ist.
  19. Bipolartransistor nach Anspruch 18, bei dem die lateralen Enden des dem T-Balken entsprechenden Abschnitts des Emitters durch einen dritten Abstandshalter aus Isolatormaterial von dem lateral unterhalb angrenzenden äußeren Basisabschnitt getrennt ist.
  20. Bipolartransistor nach einem der vorstehenden Ansprüche, bei dem das Isolatormaterial des Abstandshalters (8) SiO2 ist.
  21. Verfahren zur Herstellung eines Bipolartransistors nach einem der vorstehenden Ansprüche, mit den Schritten: – Abscheiden eines Schichtstapels auf einer epitaxialen Basisschicht, der mindestens eine später zu entfernende Hilfschicht (5) und eine erste Isolatorschicht (6) enthält, – Öffnung des Emitterfensters durch abschnittsweises Entfernen des Schichtstapels, – Abscheiden einer zweiten Isolatorschicht (7) und – Strukturieren der zweiten Isolatorschicht (7), derart, dass am Rand des Emitterfensters ein Abstandshalter (8) aus Isolatormaterial entsteht, dessen laterale Erstreckung (d) ausgehend von seiner Grenzfläche zur epitaxialen Basisschicht (4) mit zunehmender Höhe über der epitaxialen Basisschicht (4) zunimmt und dass die minimale Erstreckung (d) des Abstandshalters (8) an der Grenzfläche zum inneren Basisabschnitt (4a) zwischen 5 und 80 nm beträgt.
  22. Verfahren nach Anspruch 21, mit den folgenden zusätzlichen Schritten nach dem Strukturieren der zweiten Isolatorschicht: – Abscheiden einer Emitterschicht (9), Ausbildung eines Emitters durch laterale Strukturierung der Emitterschicht sowie Ausbildung von Spacern (11) aus Isolatormaterial an den Seitenflächen des Emitters, – Freilegen der Halbleiteroberfläche der Basisschicht (4) in den lateralen Bereichen des äußeren Basisabschnitts (4b) und Abscheiden einer erhöhten Basisanschlussschicht auf diesen Gebieten.
  23. Verfahren nach Anspruch 21 oder 22, mit den folgenden Schritten bis zum Schritt des Ausbildens des Emitterfensters: – Bereitstellung eines präparierten Substrates (1), auf dem mindestens ein aktives Bipolartransistorgebiet definiert ist, – Abscheiden einer Hilfsschicht (3) auf dem präparieren Substrat (1) und Öffnen eines Fensters in der Hilfsschicht (3) über dem aktiven Bipolartransistorgebiet, – Abscheiden einer epitaxialen Basisschicht (4), in die eine Basisdotierung in-situ eingebracht wird.
  24. Verfahren nach einem der Ansprüche 22 und 23, mit folgenden Schritten nach dem Abscheiden der erhöhten Basisanschlussschicht (12, 23): – Entfernen der epitaxialen Basisschicht (4), der erhöhten Basisanschlussschicht (12) und der Hilfsschicht (3) von Kollektoranschlussgebieten der Bipolartransistoren und gegebenenfalls von CMOS-Gebieten. – Gegebenfalls Implantation der Source-, Drain- und Gategebiete der MOS-Transistoren und Ausheilung der Implantationsschäden sowie gemeinsamer Metallisierungsprozess für die Bipolar- und CMOS-Gebiete.
  25. Verfahren nach Anspruch 21, bei dem die epitaxiale Basisschicht (4) mit Hilfe eines differentiellen Epitaxieverfahrens hergestellt wird, derart, dass auf dem aktiven Bipolargebiet eine einkristalline Schicht und auf Isolationsgebieten ein polykristalline Schicht entsteht.
  26. Verfahren nach einem der Ansprüche 22 bis 25, bei dem die zweite Basisschicht (12) mit Hilfe eines selektiven Epitaxieverfahrens selektiv auf freigelegten Gebieten der ersten Basisschicht (4) abgeschieden wird.
  27. Verfahren nach einem der Ansprüche 22 bis 26, bei dem die zweite Basisschicht (12) in den an den Abstandshalter (8) angrenzenden Gebieten einkristallin abgeschieden wird.
  28. Verfahren nach einem der Ansprüche 22 bis 27, bei dem die zweite Basisschicht (12) während der Abscheidung in-situ mit einer Dotierung versehen wird, die vom gleichen Leitungstyp ist wie die Dotierung der inneren Basis.
DE10358046A 2003-12-05 2003-12-05 Bipolartransistor mit erhöhtem Basisanschlussgebiet und Verfahren zu seiner Herstellung Expired - Lifetime DE10358046B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE10358046A DE10358046B4 (de) 2003-12-05 2003-12-05 Bipolartransistor mit erhöhtem Basisanschlussgebiet und Verfahren zu seiner Herstellung
US10/580,669 US7777255B2 (en) 2003-12-05 2004-12-03 Bipolar transistor with raised base connection region and process for the production thereof
PCT/EP2004/013954 WO2005055324A2 (de) 2003-12-05 2004-12-03 Bipolartransistor mit erhöhtem basisanschlussgebiet und verfahren zu seiner herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10358046A DE10358046B4 (de) 2003-12-05 2003-12-05 Bipolartransistor mit erhöhtem Basisanschlussgebiet und Verfahren zu seiner Herstellung

Publications (2)

Publication Number Publication Date
DE10358046A1 DE10358046A1 (de) 2005-07-07
DE10358046B4 true DE10358046B4 (de) 2010-06-17

Family

ID=34638624

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10358046A Expired - Lifetime DE10358046B4 (de) 2003-12-05 2003-12-05 Bipolartransistor mit erhöhtem Basisanschlussgebiet und Verfahren zu seiner Herstellung

Country Status (3)

Country Link
US (1) US7777255B2 (de)
DE (1) DE10358046B4 (de)
WO (1) WO2005055324A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4199064A1 (de) * 2021-12-16 2023-06-21 IHP GmbH - Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik Verfahren zur herstellung von bipolartransistoren mit nichtselektiver basisepitaxie

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004061327A1 (de) * 2004-12-11 2006-06-14 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Vertikaler Bipolartransistor
US20070023864A1 (en) * 2005-07-28 2007-02-01 International Business Machines Corporation Methods of fabricating bipolar transistor for improved isolation, passivation and critical dimension control
DE102007010563A1 (de) * 2007-02-22 2008-08-28 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Selektives Wachstum von polykristallinem siliziumhaltigen Halbleitermaterial auf siliziumhaltiger Halbleiteroberfläche
CN102386219B (zh) * 2010-08-31 2013-07-24 上海华虹Nec电子有限公司 SiGe HBT工艺中的寄生横向型PNP三极管及制造方法
CN102412280B (zh) * 2010-09-21 2013-09-11 上海华虹Nec电子有限公司 锗硅hbt工艺中的横向型寄生pnp器件
US20120313146A1 (en) 2011-06-08 2012-12-13 International Business Machines Corporation Transistor and method of forming the transistor so as to have reduced base resistance
US8536002B2 (en) * 2011-08-04 2013-09-17 Texas Instruments Incorporated Bipolar transistor in bipolar-CMOS technology
US9219128B2 (en) 2013-03-13 2015-12-22 Globalfoundries Inc. Methods of fabricating bipolar junction transistors with reduced epitaxial base facets effect for low parasitic collector-base capacitance
US8946861B2 (en) * 2013-06-11 2015-02-03 International Business Machines Corporation Bipolar device having a monocrystalline semiconductor intrinsic base to extrinsic base link-up region
US9059234B2 (en) 2013-10-22 2015-06-16 International Business Machines Corporation Formation of a high aspect ratio trench in a semiconductor substrate and a bipolar semiconductor device having a high aspect ratio trench isolation region
US9059196B2 (en) 2013-11-04 2015-06-16 International Business Machines Corporation Bipolar junction transistors with self-aligned terminals
US20230032080A1 (en) * 2021-07-29 2023-02-02 Globalfoundries U.S. Inc. Asymmetric lateral bipolar transistor and method

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0418185A1 (de) * 1989-09-11 1991-03-20 International Business Machines Corporation Verfahren zur Herstellung eines Transistors mit schmaler Basis
US5523606A (en) * 1993-10-07 1996-06-04 Nec Corporation BiCMOS semiconductor device having SiGe heterojunction and Si homo-junction transistors
EP0949665A2 (de) * 1998-04-07 1999-10-13 Nec Corporation Bipolarer Transistor mit hoher Geschwindigkeit und niedriger parasitärer Kapazität und Verfahren zur deren Herstellung
EP1128422A1 (de) * 2000-02-22 2001-08-29 Infineon Technologies AG Verfahren zur Herstellung eines bipolaren Transistors im BiCMOS-Prozess
US6492238B1 (en) * 2001-06-22 2002-12-10 International Business Machines Corporation Bipolar transistor with raised extrinsic base fabricated in an integrated BiCMOS circuit
US20030189239A1 (en) * 2002-04-09 2003-10-09 Alexander Kalnitsky Self-aligned NPN transistor with raised extrinsic base
US6642553B1 (en) * 1998-09-21 2003-11-04 Institut Fuer Halbleiterphysik Frankfurt (Oder) Gmbh. Bipolar transistor and method for producing same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6410975B1 (en) * 2000-09-01 2002-06-25 Newport Fab, Llc Bipolar transistor with reduced base resistance
US6979884B2 (en) * 2003-12-04 2005-12-27 International Business Machines Corporation Bipolar transistor having self-aligned silicide and a self-aligned emitter contact border
US7425754B2 (en) * 2004-02-25 2008-09-16 International Business Machines Corporation Structure and method of self-aligned bipolar transistor having tapered collector

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0418185A1 (de) * 1989-09-11 1991-03-20 International Business Machines Corporation Verfahren zur Herstellung eines Transistors mit schmaler Basis
US5523606A (en) * 1993-10-07 1996-06-04 Nec Corporation BiCMOS semiconductor device having SiGe heterojunction and Si homo-junction transistors
EP0949665A2 (de) * 1998-04-07 1999-10-13 Nec Corporation Bipolarer Transistor mit hoher Geschwindigkeit und niedriger parasitärer Kapazität und Verfahren zur deren Herstellung
US6642553B1 (en) * 1998-09-21 2003-11-04 Institut Fuer Halbleiterphysik Frankfurt (Oder) Gmbh. Bipolar transistor and method for producing same
EP1128422A1 (de) * 2000-02-22 2001-08-29 Infineon Technologies AG Verfahren zur Herstellung eines bipolaren Transistors im BiCMOS-Prozess
US6492238B1 (en) * 2001-06-22 2002-12-10 International Business Machines Corporation Bipolar transistor with raised extrinsic base fabricated in an integrated BiCMOS circuit
US20030189239A1 (en) * 2002-04-09 2003-10-09 Alexander Kalnitsky Self-aligned NPN transistor with raised extrinsic base

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4199064A1 (de) * 2021-12-16 2023-06-21 IHP GmbH - Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik Verfahren zur herstellung von bipolartransistoren mit nichtselektiver basisepitaxie
WO2023111211A1 (de) * 2021-12-16 2023-06-22 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Verfahren zur herstellung von bipolartransistoren mit nichtselektiver basisepitaxie

Also Published As

Publication number Publication date
DE10358046A1 (de) 2005-07-07
US7777255B2 (en) 2010-08-17
US20070278621A1 (en) 2007-12-06
WO2005055324A3 (de) 2005-09-29
WO2005055324A2 (de) 2005-06-16

Similar Documents

Publication Publication Date Title
EP1825504B1 (de) Vertikaler bipolartransistor
EP2830097B1 (de) Bipolartransistor mit selbstjustiertem Emitterkontakt und Verfahren zu dessen Herstellung
DE10308870B4 (de) Bipolartransistor mit verbessertem Basis-Emitter-Übergang und Verfahren zur Herstellung
DE10358046B4 (de) Bipolartransistor mit erhöhtem Basisanschlussgebiet und Verfahren zu seiner Herstellung
EP1692720B1 (de) Komplement re bipolar-halbleitervorrichtung
EP1625614B1 (de) Verfahren zur herstellung eines bipolartransistors
DE19845789A1 (de) Bipolartransistor und Verfahren zu seiner Herstellung
EP1454359B1 (de) Bipolare halbleitervorrichtung und verfahren zu ihrer herstellung
DE10060584A1 (de) Bipolartransistor und Verfahren zu seiner Herstellung
DE10160511A1 (de) Bipolarer Transistor
EP1436842B1 (de) Bipolar-transistor und verfahren zum herstellen desselben
WO2004090988A1 (de) Verfahren zur herstellung eines bipolaren halbleiterbauelements, insbesondere eines bipolartransistors, und entsprechendes bipolares halbleiterbauelement
EP1153437B1 (de) Bipolartransistor und verfahren zu seiner herstellung
EP1118124B1 (de) Bipolartransistor und verfahren zu seiner herstellung
EP4199064A1 (de) Verfahren zur herstellung von bipolartransistoren mit nichtselektiver basisepitaxie
DE19845787A1 (de) Bipolartransistor und Verfahren zu seiner Herstellung
DE102004001239A1 (de) Selbstjustierte, epitaktische Emitterstruktur für einen Bipolartransistor und Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: IHP GMBH - INNOVATIONS FOR HIGH PERFORMANCE MI, DE

8364 No opposition during term of opposition
R071 Expiry of right