DE10308870B4 - Bipolartransistor mit verbessertem Basis-Emitter-Übergang und Verfahren zur Herstellung - Google Patents
Bipolartransistor mit verbessertem Basis-Emitter-Übergang und Verfahren zur Herstellung Download PDFInfo
- Publication number
- DE10308870B4 DE10308870B4 DE10308870A DE10308870A DE10308870B4 DE 10308870 B4 DE10308870 B4 DE 10308870B4 DE 10308870 A DE10308870 A DE 10308870A DE 10308870 A DE10308870 A DE 10308870A DE 10308870 B4 DE10308870 B4 DE 10308870B4
- Authority
- DE
- Germany
- Prior art keywords
- layer
- base
- emitter
- silicon
- emitter layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 22
- 239000010703 silicon Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 21
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 9
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 7
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 195
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 21
- 125000006850 spacer group Chemical group 0.000 claims description 17
- 238000002513 implantation Methods 0.000 claims description 11
- 229910052732 germanium Inorganic materials 0.000 claims description 9
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 9
- 239000002019 doping agent Substances 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000002955 isolation Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 4
- 239000011229 interlayer Substances 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 238000005496 tempering Methods 0.000 claims 1
- 239000000463 material Substances 0.000 description 16
- 230000007704 transition Effects 0.000 description 11
- 238000005530 etching Methods 0.000 description 8
- 230000007547 defect Effects 0.000 description 5
- 238000000407 epitaxy Methods 0.000 description 5
- 238000011065 in-situ storage Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000006735 deficit Effects 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
Abstract
Bipolartransistor
mit einem Substrat (S), einem in dem Substrat ausgebildeten Kollektor
(K), einer über
dem Kollektor angeordneten in einer Basisschicht monokristallin
ausgebildeten Basis (B) und einer über der Basis angeordneten
monokristallinen Emitterschicht (ES) aus Silizium oder Siliziumgermanium,
dadurch gekennzeichnet, daß zwischen
der Basis und der Emitterschicht eine epitaxial aufgewachsene, halbleitende
Zwischenschicht (ZS) aus Siliziumcarbid angeordnet ist.
Description
- Die Erfindung betrifft einen Bipolartransistor mit einem Substrat, in dem ein Kollektor ausgebildet ist, bei dem über dem Kollektor eine Basisschicht vorgesehen ist, in der die Basis monokristallin ausgebildet ist und bei dem über der Basis eine ebenfalls monokristallin ausgebildete Emitterschicht vorgesehen ist.
- Aus der
US 5 648 294 A ist ein Heterobipolartransistor aus dem System (Al, In, Ga)As bekannt, der epitaxial aufgebrachte Schichten für Basis und Emitter aufweist. Zur Herstellung wird eine Aluminium haltige Emitterschicht selektiv gegen eine Indium haltige Schicht geätzt. - Aus der
DE 101 04 776 A1 ist ein Heterobipolartransistor mit einer SiGe Basis und einem monokristallinen aus Silizium bestehenden Emitter bekannt, der selektiv gegen die Basis strukturiert ist. - Aus dem Patentabstract zu JP-A-02-001933 ist ein Transistor mit einem epitaxial über einer Si-Basis aufgebrachten Emitter, der über der Basis strukturiert ist.
- Aus der
DE 198 45 789 A1 ist ein Verfahren zur Herstellung eines Bipolartransistors bekannt, bei der eine kristalline bordotierte Siliziumschicht im Emitterbereich selektiv gegen eine Ätzstoppschicht geätzt, um die unter einer Zwischenschicht angeordnete Basis nicht zu beschädigen. Als Ätzstoppschicht kann Kohlenstoff haltiges kristallines Silizium verendet werden. - Bipolartransistoren mit monokristalliner Basis und monokristallinem Emitter können als Hochgeschwindigkeitstransistoren eingesetzt werden. Dies wird möglich durch die hochwertige monokristalline Struktur von Basis und Emitter, die beide jeweils epitaktisch abgeschieden werden. Auf diese Weise lassen sich die Übergänge zwischen Kollektor und Basis und vor allem zwischen Basis und Emitter so gestalten, dass die dort üblicherweise auftretenden Grenzflächenprobleme minimal sind. Des weiteren kann eine epitaktische Basis dünn ausgebildet werden, was die Basisweite reduziert und damit hohe Schaltgeschwindigkeiten für den Transistor erlaubt.
- Nicht monokristalline und z.B. aus Polysilizium ausgebildete Emitter haben den Nachteil, daß zu ihrer Dotierung meistens ein Implantationsschritt oder eine in-situ Dotierung während der Abscheidung mit anschließender Temperung erforderlich ist, um den Dotierstoff in den einkristallinen Bereich einzutreiben. Nachteile entstehen dann aus dem hohen Temperatureintrag in das Transistorschichtsystem, was zu einer Verbreiterung der intrinsischen (aktiven) Basis, zu erhöhten Punktdefektdiffusion und weiteren ähnlichen Defekten führt. Als Ergebnis wird ein verbreitertes Basisprofil erhalten, welches die maximal erzielbare Schaltgeschwindigkeit des Transistors begrenzt, die durch die Laufzeit der Ladungsträger definiert ist, die diese zum Durchqueren der Basis benötigen. Auf diese Weise wird außerdem ein hochdotierter Emitter-Basis-Übergang mit einer hohen Emitter-Basis-Kapazität und einer nur niedrigen Durchbruchsspannung des Übergangs erhalten. Die polykristalline Struktur des Emitters, die sich auch in einer Oberflächentextur zeigt, beeinträchtigt allein durch die geometrische Ausbildung die Glattheit des Emitter-Basis-Übergangs, wobei insbesondere an den Korngrenzen Diffusionseffekte des für den Emitter verwendeten Dotierstoffes beobachtet werden.
- Zur Herstellung eines Bipolartransistors mit epitaxialer Basis und epitaxialer Emitterschicht sind prinzipiell zwei Verfahren bekannt. Im ersten Verfahren wird nach dem epitaktischen Aufwachsen einer Basisschicht darüber eine Isolationsschicht erzeugt und strukturiert, um die intrinsische Basis freizulegen. Erst anschließend wird darüber die Emitterschicht epitaktisch abgeschieden. Nachteil dieses Verfahrens ist, daß der zeitaufwendige, in einem Epitaxiereaktor durchzuführende Epitaxieschritt nach dem Herstellen der Basisschicht unterbrochen werden muß. Nach dem Herstellen und Strukturieren der Isolationsschicht muß der Wafer erneut in den Reaktor eingebracht und die Epitaxiebedingungen eingestellt werden. Dies erfordert einen zusätzlichen Zeitaufwand. Darüber hinaus ist die intrinsische Basis beim Öffnen des Fensters in der Isolationsschicht dem eingesetzten Ätzmittel ungeschützt ausgesetzt, was ebenfalls zu einer Beschädigung der Oberfläche der Struktur oder der Dotierung der Basis führen kann.
- In einem alternativen Verfahren wird als Basisschicht eine Siliziumgermaniumlegierung epitaktisch aufgewachsen. Läßt man direkt darüber epitaktisch eine aus Silizium bestehende Schicht aufwachsen, so kann die Siliziumgermaniumlegierung der Basisschicht als Ätzstoppschicht bei der späteren Strukturierung der Emitterschicht dienen. Nachteilig an diesem Verfahren ist jedoch, daß die Basisschicht zum Herstellen einer hohen Ätzselektivität gegenüber Silizium zumindest an der Oberfläche einen hohen Germaniumanteil von zirka 20 % aufwei sen muß. Es hat sich jedoch gezeigt, daß eine solch hohe Germaniumkonzentration am Basis/Emitter-Übergang zum Erzielen einer hohen Schaltgeschwindigkeit unvorteilhaft ist. Darüber hinaus kann die Basisschicht trotz hoher Ätzselektivität gegenüber Silizium beim Strukturieren der Emitterschicht in den freiliegenden Oberflächenbereichen der Basis beschädigt werden.
- Aufgabe der vorliegenden Erfindung ist es daher, einen Bipolartransistor mit hochwertigem Emitter/Basis-Übergang anzugeben, der die oben genannten Nachteile vermeidet.
- Diese Aufgabe wird erfindungsgemäß durch einen Bipolartransistor mit den Merkmalen von Anspruch 1 gelöst. Vorteilhafte Ausgestaltungen sowie ein Verfahren zur Herstellung des erfindungsgemäßen Bipolartransistors gehen aus weiteren Ansprüchen hervor.
- Erfindungsgemäß ist über der Basis und unter der Emitterschicht eine epitaxial aufgewachsene Zwischenschicht angeordnet, die selektiv gegen die Emitterschicht ätzbar ist. Diese ermöglicht es in einfacher Weise, einen Bipolartransistor mit voll funktionsfähigem Emitter/Basis-Übergang zu realisieren, ohne daß dazu ein direkter Kontakt zwischen Emitter und Basis vorliegt. Die Zwischenschicht hat vielmehr den Vorteil, daß die Emitterschicht strukturiert werden kann, ohne daß es dabei zu einer Beeinträchtigung oder Beschädigung der Basis kommt. Die Ätzselektivität der Zwischenschicht gegenüber der Emitterschicht erlaubt daher deren Verwendung als Ätzstoppschicht bei der Strukturierung der Emitterschicht.
- Der erfindungsgemäße Bipolartransistor hat den weiteren Vorteil, daß die epitaktisch aufgewachsenen Schichten für Basis und Emitter sowie die dazwischen liegende Zwischenschicht unmittelbar übereinander folgen, so daß die Epitaxieschritte zu deren Herstellung unmittelbar hintereinander im selben Reaktor durchgeführt werden können, ohne daß die Substrate zwischendurch aus dem Epitaxiereaktor herausgenommen werden müssen. Dies bedeutet für das Herstellungsverfahren einen enormen Zeitvorteil, der das Produkt, also den Bipolartransistor, kostengünstiger macht als bekannte Bipolartransistoren. Durch die erfindungsgemäße Zwischenschicht ist es außerdem möglich, die Materialien für Emitterschicht und Basis unabhängig voneinander auszuwählen. Die Erfindung macht keinerlei Einschränkungen oder Randbedingungen für die Materialauswahl der Basisschicht nötig und zeichnet diese dadurch gegen bekannte Transistoren aus. Die einzige Abhängigkeit ergibt sich bei der Auswahl der Zwischenschicht, die in Abhängigkeit vom Material der Emitterschicht erfolgen muß, so dass die Emitterschicht selektiv gegen die Zwischenschicht ätzbar ist.
- Mit der Erfindung gelingt außerdem eine maßgenaue Definition des Emitter-Basis-Übergangs, da durch eine direkte Strukturierung der Emitterschicht die genaue Anordnung und Größe des Emitters bestimmt wird. Die Definition des Übergangs gelingt daher mit der gleichen hohen Genauigkeit wie der Strukturierungsschritt. Dies ist insbesondere gegenüber dem aus dem Stand der Technik bekannten indirekten Definitionsverfahren des Emitter-Basis-Übergangs von Vorteil, bei dem die Größe der aktiven Basis, die der Fläche des Emitter-Basis-Übergang entspricht, über das Fenster in einer Isolationsschicht definiert wird. Bei dieser bekannten Ausführung werden aufgrund der zusätzlichen Schicht zusätzliche Grenzflächeneffekte wirksam, die den Übergang zwischen Emitter und Basis zusätzlich stören können.
- In weiterer Ausgestaltung wird der erfindungsgemäße Bipolartransistor rund um die strukturierte Emitterschicht von einem Spacergebiet begrenzt, welches auf der Basisschicht aufsitzt und seitlich an der Emitterschicht anliegt. Die großflächige Basisschicht, innerhalb der die aktive Basis ausgebildet ist, ist in den Bereichen, die nicht von Emitterschicht oder dem die Emitterschicht begrenzenden Spacergebiet begrenzt ist, höher dotiert als die (aktive) Basis. Auf diese Weise kann dieser höher dotierte Flächenbereich der Basisschicht als Basisanschluß oder extrinsische Basis verwendet werden, die durch die hohe Dotierung gut leitfähig ist und daher einen niederohmigen Anschluß der aktiven Basis erlaubt.
- Durch das Spacergebiet wird außerdem selbstjustierend ein Abstand zwischen extrinsischer hochdotierter Basis und intrinsischer (aktiver) niedrigdotierter Basis eingestellt bzw. gewährleistet. Die an sich bekannte Herstellung eines eine Struktur seitlich begrenzenden Spacergebiets erfolgt über eine anisotrope Rückätzung einer kantenbedeckend aufgebrachten Hilfsschicht. Die parallel zur Substratebene bestimmte Breite des Spacergebiets wird durch die Dicke der kantenbedeckend auf dieser Fläche aufgebrachten Hilfsschicht bestimmt. Mit einem geeigneten Abscheideverfahren läßt sich die Dicke dieser Hilfsschicht und damit der Abstand zwischen extrinsischer und intrinsischer Basis genau einstellen.
- Vorzugsweise ist die Zwischenschicht im Vergleich zur Schichtdicke der Basis relativ dünn ausgebildet. Sie umfaßt ein elektrisch leitendes oder zumindest halbleitendes Material, ohne dabei den Emitter/Basis-Übergang zu beeinträchtigen.
- Ein geeignetes Material, welches sämtliche Anforderungen an die erfindungsgemäße Zwischenschicht erfüllt, ist Siliziumcarbid. Dieses ist halbleitend, läßt sich epitaktisch aufwachsen und ist ausreichend ätzselektiv gegenüber die üblicherweise für die Emitterschicht eingesetzten Materialien wie Silizium oder Siliziumgermanium. Untersuchungen haben ergeben, daß eine Siliziumcarbidschicht die Eigenschaften des Emitter-Basis-Übergangs in keiner Weise negativ beeinflußt.
- In einer weiteren Ausgestaltung der Erfindung wird die Emitterschicht zweistufig erzeugt bzw. als Doppelschicht ausgebildet. Wie zuvor wird dabei zunächst eine allerdings nur dünne epitaktische Schicht aufgewachsen und anschließend durch Abscheidung eines polykristallinen Materials verstärkt.
- Die Dotierung beider Teilschichten für die Emitterschicht erfolgt dabei in situ während des Aufbringverfahrens und wird für beide Teilschichten etwa gleich hoch gewählt. Vorzugsweise ist auch das Material für beide Teilschichten gleich und vorzugsweise Silizium.
- Eine dermaßen in zwei Teilschichten aufgeteilte Emitterschicht hat den Vorteil, daß sie wesentlich schneller und damit kostengünstiger hergestellt werden kann, da der Epitaxieschritt der zeitaufwendigere und daher kostenbestimmende Schritt ist. Da die Gesamtschichtdicke der Emitterschicht relativ zur Basis-relativ hoch ist, wird der Anteil der epitaktisch aufgewachsenen Teilschicht an der Gesamtschichtdicke der Emitterschicht möglichst klein gewählt, um den Epitaxieprozeß zu verkürzen. Eine polykristalline Teilschicht läßt sich wesentlich einfacher und schneller aufbringen. Wie bei der ersten Ausführung hat auch diese zweigeteilte Emitterschicht den Vorteil, daß der Emitter-Basis-Übergang hochwertig ist und beispielsweise durch keinerlei Korngrenzeffekte gestört ist. Da auch die polykristalline Schicht während des Aufbringens in situ dotiert werden kann, sind auch hier keine Temperschritte erforderlich, die zu unerwünschten Veränderungen von Dotierprofilen oder zum Entstehen oder verstärken von Grenzflächen-Effekten oder -Defekten führen könnten.
- Der erfindungsgemäße Transistor ist vorzugsweise als npn Bipolar Transistor ausgebildet. Dies bedeutet, daß die Basisschicht p-dotiert ist. Möglich ist es jedoch auch, den Transistor als pnp Bipolar-Transistor auszubilden.
- Die Einzelschichten des Transistor können nahezu unabhängig voneinander aus unterschiedlichen Halbleitermaterialien bestehen, vorzugsweise aber aus einem Silizium umfassenden Halbleitermaterial. Dies kann reines Silizium oder ein Halbleitermaterial sein, welches weitere Halbleiter in unterschiedlichen Anteilen enthält. Möglich ist es beispielsweise, daß zumindest einer aus Emitter, Kollektor und Basisschicht aus Silizium besteht, welches bis ca. 30(Atom-)% Germanium enthält. Da Germanium eine andere Bandlücke als Silizium aufweist, können die halbleitenden Eigenschaften über den Gehalt des anderen Halbleiters und insbesondere durch den Gehalt an Germanium auf einen gewünschten Wert eingestellt werden. Auch kann das Silizium Kohlenstoff in einem Anteil von bis zu 1 % enthalten. Möglich ist es auch, daß einer der funktionale Transistorschichtbereiche, insbesondere die Basis aus unterschiedlichen Schichten besteht, die voneinander verschiedene Gehalte an Germanium oder Kohlenstoff aufweisen.
- Im folgenden wird das ebenfalls erfindungsgemäße Verfahren zur Herstellung des Bipolartransistors anhand von Ausführungsbeispielen und der dazugehörigen Figuren näher erläutert. Zum besseren Verständnis sind die Figuren nicht maßstabsgetreu ausgeführt. Sie zeigen anhand schematischer querschnitte verschiedene Verfahrensstufen bei der Herstellung des erfindungsgemäßen Bipolartransistors.
-
1 zeigt zwei Möglichkeiten, einen Kollektor in einem Substrat auszubilden. -
2 zeigt zwei verschiedene Möglichkeiten, das Basisgebiet mit Hilfe von Isolationsgebieten zu definieren. -
3 zeigt das Anordnung nach der Herstellung der Basisschicht. -
4 zeigt die Anordnung nach der Herstellung der Emitterschicht. -
5 zeigt die Anordnung nach der Strukturierung der Emitterschicht. -
6 zeigt die Anordnung während eines Schrägimplantationsprozesses. -
7 zeigt die Anordnung nach der Herstellung der Spacergebiete während der Implantation der Basisschicht. -
8 zeigt ausschnittsweise einen fertigen Bipolartransistor. -
1 : Der erfindungsgemäße Bipolartransistor wird vorzugsweise auf einem als Substrat S verwendeten p-leitenden Siliziumwafer aufgebaut. Der Kollektor K kann beispielsweise in der Oberfläche des Wafers durch Eindiffusion eines entsprechenden Dotierstoffs eines ersten Leitfähigkeitstyps (hier einer n-Dotierung) erzeugt werden.1b zeigt einen solchen durch Dotierung eines Substrats S erzeugten Kollektor K. Möglich ist es auch, für den Kollektor K eine zusätzliche epitaktische Schicht auf einem Substrat S aufwachsen zu lassen. Dieses ist dazu zumindest monokristallin, vorzugsweise halbleitend ausgebildet und insbesondere ein Siliziumwafer. Vorzugsweise hat die epitaktische Schicht für den Kollektor (siehe1a ) eine geringere Dotierstoffkonzentration des ersten Leitfähigkeitstyps (hier n-Dotierung), kann aber auch entgegengesetzt zur Dotierung des zugrundeliegenden Substrats S aufgebaut werden. Unter der epitaktischen Schicht für den Kollektor K in1a kann noch ein vergrabenes n+-Dotiergebiet (Buried Layer, in der Figur nicht dargestellt) erzeugt werden, beispielsweise durch Implantation in das Substrat S vor dem epitaktischen Aufwachsen des Kollektors K. Dieser Buried Layer kann nach dem Aufwachsen der Kollektorschicht K vergrößert werden. -
2 : Zur Isolation des Basisgebiets, welches größer gewählt ist als die eigentliche aktive Transistorfläche (Emitter/Basis-Übergang) werden im Wafer rund um das Basisgebiet BG Isolationsgebiete IG erzeugt. Diese können beispielsweise als Feldoxidschichten (Locos) erzeugt werden, wie beispielsweise in2a dargestellt. Möglich ist es auch, die Isolationsgebiete IG als mit Isoliermaterial gefüllte Gräben (z.B. STI = Shallow Trench Isolation) oder als Deep Trenches auszuführen. Zur Minimierung der für das Bauelement benötigten Substratoberfläche wird das Basisgebiet BG mit einem minimalen Durchmesser definiert, die in etwa gleich oder nur wenig größer ist als die minimale mit dem verwendeten Prozess, insbesondere der Lithographie herstellbare Strukturgröße. Für die wie angestrebt im Hochgeschwindigkeitsbereich einzusetzenden bipolaren Transistoren weist das Basisgebiet eine vertikale Basisdicke von beispielsweise 150 bis 400 11 auf. - Nach der Definition des Basisgebiets wird eine Basisschicht BS ganzflächig unter epitaktischen Bedingungen aufgebracht. In Abhängigkeit von der Unterlage wächst die Basisschicht BS über dem Basisgebiet BG monokristallin auf, über den Isolationsgebieten IG dagegen in polykristalliner Modifikation.
-
3 zeigt die Anordnung nach dem Aufwachsen der Basisschicht im schematischen Querschnitt. Für den gewünschten Anwendungszweck wird die Basisschicht möglichst dünn ausgeführt und hat eine Dicke ab ca. 100 Å. Prinzipiell möglich sind jedoch auch höhere Basisschichtdicken von 300 bis 500 Å oder mehr. Die Dotierung vom zweiten Leitfähigkeitstyp, im vorliegenden Fall eine p-Dotierung wird während des Aufwachsens in situ mit eingebaut. Das Aufwachsen der Basisschicht erfolgt vorzugsweise mit einer Niedertemperatur PE-CVD (Plasma Enhanced CVD) oder mit einem LP-CVD (Low Pressure CVD) Verfahren. Vorzugsweise besteht die Basisschicht aus reinem Silizium. Möglich ist jedoch auch eine Siliziumgermaniumlegierung, wobei der Germaniumanteil bis zu 30 % betragen kann. Über das zweite Halbleitermaterial mit von Silizium unterschiedlicher Bandlücke können die halbleitenden Eigenschaften über den Gehalt und beispielsweise über ein Konzentrationsprofil über die Basisschicht eingestellt werden. Vorteilhaft ist es beispielsweise, einen Konzentrationsgradienten für Germanium in Silizium einzustellen, der direkt über dem Kollektor K die höchste Konzentration von beispielsweise 20 Atom-% aufweist und bis zur Oberfläche der Basisschicht bis auf 0 abfällt. - Im nächsten Schritt wird eine Zwischenschicht aufgewachsen, wobei die gleichen epitaktischen Bedingungen wie beim Aufwachsen der Basisschicht BS eingehalten werden können. Zwischenschicht besteht aus Siliziumcarbid. Die Zwischenschicht wird in einer Dicke aufgewachsen, die wesentlich unter der der Basisschicht liegt, beispielsweise bei etwa 30 bis 150 Å. Die Zwischenschicht wird im selben Reaktor wie die Basisschicht aufgewachsen, ohne daß der Wafer bzw. das Substrat dazu aus dem Reaktor entfernt werden muß.
- Direkt im Anschluß an das Aufwachsen der Zwischenschicht ZS erfolgt im gleichen Reaktor das Aufwachsen der Emitterschicht ES. Dazu wird vorzugsweise eine relativ dicke Siliziumschicht aufgewachsen, die in situ mit einem Dotierstoff des zweiten Leitfähigkeitstyps dotiert und im vorliegenden Ausführungsbeispiel mit einer n+-Dotierung versehen wird. Die Dicke der Emitterschicht ES wird deutlich höher als die der Basisschicht gewählt, insbesondere um eine Dickenreserve bei der späteren Öffnung eines Fensters zur Herstellung der Emitterkontakte bereit zu stellen. Sowohl bei dieser wie auch bei den vorhergehenden epitaktischen Schichten wird das Aufwachsen bei möglichst niedrigen Temperaturen durchgeführt, beispielsweise bei ca. 800° C. Während bei geringer werdender Aufwachstemperatur die Qualität der Schichten steigt, sinkt parallel dazu die Aufwachsgeschwindigkeit.
-
4 zeigt die Anordnung nach der Herstellung der Emitterschicht ES. Durch eine gestrichelte-Linie im unteren Bereich der Emitterschicht ES ist angedeutet, daß diese auch aus zwei Teilschichten bestehen kann. Während eine erste dünnere Teilschicht ESC epitaktisch aufgebracht wird, wird eine vergleichsweise dazu dickere zweite Teilschicht ESp in polykristalliner Modifikation aufgebracht. Auch die polykristalline Teilschicht ESp kann im selben Reaktor aufgewachsen werden, wozu lediglich die Aufwachsbedingungen verändert werden müssen. - Als nächstes wird ganzflächig über der Emitterschicht ES eine Hartmaske HM aufgebracht, vorzugsweise aus einem isolierenden Material. Anschließend wird die Emitterschicht ES samt der darüberliegenden Hartmaske HM strukturiert. Dazu kann ein Fotolithographieverfahren verwendet werden, wobei eine Resistmaske über der Hartmaske HM aufgebracht und photolithographisch strukturiert wird. Die Strukturierung von Hartmaske HM und Emitterschicht ES kann in einem Schritt erfolgen und wird mit einem anisotropen Plasmaätzverfahren durchgeführt. Die Ätzgase werden so ausgewählt, daß sie selektiv das für die Emitterschicht ES verwendete Halbleitermaterial ätzen, nicht aber die aus Siliziumcarbid bestehende Zwischenschicht ZS. Die Zwischenschicht ZS dient daher als Ätzstoppschicht für die Strukturierung und verhindert, daß die darunterliegende (aktive) Basis angeätzt und beschädigt wird.
-
5 zeigt die Anordnung nach diesem Verfahrensschritt. Durch die Strukturierung wird die Fläche des Emitter/Basis-Übergangs festgelegt, die wie bereits erwähnt ungefähr der Größe des Basisgebiets oder wenig darunter entsprechen kann. Dementsprechend ist die Emitterschicht vorzugsweise im Zentrum des Basisgebiets angeordnet. - Das Ätzverfahren zur Strukturierung der Emitterschicht ES stellt eine potentielle Fehlerquelle dar, da Schäden in den dem Ätzmittel ausgesetzten Randbereichen des Emitter-Basis-Übergangs entstehen können. Diese können zum Auftreten eines unerwünschten Rekombinationsstroms führen. Zur Beseitigung dieser Probleme kann optional eine Schrägimplantation eines hier borhaltigen Dotierstoffes mit niedriger Implantationsenergie durchgeführt werden. Dazu wird ein Implantationswinkel W von mehr als 7° gegen die senkrecht zur Oberfläche des Substrats S stehende Oberflächennormale gewählt werden, bei spielsweise ein Winkel W = 45°. Während der Schrägimplantation SI, die in der
6 durch entsprechende Pfeile dargestellt ist, wird das Substrat gedreht, so daß die Emitterschicht ES von allen Seiten eine gleichmäßige Bordotierung erfährt. Durch die geringe Implantationsenergie wird eine nur oberflächennahe Bordotierung erzeugt, die den Emitter-Basis-Übergang von den geätzten Außenkanten der Emitter-Basis-Grenzfläche bzw. der Emitter-Zwischenschicht-Grenzfläche weg nach innen bewegt, wo keine durch das Ätzen beim Strukturieren der Emitterschicht bedingten Defekte existieren können. Die Korndefekte durch den Ätzvorgang bleiben dadurch unwirksam bezüglich der Funktion des Transistors. - Die nicht vom Emitter bedeckten Flächenbereiche der Basisschicht können zum Herstellen des Basisanschlusses verwendet werden. Dazu ist es von Vorteil, die Basisschicht in diesen Bereichen durch Erhöhung der Dotierung leitfähiger und damit niederohmiger zu machen. Dabei muß ein gewisser Abstand zwischen dem Emitter-Basis-Übergang und der höher dotierten extrinsischen Basis, also dem höher dotierten Flächenbereich der Basisschicht BS gewährleistet werden. Dazu werden den strukturierten Emitter umgebende Spacergebiete SG erzeugt. Diese werden standardmäßig aus einer flächendeckend aufgebrachten Hilfsschicht eines elektrisch isolierenden Materials, beispielsweise aus einer Siliziumoxidschicht durch anisotropes Ätzen erzeugt. Dabei verbleiben an den Kanten aller topographischen Stufen, also auch an den Kanten der Emitterschicht die Spacergebiete SG bestehen, sofern die Stufen höher als die Schichtdicke der aufgebrachten Hilfsschicht, insbesondere der Oxidschicht sind. Die Hartmaske HM über der strukturierten Emitterschicht dient dabei zum Schutz der Emitterschicht vor dem Angriff des Ätzplasmas und ist entsprechend aus einem selektiv gegen die Hilfsschicht ätzbaren Material ausgebildet, beispielsweise aus Siliziumnitrid. Die Dicke der Spacergebiete SG parallel zur Oberfläche des Substrats gemessen, entspricht dabei im wesentlichen der Dicke der ursprünglichen Hilfsschicht und wird so ausgewählt, daß sie der dem gewünschten Abstand zwischen extrinsischer und aktiver Basis entspricht. Die Basisimplantation BI, die in der
7 durch entsprechende Pfeile symbolisiert ist, erfolgt nach der Herstellung der Spacergebiete. - Auf dieser Stufe sind die für die Funktion des Bipolartransistors erforderlichen Strukturen fertiggestellt. Zur Fertigstellung des Bauelements werden über der in der
7 dargestellten Anordnung weitere isolierende Schichten, beispielsweise Oxidschichten, erzeugt. Anschließend werden in der Oxidschicht Fenster geöffnet, um die elektrischen Anschlüsse für Emitter, Basis und Kollektor herzustellen. Die Kontakte werden beispielsweise aus Wolfram ausgebildet. Der Kollektorkontakt KK wird in einem bis zum Kollektor oder in den Kollektor K hineinreichenden Fenster innerhalb der isolierenden Schichten IS erzeugt. Unterhalb des Kollektorkontakts KK kann die Dotierung des Kollektors erhöht werden. Der Basiskontakt BK wird in einem Fenster innerhalb der isolierenden Schichten IS erzeugt, das bis zur Oberfläche der Zwischenschicht als Ätzstoppschicht geführt wird. Für den Emitterkontakt EK wird ein bis zur Oberfläche der Emitterschicht ES reichendes Fenster in der isolierenden Schicht IS geöffnet. Die Dickenreserve der Emitterschicht garantiert dabei, daß beim Öffnen des Fensters für den Emitterkontakt EK der die Verarmungszone des Emitter-Basis-Kontakts umfassende Schichtbereich unversehrt bleibt. - Da bei der Herstellung des erfindungsgemäßen Bipolartransistors keinerlei Hochtemperaturschritte erforderlich sind, ist das Verfahren bestens zur Integration in einen BiCMOS-Prozeß geeignet. Das Verfahren ist selbstjustierend und führt zu hochwertigen Emitter-Basis-Kontakten zu einem hochwertigen Kollektorbasisübergang. Die hohe Qualität der Übergänge erlaubt eine genaue Einstellung der gewünschten Eigenschaften und ermöglicht das Herstellen schnellerer Bipolartransistoren im Vergleich zu herkömmlichen Herstellungsverfahren und herkömmlichen Transistoren.
- Der Übersichtlichkeit halber wurde die Erfindung nur anhand weniger Ausführungsbeispiels dargestellt, ist aber nicht auf diese begrenzt. Variationsmöglichkeiten ergeben sich vor allem in Bezug auf geometrische Ausbildung, alle Maßangaben und die Materialauswahl, insbesondere bezüglich der Materialien, die nicht direkt an den Transistorübergängen beteiligt sind. Dementsprechend sind die meisten in den Ausführungsbeispielen gemachten Angaben nur beispielhaft zu sehen und können für eine gewünschte andere Anwendung in entsprechender Weise variiert werden.
Claims (11)
- Bipolartransistor mit einem Substrat (S), einem in dem Substrat ausgebildeten Kollektor (K), einer über dem Kollektor angeordneten in einer Basisschicht monokristallin ausgebildeten Basis (B) und einer über der Basis angeordneten monokristallinen Emitterschicht (ES) aus Silizium oder Siliziumgermanium, dadurch gekennzeichnet, daß zwischen der Basis und der Emitterschicht eine epitaxial aufgewachsene, halbleitende Zwischenschicht (ZS) aus Siliziumcarbid angeordnet ist.
- Bipolartransistor nach Anspruch 1, bei dem die Emitterschicht (ES) strukturiert ist, bei dem die Kontaktfläche zwischen der strukturierten Emitterschicht und der Basis (B) den aktiven Emitter/Basis Übergang definiert, bei dem die strukturierte Emitterschicht seitlich von einem auf der Basisschicht aufsitzenden Spacergebiet (SG) begrenzt ist und bei dem der nicht von Emitterschicht oder Spacergebiet bedeckte Flächenbereich der Basisschicht (BS) höher dotiert ist als die Basis (B).
- Bipolartransistor nach Anspruch 1 oder 2, bei dem die Zwischenschicht (ZS) verglichen mit der Schichtdicke der Basis (B) dünn ausgebildet ist.
- Bipolartransistor nach einem der Ansprüche 1–3, bei dem über der monokristallinen Emitterschicht (ESc) noch eine in etwa gleich dotierte polykristalline Siliziumschicht (ESp) angeordnet ist, wobei der Emitter durch die Emitterschicht (ESc) und die polykristalline Siliziumschicht gebildet ist.
- Verfahren zur Herstellung eines Bipolartransistor mit den Schritten: – Herstellen eines Kollektors (K) mit einer Dotierung eines ersten Leitfähigkeitstyps in einem Substrat (S), – Definition eines Basisgebiets (BG) auf dem Kollektor – epitaktisches Abscheiden einer Basisschicht (BS) mit einer Dotierung des anderen, zweiten Leitfähigkeitstyps über dem Basisgebiet – epitaktisches Abscheiden einer halbleitenden Zwischenschicht (ZS) aus Siliziumcarbid, die selektiv gegen Silizium ätzbar ist, über der Basisschicht – epitaktisches Abscheiden einer Emitterschicht (ES) mit einer Dotierung des ersten Leitfähigkeitstyps über der Zwischenschicht – anisotrope Strukturierung der Emitterschicht, wobei die Zwischenschicht als Ätzstoppschicht dient.
- Verfahren nach Anspruch 5, bei dem in einer monokristallinen, dem Substrat (S) zugehörigen Halbleiterschicht ein dotiertes Gebiet durch Implantation eines Dotierstoffes des ersten Leitfähigkeitstyps erzeugt anschließend in einem Temperschritt tiefer eingetrieben und dabei zum Kollektor (K) vergrößert wird.
- Verfahren nach Anspruch 5 oder 6, bei dem zur Definition des Basisgebiets (BG) Isolationsgebiete (IG) rund um das Basisgebiets erzeugt werden, die bis zur Oberfläche des Kollektors (K) reichen oder auf diesem aufliegen, und bei dem die Basisschicht (BS) großflächig epitaktisch so aufgewachsen wird, daß sie sich zumindest über dem Basisgebiet monokristallin ausbildet und dort die Basis (B) darstellt.
- Verfahren nach einem der Ansprüche 5 bis 7, bei dem für die Zwischenschicht (ZS) Siliziumcarbid und für die Emitterschicht (ES) Silizium oder Silizium/Germanium aufgewachsen wird, und bei dem die Emitterschicht mit einem Trockenplasma anisotrop und selektiv gegen die Siliziumcarbidschicht geätzt und dabei strukturiert wird.
- Verfahren nach einem der Ansprüche 5 bis 8, bei dem über der Emitterschicht (ES) eine Maskenschicht erzeugt wird, die zusammen mit der Emitterschicht strukturiert wird, bei dem eine Spacerschicht, die selektiv gegen die Maskenschicht ätzbar ist, ganzflächig in einer Schichtdicke ds über der strukturierten Emitterschicht und der freiliegenden Oberfläche der Basisschicht (BS) aufgebracht wird, und bei dem die Spacerschicht anschließend anisotrop geätzt wird, bis die Schichtdicke ds anisotrop abgetragen ist, wobei rund um die strukturierte Emitterschicht ein Spacergebiet (SG) verbleibt.
- Verfahren nach einem der Ansprüche 5–9, bei dem nach dem Strukturieren der Emitterschicht (ES) ein Dotierstoff des zweiten Leitfähigkeitstyps ganzflächig mit einem Implantationswinkel (W) von mehr als 7° gegen die Oberflächennormale des Substrats (S) implantiert wird.
- Verfahren nach einem der Ansprüche 9 oder 10, bei dem nach der Herstellung des Spacergebiets (SG) die Dotierung der Basisschicht (BS) außerhalb eines vom Spacergebiet umgrenzten Gebiets durch Implantation (BI) eines Dotierstoffs des zweiten Leitfähigkeitstyps erhöht wird.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10308870A DE10308870B4 (de) | 2003-02-28 | 2003-02-28 | Bipolartransistor mit verbessertem Basis-Emitter-Übergang und Verfahren zur Herstellung |
US10/547,059 US7319251B2 (en) | 2003-02-28 | 2003-12-16 | Bipolar transistor |
EP03785841A EP1597770A1 (de) | 2003-02-28 | 2003-12-16 | Bipolartransistor mit verbessertem basis-emitter- bergang und verfahren zur herstellung |
PCT/EP2003/014339 WO2004077571A1 (de) | 2003-02-28 | 2003-12-16 | Bipolartransistor mit verbessertem basis-emitter-übergang und verfahren zur herstellung |
JP2004568668A JP4414895B2 (ja) | 2003-02-28 | 2003-12-16 | 改善されたベースエミッタ接合部を有するバイポーラトランジスタの製造のための方法 |
AU2003294869A AU2003294869A1 (en) | 2003-02-28 | 2003-12-16 | Bipolar transistor with an improved base emitter junction and method for the production thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10308870A DE10308870B4 (de) | 2003-02-28 | 2003-02-28 | Bipolartransistor mit verbessertem Basis-Emitter-Übergang und Verfahren zur Herstellung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10308870A1 DE10308870A1 (de) | 2004-09-16 |
DE10308870B4 true DE10308870B4 (de) | 2006-07-27 |
Family
ID=32863998
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10308870A Expired - Fee Related DE10308870B4 (de) | 2003-02-28 | 2003-02-28 | Bipolartransistor mit verbessertem Basis-Emitter-Übergang und Verfahren zur Herstellung |
Country Status (6)
Country | Link |
---|---|
US (1) | US7319251B2 (de) |
EP (1) | EP1597770A1 (de) |
JP (1) | JP4414895B2 (de) |
AU (1) | AU2003294869A1 (de) |
DE (1) | DE10308870B4 (de) |
WO (1) | WO2004077571A1 (de) |
Families Citing this family (130)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005021450B4 (de) * | 2005-05-10 | 2009-04-23 | Atmel Germany Gmbh | Integrierter Schaltkreis und Verfahren zur Herstellung eines integrierten Schaltkreises und dessen Verwendung |
US7439119B2 (en) * | 2006-02-24 | 2008-10-21 | Agere Systems Inc. | Thermally stable BiCMOS fabrication method and bipolar junction transistors formed according to the method |
DE102006011240A1 (de) * | 2006-03-10 | 2007-09-20 | Infineon Technologies Ag | Bipolartransistor und Verfahren zum Herstellen eines Bipolartransistors |
US9324576B2 (en) | 2010-05-27 | 2016-04-26 | Applied Materials, Inc. | Selective etch for silicon films |
US10283321B2 (en) | 2011-01-18 | 2019-05-07 | Applied Materials, Inc. | Semiconductor processing system and methods using capacitively coupled plasma |
US9064815B2 (en) | 2011-03-14 | 2015-06-23 | Applied Materials, Inc. | Methods for etch of metal and metal-oxide films |
US8999856B2 (en) | 2011-03-14 | 2015-04-07 | Applied Materials, Inc. | Methods for etch of sin films |
US8808563B2 (en) | 2011-10-07 | 2014-08-19 | Applied Materials, Inc. | Selective etch of silicon by way of metastable hydrogen termination |
US9267739B2 (en) | 2012-07-18 | 2016-02-23 | Applied Materials, Inc. | Pedestal with multi-zone temperature control and multiple purge capabilities |
US9373517B2 (en) | 2012-08-02 | 2016-06-21 | Applied Materials, Inc. | Semiconductor processing with DC assisted RF power for improved control |
US9034770B2 (en) | 2012-09-17 | 2015-05-19 | Applied Materials, Inc. | Differential silicon oxide etch |
US9023734B2 (en) | 2012-09-18 | 2015-05-05 | Applied Materials, Inc. | Radical-component oxide etch |
US9390937B2 (en) | 2012-09-20 | 2016-07-12 | Applied Materials, Inc. | Silicon-carbon-nitride selective etch |
US9132436B2 (en) | 2012-09-21 | 2015-09-15 | Applied Materials, Inc. | Chemical control features in wafer process equipment |
US8969212B2 (en) | 2012-11-20 | 2015-03-03 | Applied Materials, Inc. | Dry-etch selectivity |
US8980763B2 (en) | 2012-11-30 | 2015-03-17 | Applied Materials, Inc. | Dry-etch for selective tungsten removal |
US9111877B2 (en) | 2012-12-18 | 2015-08-18 | Applied Materials, Inc. | Non-local plasma oxide etch |
US8921234B2 (en) | 2012-12-21 | 2014-12-30 | Applied Materials, Inc. | Selective titanium nitride etching |
US10256079B2 (en) | 2013-02-08 | 2019-04-09 | Applied Materials, Inc. | Semiconductor processing systems having multiple plasma configurations |
US9362130B2 (en) | 2013-03-01 | 2016-06-07 | Applied Materials, Inc. | Enhanced etching processes using remote plasma sources |
US9040422B2 (en) | 2013-03-05 | 2015-05-26 | Applied Materials, Inc. | Selective titanium nitride removal |
US20140271097A1 (en) | 2013-03-15 | 2014-09-18 | Applied Materials, Inc. | Processing systems and methods for halide scavenging |
US9493879B2 (en) | 2013-07-12 | 2016-11-15 | Applied Materials, Inc. | Selective sputtering for pattern transfer |
US9773648B2 (en) | 2013-08-30 | 2017-09-26 | Applied Materials, Inc. | Dual discharge modes operation for remote plasma |
US9576809B2 (en) | 2013-11-04 | 2017-02-21 | Applied Materials, Inc. | Etch suppression with germanium |
US9236265B2 (en) * | 2013-11-04 | 2016-01-12 | Applied Materials, Inc. | Silicon germanium processing |
US9520303B2 (en) | 2013-11-12 | 2016-12-13 | Applied Materials, Inc. | Aluminum selective etch |
US9245762B2 (en) | 2013-12-02 | 2016-01-26 | Applied Materials, Inc. | Procedure for etch rate consistency |
US9287095B2 (en) | 2013-12-17 | 2016-03-15 | Applied Materials, Inc. | Semiconductor system assemblies and methods of operation |
US9287134B2 (en) | 2014-01-17 | 2016-03-15 | Applied Materials, Inc. | Titanium oxide etch |
US9293568B2 (en) | 2014-01-27 | 2016-03-22 | Applied Materials, Inc. | Method of fin patterning |
US9396989B2 (en) | 2014-01-27 | 2016-07-19 | Applied Materials, Inc. | Air gaps between copper lines |
US9385028B2 (en) | 2014-02-03 | 2016-07-05 | Applied Materials, Inc. | Air gap process |
US9499898B2 (en) | 2014-03-03 | 2016-11-22 | Applied Materials, Inc. | Layered thin film heater and method of fabrication |
US9299575B2 (en) | 2014-03-17 | 2016-03-29 | Applied Materials, Inc. | Gas-phase tungsten etch |
US9299537B2 (en) | 2014-03-20 | 2016-03-29 | Applied Materials, Inc. | Radial waveguide systems and methods for post-match control of microwaves |
US9903020B2 (en) | 2014-03-31 | 2018-02-27 | Applied Materials, Inc. | Generation of compact alumina passivation layers on aluminum plasma equipment components |
US9269590B2 (en) | 2014-04-07 | 2016-02-23 | Applied Materials, Inc. | Spacer formation |
US9309598B2 (en) | 2014-05-28 | 2016-04-12 | Applied Materials, Inc. | Oxide and metal removal |
US9378969B2 (en) | 2014-06-19 | 2016-06-28 | Applied Materials, Inc. | Low temperature gas-phase carbon removal |
US9406523B2 (en) | 2014-06-19 | 2016-08-02 | Applied Materials, Inc. | Highly selective doped oxide removal method |
US9425058B2 (en) | 2014-07-24 | 2016-08-23 | Applied Materials, Inc. | Simplified litho-etch-litho-etch process |
US9378978B2 (en) | 2014-07-31 | 2016-06-28 | Applied Materials, Inc. | Integrated oxide recess and floating gate fin trimming |
US9496167B2 (en) | 2014-07-31 | 2016-11-15 | Applied Materials, Inc. | Integrated bit-line airgap formation and gate stack post clean |
US9659753B2 (en) | 2014-08-07 | 2017-05-23 | Applied Materials, Inc. | Grooved insulator to reduce leakage current |
US9553102B2 (en) | 2014-08-19 | 2017-01-24 | Applied Materials, Inc. | Tungsten separation |
US9355856B2 (en) | 2014-09-12 | 2016-05-31 | Applied Materials, Inc. | V trench dry etch |
US9368364B2 (en) | 2014-09-24 | 2016-06-14 | Applied Materials, Inc. | Silicon etch process with tunable selectivity to SiO2 and other materials |
US9355862B2 (en) | 2014-09-24 | 2016-05-31 | Applied Materials, Inc. | Fluorine-based hardmask removal |
US9613822B2 (en) | 2014-09-25 | 2017-04-04 | Applied Materials, Inc. | Oxide etch selectivity enhancement |
US9355922B2 (en) | 2014-10-14 | 2016-05-31 | Applied Materials, Inc. | Systems and methods for internal surface conditioning in plasma processing equipment |
US9966240B2 (en) | 2014-10-14 | 2018-05-08 | Applied Materials, Inc. | Systems and methods for internal surface conditioning assessment in plasma processing equipment |
US11637002B2 (en) | 2014-11-26 | 2023-04-25 | Applied Materials, Inc. | Methods and systems to enhance process uniformity |
US9299583B1 (en) | 2014-12-05 | 2016-03-29 | Applied Materials, Inc. | Aluminum oxide selective etch |
US10224210B2 (en) | 2014-12-09 | 2019-03-05 | Applied Materials, Inc. | Plasma processing system with direct outlet toroidal plasma source |
US10573496B2 (en) | 2014-12-09 | 2020-02-25 | Applied Materials, Inc. | Direct outlet toroidal plasma source |
US9502258B2 (en) | 2014-12-23 | 2016-11-22 | Applied Materials, Inc. | Anisotropic gap etch |
US9343272B1 (en) | 2015-01-08 | 2016-05-17 | Applied Materials, Inc. | Self-aligned process |
US11257693B2 (en) | 2015-01-09 | 2022-02-22 | Applied Materials, Inc. | Methods and systems to improve pedestal temperature control |
US9373522B1 (en) | 2015-01-22 | 2016-06-21 | Applied Mateials, Inc. | Titanium nitride removal |
US9449846B2 (en) | 2015-01-28 | 2016-09-20 | Applied Materials, Inc. | Vertical gate separation |
US20160225652A1 (en) | 2015-02-03 | 2016-08-04 | Applied Materials, Inc. | Low temperature chuck for plasma processing systems |
US9728437B2 (en) | 2015-02-03 | 2017-08-08 | Applied Materials, Inc. | High temperature chuck for plasma processing systems |
US9881805B2 (en) | 2015-03-02 | 2018-01-30 | Applied Materials, Inc. | Silicon selective removal |
US9691645B2 (en) | 2015-08-06 | 2017-06-27 | Applied Materials, Inc. | Bolted wafer chuck thermal management systems and methods for wafer processing systems |
US9741593B2 (en) | 2015-08-06 | 2017-08-22 | Applied Materials, Inc. | Thermal management systems and methods for wafer processing systems |
US9349605B1 (en) | 2015-08-07 | 2016-05-24 | Applied Materials, Inc. | Oxide etch selectivity systems and methods |
US10504700B2 (en) | 2015-08-27 | 2019-12-10 | Applied Materials, Inc. | Plasma etching systems and methods with secondary plasma injection |
US10522371B2 (en) | 2016-05-19 | 2019-12-31 | Applied Materials, Inc. | Systems and methods for improved semiconductor etching and component protection |
US10504754B2 (en) | 2016-05-19 | 2019-12-10 | Applied Materials, Inc. | Systems and methods for improved semiconductor etching and component protection |
US9865484B1 (en) | 2016-06-29 | 2018-01-09 | Applied Materials, Inc. | Selective etch using material modification and RF pulsing |
US10062575B2 (en) | 2016-09-09 | 2018-08-28 | Applied Materials, Inc. | Poly directional etch by oxidation |
US10629473B2 (en) | 2016-09-09 | 2020-04-21 | Applied Materials, Inc. | Footing removal for nitride spacer |
US10062585B2 (en) | 2016-10-04 | 2018-08-28 | Applied Materials, Inc. | Oxygen compatible plasma source |
US9934942B1 (en) | 2016-10-04 | 2018-04-03 | Applied Materials, Inc. | Chamber with flow-through source |
US10546729B2 (en) | 2016-10-04 | 2020-01-28 | Applied Materials, Inc. | Dual-channel showerhead with improved profile |
US9721789B1 (en) | 2016-10-04 | 2017-08-01 | Applied Materials, Inc. | Saving ion-damaged spacers |
US10062579B2 (en) | 2016-10-07 | 2018-08-28 | Applied Materials, Inc. | Selective SiN lateral recess |
US9947549B1 (en) | 2016-10-10 | 2018-04-17 | Applied Materials, Inc. | Cobalt-containing material removal |
US10163696B2 (en) | 2016-11-11 | 2018-12-25 | Applied Materials, Inc. | Selective cobalt removal for bottom up gapfill |
US9768034B1 (en) | 2016-11-11 | 2017-09-19 | Applied Materials, Inc. | Removal methods for high aspect ratio structures |
US10242908B2 (en) | 2016-11-14 | 2019-03-26 | Applied Materials, Inc. | Airgap formation with damage-free copper |
US10026621B2 (en) | 2016-11-14 | 2018-07-17 | Applied Materials, Inc. | SiN spacer profile patterning |
US10566206B2 (en) | 2016-12-27 | 2020-02-18 | Applied Materials, Inc. | Systems and methods for anisotropic material breakthrough |
US10403507B2 (en) | 2017-02-03 | 2019-09-03 | Applied Materials, Inc. | Shaped etch profile with oxidation |
US10431429B2 (en) | 2017-02-03 | 2019-10-01 | Applied Materials, Inc. | Systems and methods for radial and azimuthal control of plasma uniformity |
US10043684B1 (en) | 2017-02-06 | 2018-08-07 | Applied Materials, Inc. | Self-limiting atomic thermal etching systems and methods |
US10319739B2 (en) | 2017-02-08 | 2019-06-11 | Applied Materials, Inc. | Accommodating imperfectly aligned memory holes |
US10943834B2 (en) | 2017-03-13 | 2021-03-09 | Applied Materials, Inc. | Replacement contact process |
US10319649B2 (en) | 2017-04-11 | 2019-06-11 | Applied Materials, Inc. | Optical emission spectroscopy (OES) for remote plasma monitoring |
US11276559B2 (en) | 2017-05-17 | 2022-03-15 | Applied Materials, Inc. | Semiconductor processing chamber for multiple precursor flow |
US11276590B2 (en) | 2017-05-17 | 2022-03-15 | Applied Materials, Inc. | Multi-zone semiconductor substrate supports |
US10497579B2 (en) | 2017-05-31 | 2019-12-03 | Applied Materials, Inc. | Water-free etching methods |
US10049891B1 (en) | 2017-05-31 | 2018-08-14 | Applied Materials, Inc. | Selective in situ cobalt residue removal |
US10920320B2 (en) | 2017-06-16 | 2021-02-16 | Applied Materials, Inc. | Plasma health determination in semiconductor substrate processing reactors |
US10541246B2 (en) | 2017-06-26 | 2020-01-21 | Applied Materials, Inc. | 3D flash memory cells which discourage cross-cell electrical tunneling |
US10727080B2 (en) | 2017-07-07 | 2020-07-28 | Applied Materials, Inc. | Tantalum-containing material removal |
US10541184B2 (en) | 2017-07-11 | 2020-01-21 | Applied Materials, Inc. | Optical emission spectroscopic techniques for monitoring etching |
US10354889B2 (en) | 2017-07-17 | 2019-07-16 | Applied Materials, Inc. | Non-halogen etching of silicon-containing materials |
US10043674B1 (en) | 2017-08-04 | 2018-08-07 | Applied Materials, Inc. | Germanium etching systems and methods |
US10170336B1 (en) | 2017-08-04 | 2019-01-01 | Applied Materials, Inc. | Methods for anisotropic control of selective silicon removal |
US10297458B2 (en) | 2017-08-07 | 2019-05-21 | Applied Materials, Inc. | Process window widening using coated parts in plasma etch processes |
US10283324B1 (en) | 2017-10-24 | 2019-05-07 | Applied Materials, Inc. | Oxygen treatment for nitride etching |
US10128086B1 (en) | 2017-10-24 | 2018-11-13 | Applied Materials, Inc. | Silicon pretreatment for nitride removal |
US10256112B1 (en) | 2017-12-08 | 2019-04-09 | Applied Materials, Inc. | Selective tungsten removal |
US10903054B2 (en) | 2017-12-19 | 2021-01-26 | Applied Materials, Inc. | Multi-zone gas distribution systems and methods |
US11328909B2 (en) | 2017-12-22 | 2022-05-10 | Applied Materials, Inc. | Chamber conditioning and removal processes |
US10854426B2 (en) | 2018-01-08 | 2020-12-01 | Applied Materials, Inc. | Metal recess for semiconductor structures |
US10679870B2 (en) | 2018-02-15 | 2020-06-09 | Applied Materials, Inc. | Semiconductor processing chamber multistage mixing apparatus |
US10964512B2 (en) | 2018-02-15 | 2021-03-30 | Applied Materials, Inc. | Semiconductor processing chamber multistage mixing apparatus and methods |
TWI716818B (zh) | 2018-02-28 | 2021-01-21 | 美商應用材料股份有限公司 | 形成氣隙的系統及方法 |
US10593560B2 (en) | 2018-03-01 | 2020-03-17 | Applied Materials, Inc. | Magnetic induction plasma source for semiconductor processes and equipment |
US10319600B1 (en) | 2018-03-12 | 2019-06-11 | Applied Materials, Inc. | Thermal silicon etch |
US10497573B2 (en) | 2018-03-13 | 2019-12-03 | Applied Materials, Inc. | Selective atomic layer etching of semiconductor materials |
US10573527B2 (en) | 2018-04-06 | 2020-02-25 | Applied Materials, Inc. | Gas-phase selective etching systems and methods |
US10490406B2 (en) | 2018-04-10 | 2019-11-26 | Appled Materials, Inc. | Systems and methods for material breakthrough |
US10699879B2 (en) | 2018-04-17 | 2020-06-30 | Applied Materials, Inc. | Two piece electrode assembly with gap for plasma control |
US10886137B2 (en) | 2018-04-30 | 2021-01-05 | Applied Materials, Inc. | Selective nitride removal |
US10872778B2 (en) | 2018-07-06 | 2020-12-22 | Applied Materials, Inc. | Systems and methods utilizing solid-phase etchants |
US10755941B2 (en) | 2018-07-06 | 2020-08-25 | Applied Materials, Inc. | Self-limiting selective etching systems and methods |
US10672642B2 (en) | 2018-07-24 | 2020-06-02 | Applied Materials, Inc. | Systems and methods for pedestal configuration |
US10892198B2 (en) | 2018-09-14 | 2021-01-12 | Applied Materials, Inc. | Systems and methods for improved performance in semiconductor processing |
US11049755B2 (en) | 2018-09-14 | 2021-06-29 | Applied Materials, Inc. | Semiconductor substrate supports with embedded RF shield |
US11062887B2 (en) | 2018-09-17 | 2021-07-13 | Applied Materials, Inc. | High temperature RF heater pedestals |
US11417534B2 (en) | 2018-09-21 | 2022-08-16 | Applied Materials, Inc. | Selective material removal |
US11682560B2 (en) | 2018-10-11 | 2023-06-20 | Applied Materials, Inc. | Systems and methods for hafnium-containing film removal |
US11121002B2 (en) | 2018-10-24 | 2021-09-14 | Applied Materials, Inc. | Systems and methods for etching metals and metal derivatives |
US11437242B2 (en) | 2018-11-27 | 2022-09-06 | Applied Materials, Inc. | Selective removal of silicon-containing materials |
US11721527B2 (en) | 2019-01-07 | 2023-08-08 | Applied Materials, Inc. | Processing chamber mixing systems |
US10920319B2 (en) | 2019-01-11 | 2021-02-16 | Applied Materials, Inc. | Ceramic showerheads with conductive electrodes |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH021933A (ja) * | 1988-06-13 | 1990-01-08 | Hitachi Ltd | 半導体装置の製造方法 |
US5648294A (en) * | 1989-11-29 | 1997-07-15 | Texas Instruments Incorp. | Integrated circuit and method |
DE19845789A1 (de) * | 1998-09-21 | 2000-03-23 | Inst Halbleiterphysik Gmbh | Bipolartransistor und Verfahren zu seiner Herstellung |
US6362065B1 (en) * | 2001-02-26 | 2002-03-26 | Texas Instruments Incorporated | Blocking of boron diffusion through the emitter-emitter poly interface in PNP HBTs through use of a SiC layer at the top of the emitter epi layer |
DE10104776A1 (de) * | 2001-02-02 | 2002-08-22 | Infineon Technologies Ag | Bipolartransistor und Verfahren zu dessen Herstellung |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4135954A (en) | 1977-07-12 | 1979-01-23 | International Business Machines Corporation | Method for fabricating self-aligned semiconductor devices utilizing selectively etchable masking layers |
US5343064A (en) | 1988-03-18 | 1994-08-30 | Spangler Leland J | Fully integrated single-crystal silicon-on-insulator process, sensors and circuits |
JPH02150033A (ja) * | 1988-11-30 | 1990-06-08 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JP2860138B2 (ja) * | 1989-03-29 | 1999-02-24 | キヤノン株式会社 | 半導体装置およびこれを用いた光電変換装置 |
JP3104271B2 (ja) | 1991-03-27 | 2000-10-30 | 松下電器産業株式会社 | イオン注入を用いた半導体装置の製造方法 |
FR2693840B1 (fr) | 1992-07-17 | 1994-09-02 | Thomson Csf | Procédé de réalisation d'un transistor bipolaire. |
US5338416A (en) | 1993-02-05 | 1994-08-16 | Massachusetts Institute Of Technology | Electrochemical etching process |
JPH08306700A (ja) * | 1995-04-27 | 1996-11-22 | Nec Corp | 半導体装置及びその製造方法 |
DE19845798A1 (de) * | 1998-09-29 | 2000-04-13 | Schering Ag | Verwendung von Neoangiogenese-Markern für Diagnose und Therapie von Tumoren, diese enthaltende Mittel, sowie Verfahren zu deren Herstellung |
US6043130A (en) | 1999-05-17 | 2000-03-28 | National Semiconductor Corporation | Process for forming bipolar transistor compatible with CMOS utilizing tilted ion implanted base |
US6114745A (en) * | 1999-07-30 | 2000-09-05 | Stmicroelectronics, Inc. | Bipolar transistor having high emitter efficiency |
-
2003
- 2003-02-28 DE DE10308870A patent/DE10308870B4/de not_active Expired - Fee Related
- 2003-12-16 JP JP2004568668A patent/JP4414895B2/ja not_active Expired - Fee Related
- 2003-12-16 WO PCT/EP2003/014339 patent/WO2004077571A1/de active Application Filing
- 2003-12-16 AU AU2003294869A patent/AU2003294869A1/en not_active Abandoned
- 2003-12-16 US US10/547,059 patent/US7319251B2/en not_active Expired - Fee Related
- 2003-12-16 EP EP03785841A patent/EP1597770A1/de not_active Ceased
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH021933A (ja) * | 1988-06-13 | 1990-01-08 | Hitachi Ltd | 半導体装置の製造方法 |
US5648294A (en) * | 1989-11-29 | 1997-07-15 | Texas Instruments Incorp. | Integrated circuit and method |
DE19845789A1 (de) * | 1998-09-21 | 2000-03-23 | Inst Halbleiterphysik Gmbh | Bipolartransistor und Verfahren zu seiner Herstellung |
DE10104776A1 (de) * | 2001-02-02 | 2002-08-22 | Infineon Technologies Ag | Bipolartransistor und Verfahren zu dessen Herstellung |
US6362065B1 (en) * | 2001-02-26 | 2002-03-26 | Texas Instruments Incorporated | Blocking of boron diffusion through the emitter-emitter poly interface in PNP HBTs through use of a SiC layer at the top of the emitter epi layer |
Also Published As
Publication number | Publication date |
---|---|
JP2006514435A (ja) | 2006-04-27 |
EP1597770A1 (de) | 2005-11-23 |
WO2004077571A1 (de) | 2004-09-10 |
DE10308870A1 (de) | 2004-09-16 |
US7319251B2 (en) | 2008-01-15 |
US20060060942A1 (en) | 2006-03-23 |
JP4414895B2 (ja) | 2010-02-10 |
AU2003294869A1 (en) | 2004-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10308870B4 (de) | Bipolartransistor mit verbessertem Basis-Emitter-Übergang und Verfahren zur Herstellung | |
EP2377149B1 (de) | Bipolartransistor mit selbstjustiertem emitterkontakt | |
EP1825504B1 (de) | Vertikaler bipolartransistor | |
DE10214066A1 (de) | Halbleiterelement mit retrogradem Dotierprofil in einem Kanalgebiet und ein Verfahren zur Herstellung desselben | |
DE102008001535A1 (de) | Bipolartransistor und Verfahren zur Herstellung desselben | |
EP1625614B1 (de) | Verfahren zur herstellung eines bipolartransistors | |
EP1692720B1 (de) | Komplement re bipolar-halbleitervorrichtung | |
DE10358046B4 (de) | Bipolartransistor mit erhöhtem Basisanschlussgebiet und Verfahren zu seiner Herstellung | |
EP1116278A1 (de) | Bipolartransistor und verfahren zu seiner herstellung | |
EP1611615B1 (de) | Verfahren zur herstellung eines bipolaren halbleiterbauelements, insbesondere eines bipolartransistors, und entsprechendes bipolares halbleiterbauelement | |
EP1436842B1 (de) | Bipolar-transistor und verfahren zum herstellen desselben | |
DE10254663B4 (de) | Transistor mit niederohmigem Basisanschluß und Verfahren zum Herstellen | |
DE10249897B4 (de) | Selbstjustierendes Verfahren zur Herstellung eines Transistors | |
DE102004013478B4 (de) | Verfahren zur Herstellung eines Bipolartransistors mit verbessertem Basisanschluss | |
EP1474826B1 (de) | Polysilizium-bipolartransistor und verfahren zur herstellung desselben | |
DE19845793A1 (de) | Bipolartransistor und Verfahren zu seiner Herstellung | |
EP4199064A1 (de) | Verfahren zur herstellung von bipolartransistoren mit nichtselektiver basisepitaxie | |
DE102004055147B4 (de) | Verfahren zur Herstellung eines Bipolartransistors mit dotierter extrinsischer Basis | |
DE102016216084A1 (de) | Verfahren zum Herstellen eines Bipolartransistors | |
DE102004054806A1 (de) | Bipolartransistor mit verbessertem Basisanschluss und Verfahren zur Herstellung | |
WO2000017932A1 (de) | Bipolartransistor und verfahren zu seiner herstellung | |
DE19845792A1 (de) | Verfahren zur Erzeugung einer amorphen oder polykristallinen Schicht auf einem Isolatorgebiet | |
WO1998026456A1 (de) | Mosfet und verfahren zur herstellung der schichten eines derartigen transistors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |