-
Gebiet der Erfindung
-
Die
vorliegende Erfindung bezieht sich allgemein auf Transistoren und
Verfahren zur Herstellung von Transistoren. Insbesondere bezieht
sich die vorliegende Erfindung auf Bipolartransistoren.
-
Hintergrund
-
Als
allgemeiner Hintergrund sind in Bipolartransistoren zwei Arten von
Ladungsträgern,
Elektronen und "Löcher", in den Leitungsmechanismus
der Anordnung involviert. Ein bipolarer integrierter Schaltkreis
umfasst typischerweise viele verbundene Bipolartransistoren, von
denen jeder eine Anordnung mit drei Anschlüssen mit einem Basisgebiet,
einem Kollektorgebiet und einem Emittergebiet sein kann. Die Kollektor-
und Emittergebiete eines Transistors können mit Fremdstoffen dotiert
sein, die von dem gleichen Leitungstyp sind, beispielsweise n-Typ
oder p-Typ, und das Basisgebiet kann vom entgegengesetzten Leitungstyp
sein. Der Transistor ist dann vom n-p-n oder p-n-p Typ.
-
Das
Wachstum sowohl in den drahtgebundenen als auch drahtlosen Hochfrequenzmärkten eröffnet neue
Gelegenheiten, bei denen Halbleiter, wie z. B. SiGe, einzigartige
Vorteile gegenüber
der Bulk-Komplementär-Metalloxidhalbleiter-Technologie
haben. Aufgrund der Eigenschaften des Bipolartransistors und weil
das durch den Transistor in dem Hochfrequenzschaltkreis verarbeitete
Signal ein Signal mit hoher Frequenz ist, wird der Bipolartransistor, insbesondere
der SiGe-Bipolartransistor mit Heteroübergang häufig im Hochfrequenzschaltkreis
eingesetzt.
-
Zusammenfassung der Erfindung
-
Ein
Ausführungsbeispiel
der Erfindung ist ein Bipolartransistor mit Heteroübergang
mit: einer Kollektorschicht; einem dielektrischen Stapel, der zumindest
eine über
einer ersten dielektrischen Schicht liegende zweite dielektrische
Schicht beinhaltet, wobei der Stapel über der Kollektorschicht liegt,
wobei der Stapel eine Öffnung
dort hindurch hat; und einer innerhalb der Öffnung angeordneten Basisschicht.
-
Ein
anderes Ausführungsbeispiel
der Erfindung ist ein Bipolartransistor mit Heteroübergang
mit: einer Kollektorschicht; einer Emitterschicht; einer zwischen
der Kollektorschicht und der Emitterschicht angeordnete Basisschicht;
und einem dielektrischen Material, das zwischen einem Teilbereich
der Kollektorschicht und einem Teilbereich der Basisschicht angeordnet
ist.
-
Ein
anderes Ausführungsbeispiel
der Erfindung ist ein Bipolartransistor mit Heteroübergang
mit: einer Kollektorschicht; einem auf einer Oberseite der Kollektorschicht
angeordneten dielektrischen Material; und einer auf einer Oberseite
des dielektrischen Materials angeordneten Basisschicht.
-
Ein
anderes Ausführungsbeispiel
der Erfindung ist ein Verfahren zur Herstellung eines Bipolartransistors
mit Heteroübergang
mit den Schritten: Ausbilden einer Kollektorschicht; Ausbilden eines Stapels
von zumindest einer zweiten dielektrischen Schicht, die über einer
ersten dielektrischen Schicht liegt, wobei der Stapel über der
Kollektorschicht ausgebildet wird; Entfernen eines Teilbereichs
von jeder der dielektrischen Schichten, um eine Öffnung durch den Stapel auszubilden;
und Ausbilden einer Basisschicht innerhalb der Öffnung.
-
Kurzbeschreibung der Zeichnungen
-
1 zeigt
ein Ausführungsbeispiel
einer teilweise fertig gestellten Transistorstruktur der vorliegenden
Erfindung;
-
2 zeigt
das Ausbilden von ersten und zweiten Oxidschichten über der
in 1 gezeigten Struktur in Übereinstimmung mit einem Ausführungsbeispiel
der Erfindung;
-
3 zeigt
das Ausbilden von Polysilizium-, Oxid- und Nitridschichten über der
in 3 gezeigten Struktur in Übereinstimmung mit einem Ausführungsbeispiel
der Erfindung;
-
4 zeigt
das Ausbilden einer Öffnung durch
die in 3 gezeigten Polysilizium-, Oxid- und Nitridschichten
in Übereinstimmung
mit einem Ausführungsbeispiel
der Erfindung;
-
5 zeigt
das Ausbilden von Nitrid- und Polysiliziumschichten über der
in 4 gezeigten Struktur in Übereinstimmung mit einem Ausführungsbeispiel
der Erfindung;
-
6 zeigt
das Ausbilden von Polysiliziumspacern in Übereinstimmung mit einem Ausführungsbeispiel
der Erfindung;
-
7 zeigt
das Ausbilden einer Öffnung
in der Struktur von 6 in Übereinstimmung mit einem Ausführungsbeispiel
der Erfindung;
-
8 zeigt
ein Kollektorimplantieren in der Struktur von 7 in Übereinstimmung
mit einem Ausführungsbeispiel
der Erfindung;
-
9 zeigt
das Entfernen von Polysiliziumspacern von der Struktur von 8 in Übereinstimmung
mit einem Ausführungsbeispiel
der Erfindung;
-
10 zeigt
das Ergebnis eines Ätzens
erster und zweiter Oxidschichten in der Struktur von 9 in Übereinstimmung
mit einem Ausführungsbeispiel
der Erfindung;
-
11 zeigt
das Ausbilden einer SiGe-Basisschicht in Übereinstimmung mit einem Ausführungsbeispiel
der Erfindung;
-
12 zeigt
das Entfernen von Nitridschichten in Übereinstimmung mit einem Ausführungsbeispiel
der Erfindung;
-
13 zeigt
das Ausbilden von Oxidspacern in Übereinstimmung mit einem Ausführungsbeispiel der
Erfindung; und
-
14 zeigt
das Ausbilden einer Emitterschicht in Übereinstimmung mit einem Ausführungsbeispiel
der Erfindung.
-
Detaillierte Beschreibung
beispielhafter Ausführungsformen
-
Die
nachfolgende detaillierte Beschreibung bezieht sich auf die begleitenden
Zeichnungen, die als Veranschaulichung spezifische Details und Ausführungsbeispiele
zeigen, in welchen die Erfindung angewandt werden kann. Diese Ausführungsbeispiele
werden hinreichend detailliert beschrieben, um den Fachmann zum
Anwenden der Erfindung zu befähigen.
Andere Ausführungsbeispiele
können
verwendet werden und strukturelle, logische und elektrische Änderungen
können
durchgeführt
werden, ohne vom Kern der Erfindung abzuweichen. Die verschiedenen
Ausführungsbeispiele
schließen
sich nicht notwendigerweise gegenseitig aus, da einige Ausführungsbeispiele
mit einem oder mehreren anderen Ausführungsbeispielen zum Ausbilden
neuer Ausführungsbeispiele
kombiniert werden können.
-
1 zeigt
ein Ausführungsbeispiel
einer teilweise fertig gestellten Halbleiteranordnung der vorliegenden
Erfindung. 1 zeigt ein Substrat 10. In
einem oder mehreren Ausführungsbeispielen
der Erfindung ist das Substrat 10 ein p-Typ Substrat. Verallgemeinernd
kann jedoch in einem oder mehreren Ausführungsbeispielen der Erfindung
das Substrat ein Siliziumsubstrat oder ein anderes geeignetes Substrat
sein. Das Substrat kann ein Silizium-auf-Isolator(SOI, silicon an
insulator)-Substrat sein. Das SOI-Substrat kann beispielsweise durch
einen SIMOX-Prozess ausgebildet werden. Das Substrat kann ein Silizium-auf-Saphir(SOS,
silicon an sapphire)-Substrat
sein.
-
Ein
Kollektorgebiet 20 wird innerhalb des Substrats 10 ausgebildet.
In einem oder mehreren Ausführungsbeispielen
der Erfindung wird das Kollektorgebiet 20 aus einem schwach
dotierten (z. B. n–-dotierten) n-Typ Material
ausgebildet. Isolationsgebiete 25 werden in dem Substrat
definiert. In dem gezeigten Ausführungsbeispiel
werden die Isolationsgebiete 25 als in das Substrat 10 geätzte Gräben gezeigt,
die mit einem Isoliermaterial, wie z. B. SiO2 oder
einem anderen geeigneten Isoliermaterial, zum Isolieren einer Transistorzelle
von angrenzenden Transistorzellen gefüllt worden sind. In dem gezeigten
Ausführungsbeispiel
werden die Isolationsgebiete 25 unter Verwendung eines
flachen Grabenisolations-(STI, Shallow Trench Isolation)-Prozesses
ausgebildet. Jedoch können
in anderen Ausführungsbeispielen
der Erfindung die Isolationsgebiete auf andere Art und Weise ausgebildet
werden, wie z. B. durch einen LOCOS-Prozess. Zusätzlich können ebenso (in 1 nicht
gezeigte) tiefe Grabenisolationsgebiete in dem Substrat ausgebildet
werden. Darüber
hinaus kann das Substrat weiterhin eine vergrabene Kanalschicht 15 beinhalten.
In dem in 1 gezeigten Ausführungsbeispiel
kann die vergrabene Kanalschicht als eine n+-dotierte
Schicht innerhalb des Substrats 10 ausgebildet werden und
unterhalb des Kollektorgebiets 20 angeordnet werden.
-
Bezug
nehmend auf 2 wird nach dem Ausbilden der
Isolationsgebiete 25 eine erste Oxidschicht 30 über dem
Substrat ausgebildet. In dem gezeigten Ausführungsbeispiel wird die erste
Oxidschicht 30 über
dem n–-dotierten
Kollektorgebiet 20 zwischen den Isolationsgräben 25 ausgebildet.
In dem gezeigten Ausführungsbeispiel
ist die erste Oxidschicht ein gewachsenes Oxid, wie z. B. Siliziumdioxid
(SiO2). Jedoch kann in anderen Ausführungsbeispielen
das erste Oxid eine andere Art von Oxid sein. Desgleichen kann in
anderen Ausführungsbeispielen
die erste Oxidschicht über
den Isolationsgebieten 25 ausgebildet werden. Beispiele
von Oxiden beinhalten, sind aber nicht darauf beschränkt, CVD-Oxide
(wie z. B. ein TEOS-Oxid)
und nitridierte Oxide. Die Dicke der ersten Oxidschicht 30 ist
nicht auf irgendeine bestimmte Dicke beschränkt. In einem Ausführungsbeispiel
der Erfindung kann die erste Oxidschicht 30 eine Dicke
von ungefähr
10 nm bis ungefähr
100 nm haben. In einem Ausführungsbeispiel
der Erfindung kann die erste Oxidschicht 30 ein Dicke von
ungefähr
20 nm bis ungefähr
40 nm haben. Als ein Beispiel kann die Dicke der ersten Oxidschicht 30 ungefähr 30 nm
sein.
-
Erneut
auf 2 Bezug nehmend wird eine zweite Oxidschicht 40 über der
ersten Oxidschicht 30 ausgebildet. In einem Ausführungsbeispiel
der Erfindung wird die zweite Oxidschicht 40 aus einem CVD-Oxid,
wie z. B. einem TEOS-Oxid, ausgebildet. Jedoch kann in anderen Ausführungsbeispielen
der Erfindung jede andere Art von Oxid stattdessen verwendet werden.
Die Dicke der zweiten Oxidschicht 30 ist nicht auf irgendeine
bestimmte Dicke beschränkt.
In einem Ausführungsbeispiel
der Erfindung kann die zweite Oxidschicht 40 eine Dicke
von ungefähr
10 nm bis ungefähr
100 nm haben. In einem anderen Ausführungsbeispiel der Erfindung
kann die Dicke ungefähr
10 nm bis ungefähr
50 nm sein. Beispielsweise kann die Dicke ungefähr 40 nm sein. Mit Bezug auf 2 bilden
die erste Oxidschicht 30 und die zweite Oxidschicht 40 einen
Oxidstapel.
-
Mit
Bezug auf 3 wird eine p+-Polysiliziumschicht 50 über der
zweiten Oxidschicht 40 ausgebildet. Die p+-Polysiliziumschicht 50 kann
ausgebildet werden, indem zunächst
eine Schicht von Polysilizium abgeschieden wird, welche dann geeignet
mit einem p-Typ-Dotierstoff dotiert wird, um eine p+-dotierte
Schicht auszubilden. Eine Oxidschicht 60 wird über der
p+-Polysiliziumschicht 50 ausgebildet.
Die Oxidschicht 60 kann aus einem CVD-Oxid ausgebildet
werden, wie z. B. einem TEOS-Oxid. In einem oder mehreren Ausführungsbeispielen
der Erfindung können
andere Arten von Oxiden ebenso verwendet werden. Eine Nitridschicht 70 wird über der
Oxid schicht 60 ausgebildet. Die Nitridschicht 70 kann
aus einem Siliziumnitrid oder jeder anderen Art von Nitrid ausgebildet
werden.
-
Mit
Bezug auf 4 wird der Stapel von Schichten,
der die p+-Polysiliziumschicht 50,
die Oxidschicht 60 und die Nitridschicht 70 umfasst, dann
geätzt
und eine Öffnung 75 wird
in diesen Schichten ausgebildet, um die zweite Oxidschicht 40 freizulegen.
Die Öffnung 75 kann
unter Verwendung eines reaktiven Ionenätzens (RIE, reactive ion etch) ausgebildet
werden. Die Öffnung 75 wird
hierin ebenfalls als das Emitterfenster bezeichnet.
-
Mit
Bezug auf 5 wird eine Nitridschicht 80 konform
auf dem Boden und den Seitenwandoberflächen der (in 4 gezeigten) Öffnung 75 ebenso
wie über
der oberen Oberfläche
der Nitridschicht 70 abgeschieden. Eine Polysiliziumschicht 90 wird dann
konform über
der Nitridschicht 80 abgeschieden.
-
Mit
Bezug auf 6 wird die Polysiliziumschicht 90 dann
zum Ausbilden von Polysiliziumspacern 95 anisotrop geätzt. Mit
Bezug auf 7 dienen die Polysiliziumspacer 95 als
eine Maske, so dass eine Öffnung 100 ausgebildet
werden kann, welche vollständig
durch die Nitridschicht 80, die zweite Oxidschicht 40 ätzt und
innerhalb der ersten Oxidschicht 30 stoppt, so dass die
Kollektorschicht 25 nicht freigelegt wird. Die Öffnung 100 kann
unter Verwendung eines reaktiven Ionenätzprozesses (RIE) ausgebildet
werden. Es ist möglich,
dass in einem anderen Ausführungsbeispiel
der Erfindung eine Öffnung
ausgebildet wird, die zusätzlich
vollständig
durch die erste Oxidschicht 30 hindurchgeht.
-
Mit
Bezug auf 8 wird, nachdem die Öffnung 100 ausgebildet
ist, ein Kollektorimplantierungsprozess durchgeführt, wobei die Struktur innerhalb
des Emitterfensters unter Verwendung eines n-Typ-Dotierstoffes,
wie z. B. Phosphor, dotiert wird. Als ein Ergebnis dieses n-Typ-Dotierprozesses
wird ein zentraler Teilbereich 20B der Kollektorschicht 20, der
unter der Öffnung 100 liegt,
ein stärker
dotiertes n-Typ-Gebiet, während
der verbleibende Teilbereich der Kollektorschicht 20 (außerhalb
des zentralen Teilbereichs 20B) als ein schwächer dotierter
n-Teilbereich verbleibt.
-
Mit
Bezug auf 9 werden, nachdem der Kollektorimplantierungsprozess
abgeschlossen ist, die Polysiliziumspacer 95 entfernt.
Dies kann unter Verwendung eines Nassätzprozesses durchgeführt werden.
-
Mit
Bezug auf 10 wird der Oxidstapel, der
die erste Oxidschicht 30 und die zweite Oxidschicht 40 umfasst,
dann unter Verwendung eines isotropen Ätzens (beispielsweise eines
isotropen HF-Nassätzens)
zum Entfernen zumindest eines Teilbereichs der ersten Oxidschicht 30 ebenso
wie zumindest eines Teilbereichs der zweiten Oxidschicht 40 geätzt. In
einem oder mehreren Ausführungsbeispielen
der Erfindung wird das Ätzen
derart durchgeführt,
dass zentrale Teilbereiche sowohl der ersten als auch der zweiten
Oxidschichten 30, 40 entfernt werden. In einem
oder mehreren Ausführungsbeispielen
der Erfindung lässt
das Ätzen
einen äußeren Teilbereich 30P der
ersten Oxidschicht 30 und einen äußeren Teilbereich 40P der
zweiten Oxidschicht 40 zurück. Der Ätzprozess kann als ein Erzeugen
einer Öffnung 105 durch
den die ersten und zweiten Oxidschichten 30, 40 umfassenden
Oxidstapel angesehen werden. In einem oder mehreren Ausführungsbeispielen
kann die Öffnung 105 in
Form eines Loches sein. Das Loch kann jede Form haben. Beispielsweise
kann das Loch quadratisch, rechteckig oder rund sein. In einem oder
mehreren Ausführungsbeispielen
kann es möglich
sein, dass die Öffnung
in Form eines Grabens ist.
-
Die Öffnung 105 kann
derart betrachtet werden, dass sie einen ersten Öffnungsteilbereich durch die
erste Oxidschicht 30 und einen zweiten Öffnungsteilbereich durch die
zweite Oxidschicht 40 aufweist. Die Breite des ersten Öffnungsteilbereiches
ist als W1 gezeigt. Die Breite des zweiten Öffnungsteil bereiches ist als
W2 gezeigt. In dem gezeigten Ausführungsbeispiel ist W2 größer als
W1. Somit ist in dem gezeigten Ausführungsbeispiel die Breite W2
an dem oberen Ende der Öffnung 105 größer als
die Breite W1 an dem Boden der Öffnung 105.
-
In
dem gezeigten Ausführungsbeispiel
ist die Ätzrate
r2 der zweiten Oxidschicht 40 größer als die Ätzrate r1
der ersten Oxidschicht 30. Somit ist die Geschwindigkeit
des Entfernens der zweiten Schicht 40 größer als
die Geschwindigkeit des Entfernens der ersten Schicht 30.
Der Ätzprozess
erzeugt eine stufenähnliche
Struktur in dem Stapel von Oxidschichten 30, 40.
Somit erzeugt der Ätzprozess
eine stufenähnliche
Struktur in den Seitenwänden
der in 10 gezeigten Öffnung 105.
In dem in 10 gezeigten Ausführungsbeispiel
ist (sind) die Seitenwand (Seitenwände) des ersten Öffnungsteilbereichs (der Öffnung durch
die Oxidschicht 30) ebenso wie die Seitenwand (die Seitenwände) des
zweiten Öffnungsteilbereichs
(der Öffnung
durch die Oxidschicht 40) als im Wesentlichen vertikal
gezeigt. Jedoch können
in einem oder mehreren anderen Ausführungsbeispielen der Erfindung
die Seitenwände
des ersten Öffnungsteilbereichs
und/oder des zweiten Öffnungsteilbereichs
schräg
sein.
-
In
einem oder mehreren Ausführungsbeispielen
der Erfindung entfernt der Ätzprozess
einen zentralen Teilbereich der ersten Oxidschicht 30,
aber lässt
einen äußeren Teilbereich 30P zurück, welcher über der
Kollektorschicht 20 liegt. In dem gezeigten Ausführungsbeispiel
stellt der verbleibende äußere Teilbereich 30P der
ersten Oxidschicht 30 einen direkten Kontakt mit der Kollektorschicht 20 her.
Darüber
hinaus reicht in dem gezeigten Ausführungsbeispiel der Erfindung
der Ätzprozess
aus, um eine Hinterschneidung (undercut) unterhalb der Nitridschicht 80 zu
erzeugen, wodurch eine Bodenoberfläche der Nitridschicht 80 freigelegt
wird. In dem gezeigten Ausführungsbeispiel
reicht der Ätzprozess
ebenso aus, um eine Unterschneidung unterhalb der p+-Polysiliziumschicht 50 zu erzeugen,
wodurch zumindest ein Teilbereich der Bodenoberfläche der
Polysiliziumschicht 50 freigelegt wird.
-
11 zeigt
das Ausbilden einer Basisschicht 120. In einem oder mehreren
Ausführungsbeispielen
der Erfindung ist die Basisschicht 120 eine SiGe-Basisschicht.
Die SiGe-Basisschicht kann durch selektive Epitaxie ausgebildet
werden. Mit Bezug auf das in 11 gezeigte
Ausführungsbeispiel gibt
es beginnend von einer oberen Oberfläche des Kollektors 20 (einschließlich einer
oberen Oberfläche des
stärker
dotierten Teilbereichs 20B von Kollektor 20) ein
epitaktisches Wachstum eines monokristallinen SiGe-Teilbereichs.
Desgleichen gibt es beginnend von der überhängenden Bodenoberfläche 50B der
p+-Polysiliziumschicht 50 ein epitaktisches Wachstum
eines polykristallinen SiGe-Teilbereichs. Auf den Oberflächen der
Oxid- und Nitridschichten findet kein Wachstum der SiGe-Basisschicht statt. Die
monokristallinen und polykristallinen SiGe-Teilbereiche wachsen
zusammen und stellen einen Kontakt her, so dass es einen leitenden
Pfad zwischen der p+-Polysiliziumschicht 50 und
der Kollektorschicht 20 gibt. Wie voranstehend erwähnt, beinhaltet
die Kollektorschicht 20 den stärker dotierten Teilbereich 20B.
In einem oder mehreren Ausführungsbeispielen
der Erfindung ist die Basisschicht 120 eine SiGe-Basisschicht.
In einem oder mehreren Ausführungsbeispielen
kann die SiGe-Basisschicht einen polykristallinen Teilbereich und
einen monokristallinen Teilbereich umfassen. Die SiGe-Basisschicht kann
mit einem p-Typ-Dotierstoff, wie z. B. Bor, dotiert werden. Die
SiGe-Basisschicht kann p+-Typ dotiert sein.
Die p+-Polysiliziumschicht 50 dient
als eine Basiselektrode für
den Transistor.
-
In
einem oder mehreren Ausführungsbeispielen
der Erfindung folgt auf das Ausbilden der Basisschicht 120 ein
Ausbilden einer Deckschicht oben auf der Basisschicht. In einem
oder mehreren Ausführungsbeispielen
der Erfindung ist die Deckschicht eine Siliziumdeckschicht. Somit
liegt in einem oder mehreren Ausführungsbeispielen der Erfindung
eine Siliziumdeckschicht über
einer SiGe-Basisschicht.
-
12 zeigt
das Entfernen der Nitridschicht 80 ebenso wie das Entfernen
der Nitridschicht 70 durch Nassätzen. 13 zeigt
das Ausbilden von Oxidspacern 140 auf den Seitenwänden der
Polysiliziumschicht 50 und der Oxidschicht 60.
Die Oxidspacer können
durch das konforme Abscheiden einer Oxidschicht gefolgt von einem
anisotropen Ätzen
dieser Oxidschicht ausgebildet werden.
-
Mit
Bezug auf 14 folgt auf das Ausbilden der
Oxidspacer 140 das Ausbilden der Emitterschicht 150.
Die Emitterschicht 150 kann als eine stark n+-dotierte
Schicht ausgebildet werden. Die Emitterschicht 150 kann
aus einem stark Arsen-dotierten
Material ausgebildet werden. Die Emitterschicht 150 kann
so ausgebildet werden, dass sie monokristallin auf dem Kollektorgebiet 120 und
amorph auf den umgebenden Oxidschichten 140 und 60 wächst. Nach
dem Strukturieren der Emitterschicht 150 kann ein schneller
thermischer Ausheil(RTA, rapid thermal annealing)-Schritt durchgeführt werden,
welcher die Emitterschicht um eine bestimmte Strecke (beispielsweise
ungefähr
15 nm bis ungefähr
30 nm) tief in die darunter liegende Siliziumdeckschicht der Basis
diffundiert. Während
des Emitter-Eintreibens (drive-in) können die amorphen Teile der
Emitterschicht 150 polykristallin werden. Nach dem Emitter-Eintreiben wird die
Prozessierung (nicht gezeigt) durch eine Salizidierung der einen
oder mehreren Basiselektroden und durch Ausbilden der Kupfermetallisierung
vervollständigt.
-
Mit
Bezug auf das in 14 gezeigte Ausführungsbeispiel
des Transistors wird erneut beobachtet, dass ein peripherer Teilbereich 30P der
ersten Oxidschicht 30 direkt oben auf der Kollektorschicht 20 angeordnet
wird. Das Platzieren des Oxidschichtteilbereichs 30P oben
auf der Kollektorschicht 20 reduziert das Grenzflächengebiet
zwischen der Kollektorschicht 20 und der Basisschicht 120.
Ohne an eine Theorie gebunden sein zu wollen, wird angenommen, dass
dies dazu beitragen kann, die parasitäre Kapazität zwischen der Basisschicht 120 und
der Kollektorschicht 20 des Transistors zu reduzieren.
-
In
dem gezeigten Ausführungsbeispiel
beinhaltet der die Oxidschichten 30, 40 umfassende Oxidstapel
zwei Oxidschichten (eine erste Oxidschicht 30 und eine
zweite Oxidschicht 40). In einem oder mehreren Ausführungsbeispielen
der Erfindung werden die zwei verschiedenen Oxidschichten bei verschiedenen
Raten geätzt.
In einem Ausführungsbeispiel
der Erfindung wird der Ätzprozess
so gewählt,
dass die Ätzrate
r2 der zweiten Oxidschicht 40 größer als die Ätzrate r1
der ersten Oxidschicht 30 ist. Die Ätzraten der zwei Schichten
können
von der Materialzusammensetzung von jeder der zwei Schichten ebenso
wie von dem zum Ätzen
der Schichten verwendeten Ätzmittel
abhängen.
-
In
einem alternierenden Ausführungsbeispiel der
Erfindung ist es möglich,
dass die erste Oxidschicht und die zweite Oxidschicht die gleiche Ätzrate haben
können.
-
In
einem alternierenden Ausführungsbeispiel der
Erfindung kann der Oxidstapel einen Stapel von mehr als zwei Oxidschichten
umfassen. In einem Ausführungsbeispiel
der Erfindung kann jede der Oxidschichten bei einer unterschiedlichen
Rate geätzt
werden. In einem Ausführungsbeispiel
der Erfindung kann jede Oxidschicht des Oxidstapels bei einer Rate
geätzt
werden, die größer ist
als die Ätzraten
der darunterliegenden Oxidschichten (welche ebenso zu dem Oxidstapel
gehören).
Somit kann in einem Ausführungsbeispiel
der Erfindung der Oxidstapel aus drei Oxidschichten derart ausgebildet
werden, dass die dritte Oxidschicht des Stapels über der zweiten Oxidschicht
des Stapels ausgebildet wird, welche wiederum über der ersten Oxidschicht
des Stapels ausgebildet wird. Der Ätzprozess kann so durchgeführt werden,
dass die Ätzrate
R3 der dritten Schicht größer ist
als die Ätzrate
R2 der zweiten Schicht, welche wiederum größer ist als die Ätzrate R1
der ersten Schicht (d. h. R3 > R2 > R1).
-
In
noch einem anderen Ausführungsbeispiel der
Erfindung ist es möglich,
dass der Oxidstapel allgemeiner durch einen dielektrischen Stapel
ersetzt wird, der eine Vielzahl von dielektrischen Schichten umfasst.
Jede der dielektrischen Schichten kann aus einem oder mehreren dielektrischen
Materialien ausgebildet werden, wie z. B. Oxiden und/oder Nitriden. In
einem Ausführungsbeispiel
der Erfindung kann ein Ätzprozess
so ausgeführt
werden, dass die Ätzrate von
jeder der dielektrischen Schichten des dielektrischen Stapels größer ist
als die Ätzrate
der darunterliegenden dielektrischen Schichten (des dielektrischen
Stapels).
-
Erneut
auf 10 Bezug nehmend ist es in noch einem anderen
Ausführungsbeispiel
der Erfindung möglich,
dass die zwei Oxidschichten 30, 40 durch eine
einzige Oxidschicht (oder eine einzige dielektrische Schicht) ersetzt
werden. Es ist möglich, dass
eine einzige Oxidschicht (oder eine einzige dielektrische Schicht)
geeignet geätzt
wird (wie z. B. durch ein isometrisches Ätzen), um eine Öffnung zu erzeugen,
die an dem oberen Ende breiter ist als am Boden.
-
Der
in den 1 bis 14 gezeigte Prozess stellt ein
Beispiel eines Prozesses zum Ausbilden eines Ausführungsbeispiels
eines Bipolartransistors mit Heteroübergang der vorliegenden Erfindung bereit.
Ein Bipolartransistor mit Heteroübergang
kann ebenso als ein Heterobipolartransistor oder ein HBT bezeichnet
werden. Der Transistor mit Heteroübergang kann ein Transistor
mit SiGe-Heteroübergang sein,
der eine SiGe-Basisschicht umfasst. In einem oder mehreren Ausführungsbeispielen
der vorliegenden Erfindung kann die SiGe-Basisschicht aus jedem SiGe-Material
ausgebildet werden. In einem oder mehreren Ausführungsbeispielen der Erfindung
kann das SiGe-Material die Atomzusammensetzung Si1–XGeX haben, wobei X größer als 0 und kleiner als 1
ist. In einem oder meh reren Ausführungsbeispielen der
Erfindung beinhaltet die Si-Ge-Basisschicht
nicht C (das Element Kohlenstoff). In einem oder mehreren Ausführungsbeispielen
der Erfindung beinhaltet die SiGe-Basisschicht C (das Element Kohlenstoff).
-
In
einem oder mehreren Ausführungsbeispielen
der Erfindung kann die Basisschicht eine SiGeC-Basisschicht sein.
In einem oder mehreren Ausführungsbeispielen
der Erfindung kann die Basisschicht eine SiC-Basisschicht sein.
In einem oder mehreren Ausführungsbeispielen
der Erfindung kann die Basisschicht Si (das Element Silizium) und
Ge (das Element Germanium) umfassen. In einem oder mehreren Ausführungsbeispielen
der Erfindung kann die Basisschicht C (das Element Kohlenstoff)
umfassen. In einem oder mehreren Ausführungsbeispielen der Erfindung
kann die Basisschicht Si, Ge und C (die Elemente Silizium, Germanium
und Kohlenstoff) umfassen. In einem oder mehreren Ausführungsbeispielen
der Erfindung kann die Basisschicht eine Legierung von zwei oder
mehr Elementen umfassen. In einem oder mehreren Ausführungsbeispielen
der Erfindung kann die Basisschicht eine binäre Legierung oder Verbindung
umfassen. In einem oder mehreren Ausführungsbeispielen der Erfindung
kann die Basisschicht eine ternäre
Legierung oder Verbindung umfassen. In einem oder mehreren Ausführungsbeispielen
der Erfindung kann die Basisschicht mit einem p-Typ-Dotierstoff (wie
z. B. Bor) dotiert sein. In einem oder mehreren Ausführungsbeispielen
der Erfindung kann die Basisschicht p+-Typ
dotiert sein. In einem oder mehreren Ausführungsbeispielen der Erfindung kann
die Basisschicht einen Verbundwerkstoff umfassen (beispielsweise
kann die Basisschicht zwei oder mehrere Teilschichten umfassen).
In einem oder mehreren Ausführungsbeispielen
der Erfindung kann die Basisschicht ein gestaffeltes (graded) Material umfassen
(beispielsweise kann das gestaffelte Material eine gestaffelte Zusammensetzung
haben).
-
In
einem oder mehreren alternierenden Ausführungsbeispielen der Erfindung
kann die p+-Polysiliziumschicht 50 durch
ein unterschiedliches Material ersetzt werden, wie z. B. ein unterschiedliches
leitendes Material. Desgleichen sind die Oxidschicht 60, die
Nitridschicht 70, die Nitridschicht 80 und die
Polysiliziumschicht 90 nicht auf diese Materialien beschränkt. Eine
oder mehrere dieser Schichten können
durch andere Materialien ersetzt werden, wie z. B. durch Materialien
mit geeigneter Selektivität
in Bezug auf einander.
-
Darüber hinaus
ist das voranstehend beschriebene Ausführungsbeispiel für n-p-n
Transistoren gewesen. In einem anderen Ausführungsbeispiel der Erfindung
ist es möglich,
das gleiche Konzept auf einen p-n-p Transistor anzuwenden.
-
Es
sollte verstanden werden, dass die hierin dargestellte Offenbarung
in Form von detaillierten Ausführungsbeispielen
dargestellt ist, die mit dem Zwecke beschrieben wurde, die vorliegende
Erfindung voll und vollständig
zu offenbaren, und dass solche Details nicht derart ausgelegt werden
sollen, dass der wahre Umfang dieser Erfindung, wie er in den beigefügten Ansprüchen dargelegt
und definiert ist, beschränkt
wird.