KR20200066959A - 투명표시장치 - Google Patents

투명표시장치 Download PDF

Info

Publication number
KR20200066959A
KR20200066959A KR1020180153734A KR20180153734A KR20200066959A KR 20200066959 A KR20200066959 A KR 20200066959A KR 1020180153734 A KR1020180153734 A KR 1020180153734A KR 20180153734 A KR20180153734 A KR 20180153734A KR 20200066959 A KR20200066959 A KR 20200066959A
Authority
KR
South Korea
Prior art keywords
light emitting
transparent
pixel
area
layer
Prior art date
Application number
KR1020180153734A
Other languages
English (en)
Inventor
백흠일
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020180153734A priority Critical patent/KR20200066959A/ko
Priority to US16/524,641 priority patent/US11063097B2/en
Priority to DE102019130733.3A priority patent/DE102019130733A1/de
Priority to CN201911149905.4A priority patent/CN111261671B/zh
Publication of KR20200066959A publication Critical patent/KR20200066959A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H01L27/3216—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H01L27/3244—
    • H01L51/5012—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/20—Displays, e.g. liquid crystal displays, plasma displays
    • B32B2457/206—Organic displays, e.g. OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/861—Repairing

Abstract

본 발명의 투명표시장치는, 각각은 발광부와 투명부를 갖는 제1 내지 제3 화소영역이 정의된 기판과; 상기 기판 상부의 상기 발광부에 구비된 발광다이오드를 포함하고, 상기 제1 내지 제3 화소영역의 발광부는 서로 다른 면적을 가지며, 상기 제1 내지 제3 화소영역의 투명부는 서로 다른 면적을 가진다.
이에 따라, 각 화소영역에 구비되는 발광다이오드의 수명을 최적화하여 투명표시장치의 수명을 향상시킬 수 있다.

Description

투명표시장치{Transparent Display Device}
본 발명은 표시장치에 관한 것으로, 특히, 발광부와 투명부를 포함하는 투명표시장치에 관한 것이다.
평판표시장치 중 하나인 전계발광 표시장치(Electroluminescent display device)는 자체 발광형이기 때문에 액정표시장치(Liquid Crystal Display Device)에 비해 시야각 등이 우수하며, 백라이트가 필요하지 않기 때문에 경량 및 박형이 가능하고, 소비전력 측면에서도 유리하다.
또한, 전계발광 표시장치는 직류 저전압 구동이 가능하고 응답속도가 빠르며, 전부 고체이기 때문에 외부충격에 강하고 사용 온도 범위도 넓으며, 특히 제조비용 측면에서도 저렴한 장점을 가지고 있다.
최근, 전계발광 표시장치를 이용한 투명표시장치가 널리 개발되고 있다. 투명표시장치는 화면의 뒷배경이 보이는 디스플레이로서, 영상 정보와 주변 환경 정보를 같이 보여줄 수 있는 장점이 있다.
이러한 전계발광 표시장치를 이용한 투명표시장치는 다양한 컬러 영상을 표시하기 위해 다수의 화소(pixel)를 포함하고, 각 화소는 적, 녹, 청색 부화소(sub-pixel)를 포함하며, 적, 녹, 청색 부화소(sub-pixel) 영역에는 적, 녹, 청색 발광다이오드가 각각 형성된다.
이러한 적, 녹, 청색 발광다이오드는 각각 적, 녹, 청색 발광물질층(light-emitting material layer)을 포함하는데, 적, 녹, 청색 발광물질은 서로 다른 특성을 가진다. 이에 따라, 적, 녹, 청색 발광다이오드의 수명 및 효율이 달라지게 되어, 전계발광 표시장치를 이용한 투명표시장치의 수명이 저하되는 문제가 있다.
본 발명은, 상기한 문제점을 해결하기 위하여 제시된 것으로, 발광다이오드 간의 수명을 최적화하여 투명표시장치의 수명 저하 문제를 해결하고자 한다.
상기의 목적을 달성하기 위하여, 본 발명의 투명표시장치는, 각각은 발광부와 투명부를 갖는 제1 내지 제3 화소영역이 정의된 기판과; 상기 기판 상부의 상기 발광부에 구비된 발광다이오드를 포함하고, 상기 제1 내지 제3 화소영역의 발광부는 서로 다른 면적을 가지며, 상기 제1 내지 제3 화소영역의 투명부는 서로 다른 면적을 가진다.
상기 제2 화소영역의 발광부의 면적은 상기 제1 화소영역의 발광부보다 크고 상기 제3 화소영역의 발광부보다 작으며, 상기 제2 화소영역의 투명부의 면적은 상기 제1 화소영역의 투명부보다 작고 상기 제3 화소영역의 투명부보다 클 수 있다.
상기 제1 화소영역의 투명부는 투과도가 서로 다른 제1 투명부와 제2 투명부를 포함할 수 있다.
상기 제2 및 제3 화소영역 각각의 투명부는 상기 제1 투명부와 동일한 투과도를 가질 수 있다.
상기 제1 투명부의 면적은 상기 제2 투명부의 면적보다 크고, 상기 제2 투명부는 상기 발광부와 상기 제1 투명부 사이에 위치할 수 있다.
상기 제2 투명부는 제1 부분과 제2 부분을 포함하고, 상기 제1 부분은 상기 발광부와 상기 제1 투명부 사이에 위치하며, 상기 발광부는 상기 제1 부분과 상기 제2 부분 사이에 위치할 수 있다.
상기 발광다이오드는 제1 전극과 발광층 및 제2 전극을 포함하고, 상기 발광층은 제1 전하보조층과 발광물질층 및 제2 전하보조층을 포함하며, 상기 제1 투명부에는 상기 제2 전하보조층과 상기 제2 전극이 위치하고, 상기 제2 투명부에는 상기 제1 전하보조층과 상기 발광물질층, 상기 제2 전하보조층 및 상기 제2 전극이 위치할 수 있다.
본 발명의 투명표시장치는 상기 제1 내지 제3 화소영역에 각각 대응하여 제1 내지 제3 개구를 갖는 제1 뱅크를 더 포함하며, 상기 제1 개구는 상기 제1 화소영역의 발광부와 제2 투명부에 대응하고, 상기 제2 개구는 상기 제2 화소영역의 발광부에 대응하며, 상기 제3 개구는 상기 제3 화소영역의 발광부에 대응할 수 있다.
상기 제1 뱅크는 상기 제1 투명부에 대응하여 투과홀을 가질 수 있다.
본 발명의 투명표시장치는 상기 제1 화소영역의 상기 발광부와 상기 제2 투명부의 경계에 대응하여 제2 뱅크를 더 포함할 수 있다.
상기 제1 뱅크는 소수성 특성을 가지며, 상기 제2 뱅크는 친수성 특성을 가질 수 있다.
본 발명의 다른 관점에 따른 투명표시장치는, 각각은 발광부와 투명부를 갖는 제1 내지 제3 화소영역이 정의된 기판과; 상기 기판 상부의 상기 발광부에 구비된 발광다이오드를 포함하고, 상기 제1 내지 제3 화소영역의 발광부는 서로 다른 면적을 가지며, 상기 제1 내지 제3 화소영역의 적어도 하나의 투명부는 투과도가 다른 제1 투명부와 제2 투명부를 가질 수 있다.
본 발명에서는, 제1 내지 제3 화소영역의 각각이 발광부와 투명부를 포함함으로써, 발광부를 통해 영상 정보를 표시하면서 투명부를 통해 뒷배경과 같은 주변 환경 정보를 함께 보여줄 수 있다.
또한, 제1 내지 제3 화소영역의 발광부 면적을 서로 다르게 함으로써, 각 화소영역에 구비되는 발광다이오드의 수명을 최적화하여 투명표시장치의 수명을 향상시킬 수 있다.
또한, 제1 내지 제3 화소영역의 발광부의 폭을 동일하게 하고, 발광부의 길이를 발광부의 폭 이상으로 함으로써, 기존의 용액 공정 장비를 이용하여 발광다이오드의 발광층을 형성할 수 있으므로, 제조 비용을 감소시킬 수 있다.
또한, 제1 내지 제3 화소영역의 적어도 하나의 투명부는 투과도가 다른 제1 및 제2 투명부로 구성하여, 용액 공정을 통해 발광부뿐만 아니라 제2 투명부에도 발광층을 형성함으로써, 발광층 형성을 위해 대응되는 노즐 수를 증가시킬 수 있다. 이에 따라, 스캔 횟수를 감소시켜 공정 시간을 줄일 수 있다.
도 1은 본 발명의 제1 실시예에 따른 투명표시장치의 하나의 화소 구성을 개략적으로 도시한 도면이다.
도 2는 본 발명의 제2 실시예에 따른 투명표시장치의 개략적 평면도이다.
도 3은 본 발명의 제2 실시예에 따른 투명표시장치의 뱅크를 개략적으로 도시한 평면도이다.
도 4는 본 발명의 제2 실시예에 따른 투명표시장치의 하나의 화소영역에 대한 개략적인 회로도이다.
도 5는 본 발명의 제2 실시예에 따른 투명표시장치의 개략적인 단면도이다.
도 6은 본 발명의 제2 실시예에 따른 다른 예의 투명표시장치의 개략적인 단면도이다.
도 7은 본 발명의 제3 실시예에 따른 투명표시장치의 개략적 평면도이다.
도 8은 본 발명의 제3 실시예에 따른 투명표시장치의 뱅크를 개략적으로 도시한 평면도이다.
도 9는 본 발명의 제3 실시예에 따른 투명표시장치의 개략적인 단면도이다.
도 10은 본 발명의 제4 실시예에 따른 투명표시장치의 개략적 평면도로이다.
도 11은 본 발명의 제4 실시예에 따른 투명표시장치의 뱅크를 개략적으로 도시한 평면도이다.
도 12는 본 발명의 제5 실시예에 따른 투명표시장치의 개략적 평면도이다.
도 13은 본 발명의 제5 실시예에 따른 투명표시장치의 뱅크를 개략적으로 도시한 평면도이다.
도 14는 본 발명의 제5 실시예에 따른 투명표시장치의 제1 화소영역에 대한 개략적인 단면도이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 투명표시장치에 대하여 상세히 설명한다.
<제1 실시예>
도 1은 본 발명의 제1 실시예에 따른 투명표시장치의 하나의 화소 구성을 개략적으로 도시한 도면이다.
도 1에 도시한 바와 같이, 본 발명의 제1 실시예에 따른 투명표시장치의 한 화소는 제1 내지 제3 부화소(P1, P2, P3)를 포함하며, 제1 내지 제3 부화소(P1, P2, P3)는 제1 방향을 따라 순차적으로 위치한다. 그러나, 제1 내지 제3 부화소(P1, P2, P3)의 배치 순서는 이에 제한되지 않는다. 제1 내지 제3 부화소(P1, P2, P3) 각각은 제2 방향을 따라 배치되는 발광부(EA)와 투명부(TA)를 포함한다.
제1 내지 제3 부화소(P1, P2, P3)의 발광부(EA) 각각에는 발광다이오드(도시하지 않음)가 위치하여 빛을 방출한다. 여기서, 제1 내지 제3 부화소(P1, P2, P3)의 발광부(EA)는 서로 다른 색의 빛을 방출한다. 일례로, 제1 내지 제3 부화소(P1, P2, P3)의 발광부(EA)는 각각 적, 녹, 청색 빛을 방출할 수 있으며, 이에 제한되지 않는다.
또한, 제1 내지 제3 부화소(P1, P2, P3)의 투명부(TA) 각각에는 빛을 투과시키는 투명한 막(도시하지 않음)이 적어도 하나 위치할 수 있다. 이와 달리, 제1 내지 제3 부화소(P1, P2, P3)의 투명부(TA) 각각에는 어떠한 막도 형성되지 않을 수도 있으며, 이에 제한되지 않는다.
여기서, 제1 내지 제3 부화소(P1, P2, P3)의 발광부(EA)는 서로 다른 면적을 가진다. 보다 상세하게, 제2 부화소(P2)의 발광부(EA) 면적은 제1 부화소(P1)의 발광부(EA) 면적보다 크고 제3 부화소(P3)의 발광부(EA) 면적보다 작을 수 있다. 일례로, 제1 내지 제3 부화소(P1, P2, P3)의 발광부(EA) 면적비는 1 : 1.5 : 2일 수 있으며, 이에 제한되지 않는다. 이러한 제1 내지 제3 부화소(P1, P2, P3)의 발광부(EA) 면적비는 각 발광부(EA)에 구비되는 발광다이오드의 수명을 고려하여 결정되는 것으로 달라질 수 있다.
이러한 제1 내지 제3 부화소(P1, P2, P3)의 발광부(EA)는 제1 방향을 따라 서로 다른 폭(w1, w2, w3)을 가지며, 제2 방향을 따라 동일한 길이(l1)를 가질 수 있다. 보다 상세하게, 제2 부화소(P2)의 발광부(EA)의 폭(w2)은 제1 부화소(P1)의 발광부(EA)의 폭(w1)보다 크고, 제3 부화소(P3)의 발광부(EA)의 폭(w3)보다 작을 수 있다. 이때, 제1 내지 제3 부화소(P1, P2, P3)의 발광부(EA)의 폭(w1, w2, w3)은 1 : 1.5 : 2의 비율을 가질 수 있으며, 이에 제한되지 않는다.
또한, 제1 내지 제3 부화소(P1, P2, P3)의 투명부(TA)도 서로 다른 면적을 가질 수 있다. 이때, 제1 내지 제3 부화소(P1, P2, P3)의 투명부(TA)는 제1 방향을 따라 서로 다른 폭(w1, w2, w3)을 가지며, 제2 방향을 따라 동일한 길이(l2)를 가질 수 있다. 여기서, 제1 내지 제3 부화소(P1, P2, P3)의 투명부(TA)의 길이(l2)는 발광부(EA)의 길이(l1)와 같을 수 있으며, 이에 따라, 제1 내지 제3 부화소(P1, P2, P3)의 각각에서 투명부(TA)의 면적은 발광부(EA)의 면적과 동일할 수 있다.
따라서, 제2 부화소(P2)의 투명부(TA) 면적은 제1 부화소(P1)의 투명부(TA) 면적보다 크고 제3 부화소(P3)의 투명부(TA) 면적보다 작을 수 있다.
이와 달리, 제1 내지 제3 부화소(P1, P2, P3)의 각각에서 투명부(TA)의 면적은 발광부(EA)의 면적과 다를 수 있다.
이러한 본 발명의 제1 실시예에 따른 투명표시장치에서 제1 내지 제3 부화소(P1, P2, P3)의 면적은 서로 다를 수 있다. 이때, 제2 부화소(P2)의 면적은 제1 부화소(P1)의 면적보다 크고, 제3 부화소(P3)의 면적보다 작을 수 있으며, 이에 제한되지 않는다.
이와 같이, 본 발명의 제1 실시예에 따른 투명표시장치는, 제1 내지 제3 부화소(P1, P2, P3)의 각각이 발광부(EA)와 투명부(TA)를 포함함으로써, 발광부(EA)를 통해 영상 정보를 표시하면서 투명부(TA)를 통해 뒷배경과 같은 주변 환경 정보를 함께 보여줄 수 있다.
또한, 본 발명의 제1 실시예에 따른 투명표시장치에서는 제1 내지 제3 부화소(P1, P2, P3)의 발광부(EA) 면적을 서로 다르게 함으로써, 각 발광물질의 특성에 따른 제1 내지 제3 부화소(P1, P2, P3)의 발광다이오드의 수명을 최적화할 수 있다. 이에 따라, 발광다이오드 간 수명 차이로 인한 투명표시장치의 수명 저하 문제를 해결하여, 투명표시장치의 수명을 향상시킬 수 있다.
이러한 본 발명의 제1 실시예에 따른 투명표시장치에서 발광부(EA)의 발광다이오드는 발광층을 포함하는데, 표시장치의 크기 및 해상도가 증가함에 따라, 대면적 및 고해상도 표시장치에 유리한 용액 공정이 발광층을 형성하는데 널리 이용되고 있다.
이때, 용액 공정에 사용되는 장비는 구현 가능 해상도가 다르며, 이러한 장비의 해상도는 가장 작은 값을 갖는 제1 부화소(P1)의 발광부(EA) 폭(w1)에 따라 결정된다. 그런데, 본원발명의 제1 실시예에 따른 투명표시장치에서 제1 부화소(P1)의 발광부(EA) 폭(w1)이 기존 투명표시장치의 부화소의 발광부 폭에 비해 매우 작으므로, 기존보다 높은 해상도를 갖는 장비가 필요하다. 이에 따라, 새로운 장비를 구비해야 하므로, 제조 비용이 증가될 수 있다.
<제2 실시예>
도 2는 본 발명의 제2 실시예에 따른 투명표시장치의 개략적 평면도로, 하나의 화소 구성을 도시한다.
도 2에 도시한 바와 같이, 본 발명의 제2 실시예에 따른 투명표시장치는 기판(도시하지 않음) 상에 제1 방향을 따라 연장된 게이트 배선(GL)과 제2 방향을 따라 연장된 제1 내지 제3 데이터 배선(DL1, DL2, DL3)을 포함하고, 게이트 배선(GL)과 제1 내지 제3 데이터 배선(DL1, DL2, DL3)은 교차하여 제1 내지 제3 화소영역(P1, P2, P3)을 정의한다. 제1 내지 제3 화소영역(P1, P2, P3)은 제1 방향을 따라 순차적으로 위치할 수 있다. 그러나, 제1 내지 제3 화소영역(P1, P2, P3)의 배치 순서는 이에 제한되지 않는다.
여기서, 제1 내지 제3 화소영역(P1, P2, P3)은 제1 내지 제3 부화소에 각각 해당하며, 제1 내지 제3 부화소는 하나의 화소를 구성한다. 그러나, 화소의 구성은 이에 제한되지 않으며, 화소는 하나 이상의 부화소를 더 포함할 수 있다.
게이트 배선(GL)과 제1 내지 제3 데이터 배선(DL1, DL2, Dl3) 사이에는 절연막이 적어도 하나 위치한다.
제1 내지 제3 화소영역(P1, P2, P3) 각각은 제2 방향을 따라 배치되는 발광부(EA)와 투명부(TA)를 포함한다.
제1 내지 제3 화소영역(P1, P2, P3)의 발광부(EA) 각각에는 발광다이오드(도시하지 않음)가 위치하여 빛을 방출한다. 또한, 제1 내지 제3 화소영역(P1, P2, P3)의 발광부(EA) 각각에는 적어도 하나의 박막트랜지스터와 적어도 하나의 커패시터가 위치하며, 이에 대해 추후 상세히 설명한다.
여기서, 제1 내지 제3 화소영역(P1, P2, P3)의 발광부(EA)는 서로 다른 색의 빛을 방출한다. 일례로, 제1 내지 제3 화소영역(P1, P2, P3)의 발광부(EA)는 각각 적, 녹, 청색 빛을 방출할 수 있으며, 이에 제한되지 않는다.
또한, 제1 내지 제3 화소영역(P1, P2, P3)의 투명부(TA) 각각에는 빛을 투과시키는 투명한 막(도시하지 않음)이 적어도 하나 위치할 수 있다. 이와 달리, 제1 내지 제3 화소영역(P1, P2, P3)의 투명부(TA) 각각에는 어떠한 막도 형성되지 않을 수도 있으며, 이에 제한되지 않는다.
여기서, 제1 내지 제3 화소영역(P1, P2, P3)의 발광부(EA)는 서로 다른 면적을 가진다. 보다 상세하게, 제2 화소영역(P2)의 발광부(EA) 면적은 제1 화소영역(P1)의 발광부(EA) 면적보다 크고 제3 화소영역(P3)의 발광부(EA) 면적보다 작을 수 있다. 일례로, 제1 내지 제3 화소영역(P1, P2, P3)의 발광부(EA) 면적비는 1 : 1.5 : 2일 수 있으며, 이에 제한되지 않는다. 이러한 제1 내지 제3 화소영역(P1, P2, P3)의 발광부(EA) 면적비는 각 발광부(EA)에 구비되는 발광다이오드의 수명을 고려하여 결정되는 것으로 달라질 수 있다.
이러한 제1 내지 제3 화소영역(P1, P2, P3)의 발광부(EA)는 제1 방향을 따라 동일한 폭(w1=w2=w3)을 가지며, 제2 방향을 따라 서로 다른 길이(l11, l21, l31)를 가질 수 있다. 보다 상세하게, 제2 화소영역(P2)의 발광부(EA)의 길이(l21)는 제1 화소영역(P1)의 발광부(EA)의 길이(l11)보다 크고, 제3 화소영역(P3)의 발광부(EA)의 길이(l31)보다 작을 수 있다. 이때, 제1 내지 제3 화소영역(P1, P2, P3)의 발광부(EA)의 길이(l11, l21, l31)는 1 : 1.5 : 2의 비율을 가질 수 있으며, 이에 제한되지 않는다.
여기서, 제1 화소영역(P1)의 발광부(EA)의 길이(l11)는 제1 화소영역(P1)의 발광부(EA)의 폭(w1)과 같거나 클 수 있다.
한편, 제1 내지 제3 화소영역(P1, P2, P3)의 투명부(TA)도 서로 다른 면적을 가질 수 있다. 이때, 제1 내지 제3 화소영역(P1, P2, P3)의 투명부(TA)는 제1 방향을 따라 서로 동일한 폭(w1=w2=w3)을 가질 수 있다. 이러한 제1 내지 제3 화소영역(P1, P2, P3)의 투명부(TA)의 폭(w1, w2, w3)은 제1 내지 제3 화소영역(P1, P2, P3)의 발광부(EA)의 폭(w1, w2, w3)과 각각 동일할 수 있으며, 이에 제한되지 않는다.
또한, 제1 내지 제3 화소영역(P1, P2, P3)의 투명부(TA)는 제2 방향을 따라 서로 다른 길이(l12, l22, l32)를 가질 수 있다. 이때, 제2 화소영역(P2)의 투명부(TA)의 길이(l22)는 제1 화소영역(P1)의 투명부(TA)의 길이(l12)보다 작고, 제3 화소영역(P3)의 투명부(TA)의 길이(l32)보다 클 수 있다. 일례로, 제1 내지 제3 화소영역(P1, P2, P3)의 투명부(TA)의 길이(l11, l21, l31)는 2 : 1.5 : 1의 비율을 가질 수 있으며, 이에 제한되지 않는다.
따라서, 제2 화소영역(P2)의 투명부(TA) 면적은 제1 화소영역(P1)의 투명부(TA) 면적보다 작고 제3 화소영역(P3)의 투명부(TA) 면적보다 클 수 있으며, 이에 제한되지 않는다.
여기서, 제2 화소영역(P2)의 투명부(TA)의 길이(l22)는 제2 화소영역(P2)의 발광부(EA)의 길이(l21)와 같을 수 있고, 제1 화소영역(P1)의 투명부(TA)의 길이(l12)는 제1 화소영역(P1)의 발광부(EA)의 길이(l11)보다 클 수 있으며, 제3 화소영역(P3)의 투명부(TA)의 길이(l32)는 제3 화소영역(P3)의 발광부(EA)의 길이(l31)보다 작을 수 있다. 그러나, 제1 내지 제3 화소영역(P1, P2, P3)의 투명부(TA)의 길이(l12, l22, l23)는 이에 제한되지 않는다.
이러한 본 발명의 제2 실시예에 따른 투명표시장치에서 제1 내지 제3 화소영역(P1, P2, P3)의 면적은 서로 동일할 수 있으며, 이에 제한되지 않는다.
이와 같이, 본 발명의 제2 실시예에 따른 투명표시장치는, 제1 내지 제3 화소영역(P1, P2, P3)의 각각이 발광부(EA)와 투명부(TA)를 포함함으로써, 발광부(EA)를 통해 영상 정보를 표시하면서 투명부(TA)를 통해 뒷배경과 같은 주변 환경 정보를 함께 보여줄 수 있다.
또한, 본 발명의 제2 실시예에 따른 투명표시장치에서는 제1 내지 제3 화소영역(P1, P2, P3)의 발광부(EA) 면적을 서로 다르게 함으로써, 각 발광물질의 특성에 따른 제1 내지 제3 화소영역(P1, P2, P3)의 발광다이오드의 수명을 최적화할 수 있다. 이에 따라, 발광다이오드 간 수명 차이로 인한 투명표시장치의 수명 저하 문제를 해결하여, 투명표시장치의 수명을 향상시킬 수 있다.
또한, 본 발명의 제2 실시예에 따른 투명표시장치에서는 제1 내지 제3 화소영역(P1, P2, P3)의 발광부(EA)의 폭(w1, w2, w3)을 동일하게 하고, 발광부(EA)의 길이(l11, l21, l31)를 발광부(EA)의 폭(w1, w2, w3) 이상으로 함으로써, 기존의 용액 공정 장비를 이용하여 발광다이오드의 발광층을 형성할 수 있다. 따라서, 제조 비용을 감소시킬 수 있다.
이러한 본 발명의 제2 실시예에 따른 투명표시장치의 화소 구성은 뱅크에 의해 구현될 수 있다.
도 3은 본 발명의 제2 실시예에 따른 투명표시장치의 뱅크를 개략적으로 도시한 평면도이다.
도 3에 도시한 바와 같이, 실질적으로 기판(도시하지 않음) 전면에 뱅크(BA)가 형성되고, 뱅크(BA)는 제1 내지 제3 화소영역(P1, P2, P3)의 발광부(EA)에 대응하여 각각 제1 내지 제3 개구(OP1, OP2, OP3)를 가진다. 즉, 제2 개구(OP2)는 제1 개구(OP1)보다 크고 제3 개구(OP3)보다 작다.
도시하지 않았지만, 제1 내지 제3 개구(OP1, OP2, OP3) 각각에 대응하여 제1 전극과 발광층 및 제2 전극을 포함하는 발광다이오드가 구비되며, 발광다이오드는 제1 내지 제3 개구(OP1, OP2, OP3) 각각을 통해 빛을 방출한다.
여기서, 제1 내지 제3 개구(OP1, OP2, OP3)는 모서리가 각진 사각형 모양을 가지는 것으로 도시하였으나, 제1 내지 제3 개구(OP1, OP2, OP3)의 모양은 이에 제한되지 않는다.
이와 달리, 제1 내지 제3 개구(OP1, OP2, OP3)는 모서리가 둥근 사각형 모양을 가질 수 있으며, 원형이나 타원형 또는 사각형 이외의 다각형 모양을 가질 수도 있다.
본 발명의 제2 실시예에 따른 투명표시장치의 제1 내지 제3 화소영역(P1, P2, P3)은 발광부(EA)와 투명부(TA)의 크기에 있어 차이를 가질 뿐 실질적으로 동일한 구조를 가지며, 이러한 화소영역의 구조에 대해 이하 도면을 참조하여 보다 상세히 설명한다.
도 4는 본 발명의 제2 실시예에 따른 투명표시장치의 하나의 화소영역에 대한 개략적인 회로도이다.
도 4에 도시한 바와 같이, 본 발명의 제2 실시예에 따른 투명표시장치는 서로 교차하여 화소영역(P)을 정의하는 게이트 배선(GL)과 데이터 배선(DL)을 포함하고, 각 화소영역(P)은 발광부(EA)와 투명부(TA)를 포함한다. 또한, 각 화소영역(P)의 발광부(EA)에는 스위칭 박막트랜지스터(T1)와 구동 박막트랜지스터(T2), 스토리지 커패시터(C), 그리고 발광다이오드(De)가 형성된다.
보다 상세하게, 스위칭 박막트랜지스터(T1)의 게이트 전극은 게이트 배선(GL)에 연결되고 소스 전극은 데이터 배선(DL)에 연결된다. 구동 박막트랜지스터(T2)의 게이트 전극은 스위칭 박막트랜지스터(T1)의 드레인 전극에 연결되고, 소스 전극은 고전위 전압(VDD)에 연결된다. 발광다이오드(De)의 애노드(anode)는 구동 박막트랜지스터(T2)의 드레인 전극에 연결되고, 캐소드(cathode)는 저전위 전압(VSS)에 연결된다. 스토리지 커패시터(C)는 구동 박막트랜지스터(T2)의 게이트 전극과 드레인 전극에 연결된다.
이러한 전계발광 표시장치의 영상표시 동작을 살펴보면, 게이트 배선(GL)을 통해 인가된 게이트 신호에 따라 스위칭 박막트랜지스터(T1)가 턴-온(turn-on) 되고, 이때, 데이터 배선(DL)으로 인가된 데이터 신호가 스위칭 박막트랜지스터(T1)를 통해 구동 박막트랜지스터(T2)의 게이트 전극과 스토리지 커패시터(C)의 일 전극에 인가된다.
구동 박막트랜지스터(T2)는 데이터 신호에 따라 턴-온 되어 발광다이오드(De)를 흐르는 전류를 제어하여 영상을 표시한다. 발광다이오드(De)는 구동 박막트랜지스터(T2)를 통하여 전달되는 고전위 전압(VDD)의 전류에 의하여 발광한다.
즉, 발광다이오드(De)를 흐르는 전류의 양은 데이터 신호의 크기에 비례하고, 발광다이오드(De)가 방출하는 빛의 세기는 발광다이오드(De)를 흐르는 전류의 양에 비례하므로, 화소영역(P)의 발광부(EA)는 데이터 신호의 크기에 따라 상이한 계조를 표시하고, 그 결과 투명표시장치는 발광부(EA)를 통해 영상을 표시한다.
스토리지 커패시터(C)는 데이터 신호에 대응되는 전하를 일 프레임(frame) 동안 유지하여 발광다이오드(De)를 흐르는 전류의 양을 일정하게 하고 발광다이오드(De)가 표시하는 계조를 일정하게 유지시키는 역할을 한다.
한편, 화소영역(P)의 발광부(EA)에는 스위칭 및 구동 박막트랜지스터(T1, T2)와 스토리지 커패시터(C) 외에 다른 박막트랜지스터와 커패시터가 더 추가될 수도 있다.
즉, 발광다이오드(De)를 포함하는 투명표시장치에서는, 데이터 신호가 구동 박막트랜지스터(T2)의 게이트 전극에 인가되어, 발광다이오드(De)가 발광하여 계조를 표시하는 상대적으로 긴 시간 동안 구동 박막트랜지스터(T2)가 턴-온 된 상태를 유지하는데, 이러한 데이터 신호의 장시간 인가에 의하여 구동 박막트랜지스터(T2)는 열화(deterioration)될 수 있다. 이에 따라, 구동 박막트랜지스터(T2)의 이동도(mobility) 및/또는 문턱전압(threshold voltage: Vth)이 변하게 되며, 화소영역(P)의 발광부(EA)는 동일한 데이터 신호에 대하여 상이한 계조를 표시하게 되고, 휘도 불균일이 나타나 투명표시장치의 화질이 저하된다.
따라서, 이러한 구동 박막트랜지스터(T2)의 이동도 및/또는 문턱전압의 변화를 보상하기 위해, 각 화소영역(P)의 발광부(EA)에는 전압 변화를 감지하기 위한 적어도 하나의 센싱 박막트랜지스터 및/또는 커패시터가 더 추가될 수 있으며, 센싱 박막트랜지스터 및/또는 커패시터는 기준 전압을 인가하고 센싱전압을 출력하기 위한 기준 배선과 연결될 수 있다.
도 5는 본 발명의 제2 실시예에 따른 투명표시장치의 개략적인 단면도로, 하나의 화소영역을 도시한다.
도 5에 도시한 바와 같이, 기판(100) 상에 발광부(EA)와 투명부(TA)를 포함하는 화소영역(P)이 정의된다. 기판(100)은 유리기판이나 플라스틱기판일 수 있다. 일례로, 플라스틱 기판으로 폴리이미드가 사용될 수 있으며, 이에 제한되지 않는다.
다음, 기판(100) 상부에 버퍼층(110)이 형성된다. 버퍼층(110)은 실질적으로 기판(100) 전면에 위치한다. 버퍼층(110)은 산화실리콘(SiO2)이나 질화 실리콘(SiNx)과 같은 무기물질로 형성될 수 있으며, 단일층 또는 다중층으로 이루어질 수 있다.
버퍼층(110) 상부의 발광부(EA)에는 패터닝된 반도체층(122)이 형성된다. 반도체층(122)은 산화물 반도체 물질로 이루어질 수 있는데, 이 경우 반도체층(122) 하부에는 차광패턴(도시하지 않음)이 더 형성될 수 있으며, 차광패턴은 반도체층(122)으로 입사되는 빛을 차단하여 반도체층(122)이 빛에 의해 열화되는 것을 방지한다. 이와 달리, 반도체층(122)은 다결정 실리콘으로 이루어질 수도 있으며, 이 경우 반도체층(122)의 양 가장자리에 불순물이 도핑되어 있을 수 있다.
반도체층(122) 상부에는 절연물질로 이루어진 게이트 절연막(130)이 실질적으로 기판(100) 전면에 형성된다. 게이트 절연막(130)은 산화 실리콘(SiO2)이나 질화 실리콘(SiNx)과 같은 무기절연물질로 형성될 수 있다. 이때, 반도체층(122)이 산화물 반도체 물질로 이루어질 경우, 게이트 절연막(130)은 산화 실리콘(SiO2)으로 형성될 수 있다. 이와 달리, 반도체층(122)이 다결정 실리콘으로 이루어질 경우, 게이트 절연막(130)은 산화 실리콘(SiO2)이나 질화 실리콘(SiNx)으로 형성될 수 있다.
게이트 절연막(130) 상부에는 금속과 같은 도전성 물질로 이루어진 게이트 전극(132)이 반도체층(122)의 중앙에 대응하여 형성된다. 또한, 게이트 절연막(130) 상부에는 게이트 배선(도시하지 않음)과 제1 커패시터 전극(도시하지 않음)이 형성될 수 있다. 게이트 배선은 제1 방향을 따라 연장되고, 제1 커패시터 전극은 발광부(EA)에 위치하며 게이트 전극(132)에 연결된다.
한편, 본 발명의 제2 실시예에서는 게이트 절연막(130)이 기판(100) 전면에 형성되어 있으나, 게이트 절연막(130)은 게이트 전극(132)과 동일한 모양으로 패턴될 수도 있다.
게이트 전극(132) 상부에는 절연물질로 이루어진 층간 절연막(140)이 실질적으로 기판(100) 전면에 형성된다. 층간 절연막(140)은 산화 실리콘(SiO2)이나 질화 실리콘(SiNx)과 같은 무기절연물질로 형성되거나, 포토 아크릴(photo acryl)이나 벤조사이클로부텐(benzocyclobutene)과 같은 유기절연물질로 형성될 수 있다.
층간 절연막(140)은 반도체층(122)의 양측 상면을 노출하는 제1 및 제2 컨택홀(140a, 140b)을 가진다. 제1 및 제2 컨택홀(140a, 140b)은 게이트 전극(132)의 양측에 게이트 전극(132)과 이격되어 위치한다. 여기서, 제1 및 제2 컨택홀(140a, 140b)은 게이트 절연막(130) 내에도 형성된다. 이와 달리, 게이트 절연막(130)이 게이트 전극(132)과 동일한 모양으로 패턴될 경우, 제1 및 제2 컨택홀(140a, 140b)은 층간 절연막(140) 내에만 형성된다.
층간 절연막(140) 상부에는 금속과 같은 도전성 물질로 소스 및 드레인 전극(142, 144)이 형성된다. 또한, 층간 절연막(140) 상부에는 제2 방향을 따라 연장되는 데이터 배선(도시하지 않음)과 전원 배선(도시하지 않음) 및 제2 커패시터 전극(도시하지 않음)이 형성될 수 있다.
소스 및 드레인 전극(142, 144)은 게이트 전극(132)을 중심으로 이격되어 위치하며, 각각 제1 및 제2 컨택홀(140a, 140b)을 통해 반도체층(122)의 양측과 접촉한다. 도시하지 않았지만, 데이터 배선은 제2 방향을 따라 연장되고 게이트 배선과 교차하여 각 화소영역(P)을 정의하며, 고전위 전압을 공급하는 전원 배선은 데이터 배선과 이격되어 위치한다. 제2 커패시터 전극은 발광부(EA)에 위치하며 드레인 전극(144)과 연결되고, 제1 커패시터 전극과 중첩하여 둘 사이의 층간 절연막(140)을 유전체로 스토리지 커패시터를 이룬다.
한편, 반도체층(122)과, 게이트 전극(132), 그리고 소스 및 드레인 전극(142, 144)은 박막트랜지스터(T)를 이룬다. 여기서, 박막트랜지스터(T)는 반도체층(122)의 일측, 즉, 반도체층(122)의 상부에 게이트 전극(132)과 소스 및 드레인 전극(142, 144)이 위치하는 코플라나(coplanar) 구조를 가진다.
이와 달리, 박막트랜지스터는 반도체층의 하부에 게이트 전극이 위치하고 반도체층의 상부에 소스 및 드레인 전극이 위치하는 역 스태거드(inverted staggered) 구조를 가질 수 있다. 이 경우, 반도체층은 산화물 반도체 또는 비정질 실리콘으로 이루어질 수 있다.
여기서, 박막트랜지스터(T)는 구동 박막트랜지스터에 해당하며, 구동 박막트랜지스터(T)와 동일한 구조의 스위칭 박막트랜지스터(도시하지 않음)가 각 화소영역(P)의 발광부(EA)에 대응하여 기판(100) 상에 더 형성된다. 구동 박막트랜지스터(T)의 게이트 전극(132)은 스위칭 박막트랜지스터의 드레인 전극(도시하지 않음)에 연결되고 구동 박막트랜지스터(T)의 소스 전극(142)은 전원 배선(도시하지 않음)에 연결된다. 또한, 스위칭 박막트랜지스터의 게이트 전극(도시하지 않음)과 소스 전극(도시하지 않음)은 게이트 배선 및 데이터 배선과 각각 연결된다.
또한, 구동 박막트랜지스터(T)와 동일한 구조의 센싱 박막트랜지스터가 각 화소영역(P)의 발광부(EA)에 대응하여 기판(100) 상에 더 형성될 수 있으며, 이에 제한되지 않는다.
소스 및 드레인 전극(142, 144) 상부에는 절연물질로 보호막(150)이 실질적으로 기판(100) 전면에 형성된다. 보호막(150)은 산화 실리콘(SiO2)이나 질화 실리콘(SiNx)과 같은 무기절연물질로 형성될 수 있으며, 또는 포토 아크릴이나 벤조사이클로부텐과 같은 유기절연물질로 형성될 수 있다. 이러한 보호막(150)의 상면은 평탄할 수 있다.
보호막(150)은 드레인 전극(144)을 노출하는 드레인 컨택홀(150a)을 가진다. 여기서, 드레인 컨택홀(150a)은 제2 컨택홀(140b)과 이격되어 형성될 수 있다. 이와 달리, 드레인 컨택홀(150a)은 제2 컨택홀(140b) 바로 위에 형성될 수도 있다.
보호막(150)이 유기절연물질로 형성될 경우, 보호막(150) 하부에는 무기절연물질로 이루어진 절연막이 더 형성될 수도 있다.
보호막(150) 상부에는 비교적 일함수가 높은 도전성 물질로 제1 전극(160)이 형성된다. 제1 전극(160)은 각 화소영역(P)의 발광부(EA)마다 형성되고, 드레인 컨택홀(150a)을 통해 드레인 전극(144)과 접촉한다. 이러한 제1 전극(160)은 투명부(TA)에는 형성되지 않는다. 일례로, 제1 전극(160)은 인듐-틴-옥사이드(indium tin oxide: ITO)나 인듐-징크-옥사이드(indium zinc oxide: IZO)와 같은 투명 도전성 물질로 형성될 수 있으며, 이에 제한되지 않는다.
한편, 본 발명의 제2 실시예에 따른 투명표시장치는 발광부(EA)에 구비되는 발광다이오드(De)의 빛이 기판(100)과 반대 방향으로 출력되는 상부 발광 방식(top emission type)일 수 있으며, 이에 따라, 제1 전극(160)은 투명 도전성 물질 하부에 반사율이 높은 금속 물질로 형성되는 반사전극 또는 반사층을 더 포함할 수 있다. 예를 들어, 반사전극 또는 반사층은 알루미늄-팔라듐-구리(aluminum-paladium-copper: APC) 합금이나 은(Ag)으로 이루어질 수 있다. 이때, 제1 전극(160)은 ITO/APC/ITO나 ITO/Ag/ITO의 3중층 구조를 가질 수 있으며, 이에 제한되지 않는다.
제1 전극(160) 상부에는 절연물질로 뱅크(164)가 형성된다. 뱅크(164)는 소수성 특성을 갖는 유기절연물질로 이루어질 수 있다. 뱅크(164)는 발광부(EA)에 대응하여 제1 전극(160)을 노출하는 개구(164a)를 가지며, 제1 전극(160)의 가장자리를 덮는다.
여기서, 뱅크(164)는 단일층 구조를 가지는 것으로 도시되어 있으나, 이에 제한되지 않는다. 일례로, 제1 전극(160)과 소수성의 뱅크 사이에 친수성의 뱅크가 더 형성될 수 있으며, 친수성의 뱅크는 소수성의 뱅크보다 넓은 폭을 가질 수 있다. 이때, 친수성의 뱅크가 제1 전극(160)의 가장자리를 덮으며, 소수성의 뱅크는 제1 전극(160)과 중첩하지 않을 수도 있다.
뱅크(164)의 개구(164a)를 통해 노출된 제1 전극(160) 상부에는 발광층(170)이 형성된다. 발광층(170)은 제1 전극(160) 상부로부터 순차적으로 위치하는 제1 전하보조층(172)과, 발광물질층(light-emitting material layer)(174), 그리고 제2 전하보조층(176)을 포함할 수 있다. 발광물질층(174)은 적, 녹, 청색 발광물질 중 어느 하나로 이루어질 수 있으며, 이에 제한되지 않는다. 이러한 발광물질은 인광화합물 또는 형광화합물과 같은 유기발광물질이거나 양자 점(quantum dot)과 같은 무기발광물질일 수 있다.
제1 전하보조층(172)은 정공보조층(hole auxiliary layer)일 수 있으며, 정공보조층(172)은 정공주입층(hole injecting layer: HIL)과 정공수송층(hot transporting layer: HTL) 중 적어도 하나를 포함할 수 있다. 또한, 제2 전하보조층(176)은 전자보조층(electron auxiliary layer)일 수 있으며, 전자보조층(176)은 전자주입층(electron injecting layer: EIL)과 전자수송층(electron transporting layer: ETL) 중 적어도 하나를 포함할 수 있다. 그러나, 본 발명은 이에 제한되지 않으며, 제1 전하보조층(172)이 전자보조층이고, 제2 전하보조층(176)이 정공보조층일 수 있다.
여기서, 정공보조층(172)과 발광물질층(174)은 용액 공정을 통해 형성될 수 있다. 이에 따라, 공정을 단순화하고 대면적 고해상도의 표시장치를 제공할 수 있다. 용액 공정으로는 스핀 코팅법이나 잉크젯 프린팅법 또는 스크린 프린팅법이 사용될 수 있으며, 이에 제한되지 않는다. 이때, 용액이 건조될 때, 뱅크(162)와 인접한 부분에서 용매의 건조 속도는 다른 부분과 다르므로, 뱅크(162)와 인접한 부분에서 정공보조층(172)과 발광물질층(174)은 뱅크(162)에 가까워질수록 그 높이가 높아질 수 있다.
이러한 정공보조층(172)과 발광물질층(174)은 화소영역(P)의 발광부(EA)에만 위치하고 투명부(TA)에는 위치하지 않는다.
반면, 전자보조층(176)은 진공 증착 공정을 통해 형성될 수 있다. 이러한 전자보조층(176)은 실질적으로 기판(100) 전면에 형성되며, 화소영역(P)의 발광부(EA)와 투명부(TA) 모두에 위치할 수 있다. 그러나, 본 발명은 이에 제한되지 않으며, 전자보조층(176)은 투명부(TA)에서 제거될 수도 있다.
이와 달리, 전자보조층(176)은 용액 공정을 통해 형성될 수도 있으며, 이 경우, 전자보조층(176)은 화소영역(P)의 발광부(EA)에만 위치하고 투명부(TA)에는 위치하지 않을 수 있다.
발광층(170) 상부에는 비교적 일함수가 낮은 도전성 물질로 이루어진 제2 전극(180)이 실질적으로 기판(100) 전면에 형성된다. 여기서, 제2 전극(180)은 알루미늄(aluminum)이나 마그네슘(magnesium), 은(silver) 또는 이들의 합금으로 형성될 수 있다. 이때, 제2 전극(180)은 발광층(170)으로부터의 빛이 투과될 수 있도록 상대적으로 얇은 두께를 가진다. 이와 달리, 제2 전극(180)은 인듐-갈륨-옥사이드(indium-gallium-oxide: IGO)와 같은 투명 도전성 물질로 형성될 수 있으며, 이에 제한되지 않는다.
제1 전극(160)과 발광층(170) 및 제2 전극(180)은 발광다이오드(De)를 이룬다. 여기서, 제1 전극(160)은 애노드(anode)의 역할을 하고, 제2 전극(180)은 캐소드(cathode)의 역할을 할 수 있으며, 이에 제한되지 않는다.
앞서 언급한 바와 같이, 본 발명의 제2 실시예에 따른 투명표시장치는 발광다이오드(De)의 발광층(170)으로부터의 빛이 기판(100)과 반대 방향, 즉, 제2 전극(180)을 통해 외부로 출력되는 상부 발광 방식일 수 있으며, 이러한 상부 발광 방식은 동일 면적 대비 보다 넓은 발광영역을 가질 수 있으므로, 휘도를 향상시키고 소비 전력을 낮출 수 있다.
이때, 각 화소영역(P)의 발광다이오드(De)는 마이크로 캐비티 효과에 해당하는 소자 두께를 가질 수 있으며, 이에 따라, 광 효율을 높일 수 있다.
한편, 제2 전극(180) 상부의 실질적으로 기판(100) 전면에는 보호층 및/또는 봉지층(도시하지 않음)이 형성되어, 외부에서 유입되는 수분이나 산소를 차단함으로써 발광다이오드(De)를 보호할 수 있다.
이와 같이, 본 발명의 제2 실시예에 따른 투명표시장치는 화소영역(P)이 발광부(EA)와 투명부(TA)를 포함함으로써, 발광부(EA)를 통해 영상 정보를 표시하면서 투명부(TA)를 통해 뒷배경과 같은 주변 환경 정보를 함께 보여줄 수 있다.
도 6은 본 발명의 제2 실시예에 따른 다른 예의 투명표시장치의 개략적인 단면도이다. 도 6의 투명표시장치는 뱅크 구조를 제외하면 도 5의 투명표시장치와 동일한 구조를 가지며, 동일 부분에 대해 동일 부호를 부여하고 이에 대한 설명은 생략한다.
도 6에 도시한 바와 같이, 본 발명의 제2 실시예에 따른 다른 예에서는 뱅크(164)가 투명부(TA)에 대응하여 제거됨으로써 투과홀(164b)을 가진다. 이에 따라, 투명부(TA)에 대응하는 보호막(150)의 상면이 투과홀(164b)을 통해 노출될 수 있으며, 전자보조층(176)이 노출된 보호막(150)의 상면과 접촉할 수 있다.
이러한 본 발명의 제2 실시예에 따른 다른 예에서는, 투명부(TA)에 대응하여뱅크(164)가 제거됨으로써, 투명부(TA)에 뱅크(164)가 위치하는 도 5의 예에 비해 투과율을 향상시킬 수 있다.
그런데, 본 발명의 제2 실시예에 따른 투명표시장치에서는 잉크젯 장비와 같은 용액 공정 장비를 제1 방향을 따라 왕복 스캔함으로써 발광층을 형성하는데, 제1 화소영역(도 2의 P1)의 발광부(도 2의 EA) 길이(도 2의 l11)가 제1 실시예에 따른 투명표시장치의 발광부(도 1의 EA) 길이(도 1의 l1)보다 작기 때문에, 제1 화소영역(도 2의 P1)의 발광부(도 2의 EA)의 길이(도 2의 l11)에 대응하는 노즐 수가 줄어들게 된다. 이에 따라, 스캔 횟수가 증가하여 공정 시간이 늘어날 수 있다.
<제3 실시예>
도 7은 본 발명의 제3 실시예에 따른 투명표시장치의 개략적 평면도로, 하나의 화소 구성을 도시한다.
도 7에 도시한 바와 같이, 본 발명의 제3 실시예에 따른 투명표시장치는 제1 방향을 따라 연장된 게이트 배선(도시하지 않음)과 제2 방향을 따라 연장된 데이터 배선(도시하지 않음)을 포함하고, 게이트 배선과 데이터 배선은 교차하여 제1 내지 제3 화소영역(P1, P2, P3)을 정의한다. 여기서, 게이트 배선과 데이터 배선은 도 2의 제2 실시예에서와 같이 구성될 수 있다.
제1 내지 제3 화소영역(P1, P2, P3)은 제1 방향을 따라 순차적으로 위치할 수 있다. 그러나, 제1 내지 제3 화소영역(P1, P2, P3)의 배치 순서는 이에 제한되지 않는다.
여기서, 제1 내지 제3 화소영역(P1, P2, P3)은 제1 내지 제3 부화소에 각각 해당하며, 제1 내지 제3 부화소는 하나의 화소를 구성한다. 그러나, 화소의 구성은 이에 제한되지 않으며, 화소는 하나 이상의 부화소를 더 포함할 수 있다.
제1 내지 제3 화소영역(P1, P2, P3) 각각은 제2 방향을 따라 배치되는 발광부(EA)와 투명부(TA1, TA2)를 포함한다. 여기서, 투명부(TA1, TA2)는 제1 투명부(TA1)와 제2 투명부(TA2)를 포함하며, 제1 투명부(TA1)와 제2 투명부(TA2)는 다른 투과도를 가진다. 또한, 제2 투명부(TA2)는 제1 부분과 제2 부분으로 나뉘며, 제2 투명부(TA2)의 제1 부분은 발광부(EA)와 제1 투명부(TA1) 사이에 위치하고, 발광부(EA)는 제2 투명부(TA2)의 제1 부분과 제2 부분 사이에 위치할 수 있다.
이때, 제2 투명부(TA2)의 투과도가 제1 투명부(TA1)의 투과도보다 클 수 있다. 이와 달리, 제1 투명부(TA1)의 투과도가 제2 투명부(TA2)의 투과도보다 클 수도 있다.
제1 내지 제3 화소영역(P1, P2, P3)의 발광부(EA) 각각에는 발광다이오드(도시하지 않음)가 위치하여 빛을 방출한다. 또한, 제1 내지 제3 화소영역(P1, P2, P3)의 발광부(EA) 각각에는 적어도 하나의 박막트랜지스터와 적어도 하나의 커패시터가 위치한다.
여기서, 제1 내지 제3 화소영역(P1, P2, P3)의 발광부(EA)는 서로 다른 색의 빛을 방출한다. 일례로, 제1 내지 제3 화소영역(P1, P2, P3)의 발광부(EA)는 각각 적, 녹, 청색 빛을 방출할 수 있으며, 이에 제한되지 않는다.
또한, 제1 내지 제3 화소영역(P1, P2, P3)의 제1 투명부(TA1)와 제2 투명부(TA2) 각각에는 빛을 투과시키는 투명한 막(도시하지 않음)이 적어도 하나 위치할 수 있다. 이때, 제1 투명부(TA1)와 제2 투명부(TA2)에 위치하는 막의 종류 및/또는 개수는 서로 다르다.
여기서, 제1 내지 제3 화소영역(P1, P2, P3)의 발광부(EA)는 서로 다른 면적을 가진다. 보다 상세하게, 제2 화소영역(P2)의 발광부(EA) 면적은 제1 화소영역(P1)의 발광부(EA) 면적보다 크고 제3 화소영역(P3)의 발광부(EA) 면적보다 작을 수 있다. 일례로, 제1 내지 제3 화소영역(P1, P2, P3)의 발광부(EA) 면적비는 1 : 1.5 : 2일 수 있으며, 이에 제한되지 않는다. 이러한 제1 내지 제3 화소영역(P1, P2, P3)의 발광부(EA) 면적비는 각 발광부(EA)에 구비되는 발광다이오드의 수명을 고려하여 결정되는 것으로 달라질 수 있다.
이러한 제1 내지 제3 화소영역(P1, P2, P3)의 발광부(EA)는 제1 방향을 따라 동일한 폭을 가지며, 제2 방향을 따라 서로 다른 길이를 가질 수 있다. 보다 상세하게, 제2 화소영역(P2)의 발광부(EA)의 길이는 제1 화소영역(P1)의 발광부(EA)의 길이보다 크고, 제3 화소영역(P3)의 발광부(EA)의 길이보다 작을 수 있다. 이때, 제1 내지 제3 화소영역(P1, P2, P3)의 발광부(EA)의 길이는 1 : 1.5 : 2의 비율을 가질 수 있으며, 이에 제한되지 않는다.
여기서, 제1 화소영역(P1)의 발광부(EA)의 길이는 제1 화소영역(P1)의 발광부(EA)의 폭과 같거나 클 수 있다.
또한, 제1 내지 제3 화소영역(P1, P2, P3)의 제1 투명부(TA1)도 서로 다른 면적을 가질 수 있다. 이때, 제1 내지 제3 화소영역(P1, P2, P3)의 제1 투명부(TA1)는 제1 방향을 따라 서로 동일한 폭을 가질 수 있으며, 제2 방향을 따라 서로 다른 길이를 가질 수 있다.
여기서, 제2 화소영역(P2)의 제1 투명부(TA1)의 길이는 제1 화소영역(P1)의 제1 투명부(TA1)의 길이보다 작고, 제3 화소영역(P3)의 제1 투명부(TA1)의 길이보다 클 수 있다.
한편, 제1 내지 제3 화소영역(P1, P2, P3)의 제2 투명부(TA2)는 동일한 면적을 가질 수 있으며, 이에 제한되지 않는다. 또한, 제2 투명부(TA2)의 제1 부분과 제2 부분은 동일한 면적을 가질 수 있고, 서로 다른 면적을 가질 수도 있다. 이러한 제2 투명부(TA2)의 총 면적은 제1 화소영역(P1)의 발광부(EA) 면적의 1/2배 내지 1배일 수 있으며, 이에 제한되지 않는다.
이에 따라, 제1 내지 제3 화소영역(P1, P2, P3)의 제1 및 제2 투명부(TA1, TA2)의 총 면적은 서로 다르며, 제2 화소영역(P2)의 제1 및 제2 투명부(TA1, TA2)의 총 면적은 제1 화소영역(P1)의 제1 및 제2 투명부(TA1, TA2)의 총 면적보다 작고 제3 화소영역(P3)의 제1 및 제2 투명부(TA1, TA2)의 총 면적보다 클 수 있다. 일례로, 제1 내지 제3 화소영역(P1, P2, P3)의 제1 및 제2 투명부(TA1, TA2)의 총 면적은 2 : 1.5 : 1의 비율을 가질 수 있으며, 이에 제한되지 않는다.
여기서, 제2 화소영역(P2)의 제1 및 제2 투명부(TA1, TA2)의 총 면적은 제2 화소영역(P2)의 발광부(EA)의 면적과 같을 수 있고, 제1 화소영역(P1)의 제1 및 제2 투명부(TA1, TA2)의 총 면적은 제1 화소영역(P1)의 발광부(EA)의 면적보다 클 수 있으며, 제3 화소영역(P3)의 제1 및 제2 투명부(TA1, TA2)의 총 면적은 제3 화소영역(P3)의 발광부(EA)의 면적보다 작을 수 있다. 그러나, 제1 내지 제3 화소영역(P1, P2, P3)의 제1 및 제2 투명부(TA1, TA2)의 총 면적은 이에 제한되지 않는다.
이러한 본 발명의 제3 실시예에 따른 투명표시장치에서 제1 내지 제3 화소영역(P1, P2, P3)의 면적은 서로 동일할 수 있으며, 이에 제한되지 않는다.
이와 같이, 본 발명의 제3 실시예에 따른 투명표시장치는, 제1 내지 제3 화소영역(P1, P2, P3)의 각각이 발광부(EA)와 제1 및 제2 투명부(TA1, TA2)를 포함함으로써, 발광부(EA)를 통해 영상 정보를 표시하면서 제1 및 제2 투명부(TA1, TA2)를 통해 뒷배경과 같은 주변 환경 정보를 함께 보여줄 수 있다.
또한, 본 발명의 제3 실시예에 따른 투명표시장치에서는 제1 내지 제3 화소영역(P1, P2, P3)의 발광부(EA) 면적을 서로 다르게 함으로써, 각 발광물질의 특성에 따른 제1 내지 제3 화소영역(P1, P2, P3)의 발광다이오드의 수명을 최적화할 수 있다. 이에 따라, 발광다이오드 간 수명 차이로 인한 투명표시장치의 수명 저하 문제를 해결하여, 투명표시장치의 수명을 향상시킬 수 있다.
또한, 본 발명의 제3 실시예에 따른 투명표시장치에서는 제1 내지 제3 화소영역(P1, P2, P3)의 발광부(EA)의 폭을 동일하게 하고, 발광부(EA)의 길이를 발광부(EA)의 폭 이상으로 함으로써, 기존의 용액 공정 장비를 이용하여 발광다이오드의 발광층을 형성할 수 있다. 따라서, 제조 비용의 증가를 막을 수 있다.
또한, 본 발명의 제3 실시예에 따른 투명표시장치에서는 용액 공정을 통해 제1 내지 제3 화소영역(P1, P2, P3)의 발광부(EA)뿐만 아니라 제2 투명부(TA2)에도 발광층을 형성함으로써, 발광층 형성을 위해 대응되는 노즐 수를 증가시킬 수 있다. 따라서, 스캔 횟수를 감소시켜 공정 시간을 줄일 수 있다.
이러한 본 발명의 제3 실시예에 따른 투명표시장치의 화소 구성은 뱅크에 의해 구현될 수 있다.
도 8은 본 발명의 제3 실시예에 따른 투명표시장치의 뱅크를 개략적으로 도시한 평면도이다.
도 8에 도시한 바와 같이, 실질적으로 기판(도시하지 않음) 전면에 제1 뱅크(BA1)가 형성되고, 제1 뱅크(BA1)는 제1 내지 제3 화소영역(P1, P2, P3)에 각각 제1 내지 제3 개구(OP1, OP2, OP3)를 가진다. 이때, 제1 내지 제3 개구(OP1, OP2, OP3)는 각 화소영역(P1, P2, P3)의 발광부(EA)와 제2 투명부(TA2)에 대응하며, 제2 개구(OP2)는 제1 개구(OP1)보다 크고 제3 개구(OP3)보다 작다.
또한, 각 화소영역(P1, P2, P3)의 발광부(EA)와 제2 투명부(TA2)의 경계에 대응하여 제2 뱅크(BA2)가 형성된다. 제2 화소영역(P2)에 형성된 제2 뱅크(BA2)는 제1 화소영역(P1) 및/또는 제3 화소영역(P3)에 형성된 제2 뱅크(BA2)와 연결될 수 있다. 이러한 경우, 제2 뱅크(BA2)와 하부막과의 접촉 면적을 증가시켜, 제2 뱅크(BA2)가 소실될 위험성을 낮출 수 있다. 이와 달리, 제2 뱅크(BA2)는 각 화소영역(P1, P2, P3)별로 분리되어 형성될 수도 있다.
도시하지 않았지만, 제1 내지 제3 화소영역(P1, P2, P3)의 발광부(EA) 각각에 대응하여 제1 전극과 발광층 및 제2 전극을 포함하는 발광다이오드가 구비되며, 발광다이오드는 제1 내지 제3 개구(OP1, OP2, OP3) 각각을 통해 빛을 방출한다.
여기서, 제1 내지 제3 개구(OP1, OP2, OP3)는 모서리가 각진 사각형 모양을 가지는 것으로 도시하였으나, 제1 내지 제3 개구(OP1, OP2, OP3)의 모양은 이에 제한되지 않는다.
이와 달리, 제1 내지 제3 개구(OP1, OP2, OP3)는 모서리가 둥근 사각형 모양을 가질 수 있으며, 원형이나 타원형 또는 사각형 이외의 다각형 모양을 가질 수도 있다.
본 발명의 제3 실시예에 따른 투명표시장치의 제1 내지 제3 화소영역(P1, P2, P3)은 발광부(EA)와 제1 투명부(TA1)의 크기에 있어 차이를 가질 뿐 실질적으로 동일한 구조를 가진다. 각 화소영역(P1, P2, P3)의 발광부(EA)의 회로 구성은 도 4와 동일한 구조를 가질 수 있으며, 각 화소영역(P1, P2, P3)의 단면 구조에 대해 이하 도면을 참조하여 보다 상세히 설명한다.
도 9는 본 발명의 제3 실시예에 따른 투명표시장치의 개략적인 단면도로, 하나의 화소영역을 도시한다.
도 9에 도시한 바와 같이, 기판(200) 상에 발광부(EA)와 투명부(TA1, TA2)를 포함하는 화소영역(P)이 정의된다. 투명부(TA1, TA2)는 제1 투명부(TA1)와 제2 투명부(TA2)를 포함하고, 제2 투명부(TA2)는 제1 부분과 제2 부분을 포함하며, 제2 투명부(TA2)의 제1 부분이 발광부(EA)와 제1 투명부(TA1) 사이에 위치하고, 발광부(EA)는 제2 투명부(TA2)의 제1 부분과 제2 부분 사이에 위치한다.
기판(200)은 유리기판이나 플라스틱기판일 수 있다. 일례로, 플라스틱 기판으로 폴리이미드가 사용될 수 있으며, 이에 제한되지 않는다.
다음, 기판(200) 상부에 버퍼층(210)이 형성된다. 버퍼층(210)은 실질적으로 기판(200) 전면에 위치한다. 버퍼층(210)은 산화실리콘(SiO2)이나 질화 실리콘(SiNx)과 같은 무기물질로 형성될 수 있으며, 단일층 또는 다중층으로 이루어질 수 있다.
버퍼층(210) 상부의 발광부(EA)에는 패터닝된 반도체층(222)이 형성된다. 반도체층(222)은 산화물 반도체 물질로 이루어질 수 있는데, 이 경우 반도체층(222) 하부에는 차광패턴(도시하지 않음)이 더 형성될 수 있으며, 차광패턴은 반도체층(222)으로 입사되는 빛을 차단하여 반도체층(222)이 빛에 의해 열화되는 것을 방지한다. 이와 달리, 반도체층(222)은 다결정 실리콘으로 이루어질 수도 있으며, 이 경우 반도체층(222)의 양 가장자리에 불순물이 도핑되어 있을 수 있다.
반도체층(222) 상부에는 절연물질로 이루어진 게이트 절연막(230)이 실질적으로 기판(200) 전면에 형성된다. 게이트 절연막(230)은 산화 실리콘(SiO2)이나 질화 실리콘(SiNx)과 같은 무기절연물질로 형성될 수 있다. 이때, 반도체층(222)이 산화물 반도체 물질로 이루어질 경우, 게이트 절연막(230)은 산화 실리콘(SiO2)으로 형성될 수 있다. 이와 달리, 반도체층(222)이 다결정 실리콘으로 이루어질 경우, 게이트 절연막(230)은 산화 실리콘(SiO2)이나 질화 실리콘(SiNx)으로 형성될 수 있다.
게이트 절연막(230) 상부에는 금속과 같은 도전성 물질로 이루어진 게이트 전극(232)이 반도체층(222)의 중앙에 대응하여 형성된다. 또한, 게이트 절연막(230) 상부에는 게이트 배선(도시하지 않음)과 제1 커패시터 전극(도시하지 않음)이 형성될 수 있다. 게이트 배선은 제1 방향을 따라 연장되고, 제1 커패시터 전극은 발광부(EA)에 위치하며 게이트 전극(232)에 연결된다.
한편, 본 발명의 제3 실시예에서는 게이트 절연막(230)이 기판(200) 전면에 형성되어 있으나, 게이트 절연막(230)은 게이트 전극(232)과 동일한 모양으로 패턴될 수도 있다.
게이트 전극(232) 상부에는 절연물질로 이루어진 층간 절연막(240)이 실질적으로 기판(200) 전면에 형성된다. 층간 절연막(240)은 산화 실리콘(SiO2)이나 질화 실리콘(SiNx)과 같은 무기절연물질로 형성되거나, 포토 아크릴(photo acryl)이나 벤조사이클로부텐(benzocyclobutene)과 같은 유기절연물질로 형성될 수 있다.
층간 절연막(240)은 반도체층(222)의 양측 상면을 노출하는 제1 및 제2 컨택홀(240a, 240b)을 가진다. 제1 및 제2 컨택홀(240a, 240b)은 게이트 전극(232)의 양측에 게이트 전극(232)과 이격되어 위치한다. 여기서, 제1 및 제2 컨택홀(240a, 240b)은 게이트 절연막(230) 내에도 형성된다. 이와 달리, 게이트 절연막(230)이 게이트 전극(232)과 동일한 모양으로 패턴될 경우, 제1 및 제2 컨택홀(240a, 240b)은 층간 절연막(240) 내에만 형성된다.
층간 절연막(240) 상부에는 금속과 같은 도전성 물질로 소스 및 드레인 전극(242, 244)이 형성된다. 또한, 층간 절연막(240) 상부에는 제2 방향을 따라 연장되는 데이터 배선(도시하지 않음)과 전원 배선(도시하지 않음) 및 제2 커패시터 전극(도시하지 않음)이 형성될 수 있다.
소스 및 드레인 전극(242, 244)은 게이트 전극(232)을 중심으로 이격되어 위치하며, 각각 제1 및 제2 컨택홀(240a, 240b)을 통해 반도체층(222)의 양측과 접촉한다. 도시하지 않았지만, 데이터 배선은 제2 방향을 따라 연장되고 게이트 배선과 교차하여 각 화소영역(P)을 정의하며, 고전위 전압을 공급하는 전원 배선은 데이터 배선과 이격되어 위치한다. 제2 커패시터 전극은 발광부(EA)에 위치하며 드레인 전극(244)과 연결되고, 제1 커패시터 전극과 중첩하여 둘 사이의 층간 절연막(240)을 유전체로 스토리지 커패시터를 이룬다.
한편, 반도체층(222)과, 게이트 전극(232), 그리고 소스 및 드레인 전극(242, 244)은 박막트랜지스터(T)를 이룬다. 여기서, 박막트랜지스터(T)는 반도체층(222)의 일측, 즉, 반도체층(222)의 상부에 게이트 전극(232)과 소스 및 드레인 전극(242, 244)이 위치하는 코플라나(coplanar) 구조를 가진다.
이와 달리, 박막트랜지스터는 반도체층의 하부에 게이트 전극이 위치하고 반도체층의 상부에 소스 및 드레인 전극이 위치하는 역 스태거드(inverted staggered) 구조를 가질 수 있다. 이 경우, 반도체층은 산화물 반도체 또는 비정질 실리콘으로 이루어질 수 있다.
여기서, 박막트랜지스터(T)는 구동 박막트랜지스터에 해당하며, 구동 박막트랜지스터(T)와 동일한 구조의 스위칭 박막트랜지스터(도시하지 않음)가 각 화소영역(P)의 발광부(EA)에 대응하여 기판(200) 상에 더 형성된다. 구동 박막트랜지스터(T)의 게이트 전극(232)은 스위칭 박막트랜지스터의 드레인 전극(도시하지 않음)에 연결되고 구동 박막트랜지스터(T)의 소스 전극(242)은 전원 배선(도시하지 않음)에 연결된다. 또한, 스위칭 박막트랜지스터의 게이트 전극(도시하지 않음)과 소스 전극(도시하지 않음)은 게이트 배선 및 데이터 배선과 각각 연결된다.
또한, 구동 박막트랜지스터(T)와 동일한 구조의 센싱 박막트랜지스터가 각 화소영역(P)의 발광부(EA)에 대응하여 기판(200) 상에 더 형성될 수 있으며, 이에 제한되지 않는다.
소스 및 드레인 전극(242, 244) 상부에는 절연물질로 보호막(250)이 실질적으로 기판(200) 전면에 형성된다. 보호막(250)은 산화 실리콘(SiO2)이나 질화 실리콘(SiNx)과 같은 무기절연물질로 형성될 수 있으며, 또는 포토 아크릴이나 벤조사이클로부텐과 같은 유기절연물질로 형성될 수 있다. 이러한 보호막(250)의 상면은 평탄할 수 있다.
보호막(250)은 드레인 전극(244)을 노출하는 드레인 컨택홀(250a)을 가진다. 여기서, 드레인 컨택홀(250a)은 제2 컨택홀(240b)과 이격되어 형성될 수 있다. 이와 달리, 드레인 컨택홀(250a)은 제2 컨택홀(240b) 바로 위에 형성될 수도 있다.
보호막(250)이 유기절연물질로 형성될 경우, 보호막(250) 하부에는 무기절연물질로 이루어진 절연막이 더 형성될 수도 있다.
보호막(250) 상부에는 비교적 일함수가 높은 도전성 물질로 제1 전극(260)이 형성된다. 제1 전극(260)은 각 화소영역(P)의 발광부(EA)마다 형성되고, 드레인 컨택홀(250a)을 통해 드레인 전극(244)과 접촉한다. 이러한 제1 전극(260)은 제1 투명부(TA1) 및 제2 투명부(TA2)에는 형성되지 않는다. 일례로, 제1 전극(260)은 인듐-틴-옥사이드(indium tin oxide: ITO)나 인듐-징크-옥사이드(indium zinc oxide: IZO)와 같은 투명 도전성 물질로 형성될 수 있으며, 이에 제한되지 않는다.
한편, 본 발명의 제3 실시예에 따른 투명표시장치는 발광부(EA)에 구비되는 발광다이오드(De)의 빛이 기판(200)과 반대 방향으로 출력되는 상부 발광 방식(top emission type)일 수 있으며, 이에 따라, 제1 전극(260)은 투명 도전성 물질 하부에 반사율이 높은 금속 물질로 형성되는 반사전극 또는 반사층을 더 포함할 수 있다. 예를 들어, 반사전극 또는 반사층은 APC 합금이나 은(Ag)으로 이루어질 수 있다. 이때, 제1 전극(260)은 ITO/APC/ITO나 ITO/Ag/ITO의 3중층 구조를 가질 수 있으며, 이에 제한되지 않는다.
제1 전극(260) 상부에는 절연물질로 하부 뱅크(262)가 형성된다. 하부 뱅크(262)는 발광부(EA)와 제2 투명부(TA2)의 경계에 대응하여 형성되고, 제1 전극(260)의 양측 가장자리를 덮으며, 발광부(EA)에 대응하여 제1 전극(260)을 노출한다. 이러한 하부 뱅크(262)는 친수성 특성을 갖는 물질로 형성될 수 있으며, 일례로, 산화 실리콘(SiO2)이나 질화 실리콘(SiNx)과 같은 무기절연물질로 형성될 수 있다. 이와 달리, 하부 뱅크(262)는 폴리이미드로 형성될 수도 있다.
이어, 절연물질로 상부 뱅크(264)가 형성된다. 상부 뱅크(264)의 두께는 하부 뱅크(262)의 두께보다 두껍다. 상부 뱅크(264)는 소수성 특성을 갖는 유기절연물질로 이루어질 수 있으며, 상부 뱅크(264)는 발광부(EA)와 제2 투명부(TA2)에 대응하여 제1 전극(260) 및 하부 뱅크(262)를 노출하는 개구(264a)를 가진다. 이때, 개구(264a)를 통해 제2 투명부(TA2)에 대응하는 보호막(250)의 상면이 노출될 수 있다.
한편, 상부 뱅크(264)는 제1 투명부(TA1)에 대응하여 투과홀(도시하지 않음)을 가질 수도 있다. 이러한 경우, 제1 투명부(TA1)에 대응하는 보호막(250)의 상면이 투과홀을 통해 노출될 수 있다.
상부 뱅크(264)의 개구(264a)를 통해 노출된 제1 전극(260)과 하부 뱅크(262) 및 보호막(250) 상부에는 발광층(270)이 형성된다. 발광층(270)은 제1 전극(260) 상부로부터 순차적으로 위치하는 제1 전하보조층(272)과, 발광물질층(274), 그리고 제2 전하보조층(276)을 포함할 수 있다. 발광물질층(274)은 적, 녹, 청색 발광물질 중 어느 하나로 이루어질 수 있으며, 이에 제한되지 않는다. 이러한 발광물질은 인광화합물 또는 형광화합물과 같은 유기발광물질이거나 양자 점(quantum dot)과 같은 무기발광물질일 수 있다.
제1 전하보조층(272)은 정공보조층일 수 있으며, 정공보조층(272)은 정공주입층(HIL)과 정공수송층(HTL) 중 적어도 하나를 포함할 수 있다. 또한, 제2 전하보조층(276)은 전자보조층일 수 있으며, 전자보조층(276)은 전자주입층(EIL)과 전자수송층(ETL) 중 적어도 하나를 포함할 수 있다. 그러나, 본 발명은 이에 제한되지 않으며, 제1 전하보조층(272)이 전자보조층이고, 제2 전하보조층(276)이 정공보조층일 수 있다.
여기서, 정공보조층(272)과 발광물질층(274)은 용액 공정을 통해 형성될 수 있다. 이에 따라, 공정을 단순화하고 대면적 고해상도의 표시장치를 제공할 수 있다. 용액 공정으로는 스핀 코팅법이나 잉크젯 프린팅법 또는 스크린 프린팅법이 사용될 수 있으며, 이에 제한되지 않는다. 이때, 용액이 건조될 때, 상부 뱅크(264)와 인접한 부분에서 용매의 건조 속도는 다른 부분과 다르므로, 상부 뱅크(264)와 인접한 부분에서 정공보조층(272)과 발광물질층(274)은 상부 뱅크(264)에 가까워질수록 그 높이가 높아질 수 있다.
이러한 정공보조층(272)과 발광물질층(274)은 화소영역(P)의 발광부(EA)와 제2 투명부(TA2)에만 위치하고 제1 투명부(TA1)에는 위치하지 않는다.
반면, 전자보조층(276)은 진공 증착 공정을 통해 형성될 수 있다. 이러한 전자보조층(276)은 실질적으로 기판(200) 전면에 형성되며, 화소영역(P)의 발광부(EA)와 제1 투명부(TA1) 및 제2 투명부(TA2) 모두에 위치할 수 있다. 그러나, 본 발명은 이에 제한되지 않으며, 전자보조층(276)은 제1 투명부(TA1)에서 제거될 수도 있다.
이와 달리, 전자보조층(276)은 용액 공정을 통해 형성될 수도 있으며, 이 경우, 전자보조층(276)은 화소영역(P)의 발광부(EA)와 제2 투명부(TA2)에만 위치하고 제1 투명부(TA1)에는 위치하지 않을 수 있다.
발광층(270) 상부에는 비교적 일함수가 낮은 도전성 물질로 이루어진 제2 전극(280)이 실질적으로 기판(200) 전면에 형성된다. 여기서, 제2 전극(280)은 알루미늄(aluminum)이나 마그네슘(magnesium), 은(silver) 또는 이들의 합금으로 형성될 수 있다. 이때, 제2 전극(280)은 발광층(270)으로부터의 빛이 투과될 수 있도록 상대적으로 얇은 두께를 가진다. 이와 달리, 제2 전극(280)은 인듐-갈륨-옥사이드(indium-gallium-oxide: IGO)와 같은 투명 도전성 물질로 형성될 수 있으며, 이에 제한되지 않는다.
제1 전극(260)과 발광층(270) 및 제2 전극(280)은 발광다이오드(De)를 이룬다. 여기서, 제1 전극(260)은 애노드(anode)의 역할을 하고, 제2 전극(280)은 캐소드(cathode)의 역할을 할 수 있으며, 이에 제한되지 않는다.
앞서 언급한 바와 같이, 본 발명의 제3 실시예에 따른 투명표시장치는 발광다이오드(De)의 발광층(270)으로부터의 빛이 기판(200)과 반대 방향, 즉, 제2 전극(280)을 통해 외부로 출력되는 상부 발광 방식일 수 있으며, 이러한 상부 발광 방식은 동일 면적 대비 보다 넓은 발광영역을 가질 수 있으므로, 휘도를 향상시키고 소비 전력을 낮출 수 있다.
이때, 각 화소영역(P)의 발광다이오드(De)는 마이크로 캐비티 효과에 해당하는 소자 두께를 가질 수 있으며, 이에 따라, 광 효율을 높일 수 있다.
한편, 제2 전극(280) 상부의 실질적으로 기판(200) 전면에는 보호층 및/또는 봉지층(도시하지 않음)이 형성되어, 외부에서 유입되는 수분이나 산소를 차단함으로써 발광다이오드(De)를 보호할 수 있다.
이와 같이, 본 발명의 제3 실시예에 따른 투명표시장치는 화소영역(P)이 발광부(EA)와 제1 및 제2 투명부(TA1, TA2)를 포함함으로써, 발광부(EA)를 통해 영상 정보를 표시하면서 제1 및 제2 투명부(TA1, TA2)를 통해 뒷배경과 같은 주변 환경 정보를 함께 보여줄 수 있다.
이때, 발광부(EA)의 양측에 제2 투명부(TA2)를 구비하여, 용액 공정을 통해 발광부(EA)뿐만 아니라 제2 투명부(TA2)에도 정공보조층(272) 및 발광물질층(274)을 형성함으로써, 이들의 형성을 위해 대응되는 노즐 수를 증가시킬 수 있다. 따라서, 스캔 횟수를 감소시켜 공정 시간을 줄일 수 있다.
여기서, 제2 투명부(TA2)에 형성되는 정공보조층(272)과 발광물질층(274)은 투명하므로, 제1 및 제2 투명부(TA1, TA2)를 구비한 제3 실시예 따른 투명표시장치의 투과율은 하나의 투명부(TA)만을 구비한 제2 실시예에 따른 투명표시장치에 비해 크게 저하되지 않는다.
<제4 실시예>
도 10은 본 발명의 제4 실시예에 따른 투명표시장치의 개략적 평면도로, 하나의 화소 구성을 도시한다.
도 10에 도시한 바와 같이, 본 발명의 제4 실시예에 따른 투명표시장치는 제1 방향을 따라 연장된 게이트 배선(도시하지 않음)과 제2 방향을 따라 연장된 데이터 배선(도시하지 않음)을 포함하고, 게이트 배선과 데이터 배선은 교차하여 제1 내지 제3 화소영역(P1, P2, P3)을 정의한다. 여기서, 게이트 배선과 데이터 배선은 도 2의 제2 실시예에서와 같이 구성될 수 있다.
제1 내지 제3 화소영역(P1, P2, P3)은 제1 방향을 따라 순차적으로 위치할 수 있다. 그러나, 제1 내지 제3 화소영역(P1, P2, P3)의 배치 순서는 이에 제한되지 않는다.
여기서, 제1 내지 제3 화소영역(P1, P2, P3)은 제1 내지 제3 부화소에 각각 해당하며, 제1 내지 제3 부화소는 하나의 화소를 구성한다. 그러나, 화소의 구성은 이에 제한되지 않으며, 화소는 하나 이상의 부화소를 더 포함할 수 있다.
제1 화소영역(P1)은 제2 및 제3 화소영역(P2, P3)과 다른 구성을 가진다. 보다 상세하게, 제1 화소영역(P1)은 제2 방향을 따라 배치되는 발광부(EA)와 투명부(TA1, TA2)를 포함한다. 여기서, 투명부(TA1, TA2)는 제1 투명부(TA1)와 제2 투명부(TA2)를 포함하며, 제1 투명부(TA1)와 제2 투명부(TA2)는 다른 투과도를 가진다. 또한, 제2 투명부(TA2)는 제1 부분과 제2 부분으로 나뉘며, 제2 투명부(TA2)의 제1 부분은 발광부(EA)와 제1 투명부(TA1) 사이에 위치하고, 발광부(EA)는 제2 투명부(TA2)의 제1 부분과 제2 부분 사이에 위치할 수 있다.
반면, 제2 및 제3 화소영역(P2, P3) 각각은 제2 방향을 따라 배치되는 발광부(EA)와 투명부, 즉, 제1 투명부(TA1)를 포함한다.
이때, 제2 투명부(TA2)의 투과도가 제1 투명부(TA1)의 투과도보다 클 수 있다. 이와 달리, 제1 투명부(TA1)의 투과도가 제2 투명부(TA2)의 투과도보다 클 수도 있다.
제1 내지 제3 화소영역(P1, P2, P3)의 발광부(EA) 각각에는 발광다이오드(도시하지 않음)가 위치하여 빛을 방출한다. 또한, 제1 내지 제3 화소영역(P1, P2, P3)의 발광부(EA) 각각에는 적어도 하나의 박막트랜지스터와 적어도 하나의 커패시터가 위치한다.
이러한 제1 내지 제3 화소영역(P1, P2, P3)의 발광부(EA)는 서로 다른 색의 빛을 방출한다. 일례로, 제1 내지 제3 화소영역(P1, P2, P3)의 발광부(EA)는 각각 적, 녹, 청색 빛을 방출할 수 있으며, 이에 제한되지 않는다.
또한, 제1 내지 제3 화소영역(P1, P2, P3)의 제1 투명부(TA1)와 제1 화소영역(P1)의 제2 투명부(TA2) 각각에는 빛을 투과시키는 투명한 막(도시하지 않음)이 적어도 하나 위치할 수 있다. 이때, 제1 투명부(TA1)와 제2 투명부(TA2)에 위치하는 막의 종류 및/또는 개수는 서로 다르다.
여기서, 제1 내지 제3 화소영역(P1, P2, P3)의 발광부(EA)는 서로 다른 면적을 가진다. 보다 상세하게, 제2 화소영역(P2)의 발광부(EA) 면적은 제1 화소영역(P1)의 발광부(EA) 면적보다 크고 제3 화소영역(P3)의 발광부(EA) 면적보다 작을 수 있다. 일례로, 제1 내지 제3 화소영역(P1, P2, P3)의 발광부(EA) 면적비는 1 : 1.5 : 2일 수 있으며, 이에 제한되지 않는다. 이러한 제1 내지 제3 화소영역(P1, P2, P3)의 발광부(EA) 면적비는 각 발광부(EA)에 구비되는 발광다이오드의 수명을 고려하여 결정되는 것으로 달라질 수 있다.
이러한 제1 내지 제3 화소영역(P1, P2, P3)의 발광부(EA)는 제1 방향을 따라 동일한 폭을 가지며, 제2 방향을 따라 서로 다른 길이를 가질 수 있다. 보다 상세하게, 제2 화소영역(P2)의 발광부(EA)의 길이는 제1 화소영역(P1)의 발광부(EA)의 길이보다 크고, 제3 화소영역(P3)의 발광부(EA)의 길이보다 작을 수 있다. 이때, 제1 내지 제3 화소영역(P1, P2, P3)의 발광부(EA)의 길이는 1 : 1.5 : 2의 비율을 가질 수 있으며, 이에 제한되지 않는다.
여기서, 제1 화소영역(P1)의 발광부(EA)의 길이는 제1 화소영역(P1)의 발광부(EA)의 폭과 같거나 클 수 있다.
한편, 제1 내지 제3 화소영역(P1, P2, P3)의 투명부의 총 면적도 서로 다를 수 있다. 여기서, 투명부의 총 면적은 제1 투명부(TA1)와 제2 투명부(TA2) 면적의 합을 의미한다. 보다 상세하게, 제2 화소영역(P2)의 투명부의 총 면적, 즉, 제1 투명부(TA1)의 면적은 제1 화소영역(P1)의 투명부의 총 면적, 즉, 제1 투명부(TA1)와 제2 투명부(TA2) 면적의 합보다 작고 제3 화소영역(P3)의 투명부의 총 면적, 즉, 제1 투명부(TA1)의 면적보다 클 수 있다. 일례로, 제1 내지 제3 화소영역(P1, P2, P3)의 투명부의 총 면적은 2 : 1.5 : 1의 비율을 가질 수 있으며, 이에 제한되지 않는다.
또한, 제2 화소영역(P2)의 제1 투명부(TA1)의 면적은 제2 화소영역(P2)의 발광부(EA)의 면적과 같을 수 있고, 제1 화소영역(P1)의 제1 및 제2 투명부(TA1, TA2)의 총 면적은 제1 화소영역(P1)의 발광부(EA)의 면적보다 클 수 있으며, 제3 화소영역(P3)의 제1 투명부(TA1)의 면적은 제3 화소영역(P3)의 발광부(EA)의 면적보다 작을 수 있다. 그러나, 제1 내지 제3 화소영역(P1, P2, P3)의 제1 및 제2 투명부(TA1, TA2)의 면적은 이에 제한되지 않는다.
여기서, 제1 화소영역(P1)의 발광부(EA)와 제2 투명부(TA2) 면적의 합은 제2 화소영역(P2)의 발광부(EA) 면적과 동일할 수 있다. 이에 따라, 제1 화소영역(P1)의 제1 투명부(TA1)의 면적은 제2 화소영역(P2)의 제1 투명부(TA1)의 면적과 동일할 수 있다. 그러나, 본 발명은 이에 제한되지 않는다.
한편, 제1 화소영역(P1)의 제2 투명부(TA2)의 총 면적은 제1 화소영역(P1)의 제1 투명부(TA1)의 면적보다 작으며, 제1 화소영역(P1)의 발광부(EA) 면적보다 작거나 같을 수 있다. 이때, 제1 화소영역(P1)의 제2 투명부(TA2)의 총 면적은 제1 화소영역(P1)의 발광부(EA) 면적의 1/2배 내지 1배일 수 있다.
이러한 본 발명의 제4 실시예에 따른 투명표시장치에서 제1 내지 제3 화소영역(P1, P2, P3)의 면적은 서로 동일할 수 있으며, 이에 제한되지 않는다.
이와 같이, 본 발명의 제4 실시예에 따른 투명표시장치는, 발광부(EA)의 길이가 가장 짧은 제1 화소영역(P1)에만 제2 투명부(TA2)를 구비하여, 제1 화소영역(P1)의 발광층 형성을 위해 대응되는 노즐 수를 증가시킬 수 있다. 이에 따라, 스캔 횟수를 감소시켜 공정 시간을 줄일 수 있다.
또한, 본 발명의 제4 실시예에 따른 투명표시장치는, 제2 투명부(TA2)의 투과도가 제1 투명부(TA1)보다 낮을 경우, 제3 실시예에 비해 한 화소에 형성되는 제2 투명부(TA2)의 면적을 줄일 수 있으므로, 표시장치의 투과율을 향상시킬 수 있다.
한편, 본 발명의 제4 실시예에서는 제1 화소영역(P1)만이 제2 투명부(TA2)를 포함하는 것으로 설명하였으나, 이에 제한되지 않는다. 즉, 제1 및 제2 화소영역(P1, P2) 각각이 발광부(EA)와 제1 및 제2 투명부(TA1, TA2)를 포함하고, 제3 화소영역(P3)이 발광부(EA)와 제1 투명부(TA1)를 포함할 수도 있다.
이러한 본 발명의 제4 실시예에 따른 투명표시장치의 화소 구성은 뱅크에 의해 구현될 수 있다.
도 11은 본 발명의 제4 실시예에 따른 투명표시장치의 뱅크를 개략적으로 도시한 평면도이다.
도 11에 도시한 바와 같이, 실질적으로 기판(도시하지 않음) 전면에 제1 뱅크(BA1)가 형성되고, 제1 뱅크(BA1)는 제1 내지 제3 화소영역(P1, P2, P3)에 각각 제1 내지 제3 개구(OP1, OP2, OP3)를 가진다. 이때, 제1 개구(OP1)는 제1 화소영역(PA1)의 발광부(EA)와 제2 투명부(TA2)에 대응하고, 제2 및 제3 개구(OP2, OP3)는 각각 제2 및 제3 화소영역(P2, P3)의 발광부(EA)에 대응한다. 여기서, 제1 개구(OP1)와 제2 개구(OP2)는 제3 개구(OP3)보다 작으며, 동일한 크기를 가질 수 있다. 이와 달리, 제1 개구(OP1)가 제2 개구(OP2)보다 크고, 제3 개구(OP3)보다 작을 수 있으며, 이에 제한되지 않는다.
또한, 제1 화소영역(P1)의 발광부(EA)와 제2 투명부(TA2)의 경계에 대응하여 제2 뱅크(BA2)가 형성된다. 이러한 제2 뱅크(BA2)는 아일랜드 형태로 구성될 수 있다.
도시하지 않았지만, 제1 내지 제3 화소영역(P1, P2, P3)의 발광부(EA) 각각에 대응하여 제1 전극과 발광층 및 제2 전극을 포함하는 발광다이오드가 구비되며, 발광다이오드는 제1 내지 제3 개구(OP1, OP2, OP3) 각각을 통해 빛을 방출한다.
여기서, 제1 내지 제3 개구(OP1, OP2, OP3)는 모서리가 각진 사각형 모양을 가지는 것으로 도시하였으나, 제1 내지 제3 개구(OP1, OP2, OP3)의 모양은 이에 제한되지 않는다.
이와 달리, 제1 내지 제3 개구(OP1, OP2, OP3)는 모서리가 둥근 사각형 모양을 가질 수 있으며, 원형이나 타원형 또는 사각형 이외의 다각형 모양을 가질 수도 있다.
이러한 본 발명의 제4 실시예에 따른 투명표시장치의 제1 화소영역(P1)은 제3 실시예에 따른 투명표시장치의 화소영역과 동일한 구조를 가지며, 제2 및 제3 화소영역(P2, P3) 각각은 제2 실시예에 따른 투명표시장치의 화소영역과 동일한 구조를 가진다. 즉, 본 발명의 제4 실시예에 따른 투명표시장치의 제1 화소영역(P1)은 도 9의 단면 구조를 가지며, 제2 및 제3 화소영역(P2, P3) 각각은 도 5의 단면 구조를 가진다.
또한, 본 발명의 제4 실시예에 따른 투명표시장치에서 각 화소영역(P1, P2, P3)의 발광부(EA)의 회로 구성은 도 4와 동일한 구조를 가질 수 있다.
<제5 실시예>
도 12는 본 발명의 제5 실시예에 따른 투명표시장치의 개략적 평면도로, 하나의 화소 구성을 도시한다.
도 12에 도시한 바와 같이, 본 발명의 제5 실시예에 따른 투명표시장치는 제1 방향을 따라 연장된 게이트 배선(도시하지 않음)과 제2 방향을 따라 연장된 데이터 배선(도시하지 않음)을 포함하고, 게이트 배선과 데이터 배선은 교차하여 제1 내지 제3 화소영역(P1, P2, P3)을 정의한다. 여기서, 게이트 배선과 데이터 배선은 도 2의 제2 실시예에서와 같이 구성될 수 있다.
제1 내지 제3 화소영역(P1, P2, P3)은 제1 방향을 따라 순차적으로 위치할 수 있다. 그러나, 제1 내지 제3 화소영역(P1, P2, P3)의 배치 순서는 이에 제한되지 않는다.
여기서, 제1 내지 제3 화소영역(P1, P2, P3)은 제1 내지 제3 부화소에 각각 해당하며, 제1 내지 제3 부화소는 하나의 화소를 구성한다. 그러나, 화소의 구성은 이에 제한되지 않으며, 화소는 하나 이상의 부화소를 더 포함할 수 있다.
제1 화소영역(P1)은 제2 및 제3 화소영역(P2, P3)과 다른 구성을 가진다. 보다 상세하게, 제1 화소영역(P1)은 제2 방향을 따라 배치되는 발광부(EA)와 투명부(TA1, TA2)를 포함한다. 여기서, 투명부(TA1, TA2)는 제1 투명부(TA1)와 제2 투명부(TA2)를 포함하고, 제1 투명부(TA1)와 제2 투명부(TA2)는 다른 투과도를 가지며, 제2 투명부(TA2)는 발광부(EA)와 제1 투명부(TA1) 사이에 위치한다.
반면, 제2 및 제3 화소영역(P2, P3) 각각은 제2 방향을 따라 배치되는 발광부(EA)와 투명부, 즉, 제1 투명부(TA1)를 포함한다.
이때, 제2 투명부(TA2)의 투과도가 제1 투명부(TA1)의 투과도보다 클 수 있다. 이와 달리, 제1 투명부(TA1)의 투과도가 제2 투명부(TA2)의 투과도보다 클 수도 있다.
제1 내지 제3 화소영역(P1, P2, P3)의 발광부(EA) 각각에는 발광다이오드(도시하지 않음)가 위치하여 빛을 방출한다. 또한, 제1 내지 제3 화소영역(P1, P2, P3)의 발광부(EA) 각각에는 적어도 하나의 박막트랜지스터와 적어도 하나의 커패시터가 위치한다.
이러한 제1 내지 제3 화소영역(P1, P2, P3)의 발광부(EA)는 서로 다른 색의 빛을 방출한다. 일례로, 제1 내지 제3 화소영역(P1, P2, P3)의 발광부(EA)는 각각 적, 녹, 청색 빛을 방출할 수 있으며, 이에 제한되지 않는다.
또한, 제1 내지 제3 화소영역(P1, P2, P3)의 제1 투명부(TA1)와 제1 화소영역(P1)의 제2 투명부(TA2) 각각에는 빛을 투과시키는 투명한 막(도시하지 않음)이 적어도 하나 위치할 수 있다. 이때, 제1 투명부(TA1)와 제2 투명부(TA2)에 위치하는 막의 종류 및/또는 개수는 서로 다르다.
여기서, 제1 내지 제3 화소영역(P1, P2, P3)의 발광부(EA)는 서로 다른 면적을 가진다. 보다 상세하게, 제2 화소영역(P2)의 발광부(EA) 면적은 제1 화소영역(P1)의 발광부(EA) 면적보다 크고 제3 화소영역(P3)의 발광부(EA) 면적보다 작을 수 있다. 일례로, 제1 내지 제3 화소영역(P1, P2, P3)의 발광부(EA) 면적비는 1 : 1.5 : 2일 수 있으며, 이에 제한되지 않는다. 이러한 제1 내지 제3 화소영역(P1, P2, P3)의 발광부(EA) 면적비는 각 발광부(EA)에 구비되는 발광다이오드의 수명을 고려하여 결정되는 것으로 달라질 수 있다.
이러한 제1 내지 제3 화소영역(P1, P2, P3)의 발광부(EA)는 제1 방향을 따라 동일한 폭을 가지며, 제2 방향을 따라 서로 다른 길이를 가질 수 있다. 보다 상세하게, 제2 화소영역(P2)의 발광부(EA)의 길이는 제1 화소영역(P1)의 발광부(EA)의 길이보다 크고, 제3 화소영역(P3)의 발광부(EA)의 길이보다 작을 수 있다. 이때, 제1 내지 제3 화소영역(P1, P2, P3)의 발광부(EA)의 길이는 1 : 1.5 : 2의 비율을 가질 수 있으며, 이에 제한되지 않는다.
여기서, 제1 화소영역(P1)의 발광부(EA)의 길이는 제1 화소영역(P1)의 발광부(EA)의 폭과 같거나 클 수 있다.
한편, 제1 내지 제3 화소영역(P1, P2, P3)의 투명부의 총 면적도 서로 다를 수 있다. 여기서, 투명부의 총 면적은 제1 투명부(TA1)와 제2 투명부(TA2) 면적의 합을 의미한다. 보다 상세하게, 제2 화소영역(P2)의 투명부의 총 면적, 즉, 제1 투명부(TA1)의 면적은 제1 화소영역(P1)의 투명부의 총 면적, 즉, 제1 투명부(TA1)와 제2 투명부(TA2) 면적의 합보다 작고 제3 화소영역(P3)의 투명부의 총 면적, 즉, 제1 투명부(TA1)의 면적보다 클 수 있다. 일례로, 제1 내지 제3 화소영역(P1, P2, P3)의 투명부의 총 면적은 2 : 1.5 : 1의 비율을 가질 수 있으며, 이에 제한되지 않는다.
또한, 제2 화소영역(P2)의 제1 투명부(TA1)의 면적은 제2 화소영역(P2)의 발광부(EA)의 면적과 같을 수 있고, 제1 화소영역(P1)의 제1 및 제2 투명부(TA1, TA2)의 총 면적은 제1 화소영역(P1)의 발광부(EA)의 면적보다 클 수 있으며, 제3 화소영역(P3)의 제1 투명부(TA1)의 면적은 제3 화소영역(P3)의 발광부(EA)의 면적보다 작을 수 있다. 그러나, 제1 내지 제3 화소영역(P1, P2, P3)의 제1 및 제2 투명부(TA1, TA2)의 면적은 이에 제한되지 않는다.
여기서, 제1 화소영역(P1)의 발광부(EA)와 제2 투명부(TA2) 면적의 합은 제2 화소영역(P2)의 발광부(EA) 면적과 동일할 수 있다. 이에 따라, 제1 화소영역(P1)의 제1 투명부(TA1)의 면적은 제2 화소영역(P2)의 제1 투명부(TA1)의 면적과 동일할 수 있다. 그러나, 본 발명은 이에 제한되지 않는다.
한편, 제1 화소영역(P1)의 제2 투명부(TA2)의 면적은 제1 화소영역(P1)의 제1 투명부(TA1)의 면적보다 작으며, 제1 화소영역(P1)의 발광부(EA) 면적보다 작거나 같을 수 있다. 이때, 제1 화소영역(P1)의 제2 투명부(TA2)의 면적은 제1 화소영역(P1)의 발광부(EA) 면적의 1/2배 내지 1배일 수 있다.
이러한 본 발명의 제5 실시예에 따른 투명표시장치에서 제1 내지 제3 화소영역(P1, P2, P3)의 면적은 서로 동일할 수 있으며, 이에 제한되지 않는다.
이와 같이, 본 발명의 제5 실시예에 따른 투명표시장치는, 발광부(EA)의 길이가 가장 짧은 제1 화소영역(P1)에만 제2 투명부(TA2)를 구비하여, 제1 화소영역(P1)의 발광층 형성을 위해 대응되는 노즐 수를 증가시킬 수 있다. 이에 따라, 스캔 횟수를 감소시켜 공정 시간을 줄일 수 있다.
또한, 본 발명의 제5 실시예에 따른 투명표시장치는, 제2 투명부(TA2)의 투과도가 제1 투명부(TA1)보다 낮을 경우, 제3 실시예에 비해 한 화소에 형성되는 제2 투명부(TA2)의 면적을 줄일 수 있으므로, 투과율을 향상시킬 수 있다.
한편, 본 발명의 제5 실시예에서는 제1 화소영역(P1)만이 제2 투명부(TA2)를 포함하는 것으로 설명하였으나, 이에 제한되지 않는다. 즉, 제1 및 제2 화소영역(P1, P2) 각각이 발광부(EA)와 제1 및 제2 투명부(TA1, TA2)를 포함하고, 제3 화소영역(P3)이 발광부(EA)와 제1 투명부(TA1)를 포함할 수도 있다.
이러한 본 발명의 제5 실시예에 따른 투명표시장치의 화소 구성은 뱅크에 의해 구현될 수 있다.
도 13은 본 발명의 제5 실시예에 따른 투명표시장치의 뱅크를 개략적으로 도시한 평면도이다.
도 13에 도시한 바와 같이, 실질적으로 기판(도시하지 않음) 전면에 제1 뱅크(BA1)가 형성되고, 제1 뱅크(BA1)는 제1 내지 제3 화소영역(P1, P2, P3)에 각각 제1 내지 제3 개구(OP1, OP2, OP3)를 가진다. 이때, 제1 개구(OP1)는 제1 화소영역(PA1)의 발광부(EA)와 제2 투명부(TA2)에 대응하고, 제2 및 제3 개구(OP2, OP3)는 각각 제2 및 제3 화소영역(P2, P3)의 발광부(EA)에 대응한다. 여기서, 제1 개구(OP1)와 제2 개구(OP2)는 제3 개구(OP3)보다 작으며, 동일한 크기를 가질 수 있다. 이와 달리, 제1 개구(OP1)가 제2 개구(OP2)보다 크고, 제3 개구(OP3)보다 작을 수 있으며, 이에 제한되지 않는다.
또한, 제1 화소영역(P1)의 발광부(EA)와 제2 투명부(TA2)의 경계에 대응하여 제2 뱅크(BA2)가 형성된다. 이러한 제2 뱅크(BA2)는 아일랜드 형태로 구성될 수 있다.
도시하지 않았지만, 제1 내지 제3 화소영역(P1, P2, P3)의 발광부(EA) 각각에 대응하여 제1 전극과 발광층 및 제2 전극을 포함하는 발광다이오드가 구비되며, 발광다이오드는 제1 내지 제3 개구(OP1, OP2, OP3) 각각을 통해 빛을 방출한다.
여기서, 제1 내지 제3 개구(OP1, OP2, OP3)는 모서리가 각진 사각형 모양을 가지는 것으로 도시하였으나, 제1 내지 제3 개구(OP1, OP2, OP3)의 모양은 이에 제한되지 않는다.
이와 달리, 제1 내지 제3 개구(OP1, OP2, OP3)는 모서리가 둥근 사각형 모양을 가질 수 있으며, 원형이나 타원형 또는 사각형 이외의 다각형 모양을 가질 수도 있다.
이러한 본 발명의 제5 실시예에 따른 투명표시장치의 제1 화소영역(P1)의 단면 구조에 대해 이하 도면을 참조하여 보다 상세히 설명한다.
도 14는 본 발명의 제5 실시예에 따른 투명표시장치의 제1 화소영역에 대한 개략적인 단면도로, 뱅크와 발광다이오드의 구조에 있어 제3 실시예와 차이를 가지며, 제3 실시예와 동일 부분에 대해 유사한 부호를 부여하고 이에 대한 설명은 생략하거나 간략히 한다.
도 14에 도시한 바와 같이, 기판(400) 상에 발광부(EA)와 투명부(TA1, TA2)를 포함하는 화소영역(P)이 정의된다. 투명부(TA1, TA2)는 제1 투명부(TA1)와 제2 투명부(TA2)를 포함하고, 제2 투명부(TA2)가 발광부(EA)와 제1 투명부(TA1) 사이에 위치한다.
다음, 기판(400) 상부에 버퍼층(410)이 형성된다. 버퍼층(410)은 실질적으로 기판(400) 전면에 위치한다.
버퍼층(410) 상부의 발광부(EA)에는 패터닝된 반도체층(422)이 형성되고, 반도체층(422) 상부에는 절연물질로 이루어진 게이트 절연막(430)이 실질적으로 기판(400) 전면에 형성된다.
게이트 절연막(430) 상부에는 금속과 같은 도전성 물질로 이루어진 게이트 전극(432)이 반도체층(422)의 중앙에 대응하여 형성된다. 또한, 게이트 절연막(430) 상부에는 게이트 배선(도시하지 않음)과 제1 커패시터 전극(도시하지 않음)이 형성될 수 있다.
게이트 전극(432) 상부에는 절연물질로 이루어진 층간 절연막(440)이 실질적으로 기판(400) 전면에 형성된다. 층간 절연막(440)은 게이트 절연막(430)과 함께 반도체층(422)의 양측 상면을 노출하는 제1 및 제2 컨택홀(440a, 440b)을 가진다. 제1 및 제2 컨택홀(440a, 440b)은 게이트 전극(432)의 양측에 게이트 전극(432)과 이격되어 위치한다.
층간 절연막(440) 상부에는 금속과 같은 도전성 물질로 소스 및 드레인 전극(442, 444)이 형성된다. 또한, 층간 절연막(440) 상부에는 제2 방향을 따라 연장되는 데이터 배선(도시하지 않음)과 전원 배선(도시하지 않음) 및 제2 커패시터 전극(도시하지 않음)이 형성될 수 있다.
소스 및 드레인 전극(442, 444)은 게이트 전극(432)을 중심으로 이격되어 위치하며, 각각 제1 및 제2 컨택홀(440a, 440b)을 통해 반도체층(422)의 양측과 접촉한다.
한편, 반도체층(422)과, 게이트 전극(432), 그리고 소스 및 드레인 전극(442, 444)은 박막트랜지스터(T)를 이룬다. 여기서, 박막트랜지스터(T)는 코플라나(coplanar) 구조를 가진다. 이와 달리, 박막트랜지스터는 역 스태거드(inverted staggered) 구조를 가질 수 있으며, 이 경우, 반도체층은 산화물 반도체 또는 비정질 실리콘으로 이루어질 수 있다.
소스 및 드레인 전극(442, 444) 상부에는 절연물질로 보호막(450)이 실질적으로 기판(400) 전면에 형성된다. 보호막(450)의 상면은 평탄할 수 있으며, 보호막(450)은 드레인 전극(444)을 노출하는 드레인 컨택홀(450a)을 가진다.
보호막(450) 상부에는 비교적 일함수가 높은 도전성 물질로 제1 전극(460)이 형성된다. 제1 전극(460)은 발광부(EA)에 위치하고, 드레인 컨택홀(450a)을 통해 드레인 전극(444)과 접촉한다. 이러한 제1 전극(460)은 제1 투명부(TA1) 및 제2 투명부(TA2)에는 형성되지 않는다.
제1 전극(460) 상부에는 절연물질로 하부 뱅크(462)가 형성된다. 하부 뱅크(462)는 발광부(EA)와 제2 투명부(TA2)의 경계에 대응하여 형성되고, 제1 전극(460)의 일측 가장자리를 덮는다. 이러한 하부 뱅크(462)는 친수성 특성을 갖는 물질로 형성될 수 있으며, 일례로, 산화 실리콘(SiO2)이나 질화 실리콘(SiNx)과 같은 무기절연물질로 형성될 수 있다. 이와 달리, 하부 뱅크(462)는 폴리이미드로 형성될 수도 있다.
이어, 절연물질로 상부 뱅크(464)가 형성된다. 상부 뱅크(464)의 두께는 하부 뱅크(462)의 두께보다 두껍다. 상부 뱅크(464)는 소수성 특성을 갖는 유기절연물질로 이루어질 수 있으며, 상부 뱅크(464)는 발광부(EA)와 제2 투명부(TA2)에 대응하여 제1 전극(460) 및 하부 뱅크(462)를 노출하는 개구(464a)를 가진다. 이때, 상부 뱅크(464)는 제1 전극(460)의 일측과 이격되고 반대편의 타측 가장자리를 덮는다. 여기서, 상부 뱅크(464)의 개구(464a)를 통해 제2 투명부(TA2)에 대응하는 보호막(450)의 상면이 노출될 수 있다.
한편, 상부 뱅크(464)는 제1 투명부(TA1)에 대응하여 투과홀(도시하지 않음)을 가질 수도 있다. 이러한 경우, 제1 투명부(TA1)에 대응하는 보호막(450)의 상면이 투과홀을 통해 노출될 수 있다.
상부 뱅크(464)의 개구(464a)를 통해 노출된 제1 전극(460)과 하부 뱅크(462) 및 보호막(450) 상부에는 발광층(470)이 형성된다. 발광층(470)은 제1 전극(460) 상부로부터 순차적으로 위치하는 제1 전하보조층(472)과, 발광물질층(474), 그리고 제2 전하보조층(476)을 포함할 수 있다. 발광물질층(474)은 적, 녹, 청색 발광물질 중 어느 하나로 이루어질 수 있으며, 이에 제한되지 않는다. 이러한 발광물질은 인광화합물 또는 형광화합물과 같은 유기발광물질이거나 양자 점(quantum dot)과 같은 무기발광물질일 수 있다.
제1 전하보조층(472)은 정공보조층일 수 있으며, 정공보조층(472)은 정공주입층(HIL)과 정공수송층(HTL) 중 적어도 하나를 포함할 수 있다. 또한, 제2 전하보조층(476)은 전자보조층일 수 있으며, 전자보조층(476)은 전자주입층(EIL)과 전자수송층(ETL) 중 적어도 하나를 포함할 수 있다. 그러나, 본 발명은 이에 제한되지 않으며, 제1 전하보조층(472)이 전자보조층이고, 제2 전하보조층(476)이 정공보조층일 수 있다.
여기서, 정공보조층(472)과 발광물질층(474)은 용액 공정을 통해 형성될 수 있다. 이때, 용액이 건조될 때, 상부 뱅크(464)와 인접한 부분에서 용매의 건조 속도는 다른 부분과 다르므로, 상부 뱅크(464)와 인접한 부분에서 정공보조층(472)과 발광물질층(474)은 상부 뱅크(464)에 가까워질수록 그 높이가 높아질 수 있다. 이러한 정공보조층(472)과 발광물질층(474)은 화소영역(P)의 발광부(EA)와 제2 투명부(TA2)에만 위치하고 제1 투명부(TA1)에는 위치하지 않는다.
반면, 전자보조층(476)은 진공 증착 공정을 통해 형성될 수 있다. 이러한 전자보조층(476)은 실질적으로 기판(400) 전면에 형성되며, 화소영역(P)의 발광부(EA)와 제1 투명부(TA1) 및 제2 투명부(TA2) 모두에 위치할 수 있다. 그러나, 본 발명은 이에 제한되지 않으며, 전자보조층(476)은 제1 투명부(TA1)에서 제거될 수도 있다.
이와 달리, 전자보조층(476)은 용액 공정을 통해 형성될 수도 있으며, 이 경우, 전자보조층(476)은 화소영역(P)의 발광부(EA)와 제2 투명부(TA2)에만 위치하고 제1 투명부(TA1)에는 위치하지 않을 수 있다.
발광층(470) 상부에는 비교적 일함수가 낮은 도전성 물질로 이루어진 제2 전극(480)이 실질적으로 기판(400) 전면에 형성된다. 여기서, 제2 전극(480)은 알루미늄(aluminum)이나 마그네슘(magnesium), 은(silver) 또는 이들의 합금으로 형성될 수 있다. 이때, 제2 전극(480)은 발광층(270)으로부터의 빛이 투과될 수 있도록 상대적으로 얇은 두께를 가진다. 이와 달리, 제2 전극(480)은 인듐-갈륨-옥사이드(indium-gallium-oxide: IGO)와 같은 투명 도전성 물질로 형성될 수 있으며, 이에 제한되지 않는다.
제1 전극(460)과 발광층(470) 및 제2 전극(480)은 발광다이오드(De)를 이룬다. 여기서, 제1 전극(460)은 애노드(anode)의 역할을 하고, 제2 전극(480)은 캐소드(cathode)의 역할을 할 수 있으며, 이에 제한되지 않는다.
또한, 제2 전극(480) 상부의 실질적으로 기판(400) 전면에는 보호층 및/또는 봉지층(도시하지 않음)이 형성되어, 외부에서 유입되는 수분이나 산소를 차단함으로써 발광다이오드(De)를 보호할 수 있다.
한편, 본 발명의 제5 실시예에 따른 투명표시장치의 제2 및 제3 화소영역(도12의 P2, P3) 각각은 제2 실시예에 따른 투명표시장치의 화소영역과 동일한 구조를 가진다. 즉, 본 발명의 제5 실시예에 따른 투명표시장치의 제2 및 제3 화소영역(도 12의 P2, P3) 각각은 도 5의 단면 구조를 가진다.
또한, 본 발명의 제5 실시예에 따른 투명표시장치에서 각 화소영역(도 12의 P1, P2, P3)의 발광부(EA)의 회로 구성은 도 4와 동일한 구조를 가질 수 있다.
이와 같이, 본 발명의 제5 실시예에 따른 투명표시장치는 제1 화소영역(P)의 발광부(EA)와 제1 투명부(TA1) 사이에만 제2 투명부(TA2)를 구비할 수 있다.
앞선 실시예들에서는 제1 내지 제3 화소영역의 투명부가 서로 분리된 것으로 설명하였으나, 제1 내지 제3 화소영역의 투명부는 서로 연결되어, 한 화소 내에서 실질적으로 하나의 투명부가 구비될 수도 있으며, 이 경우, 투명부는 각 화소영역에 대응하는 면적이 다를 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 통상의 기술자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
P, P1, P2, P3: 화소영역 EA: 발광부
TA, TA1, TA2: 투명부 BA1: 제1 뱅크
BA2: 제2 뱅크 OP1, OP2, OP3: 개구
GL: 게이트 배선 DL1, DL2, DL3: 데이터 배선

Claims (12)

  1. 각각은 발광부와 투명부를 갖는 제1 내지 제3 화소영역이 정의된 기판과;
    상기 기판 상부의 상기 발광부에 구비된 발광다이오드
    를 포함하고,
    상기 제1 내지 제3 화소영역의 발광부는 서로 다른 면적을 가지며, 상기 제1 내지 제3 화소영역의 투명부는 서로 다른 면적을 갖는 투명표시장치.
  2. 제1항에 있어서,
    상기 제2 화소영역의 발광부의 면적은 상기 제1 화소영역의 발광부보다 크고 상기 제3 화소영역의 발광부보다 작으며, 상기 제2 화소영역의 투명부의 면적은 상기 제1 화소영역의 투명부보다 작고 상기 제3 화소영역의 투명부보다 큰 투명표시장치.
  3. 제2항에 있어서,
    상기 제1 화소영역의 투명부는 투과도가 서로 다른 제1 투명부와 제2 투명부를 포함하는 투명표시장치.
  4. 제3항에 있어서,
    상기 제2 및 제3 화소영역 각각의 투명부는 상기 제1 투명부와 동일한 투과도를 가지는 투명표시장치.
  5. 제3항에 있어서,
    상기 제1 투명부의 면적은 상기 제2 투명부의 면적보다 크고, 상기 제2 투명부는 상기 발광부와 상기 제1 투명부 사이에 위치하는 투명표시장치.
  6. 제3항에 있어서,
    상기 제2 투명부는 제1 부분과 제2 부분을 포함하고, 상기 제1 부분은 상기 발광부와 상기 제1 투명부 사이에 위치하며, 상기 발광부는 상기 제1 부분과 상기 제2 부분 사이에 위치하는 투명표시장치.
  7. 제3항에 있어서,
    상기 발광다이오드는 제1 전극과 발광층 및 제2 전극을 포함하고,
    상기 발광층은 제1 전하보조층과 발광물질층 및 제2 전하보조층을 포함하며,
    상기 제1 투명부에는 상기 제2 전하보조층과 상기 제2 전극이 위치하고,
    상기 제2 투명부에는 상기 제1 전하보조층과 상기 발광물질층, 상기 제2 전하보조층 및 상기 제2 전극이 위치하는 투명표시장치.
  8. 제3항에 있어서,
    상기 제1 내지 제3 화소영역에 각각 대응하여 제1 내지 제3 개구를 갖는 제1 뱅크를 더 포함하며,
    상기 제1 개구는 상기 제1 화소영역의 발광부와 제2 투명부에 대응하고, 상기 제2 개구는 상기 제2 화소영역의 발광부에 대응하며, 상기 제3 개구는 상기 제3 화소영역의 발광부에 대응하는 투명표시장치.
  9. 제8항에 있어서,
    상기 제1 뱅크는 상기 제1 투명부에 대응하여 투과홀을 가지는 투명표시장치.
  10. 제8항에 있어서,
    상기 제1 화소영역의 상기 발광부와 상기 제2 투명부의 경계에 대응하여 제2 뱅크를 더 포함하는 투명표시장치.
  11. 제10항에 있어서,
    상기 제1 뱅크는 소수성 특성을 가지며, 상기 제2 뱅크는 친수성 특성을 갖는 투명표시장치.
  12. 각각은 발광부와 투명부를 갖는 제1 내지 제3 화소영역이 정의된 기판과;
    상기 기판 상부의 상기 발광부에 구비된 발광다이오드
    를 포함하고,
    상기 제1 내지 제3 화소영역의 발광부는 서로 다른 면적을 가지며,
    상기 제1 내지 제3 화소영역의 적어도 하나의 투명부는 투과도가 다른 제1 투명부와 제2 투명부를 가지는 투명표시장치.
KR1020180153734A 2018-12-03 2018-12-03 투명표시장치 KR20200066959A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180153734A KR20200066959A (ko) 2018-12-03 2018-12-03 투명표시장치
US16/524,641 US11063097B2 (en) 2018-12-03 2019-07-29 Transparent display device
DE102019130733.3A DE102019130733A1 (de) 2018-12-03 2019-11-14 Transparente Anzeigevorrichtung
CN201911149905.4A CN111261671B (zh) 2018-12-03 2019-11-21 透明显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180153734A KR20200066959A (ko) 2018-12-03 2018-12-03 투명표시장치

Publications (1)

Publication Number Publication Date
KR20200066959A true KR20200066959A (ko) 2020-06-11

Family

ID=70681435

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180153734A KR20200066959A (ko) 2018-12-03 2018-12-03 투명표시장치

Country Status (4)

Country Link
US (1) US11063097B2 (ko)
KR (1) KR20200066959A (ko)
CN (1) CN111261671B (ko)
DE (1) DE102019130733A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11289463B2 (en) * 2018-07-20 2022-03-29 PlayNitride Inc. Display panel
KR20200072928A (ko) * 2018-12-13 2020-06-23 엘지디스플레이 주식회사 부분 투명 표시장치
KR102613734B1 (ko) * 2018-12-24 2023-12-13 엘지디스플레이 주식회사 유기발광 표시장치
KR20200119946A (ko) * 2019-04-10 2020-10-21 삼성디스플레이 주식회사 표시 장치
US20220352481A1 (en) * 2019-10-08 2022-11-03 Sharp Kabushiki Kaisha Light-emitting device

Family Cites Families (96)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5795804A (en) * 1996-03-07 1998-08-18 United Microelectronics Corporation Method of fabricating a stack/trench capacitor for a dynamic random access memory (DRAM)
US7235856B1 (en) * 1997-12-18 2007-06-26 Micron Technology, Inc. Trench isolation for semiconductor devices
US7402467B1 (en) * 1999-03-26 2008-07-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6596598B1 (en) * 2000-02-23 2003-07-22 Advanced Micro Devices, Inc. T-shaped gate device and method for making
JP4831885B2 (ja) * 2001-04-27 2011-12-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7244549B2 (en) * 2001-08-24 2007-07-17 Jsr Corporation Pattern forming method and bilayer film
TWI317365B (en) * 2002-07-31 2009-11-21 Jsr Corp Acenaphthylene derivative, polymer, and antireflection film-forming composition
US7303855B2 (en) * 2003-10-03 2007-12-04 Shin-Etsu Chemical Co., Ltd. Photoresist undercoat-forming material and patterning process
KR100938065B1 (ko) * 2005-03-11 2010-01-21 신에쓰 가가꾸 고교 가부시끼가이샤 포토레지스트 하층막 형성 재료 및 패턴 형성 방법
US7667229B2 (en) * 2005-06-03 2010-02-23 E. I. Du Pont De Nemours And Company Electronic device including conductive members between a first workpiece and second workpiece
US7510922B2 (en) * 2006-01-26 2009-03-31 Freescale Semiconductor, Inc. Spacer T-gate structure for CoSi2 extendibility
US7598539B2 (en) * 2007-06-01 2009-10-06 Infineon Technologies Ag Heterojunction bipolar transistor and method for making same
JP4977561B2 (ja) * 2007-09-05 2012-07-18 株式会社ジャパンディスプレイイースト 表示装置
KR101084240B1 (ko) 2009-12-21 2011-11-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치
US8436404B2 (en) * 2009-12-30 2013-05-07 Intel Corporation Self-aligned contacts
KR101084189B1 (ko) * 2010-01-21 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR20120035039A (ko) * 2010-10-04 2012-04-13 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR20120119430A (ko) * 2011-04-21 2012-10-31 삼성디스플레이 주식회사 유기발광표시장치
KR20120124224A (ko) * 2011-05-03 2012-11-13 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101864332B1 (ko) 2011-12-21 2018-07-05 엘지디스플레이 주식회사 유기발광소자
KR101829890B1 (ko) * 2011-12-23 2018-02-20 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR101472806B1 (ko) * 2012-01-30 2014-12-15 삼성디스플레이 주식회사 터치 패널 및 터치 패널을 포함하는 표시 장치
KR102050434B1 (ko) * 2012-10-31 2019-11-29 엘지디스플레이 주식회사 플렉서블 유기전계 발광소자 및 그 제조방법
US8928090B2 (en) * 2012-10-31 2015-01-06 International Business Machines Corporation Self-aligned contact structure for replacement metal gate
KR102020805B1 (ko) * 2012-12-28 2019-09-11 엘지디스플레이 주식회사 투명 유기 발광 표시 장치 및 투명 유기 발광 표시 장치 제조 방법
US9691882B2 (en) * 2013-03-14 2017-06-27 International Business Machines Corporation Carbon-doped cap for a raised active semiconductor region
KR20150004652A (ko) * 2013-07-03 2015-01-13 삼성디스플레이 주식회사 표시 패널, 이를 포함하는 표시 장치 및 이를 이용하는 영상 표시 방법
KR20150019989A (ko) * 2013-08-12 2015-02-25 엘지디스플레이 주식회사 유기 발광 디스플레이 장치용 어레이 기판 및 이의 제조 방법
KR101750022B1 (ko) * 2013-08-21 2017-06-22 엘지디스플레이 주식회사 유기전계발광표시장치
US9412656B2 (en) * 2014-02-14 2016-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Reverse tone self-aligned contact
US9627612B2 (en) * 2014-02-27 2017-04-18 International Business Machines Corporation Metal nitride keyhole or spacer phase change memory cell structures
US9299608B2 (en) * 2014-05-19 2016-03-29 Globalfoundries Inc. T-shaped contacts for semiconductor device
KR102184784B1 (ko) * 2014-06-30 2020-11-30 엘지디스플레이 주식회사 투명 유기 발광 표시 장치
US9716160B2 (en) * 2014-08-01 2017-07-25 International Business Machines Corporation Extended contact area using undercut silicide extensions
KR102151475B1 (ko) * 2014-09-04 2020-09-04 엘지디스플레이 주식회사 유기발광표시패널 및 그 제조방법
US10347702B2 (en) * 2014-10-22 2019-07-09 Lg Display Co., Ltd. Flexible thin film transistor substrate and flexible organic light emitting display device
JP6474232B2 (ja) * 2014-11-05 2019-02-27 株式会社ジャパンディスプレイ 表示装置
KR102235578B1 (ko) * 2014-11-19 2021-04-02 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR101661039B1 (ko) * 2014-12-30 2016-10-11 엘지디스플레이 주식회사 인-셀 방식 터치 센서를 구비한 초고 해상도 평판 표시장치
US9276013B1 (en) * 2015-01-21 2016-03-01 International Business Machines Corporation Integrated formation of Si and SiGe fins
KR102397400B1 (ko) * 2015-04-28 2022-05-13 엘지디스플레이 주식회사 투명표시장치 및 투명표시패널
KR102475504B1 (ko) * 2015-08-20 2022-12-09 엘지디스플레이 주식회사 투명표시패널 및 이를 포함하는 투명표시장치
KR102536628B1 (ko) * 2015-08-24 2023-05-26 엘지디스플레이 주식회사 투명표시장치
KR102448611B1 (ko) * 2015-10-30 2022-09-27 엘지디스플레이 주식회사 유기 발광 표시 장치
US10672708B2 (en) * 2015-11-30 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Standard-cell layout structure with horn power and smart metal cut
TWI692872B (zh) * 2016-01-05 2020-05-01 聯華電子股份有限公司 半導體元件及其形成方法
KR102465377B1 (ko) * 2016-02-12 2022-11-10 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US10276662B2 (en) * 2016-05-31 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming contact trench
US10141377B2 (en) * 2016-07-29 2018-11-27 Lg Display Co., Ltd. Electroluminescent display device
KR102007435B1 (ko) * 2016-08-02 2019-08-06 삼성디스플레이 주식회사 유기발광 표시모듈 및 이를 포함하는 유기발광 표시장치
KR101818480B1 (ko) * 2016-10-31 2018-01-15 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20180061777A (ko) 2016-11-30 2018-06-08 엘지디스플레이 주식회사 유기발광다이오드 표시장치
KR20180076006A (ko) * 2016-12-27 2018-07-05 엘지디스플레이 주식회사 표시 장치
US10026824B1 (en) * 2017-01-18 2018-07-17 Globalfoundries Inc. Air-gap gate sidewall spacer and method
KR102607697B1 (ko) * 2017-02-07 2023-11-29 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US10134866B2 (en) * 2017-03-15 2018-11-20 International Business Machines Corporation Field effect transistor air-gap spacers with an etch-stop layer
US10636910B2 (en) * 2017-05-30 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method of forming the same
US10679891B2 (en) * 2017-06-30 2020-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming interconnect structures using a vacuum environment
JP6993809B2 (ja) * 2017-08-04 2022-01-14 キヤノン株式会社 表示装置およびその製造方法ならびに電子機器
CN107579171B (zh) * 2017-08-31 2019-07-30 京东方科技集团股份有限公司 有机电致发光显示基板及其制作方法、显示装置
CN107819019A (zh) * 2017-11-02 2018-03-20 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
KR102014179B1 (ko) * 2017-12-08 2019-08-26 엘지디스플레이 주식회사 유기발광 표시장치와 그의 제조방법
WO2019132910A1 (en) * 2017-12-28 2019-07-04 Intel Corporation Pmos and nmos contacts in common trench
KR102448843B1 (ko) * 2017-12-29 2022-09-28 엘지디스플레이 주식회사 유기전계발광 표시장치 및 그 제조방법
US10580875B2 (en) * 2018-01-17 2020-03-03 Globalfoundries Inc. Middle of line structures
US10325819B1 (en) * 2018-03-13 2019-06-18 Globalfoundries Inc. Methods, apparatus and system for providing a pre-RMG replacement metal contact for a finFET device
CN110299320B (zh) * 2018-03-21 2023-11-21 联华电子股份有限公司 半导体装置以及其制作方法
KR102458311B1 (ko) * 2018-04-11 2022-10-24 삼성전자주식회사 집적회로 소자
KR102583898B1 (ko) * 2018-04-30 2023-10-04 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
JP6754801B2 (ja) * 2018-05-23 2020-09-16 株式会社Ｊｏｌｅｄ 有機ｅｌ表示パネル及び有機ｅｌ表示パネルの製造方法
US10714578B2 (en) * 2018-05-30 2020-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for forming recesses in source/drain regions and devices formed thereof
US10665506B2 (en) * 2018-06-27 2020-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with reduced via bridging risk
US10763208B2 (en) * 2018-08-13 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10672643B2 (en) * 2018-08-22 2020-06-02 International Business Machines Corporation Reducing off-state leakage current in Si/SiGe dual channel CMOS
KR102587878B1 (ko) * 2018-08-31 2023-10-11 엘지디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102608021B1 (ko) * 2018-09-03 2023-12-01 삼성디스플레이 주식회사 전자 장치 및 이의 제조 방법
KR102612036B1 (ko) * 2018-09-27 2023-12-11 삼성디스플레이 주식회사 표시 패널 및 이를 포함한 전자 장치
KR102624512B1 (ko) * 2018-09-28 2024-01-15 삼성디스플레이 주식회사 표시패널 제조방법
KR102602670B1 (ko) * 2018-10-05 2023-11-17 삼성디스플레이 주식회사 입력 감지 유닛을 포함하는 표시 장치
KR102607379B1 (ko) * 2018-10-05 2023-11-30 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102563782B1 (ko) * 2018-10-19 2023-08-04 엘지디스플레이 주식회사 표시 장치
JP7153533B2 (ja) * 2018-10-30 2022-10-14 株式会社ジャパンディスプレイ 表示装置
US11251224B2 (en) * 2018-10-31 2022-02-15 Samsung Display Co., Ltd. Display device and method of fabricating the same
KR20200051075A (ko) * 2018-11-02 2020-05-13 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 전자 장치
KR102639185B1 (ko) * 2018-11-07 2024-02-23 삼성디스플레이 주식회사 입력 감지 유닛을 포함하는 표시 장치
KR102612769B1 (ko) * 2018-11-09 2023-12-11 엘지디스플레이 주식회사 표시장치 및 이의 제조방법
KR102528266B1 (ko) * 2018-11-16 2023-05-04 삼성디스플레이 주식회사 전자 장치
KR102623201B1 (ko) * 2018-11-29 2024-01-09 엘지디스플레이 주식회사 전계발광 표시장치
KR20200072928A (ko) * 2018-12-13 2020-06-23 엘지디스플레이 주식회사 부분 투명 표시장치
KR20200073544A (ko) * 2018-12-14 2020-06-24 엘지디스플레이 주식회사 표시 장치
KR20200073549A (ko) * 2018-12-14 2020-06-24 엘지디스플레이 주식회사 표시 장치
KR102555624B1 (ko) * 2018-12-17 2023-07-14 엘지디스플레이 주식회사 표시장치
KR102651733B1 (ko) * 2018-12-20 2024-03-28 엘지디스플레이 주식회사 표시장치
CN114913791B (zh) * 2018-12-31 2024-03-05 乐金显示有限公司 显示装置
KR20200082582A (ko) * 2018-12-31 2020-07-08 엘지디스플레이 주식회사 표시 영역 내에 관통-홀을 구비한 전계 발광 표시장치
US11152213B2 (en) * 2019-03-01 2021-10-19 International Business Machines Corporation Transistor device with ultra low-k self aligned contact cap and ultra low-k spacer

Also Published As

Publication number Publication date
US11063097B2 (en) 2021-07-13
CN111261671A (zh) 2020-06-09
CN111261671B (zh) 2023-06-23
US20200176530A1 (en) 2020-06-04
DE102019130733A1 (de) 2020-06-04

Similar Documents

Publication Publication Date Title
US11864425B2 (en) Electroluminescent display device having large size and high definition
CN106935624B (zh) 有机发光二极管显示装置
US11063097B2 (en) Transparent display device
JP2017120788A (ja) 有機発光ダイオード表示装置
CN113130565B (zh) 电致发光显示装置
CN110010652B (zh) 电致发光显示设备及其制造方法
CN111326549B (zh) 电致发光显示装置及其制造方法
US11631724B2 (en) Electroluminescent display device with uneven pattern in non-display area
US11605681B2 (en) Electroluminescent display device
US11903235B2 (en) Transparent display device
US11018198B2 (en) Electroluminescent display device
KR20180077834A (ko) 전계발광 표시장치
US11839108B2 (en) Transparent display device
KR102476561B1 (ko) 전계발광 표시장치
KR102577043B1 (ko) 전계발광 표시장치
KR20220076077A (ko) 유기발광 표시장치
KR20210072451A (ko) 전계발광 표시장치
US11658205B2 (en) Electroluminescent display device
KR20230102691A (ko) 전계발광 표시장치
KR20210017016A (ko) 전계발광 표시장치
KR20200082277A (ko) 전계발광 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal