KR20200119946A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20200119946A
KR20200119946A KR1020190042015A KR20190042015A KR20200119946A KR 20200119946 A KR20200119946 A KR 20200119946A KR 1020190042015 A KR1020190042015 A KR 1020190042015A KR 20190042015 A KR20190042015 A KR 20190042015A KR 20200119946 A KR20200119946 A KR 20200119946A
Authority
KR
South Korea
Prior art keywords
partition wall
electrode
layer
region
display device
Prior art date
Application number
KR1020190042015A
Other languages
English (en)
Inventor
최낙초
권대기
김지희
남기현
유민열
유상희
이준희
정다영
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190042015A priority Critical patent/KR20200119946A/ko
Priority to US16/734,980 priority patent/US11296159B2/en
Priority to EP20157007.4A priority patent/EP3723135A1/en
Priority to CN202010168615.0A priority patent/CN111816784A/zh
Publication of KR20200119946A publication Critical patent/KR20200119946A/ko
Priority to US17/713,034 priority patent/US11871621B2/en

Links

Images

Classifications

    • H01L27/3246—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H01L27/3253—
    • H01L27/3258—
    • H01L27/3262—
    • H01L51/5203—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/115—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers comprising active inorganic nanostructures, e.g. luminescent quantum dots
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/127—Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates
    • H10K59/1275—Electrical connections of the two substrates
    • H01L2251/303—
    • H01L2251/558—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/816—Multilayers, e.g. transparent multilayers

Abstract

일 실시예에 따른 표시 장치는 기판, 기판 위에 위치하는 박막 트랜지스터, 상기 박막 트랜지스터와 연결된 제1 전극, 상기 제1 전극과 중첩하는 발광층 및 제2 전극, 상기 제1 전극 및 상기 제2 전극 사이에 위치하는 제1 격벽, 그리고 상기 제1 격벽과 중첩하는 제2 격벽을 포함하고, 상기 제1 격벽은 블랙 안료(black pigment) 및 블랙 염료(black dye) 중 적어도 하나를 포함하고, 상기 제2 격벽은 유기 절연 물질을 포함하며, 상기 제2 격벽의 적어도 일부는 상기 제1 전극과 중첩한다.

Description

표시 장치{DISPLAY DEVICE}
본 개시는 표시 장치에 관한 것이다.
발광 표시 장치는 두 개의 전극과 그 사이에 위치하는 발광층을 포함하며, 하나의 전극인 캐소드(cathode)로부터 주입된 전자(electron)와 다른 전극인 애노드(anode)로부터 주입된 정공(hole)이 발광층에서 결합하여 여기자(exciton)를 형성하고, 여기자가 에너지를 방출하면서 발광한다.
발광 표시 장치는 캐소드, 애노드 및 발광층으로 이루어진 발광 다이오드를 포함하는 복수개의 화소를 포함하며, 각 화소에는 발광 다이오드를 구동하기 위한 복수개의 트랜지스터 및 커패시터(Capacitor)가 형성되어 있다.
실시예들은 외광 노출에 대한 신뢰성이 우수하면서 암점 불량이 제어된 표시 장치를 제공하기 위한 것이다.
일 실시예에 따른 표시 장치는 기판, 기판 위에 위치하는 박막 트랜지스터, 상기 박막 트랜지스터와 연결된 제1 전극, 상기 제1 전극과 중첩하는 발광층 및 제2 전극, 상기 제1 전극 및 상기 제2 전극 사이에 위치하는 제1 격벽, 그리고 상기 제1 격벽과 중첩하는 제2 격벽을 포함하고, 상기 제1 격벽은 블랙 안료(black pigment) 및 블랙 염료(black dye) 중 적어도 하나를 포함하고, 상기 제2 격벽은 유기 절연 물질을 포함하며, 상기 제2 격벽의 적어도 일부는 상기 제1 전극과 중첩한다.
상기 제2 격벽의 끝단은 상기 제1 전극과 접촉하고, 상기 제2 격벽과 상기 제1 전극이 접촉하는 너비는 약 2 마이크로미터 이상일 수 있다.
상기 제2 격벽은 서로 다른 두께를 가지는 제1 영역 및 제2 영역을 포함할 수 있다.
상기 표시 장치는 상기 제2 전극 위에 위치하는 봉지층을 더 포함하고, 상기 제2 영역은 상기 봉지층을 지지할 수 있다.
상기 제1 전극은 제1층, 제2층 및 제3층을 포함하고, 상기 제1층 및 상기 제3층 각각은 ITO, IZO, ZnO, In2O3, IGO 및 AZO 중 어느 하나를 포함하고, 상기 제2층은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 중 어느 하나를 포함할 수 있다.
상기 제1 전극의 표면은 상기 제2층을 노출하는 홈을 포함할 수 있다.
상기 제2 격벽 위에 위치하는 제3 격벽을 더 포함할 수 있다.
상기 제1 전극 위에 상기 제2 격벽이 위치하고, 상기 제2 격벽 위에 상기 제1 격벽이 위치할 수 있다.
상기 제1 격벽은 상기 제2 격벽의 상부면 상에 위치할 수 있다.
상기 제1 격벽 위에 위치하는 제3 격벽을 더 포함할 수 있다.
상기 제3 격벽과 상기 제2 격벽은 동일한 물질을 포함할 수 있다.
상기 박막 트랜지스터와 상기 제1 전극 사이에 위치하는 절연막을 포함하고, 상기 제1 격벽 및 상기 제2 격벽은 상기 절연막과 접촉할 수 있다.
상기 제1 격벽은 상기 제2 격벽의 상부면 및 적어도 2개의 측면과 중첩할 수 있다.
상기 제1 격벽은 상기 제1 전극과 이격될 수 있다.
상기 제3 격벽은 상기 제2 격벽의 상부면과 접촉할 수 있다.
일 실시예에 따른 표시 장치는 기판, 기판 위에 위치하는 박막 트랜지스터, 상기 박막 트랜지스터와 연결된 제1 전극, 상기 제1 전극과 상기 박막 트랜지스터 사이에 위치하는 절연막, 상기 절연막 위에 차례로 위치하는 제1 격벽 및 제2 격벽, 그리고 상기 제1 전극과 중첩하는 발광층 및 제2 전극을 포함하고, 상기 제2 격벽의 끝단은 상기 제1 전극의 상부면과 접촉한다.
상기 제1 격벽이 포함하는 황(S)의 함량은 상기 제2 격벽이 포함하는 황(S)의 함량보다 작을 수 있다.
상기 제1 격벽이 포함하는 블랙 안료 및 블랙 염료 중 적어도 하나의 함량은 상기 제2 격벽이 포함하는 블랙 안료 및 블랙 염료 중 적어도 하나의 함량보다 클 수 있다.
상기 표시 장치는 봉지층을 포함하고, 상기 제2 영역의 두께는 상기 제1 영역의 두께보다 크며, 상기 제2 영역은 상기 봉지층을 지지할 수 있다.
상기 발광층은 양자점을 포함할 수 있다.
상기 제2 격벽은 상기 제1 격벽의 측면 및 상기 제1 전극의 상부면과 접촉할 수 있다.
실시예들에 따르면 외광에 대한 신뢰도가 우수하면서도 암점 불량률이 낮은 표시 장치를 제공할 수 있다.
도 1은 일 실시예에 따른 표시 장치의 단면도이다.
도 2는 일 실시예에 따른 표시 장치의 일부 영역에 대한 확대도이다.
도 3은 일 실시예에 따른 표시 장치의 단면도이다.
도 4는 일 실시예에 따른 표시 장치의 단면도이다.
도 5는 일 실시예에 따른 표시 장치의 단면도이다.
도 6은 일 실시예에 따른 표시 장치의 단면도이다.
도 7은 일 실시예에 따른 표시 장치의 단면도이다.
도 8은 일 실시예에 따른 표시 장치의 단면도이다.
도 9는 일 실시예에 따른 표시 장치의 단면도이다.
도 10은 일 실시예에 따른 표시 장치의 단면도이다.
도 11은 일 실시예에 따른 표시 장치의 단면도이다.
도 12A는 일 실시예에 따른 S의 함량에 대한 그래프이고, 도 12B는 제1 격벽 및 제2 격벽에 대한 EDS 분석 이미지이다.
도 13은 제1 격벽 및 제2 격벽에 대한 TEM 이미지이다.
도 14는 제1 전극과 제2 격벽이 중첩하는 폭에 따른 암점률을 나타낸 그래프이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
이하에서는 도 1 및 도 2를 참조하여 일 실시예에 따른 표시 장치에 대해 설명한다. 도 1은 일 실시예에 따른 표시 장치의 단면도이고, 도 2는 일 실시예에 따른 표시 장치의 일부 영역에 대한 확대도이다.
우선 도 1을 참조하면, 기판(110)은 투명한 글래스 기판을 포함하거나, 플라스틱층 및 배리어층이 교번하여 적층된 기판을 포함할 수 있다. 일 실시예에 따른 기판(110)은 평판형 기판이거나, 벤딩, 폴딩 또는 롤링이 가능한 플렉서블 기판일 수 있다.
기판(110) 상에는 버퍼층(111)이 위치한다. 버퍼층(111)은 기판(110)으로부터 표시 장치 내부를 향해 불순물 등이 확산되는 현상을 방지할 수 있다. 또한 버퍼층(111)은 기판(110)의 표면이 균일하지 않은 경우 기판(110) 표면의 평탄도를 향상시킬 수 있다.
버퍼층(111)은 산화규소, 질화규소 등과 같은 무기 절연 물질을 포함하거나 유기 절연 물질을 포함할 수 있다. 버퍼층(111)은 단일막 또는 다중막일 수 있다. 일 예로 버퍼층(111)이 이중막인 경우, 하부막은 질화규소를 포함하고 상부막은 산화규소를 포함할 수 있으며 이에 제한되는 것은 아니다.
버퍼층(111) 위에 반도체층(130)이 위치한다. 반도체층(130)은 비정질 실리콘, 다결정 실리콘, 산화물 반도체 등을 포함할 수 있으며 이에 제한되는 것은 아니다.
반도체층(130)은 후술할 소스 전극(153)과 연결되는 소스 영역(132), 드레인 전극(155)과 연결되는 드레인 영역(133), 그리고 소스 영역(132) 및 드레인 영역(133) 사이에 위치하는 채널 영역(131)을 포함할 수 있다. 소스 영역(132) 및 드레인 영역(133)은 불순물이 도핑된 상태일 수 있다.
반도체층(130) 및 버퍼층(111) 위에 제1 절연막(141)이 위치한다. 제1 절연막(141)은 질화규소, 산화규소, 금속 산화물 등과 같은 무기 절연 물질을 포함하거나 유기 절연 물질을 포함할 수 있다. 제1 절연막(141)은 단일막이거나 다중막일 수 있다.
제1 절연막(141) 위에 게이트 전극(124)이 위치한다. 게이트 전극(124)은 반도체층(130)의 채널 영역(131)과 중첩한다.
게이트 전극(124)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상을 포함할 수 있다. 게이트 전극(124)은 단일막 또는 다중막을 포함할 수 있다.
게이트 전극(124) 및 제1 절연막(141) 위에 제2 절연막(142)이 위치할 수 있다. 제2 절연막(142)은 질화규소, 산화규소, 금속산화물과 같은 무기 절연 물질을 포함하거나 유기 절연 물질을 포함할 수 있다.
제2 절연막(142) 위에 소스 전극(153) 및 드레인 전극(155)이 위치할 수 있다.
소스 전극(153)과 드레인 전극(155)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상을 포함할 수 있다. 소스 전극(153) 및 드레인 전극(155)은 단일막 또는 다중막을 포함할 수 있다.
소스 전극(153) 및 드레인 전극(155) 각각은 제1 절연막(141) 및 제2 절연막(142)이 가지는 접촉 구멍을 통해 반도체층(130)의 소스 영역(132) 및 드레인 영역(133)과 연결될 수 있다.
소스 전극(153) 및 드레인 전극(155) 위에 제3 절연막(160)이 위치한다. 제3 절연막(160)은 소스 전극(153) 및 드레인 전극(155)을 덮어 평탄화시킬 수 있다. 제3 절연막(160)은 유기 절연 물질 또는 무기 절연 물질을 포함할 수 있다. 제3 절연막(160)은 단일막이거나 다중막일 수 있다.
제3 절연막(160) 위에 제1 전극(191)이 위치한다. 제1 전극(191)은 제3 절연막(160)이 가지는 접촉 구멍을 통해 드레인 전극(155)과 연결될 수 있다.
제1 전극(191)은 투명 전극, 반투명 전극 또는 반사 전극일 수 있다. 제1 전극(191)이 투명 전극 또는 반투명 전극인 경우, 제1 전극(191)은 일 예로 ITO, IZO, ZnO, In2O3, IGO 또는 AZO를 포함할 수 있다. 제1 전극(191)이 반사형 전극인 경우, 제1 전극(191)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등을 포함하는 반사막과, ITO, IZO, ZnO, In2O3, IGO 또는 AZO를 포함하는 층을 포함할 수 있다. 그러나 전술한 바에 제한되는 것은 아니고 제1 전극(191)은 다양한 재질을 포함할 수 있으며, 그 구조 또한 단층 또는 다층이 될 수 있는 등 다양한 변형이 가능하다. 일 실시예에 따른 제1 전극(191)은 삼중막 구조를 가질 수 있으며 ITO, Ag, ITO 순으로 적층된 다층 구조를 가질 수 있다.
제1 전극(191) 및 제3 절연막(160) 위에 격벽(360)이 위치할 수 있다. 격벽(360)은 제1 전극(191)의 일부를 드러내는 개구부(365)를 포함한다. 개구부(365)에는 발광층(370)이 위치할 수 있다. 격벽(360)에 의해 커버되지 않으면서 노출된 영역은 발광 영역이 될 수 있고, 격벽(360)이 위치하는 영역은 비발광 영역이 될 수 있다.
격벽(360)은 제1 격벽(361) 및 제2 격벽(362)을 포함할 수 있다. 제1 격벽(361)이 가지는 제1 개구부(365a)와 제2 격벽(362)이 가지는 제2 개구부(365b)의 크기는 상이할 수 있다. 제1 격벽(361)이 가지는 제1 개구부(365a)의 평면 크기는 제2 격벽(362)이 가지는 제2 개구부(365b)의 평면 크기보다 클 수 있다. 제1 개구부(365a)를 이루는 측면은 제2 격벽(362)과 접촉할 수 있다. 제2 격벽(362)의 끝단은 제1 격벽(361)의 끝단을 덮으면서 제1 전극(191)의 상부면(191p)과 접촉할 수 있다.
제1 격벽(361)은 제1 전극(191)의 일부와 중첩할 수 있다. 제1 격벽(361)은 제1 전극(191)의 끝단과 중첩할 수 있으며 실시예에 따라 제1 격벽(361)은 제3 절연막(160) 위에 위치할 수 있다. 제1 격벽(361)은 제3 절연막(160)과 제2 격벽(362) 사이에 위치할 수 있다. 일 예로 제1 격벽(361)은 제3 절연막(160)과 접촉할 수 있다.
제1 격벽(361)은 아크릴계 유기 화합물, 폴리이미드, 폴리아미드 등의 유기 절연 물질을 포함할 수 있으며, 이에 제한되는 것은 아니다. 이외에 제1 격벽(361)은 광개시제 등을 더 포함할 수 있다. 제1 격벽(361)은 네거티브 감광성 수지 조성물을 이용하여 형성될 수 있다.
일 실시예에 따른 제1 격벽(361)은 블랙 안료(black pigment) 및 블랙 염료(black dye) 중 적어도 하나를 포함할 수 있다. 일 실시예에 따른 블랙 안료는 외광을 흡수하는 흑색 안료 입자와, 흑색 안료 입자에 결합된 분산제를 포함할 수 있으나 이에 제한되지 않고 분산제가 생략된 흑색 안료 입자만을 포함할 수도 있다. 또한 일 실시예에 따른 블랙 염료는 외광을 흡수하는 흑색 염료 입자와, 흑색 염료 입자에 결합된 분산제를 포함할 수 있으나 이에 제한되지 않고 분산제가 생략된 흑색 염료 입자만을 포함할 수도 있다.
제1 격벽(361)은 외광을 흡수하거나 빛샘을 방지할 수 있다. 구체적으로 블랙 안료 및 블랙 염료 중 적어도 하나를 포함하는 제1 격벽(361)은 외광이 제3 절연막(160)으로 침투하는 것을 막아 제3 절연막(160) 등에서 아웃개싱(out-gasing)이 발생하는 현상을 방지할 수 있다. 아웃개싱이 발생하는 경우, 제1 전극 등의 산화가 발생하여 표시 장치의 신뢰도가 저하될 수 있다.
또한 제1 격벽(361)은 게이트선 또는 데이터선과 같은 금속 배선에 외광이 반사되어 빛샘 현상으로 시인되는 것을 감소시킬 수 있으며 이에 따라 표시 장치의 표시 품질을 증가시킬 수 있다.
제1 격벽(361) 위에 제2 격벽(362)이 위치할 수 있다. 제2 격벽(362)은 제1 전극(191)의 일부와 중첩할 수 있다.
제2 격벽(362)은 아크릴계 유기 화합물, 폴리이미드, 폴리아미드 등의 유기 절연 물질을 포함할 수 있다. 제2 격벽(362)은 일 예로 포지티브 감광성 수지 조성물을 이용하여 투명하게 제조될 수 있으나, 이에 제한되는 것은 아니다.
제2 격벽(362)은 제1 격벽(361)과 달리 블랙 안료 및 블랙 염료를 포함하지 않을 수 있다. 따라서 제1 격벽(361)이 포함하는 블랙 안료 및 블랙 염료 중 적어도 하나의 함량은 제2 격벽(362)이 포함하는 블랙 안료 및 블랙 염료의 함량보다 클 수 있다.
제2 격벽(362)은 하기 화학식 1로 표현되는 화합물을 포함할 수 있다. 하기 화학식 1로 표현되는 화합물은 S-O 결합을 포함할 수 있다. 따라서 제2 격벽(362)이 포함하는 황(S)의 함량은 제1 격벽(361)이 포함하는 황(S)의 함량보다 클 수 있다.
Figure pat00001
[화학식 1]
제2 격벽(362)은 제1 영역(362a) 및 제2 영역(362b)을 포함할 수 있다. 제1 영역(362a)의 최대 두께(ta)와 제2 영역(362b)의 최대 두께(tb)는 상이할 수 있다. 제2 영역(362b)의 최대 두께(tb)는 제1 영역(362a)의 최대 두께(ta)의 적어도 2배 이상일 수 있다.
제2 격벽(362)의 제2 영역(362b)은 상대적으로 두꺼운 두께를 가질 수 있다. 제2 영역(362b)은 스페이서와 같은 역할을 할 수 있다. 제2 격벽(362)은 소정의 탄성을 가질 수 있으며 후술할 봉지층(400)을 지지할 수 있다.
제1 영역(362a) 및 제2 영역(362b)은 동일 공정에서 제조될 수 있다. 구체적으로 제2 개구부(365b)와 중첩하는 영역은 마스크 오픈부에 의해 노출되고, 제1 영역(362a)과 중첩하는 영역은 하프톤 마스크와 중첩하고, 제2 영역(362b)과 중첩하는 영역은 마스크 차광부와 중첩하여 제조될 수 있다. 마스크 오픈부에 의해 노출된 부분은 제거됨으로써 제2 개구부(365b)를 형성하고, 마스크 차광부와 중첩하는 영역은 제2 두께(tb)를 가지는 제2 영역(362b)을 형성하고, 하프톤 마스크와 중첩하는 영역은 제1 두께(ta)를 가지는 제1 영역(362a)을 형성할 수 있다. 이때 하프톤 마스크와 중첩하는 영역은 노광량에 따라 제1 두께(ta)가 변할 수 있다. 노광량이 많을수록 제1 두께(ta)는 얇아질 수 있다. 그러나 노광량이 많아지더라도 제2 두께(tb)는 일정할 수 있다.
일 실시예에 따른 제1 격벽(361)의 두께(t1)는 약 0.5 마이크로미터 내지 약 3 마이크로미터일 수 있다. 제2 격벽(362)의 제1 두께(ta) 및 제2 두께(tb)는 약 0.3 마이크로미터 내지 약 1 마이크로미터이면서 전술한 조건을 만족할 수 있다.
제2 격벽(362)은 제1 전극(191)의 상부면(191p)과 접촉할 수 있다. 제2 격벽(362)과 제1 전극(191)의 상부면(191p)이 접촉하는 면적의 너비를 제1 너비(w1)라고 할 때, 제1 너비(w1)은 약 2 마이크로미터 이상일 수 있다. 제1 너비(w1)가 약 2 마이크로미터 미만인 경우 암점 불량률이 10 % 이상일 수 있다. 표시 장치의 암점 불량률을 감소시키기 위해 제1 너비는 상기 수치를 만족시킬 수 있다.
이하 도 2를 참조하여 보다 구체적으로 설명한다.
도 2를 참조하면, 일 실시예에 따른 제1 전극(191)은 삼중막 구조를 가질 수 있다. 제1 전극(191)은 제1 층(191a), 제2 층(191b) 및 제3 층(191c)을 포함할 수 있다. 이때 제1 층(191a) 및 제3 층(191c)은 ITO, IZO, ZnO, In2O3, IGO 및 AZO 중 어느 하나를 포함할 수 있으며, 제2 층(191b)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 중 어느 하나를 포함할 수 있다.
삼중막으로 형성된 제1 전극(191)의 상부면(191p)은 일부 파여진 홈(A)을 포함할 수 있다. 홈(A)은 제1 전극(191)을 형성하는 공정에서 자연스럽게 형성되는 표면 형태일 수 있다.
제2 층(191b)이 포함하는 금속은 홈(A)을 관통하여 성장할 수 있으며 특히 제1 격벽(361) 내에서도 성장할 수 있다. 이에 따라 제2 층(191b)이 포함하는 금속은 도 2에 도시된 바와 같이 부풀어오른 상태의 금속 결함(B)을 생성할 수 있다. 뿐만 아니라 제1 전극(191)의 끝단에서 노출된 제2 층(191b)도 제1 격벽(361) 방향을 따라 성장할 수 있다.
일 실시예에 따른 표시 장치는 제1 격벽(361)을 덮는 제2 격벽(362)을 포함한다. 제2 격벽(362)은 전술한 금속 결함(B)이 성장하는 것을 막을 수 있다. 금속 결함(B)의 제어를 통해 화소 불량을 저감시킬 수 있다. 제2 격벽(362)은 상기 화학식 1로 표현되는 화합물을 포함할 수 있으며, 상기 화합물이 포함하는 -S-O 결합은 금속 결함(B)의 성장을 억제할 수 있다.
제2 격벽(362)이 없는 경우, 금속 결함(B)은 계속해서 성장할 수 있으며, 이 경우 공통 전극(270)과 접촉하거나 해당 영역에 필드(field) 집중이 발생되면서 쇼트가 발생할 수 있다. 금속 결함(B)을 포함하는 화소는 암점이 되어 화소 불량을 야기한다.
다시 도 1을 참조하면 개구부(365)에 의해 노출된 제1 전극(191) 위에 발광층(370)이 위치한다. 발광층(370) 및 격벽(360) 위에는 기판(110) 전면과 중첩하는 제2 전극인 공통 전극(270)이 위치한다. 제1 전극(191), 발광층(370) 및 공통 전극(270)은 발광 다이오드를 형성할 수 있다.
공통 전극(270)은 투명 전극, 반투명 전극 또는 반사형 전극일 수 있다. 공통 전극(270)이 투명 전극 또는 반투명 전극인 경우 일함수가 작은 금속, 일 예로 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물을 포함하는 층과 ITO, IZO, ZnO 또는 In2O3 등의 투명 도전층 또는 반투명 도전층을 포함할 수 있다. 공통 전극(270)이 반사형 전극인 경우, 일 예로 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물을 포함하는 층을 포함할 수 있다. 물론 공통 전극(270)이 포함하는 물질 및 적층 구조가 이에 한정되는 것은 아니며 다양한 변형이 가능함은 물론이다.
여기서, 제1 전극(191)은 정공 주입 전극인 애노드이며, 공통 전극(270)은 전자 주입 전극인 캐소드가 된다. 그러나 본 실시예는 반드시 이에 한정되는 것은 아니며, 표시 장치의 구동 방법에 따라 제1 전극(191)이 캐소드가 되고, 공통 전극(270)이 애노드가 될 수도 있다. 제1 전극(191) 및 공통 전극(270)으로부터 각각 정공과 전자가 발광층(370) 내부로 주입되고, 주입된 정공과 전자가 결합한 엑시톤(exiton)이 여기상태로부터 기저 상태로 떨어질 때 발광이 이루어진다.
한편 발광층(370)은 저분자 유기물 또는 PEDOT(Poly 3,4-ethylenedioxythiophene) 등의 고분자 유기물을 포함할 수 있다. 발광층(370)은 발광층과, 정공 주입층, 정공 수송층, 전자 수송층 및 전자 주입층 중 하나 이상을 포함하는 다중막을 포함할 수 있다. 이들 모두를 포함할 경우, 정공 주입층이 양극인 제1 전극(191) 상에 위치하고, 그 위로 정공 수송층, 발광층, 전자 수송층, 전자 주입층이 차례로 적층될 수 있다.
그러나 전술한 바에 제한되지 않고 발광층(370)은 양자점(Quantum Dot) 물질을 포함할 수 있다. 양자점의 코어는 II-VI족 화합물, III-V족 화합물, IV-VI족 화합물, IV족 원소, IV족 화합물 및 이들의 조합에서 선택될 수 있다.
II-VI족 화합물은 CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnO, HgS, HgSe, HgTe, MgSe, MgS 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; CdSeS, CdSeTe, CdSTe, ZnSeS, ZnSeTe, ZnSTe, HgSeS, HgSeTe, HgSTe, CdZnS, CdZnSe, CdZnTe, CdHgS, CdHgSe, CdHgTe, HgZnS, HgZnSe, HgZnTe, MgZnSe, MgZnS 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 HgZnTeS, CdZnSeS, CdZnSeTe, CdZnSTe, CdHgSeS, CdHgSeTe, CdHgSTe, HgZnSeS, HgZnSeTe, HgZnSTe 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다.
III-V족 화합물은 GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs, InSb 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; GaNP, GaNAs, GaNSb, GaPAs, GaPSb, AlNP, AlNAs, AlNSb, AlPAs, AlPSb, InGaP, InNP, InNAs, InNSb, InPAs, InPSb, GaAlNP 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 GaAlNAs, GaAlNSb, GaAlPAs, GaAlPSb, GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPSb, InAlNP, InAlNAs, InAlNSb, InAlPAs, InAlPSb 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다.
IV-VI족 화합물은 SnS, SnSe, SnTe, PbS, PbSe, PbTe 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; SnSeS, SnSeTe, SnSTe, PbSeS, PbSeTe, PbSTe, SnPbS, SnPbSe, SnPbTe 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 SnPbSSe, SnPbSeTe, SnPbSTe 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다. IV족 원소로는 Si, Ge 및 이들의 혼합물로 이루어진 군에서 선택될 수 있다. IV족 화합물로는 SiC, SiGe 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물일 수 있다.
이때, 이원소 화합물, 삼원소 화합물 또는 사원소 화합물은 균일한 농도로 입자 내에 존재하거나, 농도 분포가 부분적으로 다른 상태로 나누어져 동일 입자 내에 존재하는 것일 수 있다. 또한 하나의 양자점이 다른 양자점을 둘러싸는 코어/쉘 구조를 가질 수도 있다. 코어와 쉘의 계면은 쉘에 존재하는 원소의 농도가 중심으로 갈수록 낮아지는 농도 구배(gradient)를 가질 수 있다.
몇몇 실시예에서, 양자점은 전술한 나노 결정을 포함하는 코어 및 상기 코어를 둘러싸는 쉘을 포함하는 코어-쉘 구조를 가질 수 있다. 상기 양자점의 쉘은 상기 코어의 화학적 변성을 방지하여 반도체 특성을 유지하기 위한 보호층 역할 및/또는 양자점에 전기 영동 특성을 부여하기 위한 차징층(charging layer)의 역할을 수행할 수 있다. 상기 쉘은 단층 또는 다중층일 수 있다. 코어와 쉘의 계면은 쉘에 존재하는 원소의 농도가 중심으로 갈수록 낮아지는 농도 구배(gradient)를 가질 수 있다. 상기 양자점의 쉘의 예로는 금속 또는 비금속의 산화물, 반도체 화합물 또는 이들의 조합 등을 들 수 있다.
예를 들어, 상기 금속 또는 비금속의 산화물은 SiO2, Al2O3, TiO2, ZnO, MnO, Mn2O3, Mn3O4, CuO, FeO, Fe2O3, Fe3O4, CoO, Co3O4, NiO 등의 이원소 화합물, 또는 MgAl2O4, CoFe2O4, NiFe2O4, CoMn2O4등의 삼원소 화합물을 예시할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
또, 상기 반도체 화합물은 CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnSeS, ZnTeS, GaAs, GaP, GaSb, HgS, HgSe, HgTe, InAs, InP, InGaP, InSb, AlAs, AlP, AlSb등을 예시할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
양자점은 약 45nm 이하, 바람직하게는 약 40nm 이하, 더욱 바람직하게는 약 30nm 이하의 발광 파장 스펙트럼의 반치폭(full width of half maximum, FWHM)을 가질 수 있으며, 이 범위에서 색순도나 색재현성을 향상시킬 수 있다. 또한 이러한 양자점을 통해 발광되는 광은 전 방향으로 방출되는바, 광 시야각이 향상될 수 있다.
또한, 양자점의 형태는 당 분야에서 일반적으로 사용하는 형태의 것으로 특별히 한정하지 않지만, 보다 구체적으로 구형, 피라미드형, 다중 가지형(multi-arm), 또는 입방체(cubic)의 나노 입자, 나노 튜브, 나노와이어, 나노 섬유, 나노 판상 입자 등의 형태의 것을 사용할 수 있다.
양자점은 입자 크기에 따라 방출하는 광의 색상을 조절 할 수 있으며, 이에 따라 양자점은 청색, 적색, 녹색 등 다양한 발광 색상을 가질 수 있다.
공통 전극(270) 상에는 발광 다이오드를 보호하는 봉지층(400)이 위치할 수 있다. 봉지층(400)은 실런트(미도시)에 의해 기판(110)과 결합될 수 있다. 봉지층(400)은 유리, 석영, 세라믹, 플라스틱, 및 금속 등 다양한 소재로 형성될 수 있다.
본원 명세서는 평판 형태의 봉지층(400)을 도시하였으나 이에 제한되지 않고 실런트를 사용하지 않으면서 공통 전극(270) 상에 위치하는 봉지층(400)을 포함할 수 있다. 이때 봉지층(400)은 무기막의 단층 또는 유기막의 단층을 포함하거나 무기막과 유기막이 교번하여 적층된 층을 포함할 수 있다. 일 예로 봉지층(400)은 2개의 무기막, 그리고 2개의 무기막 사이에 위치하는 유기막을 포함할 수 있다. 일 예에 따른 봉지층(400)은 공통 전극(270) 상에 위치할 수 있으며 도시된 도면과 달리 공통 전극(270)과 이격된 공간이 없도록 형성될 수 있다.
이상 본 명세서에서는 표시 영역의 각 화소에 위치하는 일 박막 트랜지스터와 이와 연결된 발광 다이오드를 설명하였다. 그러나 일 화소는 적어도 두 개의 박막 트랜지스터와 하나의 축전 소자를 포함할 수 있으며, 이에 제한되지 않고 일 화소는 셋 이상의 박막 트랜지스터와 둘 이상의 축전 소자를 포함할 수도 있다. 여기서, 화소는 화상을 표시하는 최소 단위를 말한다.
제1 격벽(361)만을 포함하는 경우 암점 불량율이 약 10% 내지 약 50%에 이를 수 있으며, 제2 격벽(362)만을 포함하는 경우 암점 불량율이 약 1% 미만일 수 있다. 그러나 제2 격벽(362)만을 포함하는 경우 빛샘 현상이 발생하거나 외광에 대한 신뢰성이 낮을 수 있다. 일 실시예에 따른 표시 장치는 제1 격벽(361)을 포함함으로써 빛샘 현상을 방지하고 아웃개싱을 억제함은 물론, 제2 격벽(362)을 포함함으로써 암점 불량율을 감소시켜 우수한 표시 품질을 가지는 표시 장치를 제공할 수 있다.
이하에서는 도 3 내지 도 11을 참조하여 일 실시예에 따른 표시 장치에 대해 설명한다. 도 3 내지 도 11 각각은 일 실시예에 따른 표시 장치의 단면도이다. 앞서 도 1 및 도 2에서 설명한 구성요소와 동일 유사한 구성요소에 대한 설명은 생략할 수 있다.
우선 도 3을 참조하면, 제1 전극(191) 및 제3 절연막(160) 위에 격벽(360)이 위치할 수 있다. 격벽(360)은 제1 격벽(361), 제2 격벽(362) 및 제3 격벽(363)을 포함한다.
제1 격벽(361)은 아크릴계 유기 화합물, 폴리이미드, 폴리아미드 등의 유기 절연 물질을 포함할 수 있으며, 이에 제한되는 것은 아니다. 이외에 제1 격벽(361)은 광개시제 등을 더 포함할 수 있다. 또한 제1 격벽(361)은 네거티브 감광성 수지 조성물을 이용하여 형성될 수 있다.
일 실시예에 따른 제1 격벽(361)은 블랙 안료(black pigment) 및 블랙 염료(dye) 중 적어도 하나를 포함할 수 있다. 일 실시예에 따른 블랙 안료는 외광을 흡수하는 흑색 안료 입자와, 흑색 안료 입자에 결합된 분산제를 포함할 수 있으나 이에 제한되지 않고 분산제가 생략된 흑색 안료 입자만을 포함할 수도 있다. 또한 일 실시예에 따른 블랙 염료는 외광을 흡수하는 흑색 염료 입자와, 흑색 염료 입자에 결합된 분산제를 포함할 수 있으나 이에 제한되지 않고 분산제가 생략된 흑색 염료 입자만을 포함할 수도 있다.
제1 격벽(361) 위에 제2 격벽(362)이 위치할 수 있다. 제2 격벽(362)은 제1 전극(191)의 일부와 중첩할 수 있다. 제2 격벽(362)은 전반적으로 동일한 두께를 가질 수 있다.
일 실시예에 따른 제1 격벽(361)의 최대 두께(t1)는 약 0.5 마이크로미터 내지 약 3 마이크로미터일 수 있다. 제2 격벽(362)의 최대 두꼐(t2)는 약 0.3 마이크로미터 내지 약 1 마이크로미터일 수 있다.
제2 격벽(362)은 아크릴계 유기 화합물, 폴리이미드, 폴리아미드 등의 유기 절연 물질을 포함할 수 있다. 제2 격벽(362)은 일 예로 포지티브 감광성 수지 조성물을 이용하여 제조될 수 있으나, 이에 제한되는 것은 아니다. 제2 격벽(362)은 제1 격벽(361)과 달리 블랙 안료 및 블랙 염료를 포함하지 않을 수 있으며 일 예에 따라 투명할 수 있다. 제2 격벽(362)은 상기 화학식 1로 표현되는 화합물을 포함할 수 있다.
다음 제2 격벽(362) 위에 제3 격벽(363)이 위치할 수 있다. 제3 격벽(363)은 제2 격벽(362)의 상부면(362p)에만 위치할 수 있다. 제3 격벽(363)은 제2 격벽(362)을 형성하고 난 이후에 별도의 공정으로 형성될 수 있다.
제3 격벽(363)은 제2 격벽(362)과 동일 물질을 포함할 수 있다. 본 명세서는 제2 격벽(362)과 제3 격벽(363)을 별도의 구성요소로 도시하였으나, 동일 물질을 포함하는 제2 격벽(362) 및 제3 격벽(363)은 실질적으로 하나의 층으로 보일 수 있다.
제3 격벽(363)은 제2 격벽(362)의 일부와 중첩할 수 있다. 제3 격벽(363)은 스페이서와 같은 기능을 할 수 있으며, 전술한 바와 같이 봉지층을 지지할 수 있다.
다음, 도 4를 참조하면, 제1 전극(191) 및 제3 절연막(160) 위에 격벽(360)이 위치할 수 있다. 격벽(360)은 제1 격벽(361) 및 제2 격벽(362)을 포함한다.
제3 절연막(160) 위에 제2 격벽(362)이 위치하고, 제2 격벽(362) 위에 제1 격벽이 위치할 수 있다. 제2 격벽(362)은 제1 격벽(361)과 제3 절연막(160) 사이에 위치할 수 있다. 일 실시예에 따라 제2 격벽(362)은 제3 절연막(160)과 직접 접촉할 수 있다.
제2 격벽(362)은 아크릴계 유기 화합물, 폴리이미드, 폴리아미드 등의 유기 절연 물질을 포함할 수 있다. 제2 격벽(362)은 일 예로 포지티브 감광성 수지 조성물을 이용하여 제조될 수 있으나, 이에 제한되는 것은 아니다. 제2 격벽(362)은 제1 격벽(361)과 달리 블랙 안료 및 염료를 포함하지 않을 수 있으며 투명할 수 있다. 제2 격벽(362)은 상기 화학식 1로 표현되는 화합물을 포함할 수 있다.
제2 격벽(362)은 제1 영역(362a) 및 제2 영역(362b)을 포함할 수 있다. 제1 영역(362a)의 최대 두께(ta)와 제2 영역(362b)의 최대 두께(tb)는 상이할 수 있다. 제2 영역(362b)의 최대 두께(tb)는 제1 영역(362a)의 최대 두께(ta)의 적어도 2배 이상일 수 있다.
제1 영역(362a) 및 제2 영역(362b)은 동일 공정에서 제조될 수 있다. 구체적으로 제2 개구부(365b)와 중첩하는 영역은 마스크 오픈부에 의해 노출되고, 제1 영역(362a)과 중첩하는 영역은 하프톤 마스크와 중첩하고, 제2 영역(362b)과 중첩하는 영역은 마스크 차광부와 중첩하여 제조될 수 있다. 마스크 오픈부에 의해 노출된 부분은 제거됨으로써 제2 개구부(365b)를 형성하고, 마스크 차광부와 중첩하는 영역은 제2 두께(tb)를 가지는 제2 영역(362b)을 형성하고, 하프톤 마스크와 중첩하는 영역은 제1 두께(ta)를 가지는 제1 영역(362a)을 형성할 수 있다. 이때 하프톤 마스크와 중첩하는 영역은 노광량에 따라 제1 두께(ta)가 변할 수 있다. 노광량이 많을수록 제1 두께(ta)는 얇아질 수 있다. 그러나 노광량이 많아지더라도 제2 두께(tb)는 일정할 수 있다.
제2 격벽(362) 위에 제1 격벽(361)이 위치할 수 있다. 제1 격벽(361)은 제1 전극(191)의 일부와 중첩할 수 있다. 이때 제1 격벽(361)의 끝단은 제1 전극(191)의 상부면(191p)과 접촉할 수 있다.
제1 격벽(361)이 가지는 제1 개구부(365a)와 제2 격벽(362)이 가지는 제2 개구부(365b)의 크기는 상이할 수 있다. 제1 격벽(361)이 가지는 제1 개구부(365a)의 평면 크기는 제2 격벽(362)이 가지는 제2 개구부(365b)의 평면 크기보다 작을 수 있다. 제2 개구부(365b)를 이루는 측면은 제1 격벽(361)과 접촉할 수 있다. 제1 격벽(361)은 제2 개구부(365b)를 이루는 측면을 둘러쌀 수 있다. 제1 격벽(361)의 끝단은 제2 개구부(365b) 내부에 위치하면서 제1 전극(191)의 상부면(191p)과 접촉할 수 있다.
제1 격벽(361)은 아크릴계 유기 화합물, 폴리이미드, 폴리아미드 등의 유기 절연 물질을 포함할 수 있으며, 이에 제한되는 것은 아니다. 이외에 제1 격벽(361)은 광개시제 등을 더 포함할 수 있다. 또한 제1 격벽(361)은 네거티브 감광성 수지 조성물을 이용하여 형성될 수 있다.
일 실시예에 따른 제1 격벽(361)은 블랙 안료(black pigment) 및 블랙 염료(black dye) 중 적어도 하나를 포함할 수 있다. 일 실시예에 따른 블랙 안료는 외광을 흡수하는 흑색 안료 입자와, 흑색 안료 입자에 결합된 분산제를 포함할 수 있으나 이에 제한되지 않고 분산제가 생략된 흑색 안료 입자만을 포함할 수도 있다. 일 실시예에 따른 블랙 염료는 외광을 흡수하는 흑색 염료 입자와, 흑색 염료 입자에 결합된 분산제를 포함할 수 있으나 이에 제한되지 않고 분산제가 생략된 흑색 염료 입자만을 포함할 수도 있다.
다음, 도 5를 참조하면, 제1 전극(191) 및 제3 절연막(160) 위에 제2 격벽(362) 및 제1 격벽(361)이 차례로 위치할 수 있다.
제2 격벽(362)은 아크릴계 유기 화합물, 폴리이미드, 폴리아미드 등의 유기 절연 물질을 포함할 수 있다. 제2 격벽(362)은 일 예로 포지티브 감광성 수지 조성물을 이용하여 제조될 수 있으나, 이에 제한되는 것은 아니다. 제2 격벽(362)은 제1 격벽(361)과 달리 블랙 안료 및 블랙 염료를 포함하지 않을 수 있으며, 투명할 수 있다. 제2 격벽(362)은 상기 화학식 1로 표현되는 화합물을 포함할 수 있다.
제2 격벽(362)은 제1 영역(362a) 및 제2 영역(362b)을 포함할 수 있다. 제1 영역(362a)의 최대 두께(ta)와 제2 영역(362b)의 최대 두께(tb)는 상이할 수 있다. 제2 영역(362b)의 최대 두께(tb)는 제1 영역(362a)의 최대 두께(ta)의 적어도 2배 이상일 수 있다.
제1 격벽(361)은 제2 격벽(362) 위에 위치할 수 있으며 제1 전극(191)과 접촉하지 않을 수 있다. 본 명세서는 제1 격벽(361)이 제2 격벽(362)의 상부면(362p)에만 위치하는 실시예를 도시하였으나, 이에 제한되지 않고 제1 격벽(361)은 제2 격벽(362)의 측면과 중첩하면서 제1 전극(191)의 상부면(191p)과 접촉하지 않는 어떠한 형태도 가질 수 있다.
일 실시예에 따른 제1 격벽(361)은 블랙 안료(black pigment) 및 블랙 염료(black dye) 중 적어도 하나를 포함할 수 있다. 일 실시예에 따른 블랙 안료는 외광을 흡수하는 흑색 안료 입자와, 흑색 안료 입자에 결합된 분산제를 포함할 수 있으나 이에 제한되지 않고 분산제가 생략된 흑색 안료 입자만을 포함할 수도 있다. 일 실시예에 따른 블랙 염료는 외광을 흡수하는 흑색 염료 입자와, 흑색 염료 입자에 결합된 분산제를 포함할 수 있으나 이에 제한되지 않고 분산제가 생략된 흑색 염료 입자만을 포함할 수도 있다.
제1 격벽(361)이 가지는 제1 개구부(365a)와 제2 격벽(362)이 가지는 제2 개구부(365b)의 크기는 상이할 수 있다. 제1 격벽(361)이 가지는 제1 개구부(365a)의 평면 크기는 제2 격벽(362)이 가지는 제2 개구부(365b)의 평면 크기보다 클 수 있다.
다음 도 6을 참조하면, 제1 전극(191) 및 제3 절연막(160) 위에 제2 격벽(362), 제1 격벽(361) 및 제3 격벽(363)이 차례로 위치할 수 있다.
제2 격벽(362)은 아크릴계 유기 화합물, 폴리이미드, 폴리아미드 등의 유기 절연 물질을 포함할 수 있다. 제2 격벽(362)은 일 예로 포지티브 감광성 수지 조성물을 이용하여 제조될 수 있으나, 이에 제한되는 것은 아니다. 제2 격벽(362)은 제1 격벽(361)과 달리 블랙 안료 ?? 블랙 염료를 포함하지 않을 수 있으며 투명할 수 있다. 제2 격벽(362)은 상기 화학식 1로 표현되는 화합물을 포함할 수 있다.
제2 격벽(362) 위에 제1 격벽(361)이 위치할 수 있다. 제1 격벽(361)은 제1 전극(191)의 일부와 중첩할 수 있다. 이때 제1 격벽(361)의 끝단은 제1 전극(191)의 상부면(191p)과 접촉할 수 있다.
일 실시예에 따른 제1 격벽(361)은 블랙 안료(black pigment) 및 블랙 염료(black dye) 중 적어도 하나를 포함할 수 있다. 일 실시예에 따른 블랙 안료는 외광을 흡수하는 흑색 안료 입자와, 흑색 안료 입자에 결합된 분산제를 포함할 수 있으나 이에 제한되지 않고 분산제가 생략된 흑색 안료 입자만을 포함할 수도 있다. 일 실시예에 따른 블랙 염료는 외광을 흡수하는 흑색 염료 입자와, 흑색 염료 입자에 결합된 분산제를 포함할 수 있으나 이에 제한되지 않고 분산제가 생략된 흑색 염료 입자만을 포함할 수도 있다.
제1 격벽(361) 위에는 제3 격벽(363)이 위치할 수 있다. 제3 격벽(363)은 제1 격벽(361)의 상부면(361p)과 중첩할 수 있다. 또한 제3 격벽(363)은 제2 격벽(362)과 동일한 물질을 포함할 수 있다.
제3 격벽(363)은 제1 격벽(361)의 일부와 중첩할 수 있다. 제3 격벽(363)이 위치하는 영역은, 제2 격벽(362), 제1 격벽(361) 및 제3 격벽(363)이 중첩할 수 있으며, 상기 영역은 스페이서와 같이 전술한 봉지층 등을 지지할 수 있다.
다음 도 7을 참조하면, 제1 전극(191) 및 제3 절연막(160) 위에 제2 격벽(362), 제1 격벽(361) 및 제3 격벽(363)이 차례로 위치할 수 있다.
제2 격벽(362)은 제3 절연막(160) 위에 위치하면서 제1 전극(191)의 일부와 중첩할 수 있다.
제2 격벽(362)은 아크릴계 유기 화합물, 폴리이미드, 폴리아미드 등의 유기 절연 물질을 포함할 수 있다. 제2 격벽(362)은 일 예로 포지티브 감광성 수지 조성물을 이용하여 제조될 수 있으나, 이에 제한되는 것은 아니다. 제2 격벽(362)은 제1 격벽(361)과 달리 블랙 안료 및 염료를 포함하지 않을 수 있으며 투명할 수 있다. 제2 격벽(362)은 상기 화학식 1로 표현되는 화합물을 포함할 수 있다.
제1 격벽(361)은 제2 격벽(362) 위에 위치할 수 있다. 본 명세서는 제1 격벽(361)이 제2 격벽(362)의 상부면(362p) 상에만 위치하는 실시예를 도시하고 있으나 이에 제한되지 않으며 제2 격벽(362)의 측면과도 중첩할 수 있다. 다만 제1 격벽(361)은 제1 전극(191)의 상부면(191p)과 접촉하지 않을 수 있다.
일 실시예에 따른 제1 격벽(361)은 블랙 안료(black pigment) 및 블랙 염료를 포함할 수 있다. 일 실시예에 따른 블랙 안료는 외광을 흡수하는 흑색 안료 입자와, 흑색 안료 입자에 결합된 분산제를 포함할 수 있으나 이에 제한되지 않고 분산제가 생략된 흑색 안료 입자만을 포함할 수도 있다. 또한 일 실시예에 따른 블랙 염료는 외광을 흡수하는 흑색 염료 입자와, 흑색 염료 입자에 결합된 분산제를 포함할 수 있으나 이에 제한되지 않고 분산제가 생략된 흑색 염료 입자만을 포함할 수도 있다.
제1 격벽(361) 위에는 제3 격벽(363)이 위치할 수 있다. 제3 격벽(363)은 제1 격벽(361)의 상부면(361p)과 중첩할 수 있다. 제3 격벽(363)이 위치하는 영역은, 제2 격벽(362), 제1 격벽(361) 및 제3 격벽(363)이 중첩하고 있으며, 이는 스페이서와 같은 역할을 할 수 있다.
제3 격벽(363)은 제2 격벽(362)과 동일한 물질을 포함할 수 있다.
다음 도 8을 참조하면, 제3 절연막(160) 및 제1 전극(191) 위에 제2 격벽(362), 제1 격벽(361) 및 제3 격벽(363)이 위치할 수 있다.
제2 격벽(362)은 제1 전극(191)의 끝단과 중첩할 수 있다. 제1 전극(191)의 끝단은 제2 격벽(362)에 의해 커버될 수 있다. 제1 전극(191)이 포함하는 금속은 제2 격벽(362)에 의해 금속 결함으로 성장하는 것이 제어될 수 있다.
제2 격벽(362)은 투명한 재질일 수 있다. 제2 격벽(362)은 아크릴계 유기 화합물, 폴리이미드, 폴리아미드 등의 유기 절연 물질을 포함할 수 있다. 제2 격벽(362)은 일 예로 포지티브 감광성 수지 조성물을 이용하여 제조될 수 있으나, 이에 제한되는 것은 아니다. 제2 격벽(362)은 제1 격벽(361)과 달리 블랙 안료 및 블랙 염료를 포함하지 않을 수 있다. 제2 격벽(362)은 상기 화학식 1로 표현되는 화합물을 포함할 수 있다.
제1 격벽(361)은 제3 절연막(160), 제2 격벽(362) 및 제1 전극(191) 위에 위치할 수 있다. 제1 격벽(361)은 단면상 제2 격벽(362)의 상부면(362p) 및 측면(362s)을 감싸는 형태를 가질 수 있다. 제1 격벽(361)은 제2 격벽(362)의 측면(362s)을 감싸면서 제1 전극(191)의 상부면(191p)과 접촉할 수 있다.
일 실시예에 따른 제1 격벽(361)은 블랙 안료(black pigment) 및 블랙 염료(black dye) 중 적어도 하나를 포함할 수 있다. 일 실시예에 따른 블랙 안료는 외광을 흡수하는 흑색 안료 입자와, 흑색 안료 입자에 결합된 분산제를 포함할 수 있으나 이에 제한되지 않고 분산제가 생략된 흑색 안료 입자만을 포함할 수도 있다. 또한 일 실시예에 따른 블랙 염료는 외광을 흡수하는 흑색 염료 입자와, 흑색 염료 입자에 결합된 분산제를 포함할 수 있으나 이에 제한되지 않고 분산제가 생략된 흑색 염료 입자만을 포함할 수도 있다.
제1 격벽(361) 위에는 제3 격벽(363)이 위치할 수 있다. 제3 격벽(363)은 제2 격벽(362)과 동일한 물질을 포함할 수 있다. 제3 격벽(363)은 제1 격벽(361)의 일부와 중첩할 수 있다.
제3 격벽(363)은 제1 격벽(361)의 일부와 중첩할 수 있다. 제3 격벽(363)이 위치하는 영역은, 제2 격벽(362), 제1 격벽(361) 및 제3 격벽(363)이 적층된 영역으로 스페이서와 같은 역할을 할 수 있다.
다음 도 9를 참조하면 제3 절연막(160) 위에 제1 격벽(361)이 위치할 수 있다. 이때 제1 격벽(361)은 제1 전극(191)과 중첩하지 않을 수 있다. 평면상 제1 전극(191)과 제1 격벽(361)은 이격될 수 있다.
제3 절연막(160), 제1 전극(191) 및 제1 격벽(361) 위에 제2 격벽(362)이 위치할 수 있다. 제2 격벽(362)은 제1 전극(191)과 제1 격벽(361)이 이격된 사이 공간에 위치할 수 있다. 제2 격벽(362)은 상기 공간을 통해 제3 절연막(160)의 상부면(160s)과 접촉할 수 있다.
제2 격벽(362)은 제1 영역(362a) 및 제2 영역(362b)을 포함할 수 있다. 제1 영역(362a)의 최대 두께(ta)와 제2 영역(362b)의 최대 두께(tb)는 상이할 수 있다. 제2 영역(362b)의 최대 두께(tb)는 제1 영역(362a)의 최대 두께(ta)의 적어도 2배 이상일 수 있다.
제2 격벽(362)의 제2 영역(362b)은 상대적으로 두꺼운 두께를 가질 수 있다. 제2 영역(362b)은 스페이서와 같은 역할을 할 수 있다. 제2 격벽(362)은 소정의 탄성을 가질 수 있으며 전술한 봉지층을 지지할 수 있다.
제2 격벽(362)은 아크릴계 유기 화합물, 폴리이미드, 폴리아미드 등의 유기 절연 물질을 포함할 수 있다. 제2 격벽(362)은 일 예로 포지티브 감광성 수지 조성물을 이용하여 제조될 수 있으나, 이에 제한되는 것은 아니다. 제2 격벽(362)은 제1 격벽(361)과 달리 블랙 안료 및 블랙 염료를 포함하지 않을 수 있으며 투명할 수 있다. 제2 격벽(362)은 상기 화학식 1로 표현되는 화합물을 포함할 수 있다.
다음 도 10을 참조하면, 제1 전극(191) 및 제3 절연막(160) 위에 제2 격벽(362), 제1 격벽(361) 및 제3 격벽(363)이 차례로 위치할 수 있다.
제2 격벽(362)은 제1 전극(191)의 일부와 중첩할 수 있다. 제2 격벽(362)은 아크릴계 유기 화합물, 폴리이미드, 폴리아미드 등의 유기 절연 물질을 포함할 수 있다. 제2 격벽(362)은 일 예로 포지티브 감광성 수지 조성물을 이용하여 제조될 수 있으나, 이에 제한되는 것은 아니다. 제2 격벽(362)은 제1 격벽(361)과 달리 블랙 안료 및 블랙 염료를 포함하지 않을 수 있으며 투명할 수 있다. 제2 격벽(362)은 상기 화학식 1로 표현되는 화합물을 포함할 수 있다.
제2 격벽(362) 위에는 제1 격벽(361)이 위치할 수 있다. 일 실시예에 따른 제1 격벽(361)은 제2 격벽(362)의 상부면(362p)과 중첩할 수 있다.
제2 격벽(362) 및 제1 격벽(361) 위에 제3 격벽(363)이 위치할 수 있다. 제3 격벽(363)은 제1 격벽(361)의 상부면(361p)을 덮으면서 제1 격벽(361)의 측면(361s)과도 중첩할 수 있다. 제3 격벽(363)은 제2 격벽(362)의 상부면(362p)과 중첩할 수 있다. 본 명세서는 제3 격벽(363)과 제2 격벽(362)의 가장자리가 정렬되는 실시예를 도시하였으나 이에 제한되는 것은 아니며 제3 격벽(363)의 끝단이 제2 격벽(362)의 측면과 중첩하는 형태도 가능함은 물론이다.
제3 격벽(363)은 제1 영역(363a) 및 제2 영역(363b)을 포함할 수 있다. 제1 영역(363a)의 최대 두께(ta)와 제2 영역(363b)의 최대 두께(tb)는 상이할 수 있다. 제2 영역(363b)의 최대 두께(tb)는 제1 영역(363a)의 최대 두께(ta)의 적어도 2배 이상일 수 있다.
제2 영역(363b)이 위치하는 영역은, 제2 격벽(362), 제1 격벽(361) 및 제3 격벽(363)의 제2 영역(363b)이 중첩하면서 스페이서와 같은 역할을 할 수 있다. 제2 영역(363b)은 전술한 봉지층을 지지할 수 있다.
다음, 도 11을 참조하면, 제1 전극(191) 및 제3 절연막(160) 위에 격벽(360)이 위치할 수 있다. 격벽(360)은 제1 격벽(361), 제2 격벽(362) 및 제3 격벽(363)을 포함한다.
제1 격벽(361)은 제1 전극(191)의 일부와 중첩할 수 있으며 제3 절연막(160)의 상부면 위에 위치할 수 있다.
제1 격벽(361)은 아크릴계 유기 화합물, 폴리이미드, 폴리아미드 등의 유기 절연 물질을 포함할 수 있으며, 이에 제한되는 것은 아니다. 이외에 제1 격벽(361)은 광개시제 등을 더 포함할 수 있다. 또한 제1 격벽(361)은 네거티브 감광성 수지 조성물을 이용하여 형성될 수 있다.
일 실시예에 따른 제1 격벽(361)은 블랙 안료(black pigment) 및 블랙 염료(black dye) 중 적어도 하나를 포함할 수 있다. 일 실시예에 따른 블랙 안료는 외광을 흡수하는 흑색 안료 입자와, 흑색 안료 입자에 결합된 분산제를 포함할 수 있으나 이에 제한되지 않고 분산제가 생략된 흑색 안료 입자만을 포함할 수도 있다. 또한 일 실시예에 따른 블랙 염료는 외광을 흡수하는 흑색 염료 입자와, 흑색 염료 입자에 결합된 분산제를 포함할 수 있으나 이에 제한되지 않고 분산제가 생략된 흑색 염료 입자만을 포함할 수도 있다.
제1 전극(191)의 상부면(191p) 위에 제2 격벽(362)이 위치할 수 있다. 제2 격벽(362)은 제1 격벽(361)의 측면(361s)과 중첩하면서 제1 전극(191)와 중첩할 수 있다. 제2 격벽(362)은 제1 격벽(361)이 가지는 개구부의 측면을 둘러싸는 형태를 가질 수 있다. 전술한 금속 결함은 제1 격벽(361)과 제1 전극(191)이 만나는 경계에서 발생할 가능성이 크며, 이러한 경계를 제2 격벽(362)으로 둘러쌈으로써 금속 결함의 성장을 방지할 수 있다.
제2 격벽(362)은 아크릴계 유기 화합물, 폴리이미드, 폴리아미드 등의 유기 절연 물질을 포함할 수 있다. 제2 격벽(362)은 일 예로 포지티브 감광성 수지 조성물을 이용하여 제조될 수 있으나, 이에 제한되는 것은 아니다. 제2 격벽(362)은 제1 격벽(361)과 달리 블랙 안료 및 블랙 염료를 포함하지 않을 수 있으며 일 예에 따라 투명할 수 있다. 제2 격벽(362)은 상기 화학식 1로 표현되는 화합물을 포함할 수 있다.
다음 제1 격벽(361)의 상부면(361p) 상에 제3 격벽(363)이 위치할 수 있다. 제3 격벽(363)은 제2 격벽(362)과 동일 물질을 포함할 수 있다. 제3 격벽(363)은 스페이서와 같은 기능을 할 수 있으며, 전술한 바와 같이 봉지층을 지지할 수 있다.
이하에서는 도 12A 및 도 14를 참조하여 실시예에 따른 표시 장치에 대해 설명한다. 도 12A는 일 실시예에 따른 S의 함량에 대한 그래프이고, 도 12B는 제1 격벽 및 제2 격벽에 대한 EDS 분석 이미지이고, 도 13은 제1 격벽 및 제2 격벽에 대한 TEM 이미지이고, 도 14는 제1 전극과 제2 격벽이 중첩하는 폭에 따른 암점률을 나타낸 그래프이다.
일 실시예에 따른 제2 격벽은 투명한 재질일 수 있으며, 상기 화학식 1로 표현되는 화합물을 포함할 수 있다. 또한 제1 격벽은 블랙 안료를 포함할 수 있다.
도 12A를 참조하면, 스퍼터링 시간(sputter time)이 경과함에 따라 표시 장치가 포함하는 캐핑층, 캐소드, 전자 보조층, 발광층, 정공 보조층 및 격벽 순으로 S 원소 함량을 비교할 수 있다. 스퍼터링 시간(sputter time)이 0에서 500s인 경우(캐핑층, 캐소드, 전자 보조층, 발광층 및 정공 보조층에 해당하는 영역)까지는 S 원소 함량이 거의 유사한 결과값을 나타낸다. 일 실시예에 따른 격벽은 도 12A에서 500s 에서 600s인 경우에 해당한다. 이때 제2 격벽(A)은 상기 화학식 1로 표현되는 화합물을 포함하므로 TOF-SIMS 분석을 진행함에 따라 제1 격벽(B) 대비 S 원소가 나타내는 강도(Intensity)가 증가함을 알 수 있다. 즉, 제1 격벽(B)과 제2 격벽(A)은 도 12A에 나타난 바와 같이 S 원소의 함량 분석을 통해 구분이 가능할 수 있다.
제1 격벽 및 제2 격벽에 대한 EDS 분석 이미지인 도 12B를 참조하면, 원소 C, F, Cl로는 제1 격벽과 제2 격벽의 구분이 어려울 수 있으나, 원소 S의 함량 차이에 의해 제1 격벽과 제2 격벽이 구분됨을 알 수 있다. 또한 도 13에 나타난 바와 같이 제1 격벽(BPDL)과 제2 격벽(PS/PI)은 TEM 이미지를 통해서도 별도의 층으로 구분됨을 확인할 수 있다.
다음 도 14를 참조하면 제2 격벽이 제1 전극과 중첩하는 너비(Overlap)가 증가함에 따른 암점률을 설명한다. 도 1에서 w1에 해당하는 제1 너비를 변경함에 따른 암점률은 도 14에 나타낸 바와 같다. w1에 해당하는 너비가 0 인 경우, 즉 제2 격벽과 제1 전극이 중첩하는 너비가 0 인 경우 암점률은 약 84%일 수 있다. 중첩하는 너비가 증가할수록 암점률은 감소하게 되는데 중첩하는 너비가 약 2.2 마이크로미터 이상인 경우 암점률이 거의 0%일 수 있으며, 실질적으로 제2 격벽이 제1 전극과 중첩하는 너비는 최소 2.0 마이크로미터임이 적절할 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
110: 기판
191: 제1 전극
370: 발광층
270: 제2 전극
361: 제1 격벽
362: 제2 격벽

Claims (23)

  1. 기판,
    기판 위에 위치하는 박막 트랜지스터,
    상기 박막 트랜지스터와 연결된 제1 전극,
    상기 제1 전극과 중첩하는 발광층 및 제2 전극,
    상기 제1 전극 및 상기 제2 전극 사이에 위치하는 제1 격벽, 그리고
    상기 제1 격벽과 중첩하는 제2 격벽을 포함하고,
    상기 제1 격벽은 블랙 안료(black pigment) 및 블랙 염료(black dye) 중 적어도 하나를 포함하고, 상기 제2 격벽은 유기 절연 물질을 포함하며,
    상기 제2 격벽의 적어도 일부는 상기 제1 전극과 중첩하는 표시 장치.
  2. 제1항에서,
    상기 제2 격벽의 끝단은 상기 제1 전극과 접촉하고,
    상기 제2 격벽과 상기 제1 전극이 접촉하는 너비는 약 2 마이크로미터 이상인 표시 장치.
  3. 제1항에서,
    상기 제2 격벽은 서로 다른 두께를 가지는 제1 영역 및 제2 영역을 포함하는 표시 장치.
  4. 제3항에서,
    상기 표시 장치는 상기 제2 전극 위에 위치하는 봉지층을 더 포함하고,
    상기 제2 영역은 상기 봉지층을 지지하는 표시 장치.
  5. 제1항에서,
    상기 제1 전극은 제1층, 제2층 및 제3층을 포함하고,
    상기 제1층 및 상기 제3층 각각은 ITO, IZO, ZnO, In2O3, IGO 및 AZO 중 어느 하나를 포함하고,
    상기 제2층은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 중 어느 하나를 포함하는 표시 장치.
  6. 제5항에서,
    상기 제1 전극의 표면은 상기 제2층을 노출하는 홈을 포함하는 표시 장치.
  7. 제1항에서,
    상기 제2 격벽 위에 위치하는 제3 격벽을 더 포함하는 표시 장치.
  8. 제1항에서,
    상기 제1 전극 위에 상기 제2 격벽이 위치하고,
    상기 제2 격벽 위에 상기 제1 격벽이 위치하는 표시 장치.
  9. 제8항에서,
    상기 제2 격벽은 서로 다른 두께를 가지는 제1 영역 및 제2 영역을 포함하는 표시 장치.
  10. 제8항에서,
    상기 제1 격벽은 상기 제2 격벽의 상부면 상에 위치하는 표시 장치.
  11. 제8항에서,
    상기 제1 격벽 위에 위치하는 제3 격벽을 더 포함하는 표시 장치.
  12. 제11항에서,
    상기 제3 격벽과 상기 제2 격벽은 동일한 물질을 포함하는 표시 장치.
  13. 제1항에서,
    상기 박막 트랜지스터와 상기 제1 전극 사이에 위치하는 절연막을 포함하고,
    상기 제1 격벽 및 상기 제2 격벽은 상기 절연막과 접촉하는 표시 장치.
  14. 제10항에서,
    상기 제1 격벽은 상기 제2 격벽의 상부면 및 적어도 2개의 측면과 중첩하는 표시 장치.
  15. 제1항에서,
    상기 제1 격벽은 상기 제1 전극과 이격된 표시 장치.
  16. 제11항에서,
    상기 제3 격벽은 상기 제2 격벽의 상부면과 접촉하는 표시 장치.
  17. 기판,
    기판 위에 위치하는 박막 트랜지스터,
    상기 박막 트랜지스터와 연결된 제1 전극,
    상기 제1 전극과 상기 박막 트랜지스터 사이에 위치하는 절연막,
    상기 절연막과 중첩하는 제1 격벽 및 제2 격벽, 그리고
    상기 제1 전극과 중첩하는 발광층 및 제2 전극을 포함하고,
    상기 제2 격벽의 끝단은 상기 제1 전극의 상부면과 접촉하는 표시 장치.
  18. 제17항에서,
    상기 제1 격벽이 포함하는 황(S)의 함량은 상기 제2 격벽이 포함하는 황(S)의 함량보다 작은 표시 장치.
  19. 제17항에서,
    상기 제1 격벽이 포함하는 블랙 안료 및 블랙 안료 중 적어도 하나의 함량은 상기 제2 격벽이 포함하는 블랙 안료 및 블랙 안료 중 적어도 하나의 함량보다 큰 표시 장치.
  20. 제17항에서,
    상기 제2 격벽은 두께가 상이한 제1 영역 및 제2 영역을 포함하는 표시 장치.
  21. 제20항에서,
    상기 표시 장치는 봉지층을 포함하고,
    상기 제2 영역의 두께는 상기 제1 영역의 두께보다 크며,
    상기 제2 영역은 상기 봉지층을 지지하는 표시 장치.
  22. 제17항에서,
    상기 발광층은 양자점을 포함하는 표시 장치.
  23. 제17항에서,
    상기 제2 격벽은 상기 제1 격벽의 측면 및 상기 제1 전극의 상부면과 접촉하는 표시 장치.
KR1020190042015A 2019-04-10 2019-04-10 표시 장치 KR20200119946A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190042015A KR20200119946A (ko) 2019-04-10 2019-04-10 표시 장치
US16/734,980 US11296159B2 (en) 2019-04-10 2020-01-06 Display device comprising a first partition wall and a second partition wall
EP20157007.4A EP3723135A1 (en) 2019-04-10 2020-02-12 Display device
CN202010168615.0A CN111816784A (zh) 2019-04-10 2020-03-12 显示装置
US17/713,034 US11871621B2 (en) 2019-04-10 2022-04-04 Display device comprising partition walls

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190042015A KR20200119946A (ko) 2019-04-10 2019-04-10 표시 장치

Publications (1)

Publication Number Publication Date
KR20200119946A true KR20200119946A (ko) 2020-10-21

Family

ID=69581949

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190042015A KR20200119946A (ko) 2019-04-10 2019-04-10 표시 장치

Country Status (4)

Country Link
US (2) US11296159B2 (ko)
EP (1) EP3723135A1 (ko)
KR (1) KR20200119946A (ko)
CN (1) CN111816784A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11631370B2 (en) 2021-08-11 2023-04-18 Samsung Display Co., Ltd. Display device and electronic device including the same
US11678529B2 (en) 2020-10-22 2023-06-13 Samsung Display Co., Ltd. Display device including black layer corresponding to interval between adjacent branches and method of manufacturing the same
US11864416B2 (en) 2020-09-11 2024-01-02 Samsung Display Co., Ltd. Display device that can prevent deterioration of transmittance while preventing contrast deterioration

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220079758A (ko) * 2020-12-04 2022-06-14 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
WO2023190317A1 (ja) * 2022-03-31 2023-10-05 東レ株式会社 表示装置
TW202345385A (zh) * 2022-05-11 2023-11-16 大陸商台州觀宇科技有限公司 發光元件及其製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5545927A (en) 1995-05-12 1996-08-13 International Business Machines Corporation Capped copper electrical interconnects
FR2738393B1 (fr) * 1995-09-06 2000-03-24 Kyocera Corp Substrat d'affichage a plasma et procede pour sa fabrication
JP3541625B2 (ja) 1997-07-02 2004-07-14 セイコーエプソン株式会社 表示装置及びアクティブマトリクス基板
JP3705283B2 (ja) 2002-10-03 2005-10-12 セイコーエプソン株式会社 表示パネル及びその表示パネルを備えた電子機器
KR100573134B1 (ko) 2004-02-26 2006-04-24 삼성에스디아이 주식회사 전계 발광 표시장치
JP5019701B2 (ja) 2004-09-24 2012-09-05 株式会社半導体エネルギー研究所 表示装置
KR100782458B1 (ko) 2006-03-27 2007-12-05 삼성에스디아이 주식회사 유기전계발광표시장치 및 그 제조방법
KR101348408B1 (ko) * 2008-12-02 2014-01-07 엘지디스플레이 주식회사 상부발광 방식 유기전계 발광소자 및 이의 제조 방법
KR100989135B1 (ko) 2009-01-07 2010-10-20 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR101146991B1 (ko) 2010-05-07 2012-05-23 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그 제조방법
JP5954651B2 (ja) 2011-12-09 2016-07-20 株式会社Ｊｏｌｅｄ 表示装置および電子機器
KR102105287B1 (ko) 2012-08-01 2020-04-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101958392B1 (ko) 2014-01-23 2019-07-05 삼성디스플레이 주식회사 표시판 및 표시 장치
US10020351B2 (en) * 2016-06-24 2018-07-10 Lg Display Co., Ltd. Electroluminescence display device
KR101878186B1 (ko) 2016-07-29 2018-08-17 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US10141377B2 (en) * 2016-07-29 2018-11-27 Lg Display Co., Ltd. Electroluminescent display device
KR102629936B1 (ko) * 2016-07-29 2024-01-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102519678B1 (ko) 2016-08-01 2023-04-07 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20180047592A (ko) 2016-10-31 2018-05-10 엘지디스플레이 주식회사 유기발광 표시장치와 그의 제조방법
KR20180062293A (ko) 2016-11-30 2018-06-08 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20180076825A (ko) * 2016-12-28 2018-07-06 엘지디스플레이 주식회사 전계 발광 표시 장치 및 그 제조 방법
JP2019012595A (ja) 2017-06-29 2019-01-24 株式会社ジャパンディスプレイ 発光素子、および発光素子を有する表示装置
JP2019102153A (ja) * 2017-11-29 2019-06-24 株式会社ジャパンディスプレイ 発光素子、および表示装置
KR102513383B1 (ko) * 2017-12-05 2023-03-22 엘지디스플레이 주식회사 전계 발광 표시장치
KR20200066959A (ko) * 2018-12-03 2020-06-11 엘지디스플레이 주식회사 투명표시장치
KR20200078242A (ko) * 2018-12-21 2020-07-01 엘지디스플레이 주식회사 표시장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11864416B2 (en) 2020-09-11 2024-01-02 Samsung Display Co., Ltd. Display device that can prevent deterioration of transmittance while preventing contrast deterioration
US11678529B2 (en) 2020-10-22 2023-06-13 Samsung Display Co., Ltd. Display device including black layer corresponding to interval between adjacent branches and method of manufacturing the same
US11631370B2 (en) 2021-08-11 2023-04-18 Samsung Display Co., Ltd. Display device and electronic device including the same

Also Published As

Publication number Publication date
US20220223670A1 (en) 2022-07-14
US11296159B2 (en) 2022-04-05
US20200328263A1 (en) 2020-10-15
US11871621B2 (en) 2024-01-09
CN111816784A (zh) 2020-10-23
EP3723135A1 (en) 2020-10-14

Similar Documents

Publication Publication Date Title
KR20200119946A (ko) 표시 장치
CN110970473B (zh) 自发光显示装置
US20210028236A1 (en) Color panel and display apparatus including the same
KR20200117080A (ko) 표시 장치 및 이의 제조 방법
US20210280662A1 (en) Display device, method of manufacturing the same, and tiled display device having the same
KR20200108140A (ko) 표시 장치
US20230337488A1 (en) Display device
US11482588B2 (en) Display device having a floating conductive layer
US20240030235A1 (en) Display device and manufacturing method thereof
US11785822B2 (en) Display apparatus including concave portion
US11209698B2 (en) Display device
KR20210002170A (ko) 표시 장치
US11903237B2 (en) Display apparatus and method of manufacturing the same
US11302771B2 (en) Display device including pad arranged in peripheral area
US20220158043A1 (en) Display panel and electronic device
US11770942B2 (en) Display apparatus
KR102575029B1 (ko) 표시 장치
US11678536B2 (en) Organic light emitting display device maintaining constant capacitance of a capacitor despite mask misalignment
US20230240098A1 (en) Display apparatus
US20230413617A1 (en) Display apparatus and method of manufacturing the same
US20220302231A1 (en) Display device
US20230200106A1 (en) Display device and manufacturing method thereof
US20240121991A1 (en) Display apparatus
US20230209962A1 (en) Display apparatus
US20240121982A1 (en) Display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal