DE10004067A1 - Verfahren zum Herstellen eines Bipolarelementes und Bipolarelement - Google Patents

Verfahren zum Herstellen eines Bipolarelementes und Bipolarelement

Info

Publication number
DE10004067A1
DE10004067A1 DE10004067A DE10004067A DE10004067A1 DE 10004067 A1 DE10004067 A1 DE 10004067A1 DE 10004067 A DE10004067 A DE 10004067A DE 10004067 A DE10004067 A DE 10004067A DE 10004067 A1 DE10004067 A1 DE 10004067A1
Authority
DE
Germany
Prior art keywords
layer
base
emitter
electrode
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10004067A
Other languages
English (en)
Inventor
Byung Ryul Ryum
Tae Hyeon Han
Soo Min Lee
Deok Ho Cho
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASB Inc
Original Assignee
ASB Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASB Inc filed Critical ASB Inc
Publication of DE10004067A1 publication Critical patent/DE10004067A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)

Abstract

Verfahren zur Herstellung einer Bipolarvorrichtung sowie das Bipolarelement, bei welcher in-situ dotierte epitaktische Si- oder SiGe-Basisschichten anstatt ionenimplantierte Si-Basisschichten verwendet werden, um höhere Grenzfrequenzen zu erreichen. Die SiGe-Basis weist eine geringere Bandlücke auf als der Si-Emitter und ermöglicht einen höheren Stromgewinn, eine höhere Grenzfrequenz (f¶T¶) und eine höhere maximale Oszillationsfrequenz (f¶max¶). Die schmale Bandlücke der SiGe-Basis ermöglicht außerdem höhere Basisdotierungskonzentrationen. Daher ist der intrinsische Basiswiderstand verringert und der Rauschfaktor ist geringer. Parasitäre Basiswiderstände werden ebenfalls durch Verwenden eines Metallsilizids bei der ohmschen Basiselektrode verringert. Die Erfindung schafft bei vereinfachtem Herstellungsprozess verringerte Kosten sowie größere Wiederholbarkeit und Zuverlässigkeit.

Description

Die Erfindung betrifft Bipolarverbindungselemente, wie beispielsweise eine Verbindungs-Diode oder einen Verbindungs- Transistor sowie ein Verfahren zum Herstellen derselben. Insbesondere betrifft die Erfindung einen Bipolartransistor und ein Verfahren zum Herstellen des Bipolartransistors, bei welchem eine Silizium- oder eine Silizium-Germaniumschicht ((SiGe)-schicht) als eine Basis verwendet.
Der Bereich der Halbleiter mit hochentwickelter Technologie kann in folgende Bereiche unterteilt werden:
den Bereich der Speicher,
den Bereich der systemintegrierten Schaltungen (IC), welcher durch den anwendungsspezifischen integrierten Schaltkreis (ASIC) repräsentiert wird,
den Bereich der integrierten Funkfrequenz-Schaltkreise (RFIC), welcher für die drahtlose Kommunikation von grundlegender Bedeutung ist, und
den Bereich von digitalen und analogen integrierten Hochgeschwindigkeits-Schaltkreisen, die im Bereich der Datenverarbeitung eingesetzt werden.
Unter diesen Halbleiterbereichen betrifft die vorliegende Erfindung insbesondere die Halbleiterelemente mit hoher maximaler Oszilationsfrequenz (fmax) und hoher Grenzfrequenz (fT), welche die Bereiche der RFICs sowie der digitalen und analogen Hochgeschwindigkeits-ICs betreffen. Da wir in einer Zeit leben, in welcher drahtlose Kommunikation weit verbreitet ist und der Bedarf daran explosionsartig steigt, steigt auch der Bedarf an Hochfrequenzelementen, da die mit Kommunikationsqualität sich erhöht und die Märkte im Bereich der Hochfrequenztechnologie, welche unterschiedliche Kommunikationsdienste bereitstellen für eine große Anzahl von Teilnehmern, wachsen. Auch aufgrund der Tatsache, dass der Bedarf an Hochgeschwindigkeits-Informations-Kommunikations- Netzwerken in der heutigen Gesellschaft steigt, werden die Forschung und die Entwicklung von Hochgeschwindigkeitstransistoren aktiv vorangetrieben. Derzeit ist ein 10 Gbps-integrierter Schaltkreis, welcher einen Hochgeschwindigkeitstransistor mit 60 GHz verwendet, für die Verwendung bei optischer Kommunikation entwickelt worden und befindet sich in einem Zustand allgemeiner Verwendung. Der homogene bipolare Silizium-Sperrschichttransistor, welcher eine Silizium-Basisschicht aufweist, die durch Ionen-Implantation von Dotierungsatomen ausgebildet ist, weist eine maximale Frequenz (Grenzfrequenz) fT von 30 GHz auf. Der heterogene bipolare Sperrschichttransistor (HBT, heterojunction bipolar transistor), welcher eine epitaktisch gewachsene SiGe- Basisschicht aufweist, erreicht eine maximale Frequenz fT im Bereich von 50-250 GHz und eine Frequenz fmax von 50-260 GHz.
Da SiGe einen geringeren Bandabstand (Eg) aufweist als Silizium, erhöht der Unterschied zwischen den Bandabständen (ΔEg) zwischen dem Siliziumemitter und der SiGe-Basis den Stromgewinn exponentiell und die Frequenzen fT und fmax nehmen im Vergleich zu dem homogenen bipolaren Sperrschichttransistor ebenfalls zu. Daher kann die Dotierungskonzentration in der SiGe-Basis in dem Bereich von exp(ΔEg) erhöht werden, ohne dass der Stromgewinn verringert wird. Der Basiswiderstand wird verringert und dementsprechend wird der Rauschfaktor verringert. Ausserdem ist es möglich, den Energieverbrauch zu senken, da der Vorspannstrom zum Erreichen von fT verringert ist. Im Vergleich zu der Basis des Transistors, welche mittels Ionen-Implantation gemäß einem herkömmlichen Verfahren hergestellt ist, kann eine Basis, welche mittels des epitaktischen Aufwachsverfahrens hergestellt ist, sehr viel dünner sein, bis in den Bereich von ungefähr 200 Å und dementsprechend ist die Grenzfrequenz erhöht. Da der Germaniumanteil in der SiGe-Basis von der Emitterseite zu der Kollektorseite rampenförmig linear zunimmt, werden die zu der Basis durchgehenden Elektronen beschleunigt. Daher können die Frequenzen fT und fmax weiter erhöht werden, indem der Ge-Gehalt erhöht wird. Der SiGe-HBT ist mit Siliziumvorrichtungen vollständig prozesskompatibel. Ausserdem ist es möglich, höhere Frequenzen fT und fmax als 100 GHz durch Verwenden eines 0,8 bis 1,0 µm Photolithographieverfahrens zu erreichen. Das heisst, dass anders als bei Speichern und ASICs, bei welchen die Strukturauflösung bis auf 0,18 bis 0,25 µm abgesenkt wird, SiGe-HBTs durch Wiederverwenden der nicht mehr aktuellen Produktionsmittel für den 0,8 bis 1,0 Mikrometerbereich hergestellt werden können. Daher haben sie großen wirtschaftlichen Wert und können mit einem hohen Durchsatz produziert werden.
Es gibt mehrere Patente, welche den Stand der Technik für SiGe- HBTS offenbaren, beispielsweise von IBM in den Vereinigten Staaten, von NEC, Hitachi und SONY in Japan, von TEMIC in Deutschland und von Electronics and Telecommunications Research Institute (ETRI) in Korea. Die strukturellen Eigenschaften und Nachteile des Standes der Technik werden nachfolgend erläutert.
Der Stand der Technik von NEC in Japan ist eine Art superselbstjustierter NPN HBT. Bei diesem speziellen Transistor wird die SiGe aufweisende Basisschicht selektiv in dem aktiven Bereich des Elements aufgewachsen und sowohl der Kollektor- Basis-Übergang als auch der Emitter-Basis-Übergang sind selbstjustiert. Das Verfahren zur Herstellung dieses superselbstjustierten Transistors wird nachfolgend erläutert.
Wie aus Fig. 1a ersichtlich, wird ein vergrabener n+-Typ Kollektor 11 durch Ionen-Implantation von n+-Typ Verunreinigungen (Dotierungsatomen) in einen p-Typ Siliziumsubstrat 1 ausgebildet. Eine Kollektorschicht 10 wird über dem resultierenden Aufbau abgeschieden. Eine Kollektorsenke 13, welche den vergrabenen Kollektor 11 und eine nachfolgend ausgebildete Kollektorhalbleiterelektrode verbindet, wird durch Implantation von n+-Typ Verunreinigungsionen in dem Bereich, der aus der Fig. 1a ersichtlich ist, ausgebildet. Ein Graben wird durch Ätzen der Kollektorschicht 10 und des Substrats 1 ausgebildet, um die benachbarten Transistoren elektrisch zu isolieren. Der Isolationsgraben 71 wird mit einem Isoliermaterial wie beispielsweise Bor-Phosphor-Silizium-Glas (borum phosphors silicia glas, BPSG) gefüllt. Dann wird die Oberfläche des Isolationsgrabens 71 mittels eines chemisch-mechanischen Polierverfahrens (CMP) aus dem BPSG geebnet, so dass die Oberfläche des Isolationsgrabens 71 dieselbe Höhe wie die Oberfläche der Kollektorschicht 10 erhält. Es werden eine Kollektorisolationsschicht 17 aus einer Siliziumoxidschicht, eine Basishalbleiterelektrode 23 aus einer p+-Typ Polysiliziumschicht und eine Emitterisolationsschicht 37 aus einer Siliziumnitridschicht durch sequentielles Abscheiden auf dem Substrat 1 ausgebildet, auf welchem die Kollektorschicht 10 und der Isolationsgraben 71 ausgebildet sind. Die Kollektorisolationsschicht 17 ist in dem Bereich geebnet, in welchem der Emitter durch Ätzen der Emitterisolationsschicht 37 und die Basishalbleiterelektrode 23 freigelegt sind. Dann wird durch Abscheiden einer Isolationsschicht und isotropisches Ätzen derselben eine erste Seitenwandisolationsschicht 73 an der inneren Seitenwand der Basishalbleiterelektrode 23 und der Emitterisolationsschicht 37 ausgebildet. Durch Nassätzen der freiliegenden Kollektorisolationsschicht 17 wird die Kollektorschicht 10 unter der Kollektorisolationsschicht 17 freigelegt. Nachdem die Kollektorschicht 10 freigelegt ist, wird durch fortführendes Nassätzen ein Unterschnitt 27a von vorbestimmter Tiefe unter der Basishalbleiterelektrode 23 ausgebildet. Die n Typ Verunreinigungsionen werden selektiv dem intrinsischen Kollektorbereich 15 mittels Ionenimplantation der resultierenden Struktur zugesetzt, um die Grenzfrequenz zu erhöhen.
Wie aus Fig. 1b ersichtlich, werden eine Basisschicht 20, welche aus undotiertem SeGe besteht, eine p+-SiGe-Schicht und eine undotierte Si-Schicht, welche später der Emitter 35 wird, selektiv auf der freigelegten Kollektorschicht 10 aufgewachsen und unter der freigelegten Basishalbleiterelektrode 23 in dem Unterschnitt 27a. Hierbei ist ein Basisverbindungsabschnitt 27b, welcher selektiv unter der Basishalbleiterelektrode 23 abgeschieden wird, polykristallin, während die Basisschicht 20 auf der Kollektorschicht 10 monokristallin ist. Eine Siliziumschicht wird ausserdem selektiv darauf aufgewachsen, um die Verbindung zwischen der Basishalbleiterelektrode 23 und der Basisschicht 20 sicherzustellen. Während dieses Schrittes wird die Aufwachsrate der monokristallinen Siliziumschicht auf der Basisschicht 20 derart gesteuert, dass diese sehr viel geringer ist als die Aufwachsrate des polykristallinen Basisverbindungsabschnitts 27b, so dass die Dickenunterschiede der undotierten Siliziumschicht auf der Basisschicht 20 minimiert werden. Die zweite Seitenwand-Isolationssschicht 75, welche die erste Seitenwand-Isolationsschicht 73 bedeckt und welche einen Teil der Basisschicht 20 kontaktiert, wird durch Auftragen des Isolationsmaterials wie beispielsweise einer Siliziumnitridschicht und durch anisotropes Ätzen derselben ausgebildet. Dann wird die Kollektorsenke 13 durch teilweises Öffnen der Kollektor-Isolationsschicht 17 freigelegt. Eine n Typ Polysiliziumschicht wird auf der resultierenden Struktur abgeschieden. Diese wird strukturiert, um eine Emitterhalbleiterelektrode 33 auf der Basisschicht 20 und eine Kollektorhalbleiterelektrode 13a auf der Kollektorsenke 13 zu bilden. Durch Diffundieren von Verunreinigungen in die Emitterhalbleiterelektrode 33 der undotierten Si-Schicht durch thermisches Tempern wird an dem obersten Teil der Basis 20 ein n-Typ Emitter 35 ausgebildet. Der verbleibende Abschnitt der Basis 20 ist die intrinsische Basisschicht 25. Als Ergebnis wird ein superselbstjustierter Transistor hergestellt, bei welchem der Kollektor-Basis-Abschnitt durch den Unterschnitt selbstjustiert ist und bei welchem der Emitter-Basis-Abschnitt durch die ersten und zweiten Seitenwände selbstjustiert ist, ohne Verwenden von Masken.
Da die Tiefe des Unterschnitts 27a durch die Ätzzeit des Nassätzverfahrens gesteuert wird, ist es schwierig, die parasitäre Kapazität des Kollektor-Basis-Übergangs gleichförmig auszubilden, welche durch die Tiefe bestimmt ist. Wenn die Basisschicht selektiv auf der Kollektorschicht in dem oxidstrukturierten Wafer aufgewachsen wird, variieren die Dicke der Basisschicht, die Dotierungskonzentration in der Basisschicht und die Ge-Konzentration in der SiGe-Schicht entsprechend der Dichte und Größe des freiliegenden Abschnittes der Kollektorschicht. Dieser Effekt, der sogenannte Ladeeffekt, kann die Prozessstabilität verringern und zu uneinheitlichen Vorrichtungs-Leistungen innerhalb des Wafers führen. Um den Ladeeffekt zu verringern, wird der Aufwachsdruck der Basisschicht verringert. Jedoch wird in diesem Fall der Durchsatz verringert. Gemäß diesem Stand der Technik weist die Basiselektrode p+-Polysilizium auf. Der parasitäre Widerstand des p+-Polysiliziums ist größer als jener eines Metalls und vermeidet daher das Erhöhen der Frequenz fmax.
Der zweite Stand der Technik ist ein Patent von IBM in den USA und betrifft SiGe-HBT mit einer Titansilizidschicht, welche als ohmsche Elektrode an dem Emitter, der Basis und an dem Kollektor verwendet wird, wie aus Fig. 2 ersichtlich, um parasitäre Widerstände bei dem Emitter, der Basis und dem Kollektor zu reduzieren. Das Herstellungsverfahren dieses SiGe- HBT wird nachfolgend erläutert.
Wie aus Fig. 2a ersichtlich, wird ein vergrabener Kollektor 11 durch Implantation von n+-Typ Verunreinigungsionen in einem p- Typ Siliziumsubstrat 1 ausgebildet. Eine Kollektorschicht 10 wird durch Abscheiden von Silizium auf dem Siliziumsubstrat 1 ausgebildet. Ein Graben wird durch Ätzen des Substrats 1 und der Kollektorschicht 10 zur Isolation des Elements ausgebildet. Eine Isolationsschicht wird aus einem Isoliermaterial wie beispielsweise Siliziumoxid an der Innenseite des Grabens ausgebildet. Polysilizium wird in den Rest der Innenseite des Grabens gefüllt und geebnet mittels eines chemisch-mechanischen Polierverfahrens. Als Ergebnis wird der polysilizium-gefüllte Isolationsgraben 71 ausgebildet. Eine Kollektorisolationsschicht (Feldoxidschicht) 17 wird durch vertiefte lokale Oxidation von Silizium ausgebildet (recessed LOCOS). Bei diesem Verfahren wird der Abschnitt mit Ausnahme des aktiven Bereichs der Kollektorschicht 10 auf eine vorbestimmte Tiefe geätzt und der Abschnitt der Kollektorschicht mit Ausnahme des bereits geätzten Abschnittes wird thermisch oxidiert. Anders ausgedrückt wird die Kollektorisolationsschicht 17 nur in dem Bereich der Kollektorschicht 10, bis auf die Kollektorsenke 13, welche ausgebildet werden wird, und bis auf den Kollektor 15, auf welchem ein Emitter ausgebildet werden wird, ausgebildet. Eine n+-Typ Kollektorsenke 13 wird durch Implantation von n Typ Verunreinigungsionen in einen Teil der Kollektorschicht 10 durch Verwenden eines Photowiderstands und der Kollektorisolationsschicht 17 als Maske ausgebildet. Auf der resultierenden Struktur wird eine Basisschicht, welche eine p+- SiGe-Schicht aufweist und eine undotierte Si-Schicht auf der Basisschicht aufgewachsen, aus welcher später durch Diffundieren eine n-Typ Verunreinigung ein Emitter ausgebildet wird. In diesem Schritt wird eine monokristalline Basisschicht auf dem aktiven Kollektor 15 abgeschieden, welche als Basisschicht 25 verwendet wird, während auf der Kollektorisolationsschicht 17 eine polykristalline oder amorphe Basisschicht ausgebildet wird, welche als die Basishalbleiterelektrode 23 verwendet wird. Der äussere Abschnitt in der Basishalbleiterelektrode 23 wird unter Verwenden eines Photowiderstandes als Maske abgeätzt. Eine Emitter-Isolationsschicht 37, wie beispielsweise Siliziumoxid, wird abgeschieden. Ein Emitterbereich wird durch Eliminieren des dem aktiven Kollektor 15 entsprechenden Abschnittes und der Basis 25 der Emitterisolationsschicht 37 durch Verwenden einer Photowiderstands-Maske geöffnet.
Wie aus Fig. 2b ersichtlich, wird eine Emitterhalbleiterelektrode 33 durch Abscheiden und Strukturieren von n+-Polysilizium ausgebildet. Eine Seitenwand- Siliziumoxidschicht 77 wird an der Aussenseite der Emitterhalbleiterelektrode 33 durch Auftragen von Siliziumoxidmaterial und anisotropes Ätzen desselben ausgebildet. Durch weiteres anisotropisches Oxidätzen wird die Emitterisolationsschicht 37 auf der Basishalbleiterelektrode 23 eliminiert.
Durch Verwenden einer selektiven Titansilizidstruktur lediglich auf der Siliziumoberfläche werden eine ohmsche Kollektorelektrode 19, eine ohmsche Basiselektrode 29 und eine ohmsche Emitterelektrode 39 gleichzeitig ausgebildet. Bei der vorliegenden Vorrichtung sind der Kontaktwiderstand und der parasitäre Basiswiderstand durch die ohmschen Metallsilizidelektroden 19, 29, 39 auf den Halbleiterelektroden verringert.
In diesem Fall ist, um eine Emittermetallelektrode auf der ohmschen Emitterelektrode auszubilden, die Größe der ohmschen Emitterelektrode größer als jene der Emittermetallelektrode. Je schmaler der Emitter ist, desto größer sind die Frequenzen fT und fmax. Deswegen sollte die Kante des Emitters mit einem Abstand L von der Kante der ohmschen Basiselektrode beabstandet sein. Anders ausgedrückt ist der Rand der intrinsischen Basis unterhalb des Emitters von dem Rand der ohmschen Basiselektrode mit dem Abstand L beabstandet. Deshalb ist das Auftreten eines parasitären Widerstandes in dem extrinsischen Basisbereich über die Länge L nicht vermeidbar. Um den Emitterkontaktwiderstand zu reduzieren, muss die ohmsche Emitterelektrode größer werden, jedoch wird dann auch die Länge L größer. Daher ist es schwierig, die Vorrichtung für höhere Geschwindigkeiten und geringeren Energieverbrauch kleiner auszubilden. Verlängern der ohmschen Emitterelektrode nach aussen aus dem aktiven Bereich des Elements, um die Emittermetallelektrode darauf anzuschliessen, könnte ein Weg sein, diese Schwierigkeit zu umgehen. In diesem Fall tritt der parasitäre Emitterwiderstand an dem verlängerten Abschnitt der ohmschen Emitterelektrode auf.
Die ohmsche Basiselektrode aus Titandisilizid, die durch Aufsputtern des Titans und Reagieren desselben mit dem darunterliegenden Silizium ausgebildet wird, häuft sich während der Silizidausbildung derart auf, dass die Titandisilizidschicht die dünne Basisschicht durchdringen und die Kollektorschicht kontaktieren kann, wodurch die Grenzfrequenz fT verringert wird. Daher ist es riskant, die Basisschicht bedingungslos dünn auszugestalten, um eine hohe Grenzfrequenz fT zu erreichen. In einem anderen Ansatz sollte die ohmsche Basisschicht lediglich ausserhalb des aktiven Vorrichtungsbereichs ausgebildet werden, wodurch jedoch die Länge L vergrößert wird. Daher nimmt der parasitäre Basiswiderstand zu und die Vorrichtungsleistung geht zurück.
Aus Fig. 3 ist das dritte herkömmliche SiGe-Basis-Bipolarelement ersichtlich, welches von TEMIC in Deutschland vorgeschlagen wurde und bei welcher eine Titandisilizidschicht 29 als ohmsche Basiselektrode verwendet wird, welche mit einer Emitterhalbleiterelektrode 33 selbstjustierend zusammenwirkt. Nachfolgend wird das Verfahren zur Herstellung des SiGe-Basis- Bipolarelements kurz beschrieben.
Wie aus Fig. 3a ersichtlich, wird ein vergrabener Kollektor 11 durch Implantation von n Typ Verunreinigungsionen in einem p- Typ Siliziumsubstrat 1 ausgebildet. Eine Kollektorschicht wird darauf abgeschieden. Eine Kollektorisolationsschicht 17 wird mittels eines LOCOS-Verfahrens hergestellt. Die Kollektorisolationsschicht 17 wird nicht in einem aktiven Kollektorbereich 15 und einer Kollektorsenke 13 ausgebildet. Eine Basisschicht aus p+-Typ SiGe und eine Emitterschicht aus n-Typ Silizium werden nacheinander darauf abgeschieden. Ein Teil dieser Schicht, welcher über der aktiven Kollektorschicht abgeschieden wird, ist monokristallin, während der andere Teil, welcher auf der Kollektorisolationsschicht (Feldoxidschicht) 17 abgeschieden wird, entweder polykristallin oder amorph ist. Eine Emitterisolationsschicht 37, welche Siliziumoxid aufweist und eine Siliziumnitridschicht, werden aufeinanderfolgend auf der resultierenden Struktur abgeschieden. Dann wird eine Maskierungsschicht 91 durch Strukturieren der Siliziumnitridschicht durch Verwenden einer Photomaske ausgebildet, welche die Emitterbereiche bedeckt. Die n-Typ Siliziumemitterschicht ausserhalb des Emitterbereichs wird in eine erste p++-Typ Basishalbleiterelektrodenschicht 21a umgewandelt durch Implantation von BF2-Ionen darauf und durch Tempern. Die n-Typ Siliziumemitterschicht in dem Emitterbereich, d. h. die intrinsische Emitterschicht 35, bleibt unverändert. Zur selben Zeit wird aus der p+-SiGe-Basisschicht ausserhalb der Maskierungsschicht eine zweite p++- Basishalbleiterelektrodenschicht 21b gebildet, während die p+- SiGe-Basisschicht unterhalb der intrinsischen Emitterschicht 35, d. h. der intrinsischen Basisschicht 25, unverändert bleibt. Das Bor (B) diffundiert und dabei wird ein p++-Sockelbereich 27 entsprechend an der inneren Umgebung des aktiven Kollektorbereichs 15 während des thermischen Aufheizens (Tempern), dass der BF2-Implantation folgt, ausgebildet.
Aus Fig. 3b sind eine erste und zweite Basishalbleiterelektrode 23a und 23b ersichtlich, welche durch Strukturieren der Schichten 21a und 21b durch Verwenden einer Photomaske vollständig ausgebildet sind, welche Photomaske den Basiselektrodenbereich bestimmt. Eine erste isolierende Seitenwand 73 wird an den Seitenwänden der Nitridmaskierungsschicht 91 und den Basishalbleiterelektroden 23a und 23b durch Abscheiden einer Siliziumoxidschicht und anisotropischem Ätzen derselben ausgebildet. Ein Teil der Emitterisolationsschicht 37, welche nicht von der Maskierungsschicht 91 bedeckt ist und die erste isolierende Seitenwand werden durch anisotropisches Ätzen weiter zurückgebildet. Dann werden eine ohmsche Titansilizid- Basiselektrode 29 und eine ohmsche Kollektorelektrode 19 selektiv lediglich auf dem oberen Abschnitt der freigelegten ersten Halbleiterelektrode 23a und der Kollektorsenke 13 ausgebildet. Eine Schutzschicht 79, wie beispielsweise eine Siliziumoxidschicht, wird auf dem resultierenden Substrat aufgetragen. Die Schutzschicht 79 wird mittels eines chemisch­ mechanischen Polierverfahrens (CMP, chemical mechanical polishing) geebnet, solange bis die obere Oberfläche der Maskierungsschicht 91 freigelegt ist.
Die Maskierungsschicht 91 wird selektiv abgeätzt. Eine zweite Seitenisolationsschicht 75 wird an der Innenseite der ersten Seitenisolationsschicht 73 ausgebildet. Ein Abschnitt der Emitterisolationsschicht 37 wird daher freigelegt und mittels Ätzen eliminiert, so dass die n-Typ Siliziumemitterschicht geöffnet wird. Eine Emitterhalbleiterelektrode 33 wird durch Abscheiden und Strukturieren von n+-Typ polykristallinem Silizium durch Verwenden einer Photomaske ausgebildet. Eine ohmsche Emitterelektrode 39 wird selektiv mit einem Titandisilizid lediglich auf der Emitterhalbleiterelektrode 33 durch Aufsputtern von Titan und thermisches Aufheizen ausgebildet. Metallische Kontaktfenster auf der ohmschen Basiselektrode 29 und der ohmschen Kollektorschicht 19 werden durch Strukturieren der Schutzschicht 79 durch Verwenden einer Photomaske geöffnet. Ein Basisanschluss 81, ein Emitteranschluss 83, und ein Kollektoranschluss 85 werden daraufhin durch Abscheiden und Strukturieren eines Metalls unter Verwenden einer Photomaske ausgebildet.
Bei diesem Verfahren werden bei dem thermischen Aufheizen zum Aktivieren der Bor-Ionen, welche in die Basishalbleiterschicht 23a, 23b implantiert sind, die Bor-Ionen in der p+-SiGe- intrinsischen Basisschicht 25 vertikal in die benachbarten Siliziumschichten, die intrinsische Emitterschicht 35 und die aktive Kollektorschicht 15 diffundiert. Daher nimmt die Dicke der Basis zu und die Grenzfrequenz wird entsprechend verringert. Gleichzeitig diffundieren die in die Basishalbleiterelektrode 23a und 23b implantierten Bor-Ionen seitlich und kontaktieren die n-Typ Verunreinigungen, welche von der n+-Typ polykristallinen Silizium- Emitterhalbleiterelektrode 33 her diffundieren. In diesem Fall wird eine n+/p++-Emitter/Basis-Verbindung ausgebildet, und es tritt ein Tunnelstrom, anders ausgedrückt ein Verluststrom, auf.
Da die Polierrate eines Siliziumoxids im wesentlichen dieselbe wie die eines Siliziumnitrids ist, ist es bei dem Abebnen der Schutzschicht 79 während des CMP-Schrittes schwierig, den Polierschritt der Schutzschicht 79 zu stoppen, wenn die obere Oberfläche der Maskierungsschicht 91 freigelegt ist. Die erste isolierende Seitenwand 73 kann überpoliert werden und mit der Schutzschicht 79 eliminiert werden. Daher kann die ohmsche Basiselektrode 29 in Kontakt mit der Emitterhalbleiterelektrode 33 geraten. Da zusätzlich die Schutzschicht 79 ausserhalb des vorstehenden Bereichs gleichzeitig poliert wird, könnte sie eliminiert werden und daher die Emitterhalbleiterelektrode 33, welche später ausgebildet werden wird, in Kontakt mit der Titandisilizid ohmsche Basiselektrode 29 geraten. Um diese Art von Schwierigkeiten, wie beispielsweise Überpolieren der ersten isolierenden Seitenwand 73 und der Schutzschicht 79 ausserhalb des vorstehenden Bereiches, zu vermeiden, ist es gewünscht, die Maskierungsschicht 91 dicker auszubilden. Jedoch verursacht eine dicke Siliziumnitridschicht große Spannungen in dem Substrat, wenn sie abgeschieden wird. Deswegen gibt es nur enge Prozesssteuergrenzen.
Aus Fig. 4 ist ein vierter herkömmlicher SiGe- Basisbipolartransistor ersichtlich, welcher von ETRI in Korea vorgeschlagen wurde. Nachfolgend wird das Herstellungsverfahren des Bipolartransistors kurz näher erläutert.
Aus Fig. 4a ist ersichtlich, dass ein n+ vergrabener Kollektor 11 durch Ionenimplantation von n-Typ Verunreinigungen in ein p- Typ Siliziumsubstrat 1 ausgebildet wird. Eine Kollektorschicht wird aus n-Typ Silizium darauf ausgebildet. Eine Kollektorisolationsschicht 17 wird durch Anwenden eines LOCOS- Verfahrens auf den Bereich, in welchem der aktive Kollektorbereich 15 und die Kollektorsenke 13 nicht ausgebildet sind, angewendet. Eine n+-Kollektorsenke 13 wird durch Implantation von n-Typ Verunreinigungen ausgebildet. Eine aus drei Schichten bestehende Basisschicht 20, welche eine undotierte SiGe-, eine p+-SiGe, und eine undotierte Si-Schicht von unten nach oben gesehen, aufweist, wird über dem Gesamtsubstrat 1 ausgebildet, wobei der aktive Kollektorbereich 15 und die Kollektorsenke 13 ausgebildet werden. Während dieses Schrittes ist die Kristallstruktur der Basisschicht 20, welche auf der aktiven Kollektorschicht 15 und der Kollektorsenke 13 aufgetragen ist, monokristallin, während jene der Kollektorisolationsschicht (Feldoxidschicht) 17 polykristallin oder amorph ist. Eine Maskierungsschicht 91, welche die Kollektorsenke 13 und einen aktiven Basisbereich 25 innerhalb des aktiven Kollektorbereichs 15 bedeckt, wird durch Abscheiden und Strukturieren einer Siliziumoxidschicht auf der Basisschicht ausgebildet. BF2-Ionen werden in die freigelegte Basisschicht durch Verwenden der Maskierungsschicht 91 als Maske implantiert. Eine Wärmebehandlung folgt, um die implantierten Ionen zu aktivieren und die bei der Implantation zerstörte Siliziumschicht zu rekristallisieren. Gleichzeitig diffundieren die implantierten Verunreinigungsionen, so dass eine p++-Basishalbleiterelektrodenschicht 21 und ein p++-Bereich 27 an dem Randbereich des Kollektorbereichs 15 ausgebildet werden. Die Maskierungsschicht 91 wird entfernt. Eine amorphe ohmsche Basiselektrodenschicht 29 wird auf der Basisschicht durch Aufsputtern eines Verbundmetalls wie bsw TiSi2.6, abgeschieden. Eine Siliziumoxidschicht 93 wird ausserdem auf der ohmschen Basiselektrodenschicht 29 aufgetragen. Ein Abschnitt der Siliziumoxidschicht 93 auf der aktiven Basis 25 wird durch Verwenden einer Photomaske geätzt, wodurch der aktive Basisbereich 15 geöffnet wird. Dann wird der geöffnete Abschnitt der ohmschen Basiselektrodenschicht 29 entsprechend nassgeätzt mittels einer HF-basierten chemischen Lösung. Eine Emitterisolationsschicht 37, wie beispielsweise eine Siliziumoxidschicht, wird auf dem resultierenden Substrat abgeschieden. Die Emitterisolationsschicht 37 und die Siliziumoxidschicht 93 werden durch Verwenden einer Photomaske, welche den Basiselektrodenbereich bedeckt, geätzt. Dann wird die ohmsche Basiselektrodenschicht 29 nassgeätzt und die Basisschicht 20 auf der Kollektorisolationsschicht 17 wird trockengeätzt, durch Verwenden der verbleibenden Emitterisolationsschicht 37 und der verbleibenden Siliziumoxidschicht 93 als Masken. Eine Seitenwand- Isolationsschicht 77 wird an jeder der geätzten Seitenwände der Emitterisolationsschicht 37, der Siliziumoxidschicht 93, der ohmschen Basiselektrodenschicht 29 und der Basishalbleiterelektrode 23 ausgebildet. Der Emitterbereich wird geöffnet durch Verwenden einer Photomaske mittels Ätzen der Emitterisolationsschicht 37 und dementsprechend wird die aktive Basisschicht 25 freigelegt. Eine Emitterhalbleiterelektrode 33 und eine Kollektorhalbleiterelektrode 13a werden gleichzeitig auf der aktiven Basisschicht 25 ausgebildet und die Kollektorsenke 13 wird durch Abscheiden einer Polysiliziumschicht auf dem resultierenden Substrat und durch Implantation von n-Typ Verunreinigungen in die Polysiliziumschicht und strukturierende Polysiliziumschicht durch Verwenden einer Photomaske ausgebildet. Eine Passivierungsschicht 79 wird auf dem gesamten resultierenden Substrat durch Abscheiden von Siliziumoxid ausgebildet. Durch thermisches Aufheizen des Substrats diffundieren die n-Typ Verunreinigungen in der Emitterhalbleiterelektrode 33 in die angrenzende Schicht, so dass die undotierte Si-Schicht, welche die obere Schicht der aktiven Basisschicht ist, in einen Emitter 35 konventiert wird. Durch Strukturieren der Passivierungsschicht 70 durch Verwenden einer Photomaske werden Metallkontaktfenster für den Emitter, die Basis und den Kollektor auf der Emitterhalbleiterelektrode 33, der ohmschen Basiselektrode 29 bzw. der Kollektorhalbleiterelektrode 13a ausgebildet. Dann wird eine Metallschicht, welche TiW und Al-1%Si aufweist, abgeschieden und durch Verwenden einer Photomaske strukturiert, wodurch metallene Zwischenverbindungen definiert werden. Hierbei werden ein Emitteranschluss 83, ein Basisanschluss 81 und ein Kollektoranschluss 85 ausgebildet.
Auch diese bekannte Vorrichtung weist Nachteile auf, ebenso wie die anderen vorgenannten bekannten Vorrichtungen. Beim Nassätzen der amorphen TiSi2.6 ohmschen Basiselektrodenschicht 29 durch Verwenden einer Photomaske, welche den aktiven Basisbereich 15 öffnet, ist die Nassätzrate der amorphen TiSi2.6 ohmschen Basiselektrodenschicht 29 unterschiedlich von jener der Siliziumoxidschicht 93. Daher wird die Seitenwand des geätzten aktiven Basisbereichs derart ungleichmäßig, dass Lücken an der unebenen Seitenwand entstehen, wenn die Emitterisolationsschicht 37 abgeschieden wird. Wenn die Polysiliziumschicht, welche als Emitterhalbleiterelektrode 33, welche später ausgebildet wird, aufgetragen wird, werden die Lücken mit dem Polysilizium gefüllt und daher gerät die Emitterhalbleiterelektrode 33 in Kontakt mit der ohmschen Basiselektrode. Da durch den Ätzprozess zusätzlich zwangsläufig Blasen an der Reaktionsoberfläche der amorphen TiSi2.6 ohmschen Basiselektrodenschicht 29 entstehen, verhindern die Blasen, dass das Nassätzmittel die amorphe TiSi2.6-Schicht ätzt. Daher werden Teile der amorphen TiSi2.6-Schicht, welche mit den Blasen bedeckt sind, nicht ausreichend geätzt, so dass die amorphe TiSi2.6-Schicht teilweise zurückbleibt und einen elektrischen Kontakt zwischen der Emitterhalbleiterelektrode 33 und der ohmschen Basiselektrodenschicht 29 hervorruft.
Beim Nassätzen der ohmschen Basiselektrodenschicht 29 ausserhalb des Basiselektrodenbereiches durch Verwenden der Emitterisolationsschicht 37 und der Siliziumoxidschicht 93 als Masken ist der Unterschied der Ätzrate zwischen dem Siliziumoxid und dem amorphen TiSi2.6 ursächlich für eine unebene Seitenwand, wie oben bereits erwähnt. Beim Reinigen der resultierenden Wafer durch Verwenden von verdünntem HF werden die Emitterisolationsschicht 37, die Siliziumoxidschicht 93 und die amorphe TiSi2.6-Schicht 29 weitergeätzt, so dass die Basiselektrodengrenze unklar wird. D. h., das Ausbilden der Basiselektrode ist nicht stabil und daher weist die resultierende Basiselektrode schlechte elektrische Eigenschaften auf.
Wie oben erwähnt, weisen herkömmliche SiGe-Basis- Bipolartransistoren Nachteile und Probleme auf. Zum Erreichen einer höheren Grenzfrequenz bei einem Bipolartransistor wird geeigneterweise die Basisschicht so dünn wie möglich ausgebildet. Da Titandisilizid sehr wahrscheinlich agglomeriert, wenn die Bipolartransistoren mit sehr dünner Basis mit einer ohmschen Titan-Basiselektrode ausgebildet werden, neigt das Titandisilizid dazu, die dünne Basisschicht zu durchdringen und die Kollektorschicht zu kontaktieren. Um dies zu vermeiden, wird die ohmsche Titan-Basiselektrode auf der Basisschicht ausserhalb des aktiven Kollektorbereichs der herkömmlichen Vorrichtung nach Fig. 2 auf Kosten eines größeren Abstands L ausgebildet. Eine andere Lösung ist in Fig. 4 vorgeschlagen. Beim Nassätzen der Basiselektrode, welche aus amorphem TiSi2.6 ausgebildet ist, kann die Gleichförmigkeit beim Herstellungsschritt nicht garantiert werden, und es ist sehr wahrscheinlich, dass ein elektrischer Kontakt zwischen der Basis und dem Emitter auf Grund von dem amorphen TiSi2.6 an der geätzten Oberfläche der aktiven Basisregion auftritt.
Somit liegt der Erfindung das Problem zugrunde, einen Bipolartransistor mit einer epitaktisch aufgewachsenen Si oder SiGe-Basis zu schaffen, welche eine ohmsche Metallsilizid- Basisschicht zum Reduzieren des Basiselektrodenwiderstands aufweist.
Weiterhin liegt der Erfindung das Problem zugrunde, ein Herstellungsverfahren für einen solchen Bipolartransistor zu schaffen, welches oben genannte Nachteile vermeidet.
Erfindungsgemäß weist ein bipolarer Sperrschichttransistor mit homogener oder heterogener Struktur ein Halbleitersubstrat mit einem vergrabenen Kollektor, einem aktiven Kollektor und einer Kollektorsenke darauf auf, welche mittels einer Kollektorisolationsschicht voneinander abgetrennt sind. Eine in eine aktive Basisschicht auf der aktiven Kollektorschicht und eine erste Basishalbleiterelektrodenschicht auf der Kollektorisolationsschicht aufgeteilte Basisschicht ist vorgesehen. Eine zweite Basishalbleiterelektrodenschicht ist selektiv lediglich auf der ersten Basiselektrodenschicht durch Verwenden einer Maskierungsschicht aufgewachsen. Eine ohmsche Basiselektrodenschicht aus einem Metallsilizid wird selektiv auf der zweiten Basishalbleiterelektrodenschicht ausgebildet. Eine Emitterisolationsschicht isoliert einen Emitter. Ein Emitter ist auf der aktiven Basisschicht ausgebildet. Eine Emitterhalbleiterelektrode ist auf dem Emitter ausgebildet. Eine Passivierungsschicht bedeckt die gesamte resultierende Struktur. Eine Emitterelektrode eine Basiselektrode und eine Kollektorelektrode sind auf der Emitterhalbleiterelektrode, der ohmschen Basiselektrode, bzw. der Kollektorsenke ausgebildet.
Die Erfindung wird unter Bezugnahme auf die Zeichnung anhand bevorzugter Ausführungsformen näher erläutert.
In der Zeichnung zeigen
Fig. 1 eine Schnittansicht eines herkömmlichen superselbstjustierten bipolaren Sperrschichttransistors mit heterogener Struktur (HBT), bei welchem die Basisschicht mittels selektivem epitaktischen Aufwachsen von SiGe auf der Siliziumkollektoroberfläche ausgebildet ist;
Fig. 2 eine Schnittansicht eines SiGe-HBT mit einer Titandisilizid ohmschen Basiselektrode und einer SiGe- Basisschicht;
Fig. 3 eine Schnittansicht, aus welcher ein selbstjustierter SiGe-Basis-HBT mit einer Titandisilizid ohmschen Basiselektrode und einer SiGe-Basisschicht ersichtlich ist;
Fig. 4 eine Schnittansicht, aus welcher SiGe-HBT mit einer Titandisilizid ohmschen Basiselektrode und einer SiGe- Basisschicht ersichtlich ist;
Fig. 5a bis 5g Schnittansichten nach aufeinanderfolgenden Herstellungsschritten der Herstellung eines bipolaren Sperrschichttransistors mit homogener Struktur oder heterogener Struktur mit einer ohmschen Basiselektrode aus einem Metallsilizid und einer Si- oder SiGe-Basisschicht gemäß einer ersten bevorzugten Ausführungsform der Erfindung;
Fig. 6 eine Schnittansicht, aus welcher ein bipolarer Sperrschichttransistor mit homogener Struktur oder heterogener Struktur mit einer Si oder SiGe-Basisschicht gemäß einer zweiten bevorzugten Ausführungsform ersichtlich ist;
Fig. 7a bis 7c Schnittansichten eines ersten Beispiels aufeinanderfolgender Herstellungsschritte eines bipolaren Sperrschichttransistors mit homogener Struktur oder heterogener Struktur mit einer Si- oder SiGe-Basisschicht gemäß einer dritten bevorzugten Ausführungsform der Erfindung;
Fig. 8 eine Schnittansicht eines mittels eines zweiten Beispielverfahren hergestellten Bipolar-Sperrschichttransistors mit homogener Struktur oder heterogener Struktur mit einer Si- oder SiGe-Basisschicht entsprechend einer dritten bevorzugten Ausführungsform der Erfindung;
Fig. 9a bis 9d Schnittansichten aufeinanderfolgender Herstellungsschritte eines Bipolar-Sperrschichttransistors mit homogener Struktur oder heterogener Struktur mit einer Si- oder SiGe-Basisschicht gemäß einer vierten bevorzugten Ausführungsform der Erfindung.
Aus den Fig. 5a bis Fig. 5g ist ein Verfahren zur Herstellung eines Bipolartransistors gemäß der ersten bevorzugten Ausführungsform der Erfindung ersichtlich.
Ein vergrabener n+ Kollektor 111 wird durch Ionen-Implantation und Diffundieren von n-Typ Verunreinigungen, wie beispielsweise Arsen oder Phosphor, auf dem p-Siliziumsubstrat 101 ausgebildet und eine Kollektorschicht 110 wird darauf abgeschieden, wie aus Fig. 5a ersichtlich.
Eine Kollektor-Isolationsschicht (Feldoxidationsschicht) 117 wird auf dem Bereich mit Ausnahme des Bereichs, welcher später ein aktiver Kollektorbereich 115 wird, und einer Kollektorsenke 113, durch thermische Oxidation, wie beispielsweise mittels des LOCOS-Verfahrens, ausgebildet. Durch Verwenden einer Photomaske wird die Kollektorsenke 113 geöffnet, n-Typ Verunreinigungen wie beispielsweise Arsen oder Phosphor werden implantiert, um die Kollektorsenke 113 stark zu dotieren. Dann wird die Photomaske entfernt und erwärmt, so dass die implantierten Verunreinigungen diffundieren. Eine n-Typ Verunreinigung wie Arsen oder Phosphor wird in den intrinsischen Kollektorbereich 115 durch Verwenden einer Photomaske implantiert. Dann wird die Photomaske entfernt und thermisches Tempern wird durchgeführt, wie aus Fig. 5b ersichtlich.
Eine Basisschicht 120 wird auf dem gesamten resultierenden Substrat abgeschieden. Die Basisschicht 120 ist eine Bor- dotierte Siliziumschicht, wenn ein bipolarer Sperrschichttransistor mit homogener Struktur ausgebildet wird. Bei bipolarem Sperrschichttransistor mit heterogener Struktur (HBT) ist die Basisschicht 120 eine Multischichtstruktur, welche eine undotierte Si-Keimschicht, eine undotierte SiGe- Schicht, eine p+-SiGe-Schicht und eine undotierte Si-Schicht, von unten nach oben betrachtet, aufweist. Die Si-Keimschicht erhöht die gleichförmige Keimbildung der SiGe-Schicht auf der Kollektor-Isolationsschicht, so dass die Dicke der Basisschicht 120 und die Bor-Konzentration und der Germanium-Anteil der Basisschicht 120 unbestimmt sind. Anders ausgedrückt ist der Ladeeffekt, bei welchem die Dicke der Basisschicht, die Dotierungskonzentration und der Ge(Germanium)-Anteil in der Basisschicht entsprechend der Größe eines geöffneten Si- Bereichs und der Dichte des geöffneten Si-Musters auftritt, vermieden. Zusätzlich sollte, ohne die Si-Keimschicht, der Druck, mit welchem die Basisschicht abgeschieden wird, verringert werden, so dass die Abscheiderate sich bis zu der geringeren Abscheiderate verringert, da ein höherer Abscheidedruck zu einem höheren Durchsatz führt. D. h., mittels der Si-Keimschicht kann der Abscheidedruck für die Basisschicht bei erhöhtem Durchsatz höher sein. Die undotierte Si-Schicht, welche oben angeordnet ist, wird später ein Emitter. Die Basisschicht 120 wird durch Verwenden einer Photomaske, welche den Basis-Elektrodenbereich bedeckt, strukturiert, wie aus Fig. 5c ersichtlich.
Eine Maskierungsschicht 191, welche einen aktiven Basisbereich 125 und den Kollektorsenkenbereich 113 bedeckt, wird durch Abscheiden und Strukturieren mittels einer Photomaske ausgebildet, wie aus Fig. 5d ersichtlich.
Die Maskierungsschicht 191 weist Siliziumoxid und/oder Siliziumnitrid auf. Die Maskierungsschicht 191 unterteilt die Basisschicht 120 in zwei Abschnitte. Einer ist der aktive Basisbereich 125 und der andere ist der Basishalbleiterelektrodenbereich 123a, wie aus Fig. 5d ersichtlich. BF2-Ionen werden durch Verwenden der Maskierungsschicht 191 implantiert, so dass die Basisschicht 120 ausserhalb der Maskierungssschicht zu einer ersten Basishalbleiterelektrode 123a mit höherer Bor- Dotierungskonzentration wird. Thermisches Tempern folgt und die implantierten Bor-Ionen in der ersten Basishalbleiterelektrode diffundieren zu dem Randbereich 127 des aktiven Kollektorbereichs 115.
Wie aus Fig. 5e ersichtlich, wird eine in-situ Bor-dotierte zweite Basishalbleiterelektrode 123b selektiv lediglich auf der ersten Basishalbleiterelektrode 123a abgeschieden. Die zweite Basishalbleiterelektrode 123b weist mindestens eines der Materialien Silizium, und/oder Silizium-Germanium und/oder Germanium auf. Dann wird eine ohmsche Basiselektrode 129, welche TiSi2 und TiN aufweist selektiv lediglich auf der zweiten Basishalbleiterelektrode 123b durch seguentielles Aufsputtern von Ti und TiN und thermisches Tempern und Nassätzen ausgebildet. Die ohmsche Basiselektrode 129 weist mindestens eines folgender Metallsilizide auf, wie beispielsweise TiSi2, TiN, CoSi2, PtSi2, NiSi2, FeSi2, CuSi2, WSi2 usw. sowie Metalle wie beispielsweise W, Cu und usw. Die zweite Basishalbleiterelektrode vermeidet den elektrischen Kontakt zwischen dem Metallsilizid, der ohmschen Basiselektrode und dem aktiven Kollektor 115. Der elektrische Kontakt könnte verursacht werden, wenn die sehr dünne Basis mit der ohmschen Basiselektrode aus Metallsilizid angehäuft ist. Anders ausgedrückt durchdringt das angehäufte Silizid die sehr dünne Basisschicht und kontaktiert den Kollektor 115 und daher wird ein Schottky-Übergang zwischen der Basis und dem Kollektor ausgebildet. In diesem Fall resultiert die Asymmetrie zwischen dem Basis-Kollektor-Übergang und dem Emitter-Basis-Übergang in einer unerwünschten Kollektor-Emitter-Offsetspannung, wodurch die Leistungsfähigkeit der Vorrichtung zurückgeht. Da die ohmsche Basiselektrode 129 und die zweite Basishalbleiterelektrode 123b nicht auf der aktiven Basisschicht 125 ausgebildet sind, ist die Grenzfrequenz erhöht, da die Dicke der aktiven Basisschicht 125 verringert ist, da keine Dickengrenze zum Vermeiden der Agglomeration eingehalten werden muss.
Wie aus Fig. 5f ersichtlich, wird eine Emitterisolationsschicht 137 auf dem gesamten resultierenden Substrat aufgetragen. Dann wird ein Emitterbereich durch Verwenden einer Photomaske mittels Ätzen der Emitter-Isolationsschicht 137 und der Basismaskierungsschicht 199 geöffnet. Ein n+-Polysilizium wird durch Verwenden einer Photomaske, welche eine Emitterhalbleiterelektrode 133 definiert, ausgebildet und strukturiert. Anschliessend wird thermisches Tempern angewendet. In diesem Schritt diffundieren die n-Typ Verunreinigungen in der Emitterhalbleiterelektrode 133 zu der benachbarten aktiven Basisschicht, welche unterhalb der Emitterelektrode 133 ausgebildet ist, d. h. ein intrinsischer Basisbereich, und dabei wird die undotierte Si-Schicht, welche den obersten Teil der Basisschicht 125 bildet, in einen Emitter 135 konvertiert.
Wie aus Fig. 5g ersichtlich, wird eine Passivierungsschicht 179 aus einem Isolationsmaterial, wie beispielsweise Siliziumoxid oder Siliziumnitrid auf dem gesamten resultierenden Substrat abgeschieden. Dann wird eine Öffnung für ein Kontaktfenster durch Verwenden einer Photomaske ausgebildet, um ein Basiskontaktfenster auf der ohmschen Basiselektrode 129, ein Emitterkontaktfenster auf der Emitterhalbleiterelektrode 133 und ein Kollektorkontaktfenster auf der Kollektorsenke 113 auszubilden. Zum Öffnen des Kontaktfensters werden jeweils die Passivierungsschicht 179, die Emitterisolationsschicht 137 und die Maskierungsschicht 191 geätzt, welche die Kollektorsenke 113 bedecken. Nach dem Reinigen des resultierenden Substrates unter Verwenden einer verdünnten HF-Lösung wird eine Metallelektrodenschicht durch Verwenden einer Photomaske derart aufgetragen und strukturiert, dass ein Basisanschluss 181, ein Emitteranschluss 183 und ein Kollektoranschluss 185 ausgebildet werden, wie aus Fig. 5g ersichtlich.
Für den Fall, dass die ohmsche Basiselektrode aus Metallsilizid HF-löslich ist, kann die ohmsche Basiselektrode 129 während des Reinigens mit verdünntem HF geätzt werden. Um die Verbindung zwischen der ohmschen Basiselektrode 129 und dem Basisanschluss 181 sicherzustellen, kann eine zusätzliche Metallsilizidschicht selektiv auf der freigelegten zweiten Basishalbleiterelektrode innerhalb des Basiskontaktfensters wieder ausgebildet werden, bevor die Metallelektrodenschicht abgeschieden wird.
Aus Fig. 6 ist eine zweite bevorzugte Ausführungsform der Erfindung ersichtlich, bei welcher die Maskierungsschicht 191 die aktive Basis 125 und die Kollektorsenke 113 bedeckt und zwei Schichten aufweist, eine Siliziumoxidbodenschicht 191a und eine Siliziumnitriddeckelschicht 191b. Dies dient zum Vermeiden von Schäden der Basisschicht beim Öffnen des Emitterfensters durch Ätzen der Emitter-Isolationsschicht 137 und der Maskierungsschicht 191. Durch reaktives Ionenätzen (RIE) werden Ratenunterschiede zwischen Siliziumoxid und Siliziumnitrid erreicht, wobei die RIE der Emitter-Isolationsschicht 137 an der Siliziumnitridschicht 191b anhält und die anschliessende RIE der freigelegten Siliziumnitridschicht 191b an der Siliziumoxidbodenschicht 191a anhält. Die freigelegte Siliziumoxidbodenschicht wird mittels chemischen Nassätzens ohne Beschädigen der aktiven Basisschicht, welche darunter angeordnet ist, eliminiert.
Bei der ersten bevorzugten Ausführungsform der Erfindung diffundiert die n-Typ Verunreinigung in der stark dotierten Emitterhalbleiterelektrode mit einer Dotierungskonzentration von ungefähr 1021 cm-3 in die undotierte Si-Schicht am unteren Abschnitt der Basisschicht und der n+-Emitter wird ausgebildet. Zu diesem Zeitpunkt diffundiert die p-Typ Verunreinigung in der p+-SiGe-Basis mit einer Dotierungskonzentration von ungefähr 1019 cm-3 ebenfalls in die undotierte Si-Schicht. Daher wird ein n+p-Emitter-Basis-Übergang mit hoher Übergangskapazität ausgebildet und daher ist die Grenzfrequenz bei dem unteren Kollektorstrom verringert.
Bei der dritten bevorzugten Ausführungsform der Erfindung jedoch wird ein Verfahren zum Ausbilden eines Emitters mit einer geringeren Emitter-Basis-Übergangskapazität und einer höheren Grenzfrequenz bei geringem Kollektorstrom geschaffen. Dies wird nachfolgend unter Bezugnahme auf die Fig. 7a bis 7c detailliert beschrieben.
Wie aus Fig. 7a ersichtlich, weist die Basis 125 eine undotierte Si-Keimschicht, eine undotierte SiGe-Schicht und eine n+-SiGe- Schicht, von unten nach oben gesehen, auf.
Jedoch ist die undotierte Si-Schicht, welche über der SiGe- Basis gemäß der ersten Ausführungsform vorgesehen ist, bei dieser Struktur nicht vorhanden. Die Basis 125 wird freigelegt, wenn der Emitterbereich durch Ätzen der Emitter- Isolationsschicht 137 und der Maskierungsschicht 191 nach dem aus Fig. 5e ersichtlichen Schritt gemäß der ersten Ausführungsform durch Ätzen geöffnet wird.
Wie aus Fig. 7b ersichtlich, wird ein phosphor- oder arsendotierter monokristalline Silizium-Emitter 135a mit einer Dotierungskonzentration von weniger als ungefähr 1018 cm-3 auf der freigelegten Basisschicht in dem Emitterbereich selektiv aufgewachsen.
Aus Fig. 7c ist eine Emitterhalbleiterelektrode 133 ersichtlich, welche durch Abscheiden und Strukturieren von phosphor- oder arsendotiertem Polysilizium ausgebildet wird.
Ein anderes Herstellungsverfahren für den Emitter 135a und die Emitterhalbleiterelektrode 133 gemäß der dritten bevorzugten Ausführungsform kann ebenfalls angewendet werden. Nachdem der Emitterbereich geöffnet wurde, werden eine n-Typ Siliziumemitterschicht 135a mit einer Dotierungskonzentration von weniger als ungefähr 1018 cm-3 und die n-Typ Emitterhalbleiterelektrode mit einer Dotierungskonzentration von ungefähr 1021 cm-3 sequentiell auf dem gesamten Substrat abgeschieden anstatt die Emitterschicht 135a lediglich selektiv aufzuwachsen. Dann werden die Emitterschicht 135a und die Polysilizium-Emitterhalbleiterelektrode 133 gemeinsam strukturiert. In diesem Fall wird der aus Fig. 8 ersichtliche Bipolartransistor erzeugt.
Bei der vierten bevorzugten Ausführungsform der Erfindung wird anders als bei der ersten Ausführungsform eine unterschiedliche Art der Ausbildung des aktiven Kollektors mittels des sogenannten LOCOS-Verfahrens geschaffen, was in den Fig. 9a bis 9c dargestellt ist.
Wie aus Fig. 9a ersichtlich, wird die Kollektor- Isolationsschicht 117 über dem gesamten Substrat, in welchem der vergrabene Kollektor 111 ausgebildet ist, abgeschieden. Der aktive Kollektorbereich 115a und der Kollektorsenkenbereich 113a werden durch eine Ätzen der Kollektor-Isolationsschicht 117 durch Verwenden einer Photomaske, wodurch der aktive Kollektorbereich und der Kollektorsenkenbereich geöffnet werden, festgelegt und freigelegt.
Wie aus Fig. 9b ersichtlich, werden monokristalline Siliziumschichten 115b und 113b selektiv und gleichzeitig lediglich auf dem freigelegten Silizium des Kollektorbereichs und des Kollektorsenkenbereichs aufgewachsen. Die monokristallinen Siliziumschichten 115b und 113b werden im allgemeinen in einem die Kollektor-Isolationsschicht 117 überdeckenden Bereich aufgewachsen, um die geöffneten Bereiche vollständig auszufüllen.
Wie aus Fig. 9c ersichtlich, wird der überstehende Teil der übergewachsenen Siliziumschichten 115b und 113b mittels eines CMP-Verfahrens geebnet. Als Ergebnis werden die Kollektorisolationsschicht 117, der aktive Kollektor 115 und die Kollektorsenke 113 ausgebildet. Die nachfolgenden Prozessschritte sind mit jenen gemäß der bevorzugten ersten Ausführungsform identisch.
Erfindungsgemäß wird ein bipolarer Sperrschichttransistor mit homogener Struktur oder heterogener Struktur durch Verwenden von in-situ dotierten sehr dünnen epitaktischen Silizium- oder SiGe-Basisschichten geschaffen. Daher ist die Basisschicht des erfindungsgemäßen Bipolartransistors dünner als jene, welche mittels Ionen-Implantation ausgebildet wird und als Ergebnis sind die Grenzfrequenz (fT) und die maximale Oszillationsfrequenz (fmax) erhöht. Im allgemeinen ist die Keimbildung bei einer SiGe-Schicht unwahrscheinlich, wenn diese auf einem Feldoxid aufgewachsen wird. Daher ist es wahrscheinlich, dass die SiGe-Basisschicht selektiv lediglich auf dem aktiven Kollektor des strukturierten Feldoxidsubstrats aufwächst. Diese könnte daher dicker sein als die kritische Dicke, welche als Dickengrenze für defektfrei gezwungene SiGe- Schicht auf einer Si-Schicht mit unterschiedlichen Ge-Gehalten definiert ist. Daher tritt eine Dehnungsentspannung auf, welche zu Verschiebungsdefekten in der SiGe-Schicht führt, so dass die SiGe-HBT nicht erreicht wird. Um diesen Nachteil zu vermeiden, weist die Keimschicht Silizium mit einer vorbestimmten Dicke auf, welches zunächst auf dem oxidstrukturierten Substrat aufgewachsen wird. Anschliessend wird die SiGe-Basisschicht darauf aufgewachsen. In diesem Fall wird die SiGe-Basisschicht sehr gleichmäßig hinsichtlich Dicke und Ge-Anteil zusammen mit der Dotierungskonzentration ausgebildet. Zusätzlich ist die Produktionsausbeute bei diesem Verfahren nach der Erfindung im Vergleich zu herkömmlichen Verfahren stark erhöht, bei welchen die SiGe-Basissohicht unter Verwenden selektiven epitaktischen Aufwachsens mit geringerer Wachstumsrate und komplizierten Herstellungsschritten aufgewachsen wird.
Insbesondere beim Ausbilden der ohmschen TiSi2-Basiselektrode selektiv nicht lediglich auf der freigelegten SiGe-Basisschicht in der aktiven Kollektorregion, sondern auch auf der ersten Basishalbleiterelektrode auf dem Feldoxid, kann das TiSi2 die Basisschicht durchdringen und den aktiven Kollektor auf Grund von Agglomeration des TiSi2 kontaktieren. In diesem Fall ist die Leistung der Vorrichtung verringert. Um dies zu vermeiden wird die in-situ dotierte zweite Basishalbleiterelektrode selektiv lediglich auf dem Bereich aufgewachsen, auf welcher die ohmsche Basiselektrode ausgebildet wird. Sicherheit und Zuverlässigkeit dieses Prozessschrittes wird erfindungsgemäß erreicht. Um den Wärmebedarf des Herstellungsprozesses zu verringern, wird die stark in-situ dotierte Emitterhalbleiterelektrode ausgebildet. Als Ergebnis zeigt sich, dass die Diffusion des Dotierungsmittels der SiGe- Basisschicht in die benachbarten Siliziumkollektor und Siliziumemitter unterdrückt wird. Dementsprechend kann die Basis sehr dünn aufgewachsen werden und die Emitter-Basis- Übergangskapazität wird verringert, so dass geringeres Rauschen und höhere Grenzfrequenz erreicht werden.

Claims (14)

1. Verfahren zum Herstellen eines Bipolarelementes mit folgenden Schritten:
Ausbilden eines Kollektors aus einem Halbleitermaterial eines ersten Typs,
Ausbilden einer Basisschicht, welche eine aktive Basisschicht und eine erste Basishalbleiterelektrodenschicht aufweist, aus einem Halbleitermaterial eines zweiten Typs auf dem Kollektor,
Ausbilden einer Maskierungsschicht, welche die aktive Basisschicht bedeckt,
Ausbilden einer zweiten Basishalbleiterelektrodenschicht, selektiv auf der ersten Basishalbleiterelektrodenschicht, und
Ausbilden einer ohmschen Basiselektrode, welche ein metallisches Material aufweist, selektiv auf der zweiten Basishalbleiterelektrode.
2. Verfahren nach Anspruch 1, ferner mit dem Schritt:
Implantieren von Dotierungsmitteln in die erste Basishalbleiterelektrode nach dem Ausbilden der Maskierungsschicht.
3. Verfahren nach Anspruch 1 oder 2, wobei der Schritt des Ausbildens der Basisschicht auf dem Kollektor folgende Schritte aufweist:
Ausbilden einer in-situ dotierten Basisschicht, und
Ausbilden einer vorbehaltenen Emitterschicht auf der in- situ dotierten Basisschicht.
4. Verfahren nach Anspruch 1 oder 2, wobei der Schritt des Ausbildens der Basisschicht auf dem Kollektor folgende Schritte aufweist:
Ausbilden einer Keimschicht, welche Silizium aufweist,
Ausbilden einer undotierten Schicht, welche undotiertes Silizium-Germanium aufweist, auf der Keimschicht,
Ausbilden einer in-situ dotierten Schicht, welche Silizium-Germanium aufweist auf der undotierten Schicht, und
Ausbilden einer vorbehaltenen Emitterschicht, welche undotiertes Silizium aufweist, auf der Halbleiterschicht.
5. Verfahren nach einem der Ansprüche 1 bis 4, wobei der Schritt des Ausbildens der Maskierungsschicht folgende Schritte aufweist:
Abscheiden einer ersten Maskierungsschicht, welche eine Siliziumoxidschicht aufweist und einer zweiten Maskierungsschicht, welche eine Siliziumnitridschicht aufweist, und
Strukturieren der zweiten Maskierungsschicht durch Öffnen eines Emitterfensters und nachfolgendes Ätzen eines freigelegten Bereiches der ersten Maskierungsschicht.
6. Verfahren nach einem der Ansprüche 1 bis 5, welches ferner folgende Schritte aufweist:
Definieren eines Emitterbereiches durch Abscheiden einer Emitter-Isolationsschicht auf der ohmschen Basiselektrode durch Strukturieren der Emitter-Isolationsschicht und der Maskierungsschicht,
Ausbilden eines Emitters aus einem Halbleitermaterial eines ersten Typs selektiv in dem Emitterbereich, und
Ausbilden einer Emitterhalbleiterelektrode aus einem Halbleitermaterial eines ersten Dotierungstyps auf dem Emitter.
7. Verfahren nach einem der Ansprüche 1 bis 5, welches ferner folgende Schritte aufweist:
Definieren eines Emitterbereiches durch Abscheiden einer Emitter-Isolationsschicht auf der ohmschen Basiselektrode und durch Strukturieren der Emitter-Isolationsschicht und der Maskierungsschicht,
Abscheiden einer Emitterschicht, welche ein Halbleitermaterial eines ersten Typs aufweist und einer Emitterhalbleiterelektrodenschicht, welche ein Halbleitermaterial eines ersten Dotierungstyps aufweist, sequentiell auf der gesamten Oberfläche, und
Ausbilden eines Emitters und einer Emitterhalbleiterelektrode durch Strukturieren der Emitterschicht bzw. der Emitterhalbleiterelektrodenschicht.
8. Verfahren zum Herstellen eines Bipolartransistors mit folgenden Schritten:
Ausbilden einer aktiven Kollektorschicht und einer Kollektor-Isolationsschicht in einem Bereich mit Ausnahme der aktiven Kollektorschicht,
Ausbilden einer in-situ dotierten aktiven Basisschicht auf der aktiven Kollektorschicht und gleichzeitig einer in-situ dotierten ersten Basishalbleiterelektrode auf dem Bereich, welcher von dem Aussenrandbereich der aktiven Basisschicht bis zu einem Teil der Kollektor-Isolationsschicht definiert ist,
Ausbilden einer Maskierungsschicht, welche die aktive Basisschicht bedeckt,
Ausbilden einer in-situ dotierten zweiten Basishalbleiterelektrode selektiv auf der ersten Basishalbleiterelektrode,
Ausbilden einer ohmschen Basiselektrode mit mindestens einem Metall und/oder einem Metallsilizid selektiv auf der zweiten Basishalbleiterelektrode,
Ausbilden einer Emitter-Isolationsschicht darauf und Öffnen eines Emitterfensters auf dem aktiven Basisbereich durch Ätzen der Emitter-Isolationsschicht und der Maskierungsschicht,
Ausbilden einer Emitterhalbleiterelektrode in dem Emitterbereich,
Ausbilden eines Emitters durch Diffusion des Dotierungsmittels der Emitterhalbleiterelektrode zu der Basisschicht, welche darunter ausgebildet ist,
Abscheiden einer passiven Isolationsschicht darauf und Öffnen von Metallkontaktfenstern auf der Emitterhalbleiterelektrode, der ohmschen Basiselektrode und dem Kollektor, und
Ausbilden einer Emittermetallelektrode, einer Basismetallelektrode und einer Kollektormetallelektrode in dem jeweiligen Kontaktfenster.
9. Bipolarelement, welches aufweist:
einen Kollektor, welcher ein Halbleitermaterial eines ersten Typs aufweist,
eine Basis, welche ein Halbleitermaterial eines zweiten Typs aufweist und den Kollektor kontaktiert,
eine erste Basishalbleiterelektrode, welche ein Halbleitermaterial eines zweiten dotierten Typs aufweist, und welche sich seitlich von der Basis erstreckt,
eine Maskierungsschicht, welche die erste Basishalbleiterelektrode und einen Emitterbereich durch Bedecken der Basis definiert,
eine zweite Basishalbleiterelektrode, welche selektiv auf der ersten Basishalbleiterelektrode ausgebildet ist,
eine ohmsche Basiselektrode, welche auf der zweiten Basishalbleiterelektrode ausgebildet ist,
eine Emitterisolationsschicht, welche die Maskierungsschicht und die ohmsche Basiselektrode bedeckt,
einen Emitter, welcher ein Halbleitermaterial des ersten Typs aufweist und die aktive Basis durch den Emitterbereich kontaktiert, welcher durch Öffnen der Emitter-Isolationsschicht und Maskierungsschicht ausgebildet ist, und
eine Emitterhalbleiterelektrode, welcher ein Halbleitermaterial des ersten dotierten Typs aufweist und den Emitter kontaktiert.
10. Bipolarelement nach Anspruch 9, wobei die Basis aufweist:
eine in-situ dotierte Basisschicht, und
einen vorbehaltenen Emitter, welcher ein undotiertes Halbleitermaterial aufweist, auf der in-situ dotierten Basisschicht.
11. Bipolarelement nach Anspruch 9, wobei die Basis aufweist:
eine Keimschicht,
eine undotierte Schicht, welche undotiertes Silizium- Germanium aufweist, auf der Keimschicht,
eine dotierte Schicht, welche in-situ dotiertes Silizium- Germanium aufweist, auf der undotierten Schicht,
eine vorbehaltene Emitterschicht, welche ein undotiertes Halbleitermaterial aufweist, auf der dotierten Schicht.
12. Bipolarelement nach einem der Ansprüche 9 bis 11, wobei die Maskierungsschicht aufweist:
eine erste Maskierungsschicht, welche Siliziumoxid aufweist, und
eine zweite Maskierungsschicht, welche Siliziumnitrid aufweist.
13. Bipolarelement nach einem der Ansprüche 9 bis 12, wobei die Emitterhalbleiterelektrode eine zusätzliche Halbleiterschicht eines ersten Typs aufweist, welche die Emitterhalbleiterelektrode in dem Emitterbereich kontaktiert.
14. Bipolarelement nach einem der Ansprüche 9 bis 13, wobei die Emitterhalbleiterelektrode aufweist:
eine erste Emitterschicht, welche ein Halbleitermaterial eines ersten dotierten Typs aufweist, und
eine zweite Emitterschicht, welche ein stärker dotiertes Halbleitermaterial des ersten dotierten Typs aufweist.
DE10004067A 1999-09-07 2000-01-31 Verfahren zum Herstellen eines Bipolarelementes und Bipolarelement Withdrawn DE10004067A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990037911A KR100307183B1 (ko) 1999-09-07 1999-09-07 바이폴라 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
DE10004067A1 true DE10004067A1 (de) 2001-03-29

Family

ID=19610414

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10004067A Withdrawn DE10004067A1 (de) 1999-09-07 2000-01-31 Verfahren zum Herstellen eines Bipolarelementes und Bipolarelement

Country Status (5)

Country Link
US (2) US6362066B1 (de)
JP (1) JP3552989B2 (de)
KR (1) KR100307183B1 (de)
DE (1) DE10004067A1 (de)
SE (1) SE9904829D0 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10159414A1 (de) * 2001-12-04 2003-06-18 Infineon Technologies Ag Bipolar-Transistor und Verfahren zum Herstellen desselben

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2801420B1 (fr) * 1999-11-23 2002-04-12 St Microelectronics Sa Transistor bipolaire vertical a faible bruit basse frequence et gain en courant eleve, et procede de fabrication correspondant
US6773973B2 (en) * 2001-08-13 2004-08-10 Maxim Integrated Products, Inc. Semiconductor transistor having a polysilicon emitter and methods of making the same
JP4168615B2 (ja) * 2001-08-28 2008-10-22 ソニー株式会社 半導体装置および半導体装置の製造方法
WO2003036698A2 (en) * 2001-10-26 2003-05-01 Sige Semiconductor Inc. Method of depositing high-quality sige on sige substrates
US6682992B2 (en) * 2002-05-15 2004-01-27 International Business Machines Corporation Method of controlling grain size in a polysilicon layer and in semiconductor devices having polysilicon structures
US6699765B1 (en) 2002-08-29 2004-03-02 Micrel, Inc. Method of fabricating a bipolar transistor using selective epitaxially grown SiGe base layer
US6911716B2 (en) * 2002-09-09 2005-06-28 Lucent Technologies, Inc. Bipolar transistors with vertical structures
KR100486265B1 (ko) * 2002-09-19 2005-05-03 삼성전자주식회사 바이폴라 트랜지스터 및 그 제조 방법
US7517768B2 (en) * 2003-03-31 2009-04-14 Intel Corporation Method for fabricating a heterojunction bipolar transistor
US6797578B1 (en) * 2003-05-13 2004-09-28 Newport Fab, Llc Method for fabrication of emitter of a transistor and related structure
DE10327709A1 (de) * 2003-06-21 2005-01-13 Infineon Technologies Ag Integrierte Schaltungsanordnung mit npn- und pnp-Bipolartransistoren sowie Herstellungsverfahren
US7038298B2 (en) * 2003-06-24 2006-05-02 International Business Machines Corporation High fT and fmax bipolar transistor and method of making same
US7541624B2 (en) * 2003-07-21 2009-06-02 Alcatel-Lucent Usa Inc. Flat profile structures for bipolar transistors
US6967167B2 (en) * 2003-09-30 2005-11-22 International Business Machines Corporation Silicon dioxide removing method
US7095006B2 (en) * 2003-12-16 2006-08-22 International Business Machines Corporation Photodetector with hetero-structure using lateral growth
KR100640531B1 (ko) * 2004-08-20 2006-10-30 동부일렉트로닉스 주식회사 자기 정렬 이미지 센서 제조방법
KR100649022B1 (ko) * 2004-11-09 2006-11-28 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조방법
KR100595601B1 (ko) * 2004-12-14 2006-07-05 동부일렉트로닉스 주식회사 씨모스 이미지 센서 제조방법
US7294869B2 (en) * 2006-04-04 2007-11-13 International Business Machines Corporation Silicon germanium emitter
TW200849556A (en) * 2006-06-14 2008-12-16 Nxp Bv Semiconductor device and method of manufacturing such a device
US7479438B2 (en) * 2006-08-31 2009-01-20 Agere Systems Inc. Method to improve performance of a bipolar device using an amorphizing implant
JP5085092B2 (ja) * 2006-10-31 2012-11-28 株式会社日立製作所 半導体装置およびその製造方法
JP4600417B2 (ja) * 2007-04-17 2010-12-15 ソニー株式会社 半導体装置の製造方法
US8004013B2 (en) * 2007-06-15 2011-08-23 Sandisk 3D Llc Polycrystalline thin film bipolar transistors
US8476686B2 (en) * 2008-07-09 2013-07-02 Infineon Technologies Ag Memory device and method for making same
CN102456727A (zh) * 2010-10-25 2012-05-16 上海华虹Nec电子有限公司 低集电极/基极电容SiGe异质结双极晶体管结构及制造方法
US8603885B2 (en) 2011-01-04 2013-12-10 International Business Machines Corporation Flat response device structures for bipolar junction transistors
KR102008956B1 (ko) 2012-07-18 2019-08-09 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US9496250B2 (en) * 2014-12-08 2016-11-15 Globalfoundries Inc. Tunable scaling of current gain in bipolar junction transistors
DE102016220749B4 (de) * 2016-10-21 2019-07-11 Infineon Technologies Ag Verfahren zur Herstellung von Ätzstoppbereichen zum Kontaktieren von Halbleitervorrichtungen

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3475634B2 (ja) * 1996-01-24 2003-12-08 ソニー株式会社 ツェナーダイオードおよびその製造方法
US5773350A (en) * 1997-01-28 1998-06-30 National Semiconductor Corporation Method for forming a self-aligned bipolar junction transistor with silicide extrinsic base contacts and selective epitaxial grown intrinsic base

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10159414A1 (de) * 2001-12-04 2003-06-18 Infineon Technologies Ag Bipolar-Transistor und Verfahren zum Herstellen desselben
US7141479B2 (en) 2001-12-04 2006-11-28 Infineon Technologies Ag Bipolar transistor and method for producing the same

Also Published As

Publication number Publication date
JP3552989B2 (ja) 2004-08-11
SE9904829D0 (sv) 1999-12-29
JP2001085446A (ja) 2001-03-30
KR100307183B1 (ko) 2001-11-05
KR20010026552A (ko) 2001-04-06
US20020058388A1 (en) 2002-05-16
US6362066B1 (en) 2002-03-26
US6462397B2 (en) 2002-10-08

Similar Documents

Publication Publication Date Title
DE10004067A1 (de) Verfahren zum Herstellen eines Bipolarelementes und Bipolarelement
EP2377149B1 (de) Bipolartransistor mit selbstjustiertem emitterkontakt
EP0036634B1 (de) Verfahren zur Herstellung einer bipolaren Transistorstruktur
EP1825504B1 (de) Vertikaler bipolartransistor
DE4445345C2 (de) Verfahren zur Herstellung eines Bipolartransistors
DE19643903B4 (de) Verfahren zur Herstellung eines Bipolartransistors mit Heteroübergang
DE19728140C2 (de) Verfahren zur Herstellung einer Metall-Silicid-Schicht über einer Halbleiterstruktur
EP0418421B1 (de) Verfahren zur Herstellung eines Bipolartransistors mit verminderter Basis/Kollektor-Kapazität
DE3788453T2 (de) Komplementäres vertikales bipolares Transistorpaar mit flachem Übergang.
DE102008001535A1 (de) Bipolartransistor und Verfahren zur Herstellung desselben
EP1625614B1 (de) Verfahren zur herstellung eines bipolartransistors
EP1692720B1 (de) Komplement re bipolar-halbleitervorrichtung
DE69030225T2 (de) Verfahren zur Herstellung von BiMOS-Schaltungen mit hoher Leistung
DE3936507C2 (de) Selbstjustierter Bipolartransistor mit Heteroübergang und Verfahren zur Herstellung desselben
WO2005109495A1 (de) Verfahren zur herstellung einer halbleiter-schaltungsanordnung
EP1356527B1 (de) Bipolartransistor und verfahren zu dessen herstellung
EP0467081B1 (de) Verfahren zur Herstellung eines Bipolartransistors
DE102006003102B4 (de) Bipolartransistor und Herstellungsverfahren
WO2003049191A2 (de) Bicmos-struktur, verfahren zu ihrer herstellung und bipolartransistor für eine bicmos-struktur
EP1741133A1 (de) Verfahren zur herstellung eines planaren spacers, eines zugehörigen bipolartransistors und einer zugehörigen bicmos-schaltungsanordnung
DE10302625B4 (de) Bipolartransistor und Verfahren zum Herstellen desselben
EP1436842B1 (de) Bipolar-transistor und verfahren zum herstellen desselben
WO2004090988A1 (de) Verfahren zur herstellung eines bipolaren halbleiterbauelements, insbesondere eines bipolartransistors, und entsprechendes bipolares halbleiterbauelement
DE102004053393B4 (de) Verfahren zur Herstellung einer vertikal integrierten Kaskodenstruktur und vertikal integrierte Kaskodenstruktur
EP1726038A1 (de) Verfahren zur herstellung eines bipolartransistors mit verbesserterm basisanschluss

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee