DE10302625B4 - Bipolartransistor und Verfahren zum Herstellen desselben - Google Patents

Bipolartransistor und Verfahren zum Herstellen desselben Download PDF

Info

Publication number
DE10302625B4
DE10302625B4 DE10302625A DE10302625A DE10302625B4 DE 10302625 B4 DE10302625 B4 DE 10302625B4 DE 10302625 A DE10302625 A DE 10302625A DE 10302625 A DE10302625 A DE 10302625A DE 10302625 B4 DE10302625 B4 DE 10302625B4
Authority
DE
Germany
Prior art keywords
layer
base
base terminal
bipolar transistor
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10302625A
Other languages
English (en)
Other versions
DE10302625A1 (de
Inventor
Armin Tilke
Kristin Schupke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10302625A priority Critical patent/DE10302625B4/de
Priority to US10/764,264 priority patent/US7005723B2/en
Publication of DE10302625A1 publication Critical patent/DE10302625A1/de
Application granted granted Critical
Publication of DE10302625B4 publication Critical patent/DE10302625B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66242Heterojunction transistors [HBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804Emitter regions of bipolar transistors
    • H01L29/0817Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708Emitter or collector electrodes for bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/737Hetero-junction transistors
    • H01L29/7371Vertical transistors
    • H01L29/7378Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

Verfahren zum Herstellen eines Bipolartransistors, mit folgenden Schritten:
Bereitstellen eines Halbleitersubstrats (101) mit einer Substratoberfläche (1011);
Ausbilden einer Basisanschlußschicht (103) auf der Substratoberfläche (1011) zum Bereitstellen eines Basisanschlusses, wobei die Basisanschlußschicht (103) durch ein Abscheiden einer dotierten Polysiliziumschicht ausgebildet wird und wobei sich zwischen der Basisanschlußschicht (103) und der Substratoberfläche (1011) keine Opferschicht befindet;
Ausbilden eines Emitterfensters (201), das einen Wandbereich aufweist, in der Basisanschlußschicht (103);
Ausbilden einer ersten Abstandsschicht (111) an dem Wandbereich des Emitterfensters (201);
Ätzen einer Ausnehmung (203) in dem Halbleitersubstrat (101) innerhalb eines durch die erste Abstandsschicht (111) festgelegten Fensters, wobei die Ausnehmung (203) lateral unter die Basisanschlussschicht (103) reicht;
Ausbilden einer Basisschicht (113) in dem Halbleitersubstrat (101);
Ausbilden einer zweiten Abstandsschicht (115) auf der ersten Abstandsschicht (111) und auf der Basisschicht (113);
Strukturieren der zweiten Abstandsschicht (115) zu einer Festlegung einer planaren Anschlußfläche (117) auf der Basisschicht...

Description

  • Die vorliegende Erfindung bezieht sich auf einen Bipolartransistor sowie auf ein Verfahren zum Herstellen des Bipolartransistors, wobei der Transistor eine epitaktische Basis in einem Substrat aufweist.
  • Mit steigender Integrationsdichte moderner mikroelektronischer Schaltkreise ist es notwendig, daß die integrierten Bauelemente, beispielsweise Bipolartransistoren, geringe Abmessungen sowie gute elektrische Eigenschaften aufweisen, damit die integrierten Schaltkreise einen geringen Raum einnehmen sowie möglichst verlustarm arbeiten. Mit steigenden Informationsraten ist es darüber hinaus von Bedeutung, daß die integrierten Bauelemente eine gute Hochfrequenzperformance aufweisen, was beispielsweise durch eine Verringerung der parasitären Effekte durch eine Verkleinerung des Basisbahnwiderstands eines Bipolartransistors oder dessen Basis-Kollektor-Kapazität erzielt werden kann.
  • Zum Herstellen eines konventionellen Doppelpolysilizium-Bipolartransistors mit epitaxierter Basis wird zunächst auf einem Halbleitersubstrat, beispielsweise einem Siliziumsubstrat, eine Basisschicht (Basis) im Normalfall epitaktisch selektiv abgeschieden. Um die Basis in einem Emitterfenster eines Bipolartransistors abzuscheiden und gleichzeitig einen selbstjustierten Anschluß an ein hochleitfähiges Basisanschlußpolysilizium, das zum Kontaktieren der Basis benötigt wird, zu erhalten, wird oft eine Opferschicht zwischen Substrat und Basisanschlußpolysilizium in dem Emitterfenster unterätzt, da das Abscheiden einer selektiv epitaktisch gewachsenen Basis in einem Doppelpolysilizium-Bipolarprozeß gewöhnlich ein Vorhandensein der Opferschicht über dem Siliziumsubstrat in einem Bereich des Emitterfensters erfordert. Um dieses Doppelpolysiliziumkonzept für epitaxierte Transistoren zu verwenden, braucht man ferner eine selektive Abscheidung, die nur an Siliziumoberflächen aufwächst. Durch Unterätzen des Basisanschlußpolysiliziums kann die Basis epitaktisch auf die Substratoberfläche aufwachsen, wobei die so definierte epitaktische Basis (beispielsweise Siliziumgermanium, SiGe) auch von unten an dem hochdotierten Basisanschlußpolysilizium anwächst (prinzipiell eignen sich aber auch andere Materialien und insbesondere Silizium (ohne Germanium) wurde bereits eingesetzt). Dadurch erhält man einen selbstjustierten Basisanschluß. Problematisch dabei ist jedoch, daß das von unten an das Polysilizium anwachsende (beispielsweise) SiGe polykristallin ist und irgendwann an das auf das Siliziumsubstrat anwachsende epitaktische SiGe stößt, wodurch sich eine Grenzfläche dieser beiden Schichten ausbildet, die bezüglich einer Reproduzierbarkeit eines Bipolartransistors sowie einer Stabilität desselben zu Problemen führen kann. Epitaxierte Basen werden ferner fast ausschließlich als SiGe-Epaitaxie verwendet. Da die SiGe-Basis auf dem Anschlußpolysilizium polykristallin aufwächst und auf dem Siliziumsubstrat kristallin aufwächst, wird die Grenzfläche des SiGe-Polysiliziums zu den epitaktischen SiGe zu weiteren Problemen führen, wie beispielsweise einer schlechten Reproduzierbarkeit der elektrischen Parameter eines so hergestellten Bipolartransistors und so beispielsweise schlechten Matchingeigenschaften. Prinzipiell eignen sich aber auch andere Materialien und insbesondere Silizium (ohne Germanium) wurde bereits eingesetzt.
  • Das Vorhandensein der relativ dicken Opferschicht (70-150 nm) führt ferner zu einem sehr hohen Emitterstapel, der prozeßbedingt ist. Insbesondere in modernen BiCMOS-Technologien führt der hohe Emitterstapel zu Planarisierungsproblemen vor einer Kontaktlochätzung, wodurch ferner einer Verringerung von Abmessungen eines derartigen Bipolartransistors prozeßbedingte Grenzen gesetzt sind. Ein weiterer Nachteil eines derartigen Ansatzes zur Herstellung eines Bipolartransistors besteht darin, daß das Ausbilden der notwendigen Opferschicht zu einer Verteuerung des Herstellungsprozesses führt.
  • Die Abmessungen eines Bipolartransistors können verringert werden, wenn in einem Herstellungsprozeß die Opferschicht nicht ausgebildet wird. In der WO01/63644 A2 wird ein Emitterkontaktloch durch eine hochdotierte implantierte Substratschicht geätzt. In dem Emitterkontaktloch wird eine Basisschicht hergestellt. Allerdings ist die mit diesem Verfahren erzeugte Basis-Kollektorkapazität groß, was zu einer Verschlechterung der Hochfrequenzperformance des Bipolartransistors führt. Nachteilig an dem in der oben genannten Schrift offenbarten Bipolartransistor ist ferner, daß bei dem Herstellungsprozeß ein Podest-Kollektor durch eine Implantation hergestellt werden muß, wodurch die Herstellungskosten steigen.
  • Die US 6,319,786 B1 offenbart ein Verfahren zum Herstellen eines Bipolartransistors, bei dem in einem N-dotierten Substratbereichs ein P+-dotierter Bereich ausgebildet wird. Die gesamte Anordnung wird mit einer P-Siliziumschicht und einer Isolationsschicht abgedeckt. In einem weiteren Schritt wird durch die Isolationsschicht und durch die P-dotierte Siliziumschicht bis zu dem stark P+-dotierten Bereich geätzt. Danach werden in einen dadurch entstandenen Öffnung Spacer angeordnet und es wird solange geätzt, bis die P+-dotierte Schicht entfernt ist. In einem weiteren Verfahrensschritt wird thermisch eine Diffusion aus der P-dotierten Siliziumschicht in die übrig gebliebenen P+-Bereiche erzeugt, um einen guten elektrischen Kontakt zwischen dem stark P-dotierten Silizium und den übrig gebliebenen P+-Bereichen zu gewährleisten. In einem weiteren Verfahrensschritt wird in die Öffnung eine P-dotierte Siliziumschicht, bei der es sich um eine Basisschicht handelt, eingebracht.
  • Die US 5 523 245 A offenbart ein Verfahren zum Herstellen eines Bipolartransistors, bei dem eine Basisschicht selek tiv auf einer exponierten Epitaxieschicht ausgebildet wird, wobei die Exponierung durch ein Wegätzen einer Polysiliziumschicht 52 erzeugt wird. Nach der Wegätzung der Polysiliziumschicht 52 entsteht ein ringförmiges Siliziumstück 52a. In einem weiteren Schritt, in dem hohe Temperatur angewendet wird, diffundieren eine p-Typ-Verunreinigung aus einer überhängenden Portion 47a in das ringförmige Polysiliziumstück 52, um einen Widerstand des ringförmigen Polysiliziumstücks zu senken. In einem weiteren Wärmebearbeitungsschritt diffundieren die n-Typ-Verunreinigung und die p-Typ-Verunreinigung aus einer stark dotierten Emitterelektrode und aus dem ringförmigen Polysiliziumstück in eine epitaktische Basisschicht 53.
  • Die WO 01/63644 A2 offenbart ein Verfahren zur Herstellung von bipolaren Transistoren im BICMOS-Verfahren für bipolare Einzelpolysilizium-Transistoren, bei dem durch eine Basiskontaktschicht bis zu einem Kollektorbereich ein Emitterkontaktloch ausgeätzt wird. Anschließend werden im Emitterkontaktloch die Basisschicht und der Emitter ausgebildet.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, einen Bipolartransistor mit guten elektrischen Eigenschaften und geringen Abmessungen zu schaffen.
  • Diese Aufgabe wird durch ein Verfahren zum Herstellen eines Bipolartransistors mit in ein Substrat vergrabener epitaktischer Basis nach Patentanspruch 1, oder durch einen Bipolartransistor nach Anspruch 9 gelöst.
  • Erfindungsgemäß wird zum Herstellen eines Bipolartransistors ein Halbleiter-Substrat mit einer Substratoberfläche bereitgestellt, und es wird auf der Substratoberfläche eine Basisanschlußschicht zum Bereitstellen eines Basisanschlusses ausgebildet. In der Basisanschlußschicht wird ein Emitterkontaktfenster ausgebildet, das einen Wandbereich aufweist und es wird ferner eine erste Abstandsschicht an dem Wandbereich des Emitterkontaktfensters ausgebildet. In nerhalb eines durch die erste Abstandschicht festgelegten Fensters wird eine Ausnehmung in dem Halbleitersubstrat geätzt, die lateral unter den Basisanschluss reicht, wobei in der Ausnehmung des Emitter kontaktfensters eine Basisschicht ausgebildet wird. In einem weiteren Schritt wird eine zweite Abstandsschicht auf der ersten Abstandsschicht und auf der Basisschicht ausgebildet. Die zweite Abstandsschicht wird zu einer Festlegung einer planaren Anschlußfläche auf der Basisschicht strukturiert, und es wird auf der planaren Anschlußfläche eine Emitterschicht ausgebildet.
  • Der erfindungsgemäße Bipolartransistor umfaßt somit ein Halbleiter-Substrat, eine auf dem Substrat angeordnete Basisanschlußschicht sowie eine sich durch die Basisanschlußschicht bis in das Substrat erstreckende Ausnehmung, die einen Bereich aufweist, der unter der Basisanschlußschicht angeordnet ist. Die erste Abstandsschicht ist an den Wänden der Ausnehmung angeordnet, wobei in der Ausnehmung die Basisschicht angeordnet ist. Auf der ersten Abstandsschicht und auf der Basisschicht ist die zweite Abstandsschicht angeordnet, die auf der Basisschicht eine planare Anschlußfläche festlegt, auf der die Emitterschicht angeordnet ist.
  • Der vorliegenden Erfindung liegt die Erkenntnis zugrunde, daß die Basisschicht in einer Ausnehmung, die in das Halbleitersubstrat geätzt wird und unter die Basisanschlussschicht reicht, epitaktisch abgeschieden werden kann.
  • Ein Vorteil der vorliegenden Erfindung ist darin zu sehen, daß eine polykristalline/monokristalline-Grenzschicht innerhalb der erfindungsgemäß epitaxierten Basis vermieden wird, wodurch eine höhere Prozeßstabilität erreicht wird. Darüber hinaus wird dadurch eine Verbesserung der Reproduzierbarkeit der elektrischen Parameter erzielt, wodurch ferner eine definierte Festlegung der elektrischen Eigenschaften des erfindungsgemäßen Bipolartransistors erreicht wird.
  • Ein weiterer Vorteil der vorliegenden Erfindung liegt darin, daß die epitaktische Basis vorzugsweise in einem Siliziumsubstrat vergraben wird und ferner beispielsweise in einen in das Substrat naßchemisch geätzten Graben abgeschieden wird. Dadurch kann die Höhe des Emitterstapels um etwa 100 nm verringert und gleichzeitig ein Anwachsen der SiGe-Basis nur an kristallinen Siliziumgebieten erreicht werden, wodurch die Grenzfläche des SiGe-Polysilizium zum epitaktischen SiGe entfällt. Dadurch wird eine Verringerung der Abmessungen des erfindungsgemäßen Bipolartransistors erreicht. Gleichzeitig wird die bereits erwähnte Grenzschicht vermieden, so daß mit einer Erzielung der genannten Vorteile keine Steigerung bzw. sogar eine Verringerung der Herstellungskosten einhergeht. An dieser Stelle sei angemerkt, daß es sich bei der epitaxierten Basis, wie es bereits erwähnt worden ist, nicht unbedingt um SiGe handeln muß.
  • Ein weiterer Vorteil der vorliegenden Erfindung besteht darin, daß der erfindungsgemäße Bipolartransistor in hochintegrierte BiCMOS-Prozesse vereinfacht integriert werden kann, wodurch die Herstellungskosten weiter gesenkt werden.
  • Ein weiterer Vorteil der vorliegenden Erfindung besteht darin, daß der erfindungsgemäße Bipolartransistor vorzugsweise in bereits bestehenden oder auch zukünftigen Bipolar/BiCMOS-Technologien realisiert werden kann, wodurch zu dessen kein zusätzlicher Technologieprozeß entwickelt oder eingesetzt werden muß, was zu einer weiteren Senkung der Herstellungskosten führt.
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend bezugnehmend auf die beiliegenden Zeichnungen detailliert erläutert. Es zeigen:
  • 1 einen Bipolartransistor gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
  • 2 ein Ausführungsbeispiel eines Verfahrens zur Herstellung eines Bipolartransistors gemäß der vorliegenden Erfindung;
  • 3 Beispiel eines Verfahrens zur Herstellung eines Bipolartransistors
  • 4 ein weiteres Ausführungsbeispiel eines Verfahrens zur Herstellung eines Bipolartransistors gemäß der vorliegenden Erfindung;
  • 5 ein weiteres Ausführungsbeispiel eines Bipolartransistors gemäß der vorliegenden Erfindung;
  • 6 ein weiteres Ausführungsbeispiel eines Verfahrens zur Herstellung eines Bipolartransistors gemäß der vorliegenden Erfindung; und
  • 7 ein weiteres Beispiel eines Verfahrens zur Herstellung eines Bipolartransistors
  • In 1 ist ein Ausführungsbeispiel eines Bipolartransistors gemäß der vorliegenden Erfindung dargestellt. Der Bipolartransistor weist ein Halbleitersubstrat 101 auf, das eine Substratoberfläche 1011 umfaßt. Auf der Substratoberfläche 1011 ist eine Basisanschlußschicht 103 angeordnet. Auf der Basisanschlußschicht 103 ist in diesem Ausführungsbeispiel eine Isolationsschicht 105 angebracht. Die Substratoberfläche 1011 bildet ferner eine obere Grenze für eine Diffusionsschicht 107, die sich in das Halbleitersubstrat 101 erstreckt und an die Basisanschlußschicht 103 angrenzt. Der in 1 dargestellte Bipolartransistor weist ferner eine Ausnehmung 109 auf, die sich durch die Basisanschlußschicht 103 bis in das Substrat 101 erstreckt. Aufgrund der in diesem Ausführungsbeispiel vorhandenen Isolationsschicht 105 und der Diffusionsschicht 107 erstreckt sich die Ausnehmung 109 sowohl durch die Isolationsschicht 105 als auch durch die Diffusionsschicht 107. An den Wänden der Ausnehmung 109 ist eine erste Ab standsschicht 111 angeordnet, die seitlich die Basisanschlußschicht 103 jeweils abschließt. Die erste Abstandsschicht 111 ist derart ausgebildet, daß sie seitlich auch die Isolationsschicht 105 abschließt. In der Ausnehmung 109 ist eine Basisschicht 113 in einem Bereich der Ausnehmung 109 angeordnet, der die erste Abstandsschicht 111 nicht aufweist. Auf der ersten Abstandsschicht 111 sowie auf der Basisschicht 113 ist eine zweite Abstandsschicht 115 ausgebildet, die eine planare Anschlußfläche 117 festlegt. Die planare Anschlußfläche 117 ist derart ausgebildet, daß sie einen Bereich der Basisschicht 113 nicht bedeckt. Auf der planaren Anschlußfläche 117 ist eine Emitterschicht 119 angeordnet, die derart ausgebildet ist, daß sie einen von der zweiten Abstandsschicht 115 begrenzten Bereich der Ausnehmung 109 ausfüllt.
  • Im folgenden wird ein Aufbau des in 1 dargestellten erfindungsgemäßen Bipolartransistors detailliert erläutert, wobei nachfolgen auf einen npn – Bipolartransistor eingegangen wird. An dieser Stelle sei jedoch angemerkt, daß die folgenden Beschreibungen sowie Ausführungsbeispiele bei einer Vertauschung der jeweiligen Dotierung auch für pnp – Bipolartransistor gültig sind.
  • Bei dem Halbleitersubstrat 101 handelt sich beispielsweise um ein monokristallines Silliziumsubstrat, das eine n-Dotierung aufweist. Es kann sich bei dem Substrat 101 jedoch auch um ein p-Siliziumsubstrat handeln, auf die man eine dicke (0.3 – 1μm) n-Epitaxie aufwächst. D.h., dass unter der Basis n-Silizium ist, allerdings auf p-Substrat. Diese Konstruktion dient zur Isolation der Kollektoren (pn-Isolation).
  • Die Dotierung kann in dem gesamten Halbleitersubstrat 101 homogen sein oder sie folgt beispielsweise einem Dotierungsgradienten, so daß das Halbleitersubstrat 101 Bereiche mit einer unterschiedlichen Dotierungskonzentration aufweist. Das Halbleitersubstrat 101 bildet in diesem Ausfüh rungsbeispiel einen Kollektor des erfindungsgemäßen Bipolartransistors. Die Basisschicht 113 ist beispielsweise ein p-dotiertes SiGe, das in der weiteren Ausnehmung 109 derart angebracht ist, daß sie die Basisanschlußschicht 103, die beispielsweise ein hoch p-dotiertes Polysilizium ist, nicht berührt. Eine Trennung der Basisschicht 113 von der Basisanschlußschicht 103 wird durch die erste Abstandsschicht 111 erzielt, die an den Wänden der weiteren Ausnehmung 109 angeordnet die Basisanschlußschicht seitlich versiegelt. Da sich die Basisanschlußschicht 103 und die Basisschicht 113 nicht berühren, kann sich keine polykristalline Grenzschicht zwischen der Basisschicht 113 und der Baasisanschlußschicht 103 ausbilden, so daß die in diesem Zusammenhang obenstehend beschriebenen Probleme bei dem erfindungsgemäßen Bipolartransistor nicht auftreten.
  • Normalerweise verwendet man ein p-Siliziumsubstrat, auf die man eine dicke (0.3 – 1μm) n-Epitaxie aufwächst. D.h., dass in der Tat unter der Basis n-Silizium ist, allerdings auf p-Substrat. Diese Konstruktion dient zur Isolation der Kollektoren (pn-Isolation).
  • Die Basisschicht 113 ist gemäß dem in 1 dargestellten Ausführungsbeispiel in dem Halbleitersubstrat 101 vergraben, ohne daß eine Zwischenschicht zwischen dem Halbleitersubstrat 101 und der Basisschicht 113 eingeführt ist. Die zweite Abstandsschicht 115 ist derart auf der ersten Abstandsschicht und auf der Basisschicht angeordnet, daß auf der Basisschicht 113 eine planare Anschlußfläche festgelegt ist, so daß die Emitterschicht in einem definierten Bereich, der durch die planare Anschlußfläche 117 definiert ist, mit der Basisschicht verbunden ist. Die Emitterschicht 119 ist beispielsweise als ein n-dotiertes Poly oder Monosilizium ausgeführt und füllt in diesem Ausführungsbeispiel die Ausnehmung aus. Die Isolationsschicht 105, die auf der Basisanschlußschicht 103 angeordnet ist, verhindert dabei, daß die Emitterschicht 119 die Basisanschlußschicht 103 be rührt. Zum leitfähigen Verbinden der Basisanschlußschicht mit der Basisschicht ist in dem in 1 dargestellten Ausführungsbeispiel die Diffusionsschicht 107 ausgebildet, so daß eine leitfähige Verbindung über die Diffusionsschicht 107 hergestellt wird. Die Diffusionsschicht 107 wird von einem Dotierstoff gebildet, der aus der beispielsweise p-dotierten Basisanschlußschicht 103 ausdiffundiert ist, was beispielsweise durch eine thermische Bearbeitung des Bipolartransistors realisiert werden kann. Da zwischen der Basisschicht 113 und der Basisanschlußschicht 103 keine polykristalline Grenzschicht ausgebildet ist und die eine leitfähige Verbindung zwischen der Basisschicht 113 und der Basisanschlußschicht 103 mit Hilfe der Diffusionsschicht 107 hergestellt ist, ist ein Übergangswiderstand zwischen der Basisschicht 113 und der Basisanschlußschicht 103 gering. Darüber hinaus ist auch eine Basis-Kollektorkapazität gering, weil die Basisanschlußschicht 103 größtenteils auf einer shallow trench Isolation (STI) liegt.
  • Wird, die zweite Abstandsschicht 115 beispielsweise aus einem Oxid oder Nitrid hergestellt, so kann eine Ausdiffusion des Dotierstoffs der Basisanschlußschicht 103 beispielsweise in die Emitterschicht 119 verhindert werden.
  • Der Spacer (erste Abstandsschicht) 111 dient primär dazu, zu verhindern, dass die selektive Epitaxie auch seitlich an das Basisanschlusspolysilizium anwächst. Im konventionellen Doppelpolyprozess kann dieser Spacer nach der Epitaxie sogar wieder entfernt werden. Die eigentliche Isolation von Basis- und Emitterpoly geschieht dann durch den L-förmigen Spacer (zweite Abstandsschicht) 115.
  • Wenn man das Basispoly beispielsweise nasschemisch unterätzt, entsteht zwischen dem Anschlußpoly und im Substrat (z.B. Siliziumsubstrat) eine Stufe und das Fenster ist im Substrat breiter, wie es in 1 angedeutet ist.
  • In 2 ist ein Ausführungsbeispiel eines Verfahrens zur Herstellung eines Bipolartransistors gemäß der vorliegenden Erfindung dargestellt. Dabei wird ein schematischer Prozeßfluß einer Doppelsilizium-Bipolartechnologie mit einer epitaktischen Basis unter Verwendung einer anisotropen Si-Ätzung aufgezeigt. Die einzelnen Schritte des erfindungsgemäßen Verfahrens sind dabei durch die 2a2h verdeutlicht.
  • 2a zeigt die ersten Schritte des erfindungsgemäßen Verfahrens. Zunächst wird das Halbleitersubstrat 101 bereitgestellt, auf dessen Oberfläche 1011 die beispielsweise hochdotierte Basisanschlußschicht 103 (Polysiliziumschicht, Basisanschlußpoly) abgeschieden wird. Auf der Basisanschlußschicht 103 wird ferner die Isolationsschicht 105 abgeschieden, die beispielsweise aus SiO2 besteht. Danach wird ein Emitterfenster 201 durch die Isolationsschicht 105 und durch die Basisanschlußschicht 103 geätzt, wie es in 2b dargestellt ist. Das so ausgebildete Emitterfenster 201 ist somit auch in der Basisanschlußschicht 103 ausgebildet und erstreckt sich bis zu dem Substrat 101, wobei das Emitterfenster 201 seitlich einen Wandbereich aufweist. In einem weiteren Verfahrensschritt, der in 2c dargestellt ist, wird die erste Abstandsschicht 111 (Innenspacer) an dem Wandbereich des Emitterfensters 201 beispielsweise durch Abscheiden und Ätzen ausgebildet. In einem weiteren Verfahrensschritt, der in 2d dargestellt ist, wird beispielsweise durch ein anisotropes Trockenätzen in das Siliziumsubstrat 101 eine Ausnehmung 203 innerhalb eines durch die erste Abstandsschicht festgelegten Fensters geätzt. Gemäß dem in 2 dargestellten Ausführungsbeispiel wird in einem in 2e dargestellten Schritt die Ausnehmung 203 durch eine Naßätzung, die isotrop oder anisotrop sein kann, geätzt, so daß die Basisanschlußschicht 103 unterätzt wird. Dadurch sind beispielsweise bei einem (100)-Si ein V-Graben definiert, der sich invers unter dem Anschlußpolysilizium 103 bildet. In einem in 2f dargestellten weiteren Verfahrensschritt wird in der Ausnehmung 203 die Basisschicht 113 durch ein epitaktisches Abscheiden mit einer selektiven Epitaxie ausgebildet. Aufgrund der ersten Abstandsschicht 111 wird die Basisschicht 113 derart erzeugt, daß sie nach einer Vervollständigung des in 2f dargestellten Verfahrensschrittes zwischen der Basisschicht 113 und der Basisanschlußschicht 103 keine polykristalline Grenzschicht ausgebildet wird. In den in 2g dargestellten Verfahrensschritten wird die Abstandsschicht 115 (zweiter Spacer) durch Abscheiden auf der ersten Abstandsschicht 111 und auf der Basisschicht 113 ausgebildet. In einem weiteren Schritt wird die zweite Abstandsschicht 115 zu einer Festlegung der planaren Anschlußfläche 117 auf der Basisschicht 113 strukturiert. Die Diffusionsschicht 107 wird beispielsweise nach dem epitaktischen Abscheiden der Basisschicht 113 (Epitaxie) durch eine Ausheilung beispielsweise mit Hilfe einer Temperaturbehandlung des hoch p-dotierten Polysiliziums 103 ausgebildet. Durch ein Ausdiffundieren des Dotierstoffs aus der Basisanschlußschicht 103 wird dadurch eine leitfähige Verbindung zwischen der Basisschicht 113 und der Basisanschlußschicht 103 hergestellt. In einem weiteren Verfahrensschritt, der in 2h gezeigt ist, wird die Emitterschicht 119 auf der planaren Anschlußfläche ausgebildet, wobei in dem in 2 dargestellten Ausführungsbeispiel die Emitterschicht 119 durch ein Abscheiden eines Polysiliziums derart ausgebildet wird, daß die Emitterschicht 119 einen durch die zweite Abstandsschicht 115 sowie durch die Basisschicht 113 definierten Raum ausfüllt. Die Isolationsschicht 105 verhindert dabei, daß die so erzeugte Emitterschicht die Basisanschlußschicht 103, die zum Bereitstellen eines Basisanschlusses ausgebildet ist, berührt.
  • Durch ein Anätzen des Substrats 101 im Bereich des Emitterfensters 201 ohne Verwendung einer Opferschicht zwischen Substrat 101 und Basisanschlußpoly 103 kann man durch beispielsweise eine anisotrope Naßätzung die bereits erwähnte V-förmige Unterätzung unter das Anschlußpolysilizium 103 erreichen. Auf die so definierte, vergrabene Substratoberfläche, wie sie durch die Ausnehmung 203 definiert wird, kann man nun wieder die Basis 113 epitaxieren. Wird bei spielsweise das hoch p-dotierte Anschlußpolysilizium 103 erst nach der Epitaxie ausgeheilt, so wird der Dotierstoff, der in dem Anschlußpolysilizium 103 enthalten ist, in das Siliziumsubstrat 101 und seitlich in die SiGe-Epitaxie (Basisschicht 113) eingetrieben. Durch diese Prozeßführung wird zum einen eine Stapelerhöhung durch die Opferschicht vermieden, zum anderen wird eine Ausbildung der bereits erwähnten Grenzflächen zwischen SiGe-Poly und dem epitaktischen SiGe verhindert. Die Ausnehmung 203 und das Emitterfenster 201 bilden ferner die in 1 dargestellte weitere Ausnehmung 109.
  • 3 zeigt ein Beispiel eines Verfahrens zur Herstellung eines Bipolartransistors Dabei wird ein schematischer Prozeßfluß einer Doppelpolysilizium-Bipolartechnologie mit einer epitaktischen Basis unter Verwendung einer isotropen Si-Ätzung aufgezeigt. Die einzelnen Schritte des Verfahrens sind dabei durch die 3a3f verdeutlicht.
  • Im Unterschied zu den in 2e dargestellten Verfahrensschritten wird bei dem in 3e gezeigten Verfahrensschritt die Ausnehmung 203 isotrop durch ein Naßätzen in das Siliziumsubstrat 101 naßchemisch nachgeätzt, wobei hierdurch keine V-förmige Unterätzung unter das Anschlußpolysilizium 103 ausgebildet wird. Das Anschlusspolysilizium kann aber bei diesem Verfahren isotrop unterätzt werden. In einem in 3f dargestellten Verfahrensschritt wird in der so ausgebildeten Ausnehmung 203 die Basis 113 durch ein epitaktisches Abscheiden mit einer selektiven Epitaxie ausgebildet. Die Anwesenheit der ersten Abstandsschicht 111 verhindert dabei, daß die Epitaxie 113 das Anschlußpolysilizium 103 berührt. Die Epitaxie wird so vollständig in dem monokristallinen Siliziumsubstrat 101 vergraben, wobei die Basisschicht 113 im wesentlichen in einem durch die Wände des Emitterfensters 201 definierten vertikalen Bereich ausgebildet ist. In einem weiteren Schritt, der in 3g dargestellt ist, wird die zweite Abstandsschicht 115 auf der ersten Abstandsschicht 111 und auf der Basisschicht 113 beispielsweise durch Abscheiden und Ätzen ausgebildet, wobei in einem weiteren Verfahrensschritt die planare Anschlußfläche 117 freigelegt wird. Durch das Ausheilen der Basisanschlußschicht 103 wird, wie es bereits im Zusammenhang mit dem in 2 dargestellten Ausführungsbeispiel erläutert worden ist, die Diffusionsschicht 107 ausgebildet, so daß die Basisanschlußschicht 103 mit der Basisschicht 113 leitfähig verbunden ist. Die erste Abstandsschicht 111 verhindert dabei, daß sich eine weitere polykristalline Grenzschicht ausbildet, die zu einer Verschlechterung der Eigenschaften des so hergestellten Bipolartransistors führen würde.
  • Analog zu einer anisotropen Ätzung kann man ebenfalls nach einer Substratätzung beispielsweise mittels einer Trockenätzung isotrop, naßchemisch nachätzen. Dadurch wird eine Glättung eines so trockengeätzten Emitterfensterbodens, der durch die Ausnehmung 203 definiert ist, erreicht, auf den dann die Basis 113 epitaxiert werden kann. Dieser Verfahrensschritt wird ohne oder mit isotroper Unterätzung des Basisanschlußpolysiliziums 103 durchgeführt. Bei der erwähnten isotropen Siliziumätzung wird beispielsweise durch eine heiße SCl-Reinigung (H2O/NH4OH/H2O2) das Silizium leicht aufoxidiert und beispielsweise in einem folgenden DHF-Dip entfernt. Dabei werden beispielsweise 3-4 nm Silizium konsumiert. Diese Sequenz kann dann beliebig oft wiederholt werden, bis ein gewünschter Ätzabtrag erreicht ist.
  • Vorzugsweise kann ein Bipolartransistor durch einen Prozeßfluß zu einer Erzeugung eines selbstjustierten Polyemitter-Bipolartransistors in einer Doppel-Poly-Technologie durch anisotropes Unterätzen des Basisanschlußpolysiliziums hergestellt werden. Analog kann man jedoch ohne eine Unterätzung des Polysiliziums die epitaktische Basis durch eine Kombination bestehend aus einer anisotropen Trockenätzung und einer isotropen Naßätzung in das Substrat vergraben.
  • 4 zeigt in einer Vergrößerung drei Verfahrensschritte, die bereits im Zusammenhang mit dem in 2 dargestellten Ausführungsbeispiel diskutiert worden sind.
  • 4a korrespondiert mit dem in 2e dargestellten Verfahrensschritt, bei dem eine anisotrope Unterätzung der Basisanschlußschicht 103 ausgebildet ist. In einem Verfahrensschritt wird zunächst eine Trockenätzung durchgeführt, die einen Bereich freilegt, der durch die Ätzkanten 401 begrenzt ist. In einem weiteren Schritt wird durch die anisotrope Unterätzung ein Ätzprofil 203 ausgebildet. In den in 4b dargestellten Verfahrensschritten wird dann die Basisschicht 113 (Epitaxie, beispielsweise SiGe) sowie die zweite Abstandsschicht 115 (Innenspacer) ausgebildet. Es ist in 4b deutlich zu erkennen, daß die Basisschicht 113 aufgrund der ersten Abstandsschicht 111 die Basisanschlußschicht 103 nach der Epitaxie nicht berührt.
  • 4c zeigt den Schritt eines Ausdiffundierens des Basispolysiliziums 103, wodurch die Diffusionsschicht 107 erzeugt wird. Es ist deutlich zu erkennen, daß die Basisschicht 113 mit Hilfe der Diffusionsschicht 107 mit der Basisanschlußschicht leitfähig verbunden wird, ohne daß sich eine störende polykristalline Schicht zwischen der Basisschicht 113 und der Basisanschlußschicht 103 ausbildet.
  • 5 zeigt eine Aufnahme eines Ätzprofils nach einer langen Überätzung, wie es nach den in 4a dargestellten Verfahrensschritten entsteht, wobei der Innenspacer 115 nicht ausgebildet ist. Anhand des in 5 dargestellten Ausführungsbeispiels ist es deutlich zu erkennen, daß das gewünschte Ätzprofil 403 nach einer langen Überätzung genau strukturiert werden kann, so daß die Basisschicht 113 in einem folgenden Verfahrensschritt derart ausgebildet werden kann, so daß sie die Basisanschlußschicht 105 nicht berührt.
  • 6 zeigt ein weiteres Ausführungsbeispiel eines Verfahrens zur Herstellung eines Bipolartransistors gemäß der vorliegenden Erfindung. Im Unterschied zu dem in 2 dargestellten Verfahren wird nach dem Schritt des Bereitstallens des Halbleitersubstrats (6a) eine Shallow Trench Isolation (STI) 601 ausgebildet, bevor die Basisanschlussschicht 103 abgeschieden wird. Dabei ist die STI 601 derart ausgebildet, daß sie aus zwei Teilen besteht, die durch einen Substratsteg voneinander getrennt sind.
  • Der in 6h dargestellte Bipolartransistor weist somit, im Unterschied zu der in 1 gezeigten Struktur, die STI 601 auf.
  • 7 zeigt ein weiteres Beispiel eines Verfahrens zur Herstellung eines Bipolartransistors Im Unterschied zu dem in 3 dargestellten Verfahren wird nach dem Schritt des Bereitstallens des Halbleitersubstrats (7a) eine Shallow Trench Isolation (STI) 601 ausgebildet, bevor die Basisanschlussschicht 103 abgeschieden wird. Dabei ist die STI 601 derart ausgebildet, daß sie aus zwei Teilen besteht, die durch einen Substratsteg voneinander getrennt sind.
  • Der in 6 dargestellte Bipolartransistor weist somit, im Unterschied zu der in 1 gezeigten Struktur, die STI 601 auf.
  • Im Unterschied zu WO01/63644 A2 wird eine hochdotierende Implantation ins Substratsilizium durchgeführt. Da man lateral ausreichend Platz benötigt, um die Basis an diesem hochdotierten Bereich zu kontaktieren, bedeutet das, dass man eine sehr breite Substratfläche hat. Dadurch entsteht eine hohe Basis-Kollektotkapazität. Schließt man erfindungsgemäß eine epitaxierte Basis lateral an ein Basispolysilizium an, kann man den Substratbereich (zwischen den beiden STI-Isolationsgräben, die mit Oxid gefüllt sein können) sehr klein halten, da man das Basispoly auch auf das STI-Oxid abscheiden kann.

Claims (13)

  1. Verfahren zum Herstellen eines Bipolartransistors, mit folgenden Schritten: Bereitstellen eines Halbleitersubstrats (101) mit einer Substratoberfläche (1011); Ausbilden einer Basisanschlußschicht (103) auf der Substratoberfläche (1011) zum Bereitstellen eines Basisanschlusses, wobei die Basisanschlußschicht (103) durch ein Abscheiden einer dotierten Polysiliziumschicht ausgebildet wird und wobei sich zwischen der Basisanschlußschicht (103) und der Substratoberfläche (1011) keine Opferschicht befindet; Ausbilden eines Emitterfensters (201), das einen Wandbereich aufweist, in der Basisanschlußschicht (103); Ausbilden einer ersten Abstandsschicht (111) an dem Wandbereich des Emitterfensters (201); Ätzen einer Ausnehmung (203) in dem Halbleitersubstrat (101) innerhalb eines durch die erste Abstandsschicht (111) festgelegten Fensters, wobei die Ausnehmung (203) lateral unter die Basisanschlussschicht (103) reicht; Ausbilden einer Basisschicht (113) in dem Halbleitersubstrat (101); Ausbilden einer zweiten Abstandsschicht (115) auf der ersten Abstandsschicht (111) und auf der Basisschicht (113); Strukturieren der zweiten Abstandsschicht (115) zu einer Festlegung einer planaren Anschlußfläche (117) auf der Basisschicht (113); Ausbilden einer Emitterschicht (119) auf der planaren Anschlußfläche (117); Herstellen einer leitfähigen Verbindung zwischen der Basisschicht und der Basisanschlußschicht (103) durch ein Ausdiffundieren eines Dotierstoffes aus der Basisanschlussschicht (103).
  2. Verfahren gemäß Anspruch 1, bei dem in dem Schritt des Ausbildens der ersten Abstandsschicht (111) der Wandbereich des Emitterfensters (201) vollständig überdeckt wird, so daß nach dem Schritt des Ausbildens der Basisschicht (113) die Basisanschlußschicht (103) die Basisschicht (113) nicht berührt.
  3. Verfahren gemäß Anspruch 1 oder 2, bei dem die erste Abstandsschicht (111) durch Abscheiden ausgebildet wird.
  4. Verfahren gemäß einem der Ansprüche 1 bis 3, bei dem der Schritt des Ätzens der Ausnehmung (203) einen Schritt eines anisotropen Trockenätzens in das Substrat (101) aufweist.
  5. Verfahren gemäß Anspruch 4, bei dem der Schritt des Ätzens der Ausnehmung (203) einen weiteren Schritt eines isotropen oder anisotropen Naßätzens aufweist, der nach dem Schritt des anisotropen Trockenätzens durchgeführt wird.
  6. Verfahren gemäß einen der Ansprüche 1 – 5, bei dem die Basisschicht (113) durch ein selektives epitaktisches Abscheiden ausgebildet wird.
  7. Verfahren gemäß einem der Ansprüche 1-6, bei dem der Schritt des Ausbildens der Basisschicht (113) einen weiteren Schritt eines Ausbildens einer Isolations schicht (105) auf der Basisschicht (113) aufweist, wobei das Emitterfenster (201) in der Basisanschlußschicht (103) und in der Isolationsschicht (105) ausgebildet wird.
  8. Verfahren gemäß einem der Ansprüche 1 – 7, bei dem die Emitterschicht (119) durch ein Abscheiden eines Poly- oder Monosiliziums ausgebildet wird.
  9. Bipolartransistor, mit folgenden Merkmalen: einem Halbleitersubstrat (101); einer auf dem Halbleitersubstrat (101) angeordneten Basisanschlußschicht (103); einer sich durch die Basisanschlußschicht (103) bis in das Halbleitersubstrat erstreckenden Ausnehmung (109), die einen Bereich aufweist, der unter der Basisanschlussschicht (103) angeordnet ist; einer an Wänden der Ausnehmung (109) angeordneten ersten Abstandsschicht (111); einer in der weiteren Ausnehmung (109) angeordneten Basisschicht (113); einer auf der ersten Abstandsschicht (111) und der Basisschicht (113) angeordneten zweiten Abstandsschicht (115), die auf der Basisschicht (113) eine planare Anschlußfläche (117) festlegt; einer auf der planaren Anschlußfläche (117) angeordneten Emitterschicht (119) wobei die Basisanschlußschicht (103) ein dotiertes Polysilizium ist, und wobei die Basisschicht (113) und die Basisanschlußschicht (103) im wesentlichen durch einen aus der Basisanschlußschicht (103) ausdiffundierten Dotierstoff leitfähig verbunden sind.
  10. Bipolartransistor gemäß Anspruch 9, bei dem die erste Abstandsschicht (111) ausgebildet ist, um die Basisschicht (113) von der Basisanschlußschicht (103) in einem Wandbereich der Ausnehmung (109) zu trennen.
  11. Bipolartransistor gemäß einem der Ansprüche 9 oder 10, bei dem die Emitterschicht (119) dotiertes Poly- oder Monosilizium aufweist.
  12. Bipolartransistor gemäß einem der Ansprüche 9 bis 11, bei dem auf der Basisanschlußschicht (113) eine Isolationsschicht (105) angeordnet ist, wobei das Emitterfenster (201) sich durch die Isolationsschicht (105) und durch die Basisanschlußschicht (103) erstreckt.
  13. Bipolartransistor gemäß einem der Ansprüche 9 – 12, der eine Shallow Trench Isolation (601) aufweist.
DE10302625A 2003-01-23 2003-01-23 Bipolartransistor und Verfahren zum Herstellen desselben Expired - Fee Related DE10302625B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10302625A DE10302625B4 (de) 2003-01-23 2003-01-23 Bipolartransistor und Verfahren zum Herstellen desselben
US10/764,264 US7005723B2 (en) 2003-01-23 2004-01-23 Bipolar transistor and method of producing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10302625A DE10302625B4 (de) 2003-01-23 2003-01-23 Bipolartransistor und Verfahren zum Herstellen desselben

Publications (2)

Publication Number Publication Date
DE10302625A1 DE10302625A1 (de) 2004-08-05
DE10302625B4 true DE10302625B4 (de) 2005-09-29

Family

ID=32667786

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10302625A Expired - Fee Related DE10302625B4 (de) 2003-01-23 2003-01-23 Bipolartransistor und Verfahren zum Herstellen desselben

Country Status (2)

Country Link
US (1) US7005723B2 (de)
DE (1) DE10302625B4 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7840803B2 (en) 2002-04-16 2010-11-23 Massachusetts Institute Of Technology Authentication of integrated circuits
WO2006071380A2 (en) * 2004-11-12 2006-07-06 Pufco, Inc. Securely field configurable device
US20060267146A1 (en) * 2005-05-19 2006-11-30 Polar Semiconductor, Inc. Multilayered emitter window for bipolar junction transistor
US7470594B1 (en) 2005-12-14 2008-12-30 National Semiconductor Corporation System and method for controlling the formation of an interfacial oxide layer in a polysilicon emitter transistor
DE102009032854B4 (de) * 2009-07-13 2015-07-23 Texas Instruments Deutschland Gmbh Verfahren zur Herstellung von Bipolartransistorstrukturen in einem Halbleiterprozess
FR2999799A1 (fr) 2012-12-19 2014-06-20 St Microelectronics Sa Transistor bipolaire a heterojonction
DE102015204411B4 (de) 2015-03-11 2020-11-05 Infineon Technologies Dresden Gmbh Transistor und Verfahren zur Herstellung eines Transistors
US11289593B2 (en) * 2015-07-31 2022-03-29 Infineon Technologies Austria Ag Breakdown resistant HEMT substrate and device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5523245A (en) * 1994-05-12 1996-06-04 Nec Corporation Process for fabricating high-performance facet-free small-sized bipolar transistor
WO2001063644A2 (de) * 2000-02-22 2001-08-30 Infineon Technologies Ag Verfahren zur herstellung von bipolaren transistoren im bicmos-verfahren
US6319786B1 (en) * 1999-06-18 2001-11-20 Stmicroelectronics S.A. Self-aligned bipolar transistor manufacturing method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5523245A (en) * 1994-05-12 1996-06-04 Nec Corporation Process for fabricating high-performance facet-free small-sized bipolar transistor
US6319786B1 (en) * 1999-06-18 2001-11-20 Stmicroelectronics S.A. Self-aligned bipolar transistor manufacturing method
WO2001063644A2 (de) * 2000-02-22 2001-08-30 Infineon Technologies Ag Verfahren zur herstellung von bipolaren transistoren im bicmos-verfahren

Also Published As

Publication number Publication date
DE10302625A1 (de) 2004-08-05
US7005723B2 (en) 2006-02-28
US20040212045A1 (en) 2004-10-28

Similar Documents

Publication Publication Date Title
EP0036634B1 (de) Verfahren zur Herstellung einer bipolaren Transistorstruktur
DE102008001535B4 (de) Bipolartransistor und Verfahren zur Herstellung desselben
EP1825504B1 (de) Vertikaler bipolartransistor
EP0036082A1 (de) Selbstjustierendes Verfahren zur Herstellung eines verbesserten hochqualitativen Bipolartransistors
DE10004067A1 (de) Verfahren zum Herstellen eines Bipolarelementes und Bipolarelement
DE19643903B4 (de) Verfahren zur Herstellung eines Bipolartransistors mit Heteroübergang
EP1625614B1 (de) Verfahren zur herstellung eines bipolartransistors
DE2510593C3 (de) Integrierte Halbleiter-Schaltungsanordnung
WO2005109495A1 (de) Verfahren zur herstellung einer halbleiter-schaltungsanordnung
EP1356527B1 (de) Bipolartransistor und verfahren zu dessen herstellung
DE10302625B4 (de) Bipolartransistor und Verfahren zum Herstellen desselben
DE68906095T2 (de) Vertikaler Bipolartransistor.
EP1741133B1 (de) Verfahren zur herstellung eines planaren spacers, eines zugehörigen bipolartransistors und einer zugehörigen bicmos-schaltungsanordnung
DE19845789A1 (de) Bipolartransistor und Verfahren zu seiner Herstellung
DE102016207536A1 (de) Verfahren zum Herstellen eines Bipolartransistors
WO2003049191A2 (de) Bicmos-struktur, verfahren zu ihrer herstellung und bipolartransistor für eine bicmos-struktur
DE102006003102B4 (de) Bipolartransistor und Herstellungsverfahren
DE10358046A1 (de) Bipolartransistor mit erhöhtem Basisanschlussgebiet und Verfahren zu seiner Herstellung
EP1611615B1 (de) Verfahren zur herstellung eines bipolaren halbleiterbauelements, insbesondere eines bipolartransistors, und entsprechendes bipolares halbleiterbauelement
EP1415339A2 (de) Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors
EP1436842B1 (de) Bipolar-transistor und verfahren zum herstellen desselben
DE102015208133B3 (de) BiMOS-Vorrichtung mit einem vollständig selbstausgerichteten Emittersilicium und Verfahren zu deren Herstellung
DE102004053393B4 (de) Verfahren zur Herstellung einer vertikal integrierten Kaskodenstruktur und vertikal integrierte Kaskodenstruktur
DE10328008B4 (de) Integrierte Schaltungsanordnung mit pnp- und npn-Bipolartransistoren sowie Herstellungsverfahren
DE10249897B4 (de) Selbstjustierendes Verfahren zur Herstellung eines Transistors

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee