DE102009032854B4

DE102009032854B4 - Verfahren zur Herstellung von Bipolartransistorstrukturen in einem Halbleiterprozess

Info

Publication number: DE102009032854B4
Application number: DE102009032854.8A
Authority: DE
Inventors: Thomas Scharnagl; Berthold Staufer
Original assignee: Texas Instruments Deutschland GmbH
Current assignee: Texas Instruments Deutschland GmbH
Priority date: 2009-07-13
Filing date: 2009-07-13
Publication date: 2015-07-23
Anticipated expiration: 2029-07-14
Also published as: DE102009032854A1; US8129248B2; US20110165760A1

Abstract

Verfahren zur Herstellung von Bipolartransistorstrukturen in einem komplementären Halbleiterprozess, das die Schritte umfasst, bei denen durch Plasmaätzen ein Bipolartransistor-Basisfenster in einer polykristallinen Siliziumschicht, die mit einer Oxidschicht bedeckt ist, strukturiert wird, ausgehend von Trisilan eine Siliziumschicht in dem Bipolartransistor-Basisfenster epitaktisch aufgewachsen wird, wobei das Plasmaätzen in einer Abfolge von anisotropen Ätzschritten und isotropen Veraschungsschritten durchgeführt wird, wodurch gestufte und nach innen geneigte Bipolartransistor-Basisfensterränder gebildet werden.

Description

GEBIET DER ERFINDUNG
Die Erfindung betrifft ein Verfahren zur Herstellung von Bipolartransistorstrukturen in einem Halbleiterprozess, insbesondere von Transistorstrukturen in BICOM-Technik (bipolarer Komplementärtechnik).
HINTERGRUND
Bei einer üblichen Abfolge eines BICOM-Herstellungsprozesses wird das Fenster für eine Transistorbasis üblicherweise mittels eines anisotropen Plasmaätzschritts strukturiert. Das Fenster, das durch eine strukturierte Resistschicht definiert ist, wird somit mit geraden Seitenwänden strukturiert, die sich durch eine polykristalline Siliziumschicht (nachfolgend „Poly”) erstrecken, welche mit einer Oxidschicht bedeckt ist. Für das epitaktische („EPI”) Aufwachsen einer Siliziumschicht in dem Basisfenster ist aufgrund der geringen Kosten und des hohen Ertrags dieses Prozesses ein verbessertes Trisilan-(Si3H8-)Epitaxieverfahren eine bevorzugte Option. Mit sinkenden Komponentenabmessungen und zunehmender Dicke der polykristallinen Siliziumschicht ist jedoch das Trisilan-Epitaxieverfahren aufgrund der Bildung von verbleibenden Polyeinlagerungen nach dem Strukturieren dieser Epitaxialschicht durch Ätzen nicht anwendbar, wie anhand der beigefügten Zeichnungen näher erläutert ist. Diese Einlagerungen beeinträchtigen den Betrieb der resultierenden Schaltungskomponente.
Die US 5 663 091 A offenbart eine elektrisch programmierbare Zelle (antifuse), allerdings keinen Bipolartransistor. Auch das Trisilan-Epitaxieverfahren wird nicht erwähnt. Die US 2004/0178171 A1 betrifft MEMS und LDMOS oder VDMOS Transistoren. Die Problematik der Überhangbildung bei einem Trisilan-Epitaxieverfahren wird jedoch nicht erwähnt. Die US 4 902 377 A betrifft die Bildung von Kontakten. Auch hier besteht kein Zusammenhang zur Problematik bei Bipolartransistoren und dem Trisilan-Epitaxiverfahren. Ferner betrifft auch die US 4 698 128 A einen Ätzprozess zur Bildung von Kontakten. Die Problematik der Herstellung von Bipolartransistoren bleibt insofern im vorgenannten Stand der Technik unberührt.
ZUSAMMENFASSUNG
Bei einem Aspekt der Erfindung wird ein Verfahren zur Herstellung von Bipolartransistorstrukturen in einem Halbleiterprozess bereitgestellt, wobei ein verbessertes Trisilan-Epitaxieverfahren angewendet werden kann, ohne Gefahr, dass Polyeinlagerungen gebildet werden. Gemäß der Erfindung umfasst das Verfahren zur Herstellung von Bipolartransistorstrukturen in einem Halbleiterprozess den Schritt des Strukturierens eines Basisfensters in einer polykristallinen Siliziumschicht, die mit einer Oxidschicht bedeckt ist, durch Plasmaätzen und den weiteren Schritt des epitaktischen Aufwachsens einer Siliziumschicht in dem Basisfenster ausgehend von Trisilan. Das Plasmaätzen wird in einer Abfolge von anisotropen Ätzschritten und isotropen Veraschungsschritten durchgeführt, wodurch gestufte und nach innen geneigte Fensterränder gebildet werden. Aufgrund der nach innen geneigten Seitenwände des Fensters wird die epitaktisch aufgewachsene Siliziumschicht ohne nach innen vorstehende Strukturen gebildet, und die Ursache für die Bildung von Polyeinlagerungen wird dadurch eliminiert.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die 1a bis 1e sind schematische Schnittansichten eines erläuternden Beispiels, die aufeinanderfolgende Schritte eines Halbleiterprozesses bei der Bildung eines Bipolartransistor-Basisfensters veranschaulichen, die zum Auftreten von Polyeinlagerungen führen würden, und
2a und 2b sind schematische Schnittansichten, die alternative Schritte eines Halbleiterprozesses bei der Bildung eines Bipolartransistor-Basisfensters veranschaulichen, bei denen das Auftreten von Polyeinlagerungen vermieden wird.
AUSFÜHRLICHE BESCHREIBUNG EINER BEISPIELHAFTEN AUSFÜHRUNGSFORM
In 1a ist ein Bipolar-Basisfenster 10 gezeigt, wie durch ein strukturiertes Resist 12 definiert, das sich durch eine polykristalline Siliziumschicht 14 erstreckt, welche mit einer Oxidschicht 16 bedeckt ist. Das Fenster wird unter Anwendung eines anisotropen Plasmaätzschritts strukturiert. Als Ergebnis hat das Fenster gerade Seitenwände, die sich vollständig durch die Oxidschicht 16 und die Polyschicht 14 nach unten zu einer darunter liegenden Oxidschicht 18 erstrecken.
Wenn anschließend, wie in 1b veranschaulicht, eine EPI-Schicht 20 in dem freiliegendem Fenster und über der angrenzenden Oxidschicht 16 unter Anwendung eines verbesserten Trisilan-Epitaxieverfahrens aufgewachsen wird, wird die EPI-Schicht 20 mit nach innen gewölbten, vorstehenden Vorsprüngen 20a gebildet. Unter den Vorsprüngen 20a werden nach außen gerichtete Ausnehmungen 20b gebildet.
Bei einem nachfolgenden Verfahrensschritt, wie in 1c veranschaulicht, werden dielektrische Schichten 22 (Oxid, Nitrid, usw.) über die EPI-Schicht 20 abgeschieden. Die dielektrischen Schichten 22 füllen die Ausnehmungen 20b, die durch die EPI-Schicht 20 verbleiben, vollständig aus.
Bei einem weiteren nachfolgenden Verfahrensschritt, wie in 1d veranschaulicht, kann mit dem anisotropen Plasmaätzen das dielektrische Material nicht aus den Ausnehmungen 20b entfernt werden. Ein alternativer Nassätzschritt ist aus verfahrenstechnischen Gründen nicht möglich.
Wenn die EPI-Schicht 20 dann strukturiert wird, wie in 1e veranschaulicht, wirkt das verbleibende dielektrische Material aus den Ausnehmungen 20b wie eine Abschirmung für das anisotrope Ätzen, und jegliches Material von der EPI-Schicht, das unmittelbar darunter liegt, wird nicht entfernt, wodurch „Polyeinlagerungen” 26 neben dem strukturierten Teil der EPI-Schicht verbleiben. Diese Polyeinlagerungen können dazu führen, dass die Halbleiterkomponente keine Funktion hat.
Betrachtet man nun 2a, so umfasst das erfindungsgemäße Verfahren das Formen des Basisfensters mit Seitenwänden, die, wie gezeigt, gestuft und zum Inneren des Fensters geneigt sind. Dies wird mit einem Plasmaätzverfahren erreicht, das aus aufeinanderfolgenden anisotropen Ätzschritten und isotropen Veraschungsschritten besteht. Die aufeinanderfolgenden anisotropen Ätzschritte und isotropen Veraschungsschritte müssen so eingestellt werden, dass die gewünschte Form der Fensterseitenwände erreicht wird.
Wenn die EPI-Schicht dann über dem Basisfenster unter Verwendung eines Trisilan-Epitaxieverfahrens, wie in 2b gezeigt, aufgewachsen wird, wird eine EPI-Schicht 28 erhalten, die keine vorstehenden Vorsprünge aufweist, und die EPI-Schicht kann ohne Gefahr der Bildung von Polyeinlagerungen strukturiert werden.