DE112007002739B4 - Verfahren zur Herstellung eines Halbleiterbauelements mit Isolationsgraben und Kontaktgraben - Google Patents

Verfahren zur Herstellung eines Halbleiterbauelements mit Isolationsgraben und Kontaktgraben Download PDF

Info

Publication number
DE112007002739B4
DE112007002739B4 DE112007002739.8T DE112007002739T DE112007002739B4 DE 112007002739 B4 DE112007002739 B4 DE 112007002739B4 DE 112007002739 T DE112007002739 T DE 112007002739T DE 112007002739 B4 DE112007002739 B4 DE 112007002739B4
Authority
DE
Germany
Prior art keywords
trench
resist mask
opening
depth
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE112007002739.8T
Other languages
English (en)
Other versions
DE112007002739A5 (de
Inventor
Dr. Enichlmair Hubert
Franz Schrank
Dr. Schrems Martin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram AG
Original Assignee
Austriamicrosystems AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems AG filed Critical Austriamicrosystems AG
Publication of DE112007002739A5 publication Critical patent/DE112007002739A5/de
Application granted granted Critical
Publication of DE112007002739B4 publication Critical patent/DE112007002739B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743Making of internal connections, substrate contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

Verfahren zur Herstellung eines Halbleiter-Bauelements, bei dem – auf einem Halbleitersubstrat eine dielektrische Schichtkombination (SK) mit Öffnungen im Bereich eines ersten Grabens und eines zweiten Grabens erzeugt wird, wobei die Öffnung für den ersten Graben eine geringere Breite aufweist als die Öffnung für den zweiten Graben, – eine Resistmaske (RM4) mit einer Öffnung für den ersten Graben auf der dielektrischen Schichtkombination erzeugt wird, wobei die Breite der Öffnung in der Resistmaske geringer ist als die Breite der Öffnung für den ersten Graben in der dielektrischen Schichtkombination, – auf der Resistmaske (RM4) eine weitere Resistmaske (RM5) mit Öffnungen für den ersten Graben und den zweiten Graben erzeugt wird, – das Halbleitersubstrat anisotrop und selektiv bezüglich des Materials der Resistmasken geätzt wird, wobei der erste Graben bis zu einer ersten Tiefe (d7) erzeugt wird, – die Struktur der weiteren Resistmaske (RM5) in die darunter liegende Resistmaske (RM4) übertragen wird, so dass im Bereich des zweiten Grabens das Halbleitersubstrat freigelegt wird, – das Halbleitersubstrat anisotrop und selektiv bezüglich des Materials der Resistmasken geätzt wird, wobei der erste Graben bis zu einer endgültigen Tiefe (d8) vertieft wird und der zweite Graben auf eine Tiefe (d9) geätzt wird, die geringer ist als die Tiefe (d8) des ersten Grabens, – ein Dielektrikum ganzflächig und kantenbedeckend in einer solchen Dicke abgeschieden wird, dass der erste Graben vollständig mit dem Dielektrikum befüllt ist, der zweite Graben aber noch teilweise geöffnet bleibt, – das Dielektrikum anisotrop geätzt wird, bis am Boden des zweiten Grabens das Halbleitersubstrat freigelegt ist, und – ein elektrisch leitfähiges Material ganzflächig und kantenbedeckend abgeschieden wird, bis der zweite Graben gefüllt ist und einen elektrischen Kontakt zu einer vergrabenen Struktur (VS) bildet.

Description

  • In Halbleiterbauelementen können vergrabene dotierte Schichten dazu eingesetzt werden, vertikal ausgerichtete Bauelemente von „unten” her anzuschließen. Möglich ist es auch, eine vergrabene Schicht (Buried Layer) zu Isolations- oder Schirmungszwecken vorzusehen. In allen Fällen bedarf eine solche vergrabene Schicht eines Kontakts mit der Halbleiteroberfläche, der üblicherweise über eine bis zur vergrabenen Schicht reichende niederohmige Dotierung vorgenommen wird.
  • Parallel dazu werden in Halbleiterbauelementen isolierende Gräben benötigt, um Bauelementstrukturen gegeneinander zu isolieren. So besteht beispielsweise ein Bedürfnis, eine vergrabene Schicht, die einer ersten Bauelementstruktur zugeordnet ist, von einer zweiten, damit nicht direkt in elektrischer Verbindung stehenden Halbleiterstruktur zu isolieren, welche beispielsweise ebenfalls eine vergrabene Schicht sein kann. Ein solcher isolierender Graben bedarf dann einer Tiefe, die diejenige der vergrabenen Schicht übertrifft, um eine sichere Isolierung mit hoher Durchbruchsspannung zu schaffen.
  • Aus der veröffentlichten US-Patentanmeldung US 2004/0018704A1 ist ein Verfahren bekannt, mit dem eine niederohmige Verbindung von einer Bauelementoberfläche hin zu einer vergrabenen Schicht und gleichzeitig eine elektrische Isolierung zwischen zwei Abschnitten einer vergrabenen Schicht hergestellt werden kann. Dazu wird zunächst ein Graben bis zur vergrabenen Schicht geätzt und anschließend in die Grabenwände ein Dotierstoff eingebracht, welcher dort niederohmige Kontaktstrukturen schafft. Im folgenden Schritt wird der Graben bis auf eine gewünschte für die Isolierung erforderliche Tiefe weitergeätzt und die Innenwände schließlich mit einem Dielektrikum beschichtet.
  • In der US 4 256 514 A ist ein Verfahren beschrieben, bei dem unterschiedlich tiefe und unterschiedlich breite Gräben geätzt werden, die anschließend mit dielektrischem beziehungsweise elektrisch leitfähigem Material gefüllt werden. In den breiten Gräben werden Seitenwandspacer aus dem dielektrischen Material geätzt. Zum Herstellen der unterschiedlichen Grabentiefen werden die Aussparungen in getrennten Ätzschritten hergestellt, wobei die jeweils nicht geätzten Bereiche durch Masken vor dem Ätzangriff geschützt werden.
  • In der JP 07-086390 A ist ein Verfahren zum Ausbilden tiefer Isolationsgräben mit Dielektrikumfüllung und weniger tiefer Kontaktgräben mit leitfähiger Füllung beschrieben, wobei die Kontaktgräben jeweils am Boden eine Öffnung zur Kontaktierung einer vergrabenen Schicht aufweisen.
  • In der JP 02-246330 A ist ein Verfahren zum selbstjustierten gemeinsamen Ausbilden tiefer und weniger tiefer Gräben beschrieben, wobei zunächst der tiefere Graben vorgeätzt wird und dann ein gemeinsamer Ätzschritt für beide Gräben erfolgt.
  • In der JP 09-069608 A ist ein Verfahren zum Ausbilden unterschiedlich tiefer Gräben beschrieben, bei dem ein Siliziumoxidfilm als Hartmaske verwendet wird, der im Bereich tiefer zu ätzender Gräben mit Öffnungen versehen wird und im Bereich flacher zu ätzender Gräben mit einem dünnen restlichen Schichtanteil stehen bleibt. Der Dickenunterschied in der Hartmaske bewirkt in Verbindung mit einer gegenüber dem Substrat reduzierten Ätzrate den Unterschied in der Grabentiefe.
  • Weiterhin ist es bekannt, vergrabene Schichten über so genannte Sinker-Dotierungen elektrisch zu kontaktieren, die in einer bestimmten Tiefe des Halbleitersubstrats erzeugt und durch Ausdiffusion die niederohmige Zone zur Kontaktierung der vergrabenen Schicht mit der Oberfläche herstellen.
  • In der DE 103 03 926 B4 ist ein Verfahren zum Ausbilden eines Isolationsgrabens mit dielektrischer Füllung und eines Kontaktgrabens für eine vergrabene Schicht beschrieben.
  • Die Kontaktierung einer vergrabenen Schicht über einen Sinkerkontakt hat den Nachteil, dass beim Eintreiben der Dotierung bis zur gewünschten Tiefe parallel eine laterale Diffusion stattfindet und die laterale Ausdehnung des Sinkerkontakts so unnötig erhöht wird und unnötig viel Fläche beansprucht wird, die nicht mehr für andere Bauelementstrukturen genutzt werden kann.
  • Aufgabe der vorliegenden Erfindung ist es daher, ein Verfahren zur Herstellung einer solchen Kontaktstruktur anzugeben, welches mit anderen zur Herstellung des Bauelements eingesetzten Prozessschritten kompatibel ist und daher die parallele Herstellung anderer Halbleiterstrukturen des Halbleiterbauelements ermöglicht.
  • Diese Aufgabe wird erfindungsgemäß durch ein Verfahren mit den Merkmalen von Anspruch 1 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind weiteren Ansprüchen zu entnehmen.
  • Es wird ein Verfahren angegeben, das die kombinierte Herstellung eines mit einem Dielektrikum gefüllten ersten Grabens und eines mit einem leitfähigen Material gefüllten zweiten Grabens in einem gemeinsamen Halbleitersubstrat ermöglicht. Dazu werden zunächst die beiden Gräben im Halbleitersubstrat geätzt, wobei der zweite Graben mit einer größeren Breite hergestellt wird als der erste Graben. Anschließend wird ein Dielektrikum ganzflächig und kantenbedeckend in einer solchen Dicke abgeschieden, dass der erste Graben vollständig mit dem Dielektrikum befüllt ist, der zweite Graben mit der größeren Breite dabei aber noch teilweise geöffnet bleibt. Anschließend wird das Dielektrikum anisotrop geätzt, bis im zweiten Graben am Boden das Substrat freigelegt ist, während die Seitenwände von der Oxidschicht bedeckt bleiben. Ein solcher Ätzschritt ist auch als Spacer-Ätzung bekannt.
  • Mit der parallelen Herstellung von isolierendem und kontaktierendem Graben wird die Herstellung beider Gräben vereinfacht. Die Unterscheidung zwischen kontaktierendem und isolierendem Graben erfolgt aufgrund der Prozessbedingungen allein durch die entsprechende Wahl der Grabenbreite, die durch eine Lithographie oder auch durch selbstjustierende Strukturen vorgegeben sein kann.
  • Vorteilhaft ist es, den ersten (isolierenden) Graben mit einer Tiefe d5 und den zweiten (kontaktierenden) Graben mit einer Tiefe d4 zu erzeugen, wobei d5 größer als d4 ist und damit der isolierende Graben in eine größere Tiefe reicht als der kontaktierende. Auf diese Weise ist es möglich, die vergrabene Struktur, die mit dem zweiten Graben kontaktiert wird, mittels des ersten Grabens gegen benachbarte Strukturelemente im Halbleiterbauelement zu isolieren.
  • Vorteilhaft wird die Tiefe d5 des ersten Grabens so groß gewählt, dass der Graben zumindest unter die Unterkante der vergrabenen Struktur beziehungsweise der vergrabenen Schicht reicht. Der kontaktierende zweite Graben wird vorteilhaft so tief erzeugt, dass er die vergrabene Struktur zwar erreicht, keinesfalls aber vollständig durchstößt. Möglich ist es auch, den zweiten Graben in einer Tiefe d4 herzustellen, die geringer ist als die Oberkante der vergrabenen Struktur und den Kontakt zur vergrabenen Struktur erst durch Ausdiffusion eines Dotierstoffs herzustellen, der über das leitfähige Material in den Graben eingebracht wird.
  • Die unterschiedliche Tiefe der beiden Gräben kann mit einem zweigeteilten Ätzprozess erreicht werden, bei dem zunächst in einem ersten Teilätzschritt der erste Graben bis zu einer ersten Tiefe d3 anisotrop geätzt wird. Anschließend wird in einem zweiten Teilätzschritt der erste Graben weiter bis auf seine endgültige Tiefe d5 und gleichzeitig im gleichen Schritt der zweite Graben bis auf eine Tiefe d4 anisotrop geätzt. Die Tiefe des ersten Grabens ergibt sich dabei aus der Gesamttiefe der in den beiden Teilätzschritten erzeugten Grabenstrukturen. Die Tiefe des zweiten Grabens wird allein beim zweiten Teilätzschritt erreicht. Der zweite Teilätzschritt wird also vorzugsweise so durchgeführt, dass die gewünschte Tiefe d4 des zweiten Grabens erreicht wird.
  • Die in der ersten Teilätzung erreichte Tiefe d3 des ersten Grabens entspricht dabei dem Tiefenunterschied zwischen erstem und zweitem Graben, und wird so gewählt, dass die gewünschte Isolation beziehungsweise die gewünschte Durchbruchspannung zwischen den durch diesen Graben zu isolierenden Bauelementstrukturen erreicht wird.
  • Die Aufteilung des Grabenätzverfahrens in zwei Teilschritte gelingt in einfacher Weise über eine Hartmaske, die erste und zweite Öffnungen für ersten und zweiten Graben aufweist. In der ersten Öffnung ist die Substratoberfläche, also die Halbleiteroberfläche freigelegt. In der zweiten Öffnung wird die Dicke der Hartmaske auf eine Schichtdicke d1 – d2 reduziert, die übrigen Bereiche der Hartmaske weisen die ursprüngliche Schichtdicke d1 auf mit d1 – d2 < d1.
  • Mit dieser unterschiedlich tiefe Öffnungen aufweisenden Hartmaske werden anschließend in einem anisotropen Ätzprozess die Gräben erzeugt, wobei der Tiefenunterschied der beiden Gräben von der Restdicke d1 – d2 der Hartmaske in den zweiten Öffnungen und der Selektivität des Ätzverfahrens beziehungsweise dessen Ätzratenverhältnis bei der Ätzung von Hartmaske und Halbleitermaterial abhängig ist. Das Ätzverfahren ist so eingestellt, dass die Ätzrate der Hartmaske wesentlich geringer ist als die Ätzrate des Halbleitermaterials. Über eine geeignete Bemessung der Restschichtdicke der Hartmaske kann daher bei gegebener Selektivität des Ätzprozesses der Tiefenunterschied zwischen erstem und zweitem Graben eingestellt werden. Die Tiefe d3 entspricht dabei dem Produkt aus der Restdicke und dem entsprechenden Ätzratenverhältnis. Bei gegebener Restschichtdicke der Hartmaske kann natürlich auch die Selektivität des Ätzverfahrens eingestellt werden, was in der Regel jedoch aufwändig und nicht zu bevorzugen ist.
  • Unterschiedlich tiefe erste und zweite Gräben können auch in einer zweiten Verfahrensvariante erzeugt werden, bei der vor der Grabenätzung eine erste und darüber eine zweite Resistschicht jeweils erzeugt und anschließend strukturiert werden. Dabei werden in der ersten Resistschicht nur die Öffnungen für den ersten Graben vorgesehen. In der zweiten Resistschicht werden Öffnungen für ersten und zweiten Graben erzeugt.
  • In einem ersten Ätzschritt wird nun das Substrat anisotrop und selektiv gegen erste und zweite Resistschicht geätzt, wobei das nur in den Öffnungen der ersten Resistschicht freiliegende Substrat im Bereich des ersten Grabens bis zu einer ersten frei wählbaren Tiefe d7 geätzt wird. Im folgenden Schritt wird die erste Resistschicht selektiv gegen die zweite Resistschicht geätzt, um in der ersten Resistschicht zusätzlich im Bereich der zweiten Öffnungen das Halbleitersubstrat freizulegen.
  • Im nächsten Schritt wird das Substrat anisotrop und selektiv gegen die erste Resistschicht geätzt, wobei der erste Graben bis zu seiner zweiten und damit endgültigen Tiefe d5 und der zweite Graben bis zu einer Tiefe d4 geätzt wird. Vor diesem Schritt ist es möglich, die zweite Resistschicht zu entfernen. Alle Teilätzschritte können ohne Unterbrechung im selben Ätzreaktor durchgeführt werden, wobei die Selektivität der einzelnen Ätzschritte durch Wahl entsprechender Ätzbedingungen im Ätzreaktor wie beispielsweise Gaszusammensetzung, Druck und/oder Temperatur eingestellt werden kann.
  • Für diese Verfahren können als erste und zweite Resistschicht Fotoresistschichten eingesetzt werden. Dabei ist es vorteilhaft, als anisotropes Ätzverfahren ein chemisch dominiertes Plasmaätzverfahren einzusetzen, welches gegenüber dem Material der zu ätzenden Schicht reaktive Ionen enthält.
  • Die Anisotropie dieses Verfahrens kann dadurch gesteigert werden, dass zwischenzeitlich die Plasmabedingungen so variiert werden, dass die Abscheiderate gegenüber der Ätzrate überwiegt und auf diese Weise auf allen Oberflächen eine Passivierungsschicht abgeschieden wird. In Verbindung mit dem anisotropen Ätzverfahren wird so vor allem die Seitenwand passiviert und nicht mehr angegriffen. Für das Ätzverfahren eignet sich ein halogenhaltiges Plasma, insbesondere ein fluorhaltiges Plasma. Der Wechsel zwischen Ätzbedingung und Abscheidebedingung kann alternierend mehrfach durchgeführt werden. Dieses Verfahren kann auch zur Herstellung der Öffnungen in erster und/oder zweiter Resistschicht eingesetzt werden.
  • Für dieses Verfahren ist es vorteilhaft, das Halbleitersubstrat mit einer dielektrischen Doppelschicht, bestehend aus einer Oxidschicht und einer Nitridschicht abzudecken. Diese kann in einem späteren Verfahrensschritt als Ätzstopp dienen. Mit der Doppelschicht ist es erforderlich, dem Verfahren einen weiteren Ätzschritt vorzuschalten, mit dem Öffnungen in dieser Doppelschicht erzeugt werden. Dabei wird die Weite der Öffnungen in der Doppelschicht größer gewählt als die entsprechenden ersten und zweiten Öffnungen für ersten und zweiten Graben in der ersten Resistschicht. Damit wird sichergestellt, dass ein gegebenenfalls auftretendes Unterätzen der ersten Resistschicht zu einem Unterätzen der Doppelschicht führt. Dementsprechend ist der Maskenvorhalt, also der Unterschied der Strukturbreiten in der ersten Resistschicht relativ zu den Strukturbreiten der Öffnungen in der Doppelschicht entsprechend dem zu erwartenden Ausmaß an Unterätzen gewählt.
  • Ein Unterätzen der Doppelschicht ist nachteilig für das Bauelement.
  • In beiden prinzipiell zu unterscheidenden Verfahrensvarianten wird nach dem Ätzen der beiden Gräben auf ihre endgültige Tiefe ein Dielektrikum abgeschieden, welches sich mit guter Kantenbedeckung auch am Grunde von Gräben mit hohem Aspektverhältnis abscheiden lässt, insbesondere ein Hochtemperaturoxid.
  • Als leitfähiges Material zur Füllung des Kontaktgrabens (zweiter Graben) ist dotiertes Polysilizium, Wolframsilizid oder ein beliebig anderes leitfähiges grabenbefüllend abscheidbares Material geeignet. Auch dazu ist ein Prozess erforderlich, der kantenbedeckend ist und sich auch am Boden eines tiefen zweiten Grabens so abscheiden lässt, dass der Graben ohne die Ausbildung von Hohlräumen vollständig zuwächst.
  • Zur Entfernung des abgeschiedenen leitfähigen Materials, welches nicht als Grabenfüllung dient, kann ein Rückätzen oder ein Planarisieren, beispielsweise CMP (Chemical Mechanical Polishing) eingesetzt werden.
  • Die Rückätzung erfolgt, bis nicht im Graben abgeschiedenes leitfähiges Material vollständig von der Oberfläche entfernt ist.
  • Im Folgenden wird die Erfindung anhand von Ausführungsbeispielen und der dazugehörigen Figuren näher erläutert. Diese sind rein schematisch und nicht maßstabsgetreu ausgeführt, so dass ihnen weder absolute noch relative Maßangaben zu entnehmen sind.
  • 1 zeigt ein Bauelement nach Befüllen der Gräben,
  • 2 bis 12 zeigen verschiedene Verfahrensstufen eines erläuternden Beispiels,
  • 13 bis 21 zeigen verschiedene Verfahrensstufen einer Ausführungsvariante des erfindungsgemäßen Verfahrens.
  • 1 zeigt im schematischen Querschnitt eine beispielhafte Bauelementstruktur, wie sie mit dem vorgeschlagenen Verfahren erzeugt werden kann. Diese umfasst ein Halbleitersubstrat SU, in dem ein erster Graben G1 und ein zweiter Graben G2 beabstandet voneinander erzeugt sind. Die Tiefe des ersten Grabens G1 ist größer als die Tiefe des zweiten Grabens G2. Während der erste Graben mit einem Dielektrikum gefüllt ist, ist der zweite Graben G2 an seinen Seitenwänden gegen das Substrat isoliert und weist eine Füllung mit einem leitfähigen Material auf, die an seinem unteren Ende eine vergrabene Struktur VS kontaktiert, beispielsweise eine vergrabene Schicht. Die Oberfläche des Substrats SU kann mit einer Oxidschicht OS abgedeckt sein.
  • In einem als erläuterndes Beispiel angegebenen Verfahren wird von einem Halbleitersubstrat SU ausgegangen, in dem im Abstand zur Oberfläche eine vergrabene Struktur VS vorgesehen ist. Die vergrabene Struktur VS kann beispielsweise in der Oberfläche eines Wafers erzeugt und mit einer epitaktischen Schicht abgedeckt sein. Auf dem Halbleitersubstrat ist eine dielektrische Schichtkombination SK aus dünnen dielektrischen Schichten, beispielsweise einer Oxidschicht und einer Nitridschicht angeordnet, die als Schutzschichten und Ätzstoppschichten dienen können. Darüber ist ganzflächig eine Hartmaskenschicht HS erzeugt, beispielsweise eine Oxidschicht. Im ersten Schritt wird nun eine Maskenöffnung HMO1 der Hartmaske für den ersten Graben erzeugt, indem eine entsprechend strukturierte erste Resistmaske RM1 erzeugt wird, die wie in 2 dargestellt im Bereich des ersten Grabens eine Resistöffnung RO1 aufweist.
  • Im nächsten Schritt wird die Struktur der ersten Resistmaske mittels eines anisotropen Ätzverfahrens auf die Hartmaskenschicht HS übertragen. Die dielektrische Schichtkombination SK kann dabei als Ätzstopp dienen. Anschließend kann die dielektrische Schichtkombination SK am Boden des Grabens noch entfernt werden. 3 zeigt die Anordnung mit der ersten Hartmaskenöffnung HMO1, die eine Breite w1 aufweist.
  • Im nächsten Schritt werden die Hartmaskenöffnungen HMO2 für den zweiten Graben erzeugt, indem eine zweite Resistmaske RM2 aufgebracht und entsprechend strukturiert wird. Die zweite Resistöffnung RO2 im Bereich des zweiten Grabens wird mittels eines anisotropen Ätzverfahrens auf die Hartmaskenschicht HS übertragen. Die Ätzung wird dabei zum Beispiel über die Zeitdauer kontrolliert so durchgeführt, dass die zweite Hartmaskenöffnung HMO2 nur bis zu einer Tiefe d2 < d1 geführt wird, so dass am Boden der zweiten Hartmaskenöffnung eine Restschichtdicke der Hartmaske verbleibt. 5 zeigt die Anordnung nach der Herstellung der Hartmaskenöffnung und 6 nach dem Entfernen der zweiten Resistmaske RM2. Dort ist auch die fertige Hartmaske HM mit ersten und zweiten Hartmaskenöffnungen HMO1, HMO2 dargestellt. Die zweite Hartmaskenöffnung weist eine Breite w2 auf, die größer ist als die Breite w1 der ersten Hartmaskenöffnung.
  • Im nächsten Schritt wird mittels eines anisotropen Ätzverfahrens, beispielsweise eines physikalisch dominierten Plasmaätzverfahrens eine erste Teilätzung in das Halbleitersubstrat durchgeführt. Im Bereich der ersten Maskenöffnung HMO1 wird dabei ein erster Teilgraben G1a mit einer Tiefe d3 erzeugt. Aufgrund der nicht hundertprozentigen Selektivität des verwendeten Ätzverfahrens wird im Bereich der zweiten Hartmaskenöffnung HMO2 die Hartmaskenschicht abgetragen, bis entweder die als Ätzstoppschicht dienende Schichtkombination SK oder die Oberfläche des Substrats SU freigelegt ist. 7 zeigt die Anordnung auf dieser Verfahrensstufe.
  • Im nächsten Schritt wird ein zweiter Teilätzprozess in das Halbleitersubstrat SU durchgeführt, wobei der erste Graben G1 auf seine endgültige Tiefe d5 und der zweite Graben G2 auf eine Tiefe von d4 geätzt wird. 8 zeigt die Anordnung auf dieser Verfahrensstufe.
  • Im nächsten Schritt wird wahlweise eine Kanalstopdotierung in den Grabenwänden und insbesondere im Grabenboden durchgeführt. Diese dient dazu, die Schwellspannung für den Aufbau einer Inversionsschicht entlang der Grabeninnenwände zu verhindern und dadurch die Schwellspannung für den Aufbau parasitärer leitfähiger Gebiete zu erhöhen. Vorzugsweise wird dabei die Dotierung des Substrats erhöht.
  • Im nächsten Schritt wird ganzflächig eine kantenbedeckende grabenfüllende dielektrische Schicht DS abgeschieden, beispielsweise ein Hochtemperaturoxid. Dieses wird in einer Schichtdicke erzeugt, die mindestens der halben Breite (w1)/2 des ersten Grabens entspricht und daher zum Zuwachsen des ersten Grabens mit der dielektrischen Schicht führt. Im Bereich des zweiten Grabens führt die dielektrische Schicht nur zu einer Bedeckung von Grabenwänden und Grabenboden, auf dem sie in einer Schichtdicke d6 abgeschieden wird. 9 zeigt die Anordnung auf dieser Verfahrensstufe.
  • Im nächsten Schritt wird in einem anisotropen Ätzverfahren ähnlich einer Spacer-Ätzung die dielektrische Schicht DS zurückgeätzt, bis am Boden des zweiten Grabens G2 die dielektrische Schicht DS vollständig entfernt ist. Auf der Oberfläche des Halbleitersubstrats dient die dielektrische Schichtkombination dabei als Ätzstoppschicht. Die Seitenwände des zweiten Grabens G2 bleiben dabei von der dielektrischen Schicht DS bedeckt, ebenso bleibt der erste Graben mit dem dielektrischen Material befüllt. 10 zeigt die Anordnung nach dem Entfernen der Siliziumnitridschicht, die die oberste Schicht der dielektrischen Schichtkombination darstellt.
  • Im nächsten Schritt wird der zweite Graben mit einem leitfähigen Material gefüllt, indem ein leitfähiges Material LS kantenbedeckend in einer Schichtdicke abgeschieden wird, die zumindest der halben Grabenbreite (w2)/2 des zweiten Grabens entspricht. 11 zeigt die Anordnung schematisch auf dieser Verfahrensstufe.
  • Im nächsten Schritt wird die leitfähige Schicht anisotrop zurückgeätzt, so dass das leitfähige Material LM ausschließlich im Bereich des zweiten Grabens als Grabenfüllung verbleibt, im übrigen Oberflächenbereich jedoch die untere Teilschicht der dielektrischen Schichtkombination, üblicherweise eine Oxidschicht, verbleibt.
  • 12 zeigt die Anordnung auf dieser Verfahrensstufe, die der in 1 gezeigten Struktur entspricht.
  • Im Folgenden wird die Herstellung der Grabenstruktur gemäß eines Ausführungsbeispiels näher beschrieben. Ausgegangen wird wieder von einem Substrat SU mit einer vergrabenen Struktur VS, dessen Oberfläche von einer dielektrischen Schichtkombination SK bedeckt ist. Mittels einer dritten Resistmaske RM3 werden in der Schichtkombination SK im Bereich von erstem und zweitem Graben entsprechende Öffnungen geätzt. 13 zeigt die Anordnung auf dieser Verfahrensstufe.
  • Im nächsten Schritt wird die dritte Resistmaske RM3 entfernt und eine vierte Resistmaske RM4 aufgebracht und strukturiert. Dazu wird im Bereich des ersten Grabens eine Öffnung erzeugt, deren Breite geringer ist als die Breite der in der dielektrischen Schichtkombination erzeugten Öffnung. Im Bereich des späteren zweiten Grabens bleibt die vierte Resistmaske RM4 unstrukturiert.
  • Im nächsten Schritt wird die strukturierte vierte Resistmaske in ihrer Struktur gehärtet, was in Abhängigkeit von dem verwendeten Resistmaterial beispielsweise durch Behandlung mit UV-Strahlung und durch einen Temperschritt erfolgen kann. Im nächsten Schritt wird dann eine fünfte Resistmaske RM5 erzeugt, indem eine Resistschicht aufgebracht und entsprechend strukturiert wird. Dabei werden in der fünften Resistmaske RM5 Öffnungen im Bereich von erstem und zweitem Graben erzeugt. Die Breite w5 der ersten Resistöffnung RO51 (Öffnung für den ersten Graben in der fünften Resistmaske) ist dabei größer als die Breite w4 der entsprechenden Öffnung in der darunter liegenden vierten Resistmaske RM4. Die fünfte Resistmaske RM5 kann ähnlich wie die dritte Resistmaske in 13 strukturiert werden. Entsprechend kann die darin erzeugten Öffnung RO51 mit den Kanten der Öffnungen in der dielektrischen Schichtkombination SK fluchten. 15 zeigt die Anordnung auf dieser Verfahrensstufe.
  • Im nächsten Schritt wird mit einem anisotropen Ätzverfahren, welches das Halbleitermaterial des Substrats selektiv gegen das Material von vierter und fünfter Resistmaske RM4, RM5 ätzt, ein erster Teilgraben bis zu einer Tiefe d7 im Siliziumsubstrat geätzt. Dazu wird ein chemisch dominiertes Plasmaätzverfahren eingesetzt, welches durch Variation der Plasmabedingungen in zumindest einem Zeitabschnitt so eingestellt ist, dass eine Materialabscheidung und insbesondere die Abscheidung einer Passivierung an den Grabenwänden erfolgt, was die Selektivität und die Anisotropie des Verfahrens erhöht. 16 zeigt die Anordnung nach dem Erzeugen des ersten Teilgrabens einer Tiefe d7.
  • Im nächsten Schritt wird die Struktur der fünften Resistmaske RM5 auf die vierte Resistmaske übertragen, wobei in den entsprechenden Öffnungen das Material der vierten Resistmaske entfernt wird. Dabei entsteht die in 17 dargestellte Struktur, die nun auch im Bereich des zweiten Grabens eine zweite Resistöffnung RO42 aufweist, in der die Oberfläche des Substrats freiliegt.
  • Im nächsten Schritt wird wiederum das Halbleitersubstrat selektiv gegen die vierte Resistmaske RM4 geätzt, wobei die gleichen Ätzbedingungen wie im ersten Teilätzschritt eingestellt werden können. Dabei wird der erste Graben G1 bis auf seine endgültige Tiefe d8 vertieft, während der zweite Graben auf eine Tiefe d9 geätzt wird. 18 zeigt die Anordnung auf dieser Verfahrensstufe.
  • Im nächsten Schritt wird ganzflächig eine kantenbedeckende dielektrische Schicht DS in einer Schichtdicke abgeschieden, die zum vollständigen Befüllen des ersten Grabens geeignet ist und die im zweiten Graben G2 Seitenwände und Boden bedeckt, in der Mitte allerdings einen Freiraum lässt. 19 zeigt die Anordnung auf dieser Verfahrensstufe.
  • Im nächsten Schritt kann wie anhand der 10 bis 12 für das erste Ausführungsbeispiel dargestellt weiter verfahren werden. Es schließt sich ein anisotroper Spacer-Ätzprozess an, bei dem die Schichtdicke der dielektrischen Schicht DS soweit abgetragen wird, bis am Boden des zweiten Grabens G2 die Oberfläche des Halbleitersubstrats freigelegt ist. Im Bereich der übrigen Oberfläche kann dabei die dielektrische Schichtkombination SK als Ätzstopp dienen. 20 zeigt die Anordnung auf dieser Verfahrensstufe.
  • Im nächsten Schritt wird ganzflächig in kantenbedeckender und daher grabenbefüllender Weise ein leitfähiges Material LS abgeschieden, bis der zweite Graben vollständig befüllt ist. 21 zeigt die Anordnung auf dieser Verfahrensstufe.
  • Im nächsten Schritt wird die Schicht des leitfähigen Materials zurückgeätzt oder die Anordnung planarisiert, bis sämtliches leitfähiges Material außerhalb des zweiten Grabens entfernt ist. 22 zeigt die Anordnung auf dieser Verfahrensstufe, die wiederum der in 1 dargestellten möglichen Zielstruktur entspricht.
  • Der Vorteil dieser zweiten Variante besteht darin, dass das Ätzverfahren wesentlich schneller als bei der ersten Variante geführt werden kann.
  • Struktur von vierter und fünfter Resistmaske sind so gewählt, dass sie sowohl eine Erosion von vierter und fünfter Resistmaske ausgleichen, als auch danach noch eine ausreichende über die Kanten der dielektrischen Schichtkombination vorstehende Strukturreserve aufweisen, um ein zu Beginn des Ätzverfahrens einsetzendes Unterätzen der vierten Resistmaske auszugleichen und dabei aber ein Unterätzen unter die dielektrische Schichtkombination SK zu vermeiden, wie dies z. B. anhand von 16 erkennbar ist.
  • Zu Beginn des zweiten Teilätzschrittes, wie beispielsweise in 18 dargestellt, findet aufgrund der Passivierung innerhalb des ersten Grabens kein weiteres Unterätzen mehr statt. Das Unterätzen im Bereich des zweiten Grabens wird dort ebenfalls durch einen entsprechenden Strukturvorhalt der fünften Resistmaske ausgeglichen, so dass das Unterätzen auch hier nicht bis unter die dielektrische Schichtkombination führt. Aufgrund der verwendeten Materialien und der erhöhten Ätzgeschwindigkeit ist die zweite Verfahrensvariante auch kostengünstiger durchzuführen.
  • Im Ergebnis führen jedoch beide Varianten zur parallelen Herstellung vom ersten und zweiten Graben mit unterschiedlichen Tiefen, wobei der Tiefenunterschied in gewünschter Weise einstellbar ist. Damit kann der mit Dielektrikum vollständig gefüllte erste Graben so tief gewählt werden, dass er unterhalb der tiefsten elektrisch leitfähigen Struktur (hier: vergrabene Struktur VS) des Halbleiterbauelements zu liegen kommt und somit diese sicher gegen benachbarte Bauelementbereiche mit elektrisch leitenden Bauelementstrukturen isoliert. Auch die Tiefe des zweiten Grabens kann kontrolliert mit dem zweiten Teilätzschritt eingestellt werden, so dass im ersten Graben gerade eben die Oberkante der vergrabenen Struktur VS freigelegt ist. Das im zweiten Graben abgeschiedene elektrisch leitfähige Material LM schafft mit dem Graben eine niederohmige Verbindung zur vergrabenen Struktur, so dass diese über das leitfähige Material im zweiten Graben elektrisch kontaktiert werden kann.
  • Die Erfindung ist nicht auf die erläuterten und in den Figuren dargestellten Ausführungen beschränkt. Vielmehr können die beiden Gräben mit anderen Maskenkombinationen und anderen Ätzverfahren erzeugt werden. Es kann auch gleichzeitig und parallel eine Vielzahl erster und zweiter Gräben erzeugt werden, die einer entsprechenden Anzahl zu isolierender Strukturelemente beziehungsweise zu kontaktierender vergrabener Strukturen entspricht.
  • Eine vergrabene Struktur VS wird vorzugsweise bei Hochvoltbauelementen eingesetzt und kann sich dort in einer Tiefe d9 beziehungsweise d4 von circa 10 μm befinden. Die Tiefe d8 beziehungsweise d5 des ersten Grabens ist ausreichend, die vergrabene Struktur elektrisch gegen benachbarte vergrabene Strukturen zu isolieren und weist dazu eine beispielsweise um 50 Prozent größere Tiefe als d4 bzw. d9 auf. Die Breite des zweiten Grabens w2 entspricht zumindest zweimal der Schichtdicke der dielektrischen Schicht DS plus eine das Freibleiben des Grabens garantierende Reserve von circa 1 μm. Dadurch verbleibt als lichte Grabenweite nach dem Abscheiden der dielektrischen Schicht zumindest eine Grabenbreite von circa 1 μm, die nach Befüllen mit leitfähigem Material zur Herstellung einer ausreichend niederohmigen Verbindung zur vergrabenen Struktur geeignet ist. Die Breite des ersten Grabens ist entsprechend kleiner gewählt als zweimal die Schichtdicke der dielektrischen Schicht, also beispielsweise kleiner 2 μm bei einer Schichtdicke der dielektrischen Schicht von circa 1 μm.
  • Unter einem Graben werden dabei sowohl runde oder viereckige Vertiefungen als auch lang gestreckte grabenförmige Strukturen verstanden. Insbesondere der erste Graben kann eine Ausdehnung vertikal zur dargestellten Zeichenoberfläche aufweisen, die seine Breite mehrfach übersteigt. Auf diese Weise können auch großflächigere Strukturen erfolgreich mit einem solchen Graben gegen benachbarte Strukturen isoliert werden.
  • Der zweite Graben kann dagegen runden, quadratischen oder auch anders geformten Querschnitt aufweisen, wobei vorzugsweise Länge und Breite der Grabenöffnung nicht zu stark differieren. Möglich ist es auch, eine vergrabene Struktur mittels mehrerer nebeneinander angeordneter zweiter Gräben zu kontaktieren.
  • Die Erfindung ist insbesondere für Hochvolttransistoren geeignet, die eine erhöhte elektrische Isolation erfordern, die mit der Erfindung in einfacher und kostengünstiger Weise garantiert werden kann.

Claims (4)

  1. Verfahren zur Herstellung eines Halbleiter-Bauelements, bei dem – auf einem Halbleitersubstrat eine dielektrische Schichtkombination (SK) mit Öffnungen im Bereich eines ersten Grabens und eines zweiten Grabens erzeugt wird, wobei die Öffnung für den ersten Graben eine geringere Breite aufweist als die Öffnung für den zweiten Graben, – eine Resistmaske (RM4) mit einer Öffnung für den ersten Graben auf der dielektrischen Schichtkombination erzeugt wird, wobei die Breite der Öffnung in der Resistmaske geringer ist als die Breite der Öffnung für den ersten Graben in der dielektrischen Schichtkombination, – auf der Resistmaske (RM4) eine weitere Resistmaske (RM5) mit Öffnungen für den ersten Graben und den zweiten Graben erzeugt wird, – das Halbleitersubstrat anisotrop und selektiv bezüglich des Materials der Resistmasken geätzt wird, wobei der erste Graben bis zu einer ersten Tiefe (d7) erzeugt wird, – die Struktur der weiteren Resistmaske (RM5) in die darunter liegende Resistmaske (RM4) übertragen wird, so dass im Bereich des zweiten Grabens das Halbleitersubstrat freigelegt wird, – das Halbleitersubstrat anisotrop und selektiv bezüglich des Materials der Resistmasken geätzt wird, wobei der erste Graben bis zu einer endgültigen Tiefe (d8) vertieft wird und der zweite Graben auf eine Tiefe (d9) geätzt wird, die geringer ist als die Tiefe (d8) des ersten Grabens, – ein Dielektrikum ganzflächig und kantenbedeckend in einer solchen Dicke abgeschieden wird, dass der erste Graben vollständig mit dem Dielektrikum befüllt ist, der zweite Graben aber noch teilweise geöffnet bleibt, – das Dielektrikum anisotrop geätzt wird, bis am Boden des zweiten Grabens das Halbleitersubstrat freigelegt ist, und – ein elektrisch leitfähiges Material ganzflächig und kantenbedeckend abgeschieden wird, bis der zweite Graben gefüllt ist und einen elektrischen Kontakt zu einer vergrabenen Struktur (VS) bildet.
  2. Verfahren nach Anspruch 1, bei dem die Breite der Öffnung für den ersten Graben in der weiteren Resistmaske (RM5) größer hergestellt wird als die Breite der Öffnung für den ersten Graben in der darunter liegenden zuvor erzeugten Resistmaske (RM4).
  3. Verfahren nach Anspruch 1 oder 2, bei dem die dielektrische Schichtkombination (SK) als Oxid/Nitrid-Doppelschicht hergestellt wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem als elektrisch leitfähiges Material ein Silizid oder dotiertes Silizium ganzflächig abgeschieden wird und anschließend das elektrisch leitfähige Material zurückgeätzt oder planarisiert wird, so dass das elektrisch leitfähige Material nur in dem zweiten Graben als Füllung verbleibt.
DE112007002739.8T 2006-11-17 2007-10-22 Verfahren zur Herstellung eines Halbleiterbauelements mit Isolationsgraben und Kontaktgraben Expired - Fee Related DE112007002739B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102006054334.3 2006-11-17
DE102006054334A DE102006054334B3 (de) 2006-11-17 2006-11-17 Verfahren zur Herstellung eines Halbleiterbauelementes mit Isolationsgraben und Kontaktgraben
PCT/EP2007/061275 WO2008058829A1 (de) 2006-11-17 2007-10-22 Verfahren zur herstellung eines halbleiterbauelements mit zwei gräben

Publications (2)

Publication Number Publication Date
DE112007002739A5 DE112007002739A5 (de) 2010-06-02
DE112007002739B4 true DE112007002739B4 (de) 2014-09-18

Family

ID=38871518

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102006054334A Expired - Fee Related DE102006054334B3 (de) 2006-11-17 2006-11-17 Verfahren zur Herstellung eines Halbleiterbauelementes mit Isolationsgraben und Kontaktgraben
DE112007002739.8T Expired - Fee Related DE112007002739B4 (de) 2006-11-17 2007-10-22 Verfahren zur Herstellung eines Halbleiterbauelements mit Isolationsgraben und Kontaktgraben

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE102006054334A Expired - Fee Related DE102006054334B3 (de) 2006-11-17 2006-11-17 Verfahren zur Herstellung eines Halbleiterbauelementes mit Isolationsgraben und Kontaktgraben

Country Status (3)

Country Link
US (1) US8383488B2 (de)
DE (2) DE102006054334B3 (de)
WO (1) WO2008058829A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007034306B3 (de) 2007-07-24 2009-04-02 Austriamicrosystems Ag Halbleitersubstrat mit Durchkontaktierung und Verfahren zur Herstellung eines Halbleitersubstrates mit Durchkontaktierung
DE102010006996B4 (de) * 2010-02-05 2017-08-24 Austriamicrosystems Ag Verfahren zur Herstellung eines Halbleiterbauelements
EP2620978B1 (de) * 2012-01-25 2019-07-24 austriamicrosystems AG Halbleiterbauelement mit internem Substratkontakt und Herstellungsverfahren
JP6278608B2 (ja) 2013-04-08 2018-02-14 キヤノン株式会社 半導体装置およびその製造方法
US9440848B2 (en) 2014-09-30 2016-09-13 Pixtronix, Inc. Passivated microelectromechanical structures and methods
US9395533B2 (en) 2014-09-30 2016-07-19 Pixtronix, Inc. Passivated microelectromechanical structures and methods
US11127622B2 (en) 2020-01-13 2021-09-21 Nxp Usa, Inc. Deep trench isolation and substrate connection on SOI
CN114530471A (zh) * 2022-04-24 2022-05-24 合肥晶合集成电路股份有限公司 沟槽隔离结构的形成方法以及图像传感器的形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4256514A (en) * 1978-11-03 1981-03-17 International Business Machines Corporation Method for forming a narrow dimensioned region on a body
JPH02246330A (ja) * 1989-03-20 1990-10-02 Nec Corp 半導体装置の製造方法
JPH0786390A (ja) * 1993-06-24 1995-03-31 Nec Corp 半導体集積回路の製造方法
JPH0969608A (ja) * 1995-09-01 1997-03-11 Denso Corp 半導体装置の製造方法
DE10303926B4 (de) * 2003-01-31 2005-01-05 Advanced Micro Devices, Inc., Sunnyvale Verbesserte Technik zur Herstellung von Kontakten für vergrabene dotierte Gebiete in einem Halbleiterelement

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3715232A1 (de) * 1987-05-07 1988-11-17 Siemens Ag Verfahren zur substratkontaktierung bei der herstellung von durch isolationsgraeben getrennten bipolartransistorschaltungen
JPH03163830A (ja) 1989-11-21 1991-07-15 Nec Corp 半導体装置の製造方法
JP2831847B2 (ja) * 1990-11-29 1998-12-02 株式会社東芝 半導体装置の製造方法
US6207534B1 (en) * 1999-09-03 2001-03-27 Chartered Semiconductor Manufacturing Ltd. Method to form narrow and wide shallow trench isolations with different trench depths to eliminate isolation oxide dishing
KR100374552B1 (ko) * 2000-08-16 2003-03-04 주식회사 하이닉스반도체 엘리베이티드 소스/드레인을 갖는 반도체 소자 제조방법
US20040018704A1 (en) * 2002-04-11 2004-01-29 Colson Paul Frans Marie Multirate circular buffer and method of operating the same
DE10219398B4 (de) 2002-04-30 2007-06-06 Infineon Technologies Ag Herstellungsverfahren für eine Grabenanordnung mit Gräben unterschiedlicher Tiefe in einem Halbleitersubstrat
EP1403917A1 (de) 2002-09-26 2004-03-31 STMicroelectronics S.r.l. Halbleiterscheiben-Herstellungsverfahren mit unterschiedlichen Isolationsstrukturen
DE102004002181B4 (de) 2004-01-15 2011-08-18 Infineon Technologies AG, 81669 Integrierter Transistor, insbesondere für Spannungen größer 40 Volt, und Herstellungsverfahren

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4256514A (en) * 1978-11-03 1981-03-17 International Business Machines Corporation Method for forming a narrow dimensioned region on a body
JPH02246330A (ja) * 1989-03-20 1990-10-02 Nec Corp 半導体装置の製造方法
JPH0786390A (ja) * 1993-06-24 1995-03-31 Nec Corp 半導体集積回路の製造方法
JPH0969608A (ja) * 1995-09-01 1997-03-11 Denso Corp 半導体装置の製造方法
DE10303926B4 (de) * 2003-01-31 2005-01-05 Advanced Micro Devices, Inc., Sunnyvale Verbesserte Technik zur Herstellung von Kontakten für vergrabene dotierte Gebiete in einem Halbleiterelement

Also Published As

Publication number Publication date
US20100144114A1 (en) 2010-06-10
WO2008058829A1 (de) 2008-05-22
DE102006054334B3 (de) 2008-07-10
US8383488B2 (en) 2013-02-26
DE112007002739A5 (de) 2010-06-02

Similar Documents

Publication Publication Date Title
DE102013220852B4 (de) Integrierte Schaltungen und Verfahren zum Herstellen von integrierten Schaltungen mit Metall-Gate-Elektroden
DE102010064283B4 (de) Verfahren zur Herstellung eines selbstjustierten Steg-Transistors auf einem Vollsubstrat durch eine späte Stegätzung
DE102010029527B4 (de) Verfahren zur Herstellung eines selbstjustierenden Transistors mit Mehrfachgate auf einem Vollsubstrat
DE102006001680B3 (de) Herstellungsverfahren für eine FinFET-Transistoranordnung und entsprechende FinFET-Transistoranordnung
DE112007002739B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Isolationsgraben und Kontaktgraben
DE112008002270B4 (de) Verfahren zur Herstellung von MOS-Strukturen mit einem geringeren Kontaktwiderstand
DE102008046400B4 (de) Verfahren zur Herstellung eines CMOS-Bauelements mit MOS-Transistoren mit abgesenkten Drain- und Sourcebereichen und einem Si/Ge-Material in den Drain- und Sourcebereichen des PMOS-Transistors
DE102014113741B4 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung mit lateralen fet-zellen und feldplatten
DE102007020268B3 (de) Halbleiterbauelement und Verfahren zum Verhindern der Ausbildung von elektrischen Kurzschlüssen aufgrund von Hohlräumen in der Kontaktzwischenschicht
DE10355575B4 (de) Verfahren zur Herstellung von Seitenwandabstandselementen für ein Schaltungselement durch Erhöhen einer Ätzselektivität
WO2006094495A1 (de) Herstellung eines traegerscheiben-kontakts in grabenisolierten integrierten soi schaltungen mit hochspannungs-bauelementen
EP0993049A1 (de) Vertikaler Feldeffekttransistor mit ringförmigem Graben-Gate und Verfahren zu dessen Herstellung
DE102007052051B4 (de) Herstellung verspannungsinduzierender Schichten über einem Bauteilgebiet mit dichtliegenden Transistorelementen
DE102009039522B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit vergrabener Ätzstoppschicht in Grabenisolationsstrukturen für eine bessere Oberflächenebenheit in dicht gepackten Halbleiterbauelementen
DE10139827A1 (de) Speicherzelle mit Grabenkondensator und vertikalem Auswahltransistor und einem zwischen diesen geformten ringförmigen Kontaktierungsbereich
DE10237896A1 (de) Integrierte Abstandsschicht für die Gate-/Source-/Drain-Isolierung in einer vertikalen Arraystruktur
DE10002121B4 (de) Herstellung einer Halbleitervorrichtung mit flachen Sperrschichten
DE102011080438B3 (de) Herstellverfahren für einen N-Kanaltransistor mit einer Metallgateelektrodenstruktur mit großem ε und einem reduzierten Reihenwiderstand durch epitaktisch hergestelltes Halbleitermaterial in den Drain- und Sourcebereichen und N-Kanaltransistor
DE102006025364B4 (de) Verfahren zum Vergrößern des Transistordurchlassstromes durch Vertiefen eines Isolationsgrabens
DE102007057688B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit verspanntem Zwischenschichtdielektrikum unter Anwendung einer Ätzsteuerzwischenschicht mit erhöhter Dicke
DE102007030020B4 (de) Verfahren zum Ausbilden einer Halbleiterstruktur mit einem Ausbilden von mindestens einer Seitenwandabstandshalterstruktur
DE10233195A1 (de) Halbleitervorrichtung mit Grabenisolierung und Verfahren zu deren Herstellung
DE60317963T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE10303926B4 (de) Verbesserte Technik zur Herstellung von Kontakten für vergrabene dotierte Gebiete in einem Halbleiterelement
DE102007052167B4 (de) Halbleiterbauelement und Verfahren zum Einstellen der Höhe einer Gateelektrode in dem Halbleiterbauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee