DE102007030020B4 - Verfahren zum Ausbilden einer Halbleiterstruktur mit einem Ausbilden von mindestens einer Seitenwandabstandshalterstruktur - Google Patents

Verfahren zum Ausbilden einer Halbleiterstruktur mit einem Ausbilden von mindestens einer Seitenwandabstandshalterstruktur Download PDF

Info

Publication number
DE102007030020B4
DE102007030020B4 DE102007030020A DE102007030020A DE102007030020B4 DE 102007030020 B4 DE102007030020 B4 DE 102007030020B4 DE 102007030020 A DE102007030020 A DE 102007030020A DE 102007030020 A DE102007030020 A DE 102007030020A DE 102007030020 B4 DE102007030020 B4 DE 102007030020B4
Authority
DE
Germany
Prior art keywords
layer
etching process
over
forming
sidewall spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102007030020A
Other languages
English (en)
Other versions
DE102007030020A1 (de
Inventor
Frank Wirbeleit
Rolf Stephan
Peter Javorka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE102007030020A priority Critical patent/DE102007030020B4/de
Priority to US12/028,895 priority patent/US8003460B2/en
Publication of DE102007030020A1 publication Critical patent/DE102007030020A1/de
Application granted granted Critical
Publication of DE102007030020B4 publication Critical patent/DE102007030020B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Verfahren zum Ausbilden einer Halbleiterstruktur, mit:
Bereitstellen eines Halbleitersubstrats mit einem ersten Strukturelement, das eine Gateelektrode enthält, und einem zweiten Strukturelement, das eine Gateelektrode enthält;
Ausbilden einer Schicht aus einem ersten Material und einer Schicht aus einem zweiten Material über dem ersten Strukturelement und dem zweiten Strukturelement, wobei die Schicht aus dem zweiten Material über der Schicht aus dem ersten Material ausgebildet wird;
Durchführen eines ersten Ätzprozesses;
wobei der erste Ätzprozeß anisotrop ist und dafür ausgelegt ist, selektiv das zweite Material zu entfernen und wobei nur ein Teil der Schicht aus dem zweiten Material bei dem ersten Ätzprozeß entfernt wird;
Ausbilden einer ersten Maske über dem ersten Strukturelement nach dem ersten Ätzprozeß;
Durchführen mindestens eines zweiten Ätzprozesses, der dafür ausgelegt ist, Teile der Schicht aus dem zweiten Material über dem zweiten Strukturelement zu entfernen und neben dem zweiten Strukturelement mindestens eine erste Seitenwandabstandshalterstruktur auszubilden;...

Description

  • Gebiet der vorliegenden Erfindung
  • Die vorliegende Erfindung bezieht sich allgemein auf die Herstellung integrierter Schaltkreise, insbesondere auf Verfahren zum Ausbilden einer Halbleiterstruktur, bei denen Ionenimplantationsprozesse durchgeführt werden, um neben Strukturelementen, die auf einem Halbleitersubstrat ausgebildet sind, Dotierstoffprofile auszubilden.
  • Beschreibung des Stands der Technik
  • Integrierte Schaltkreise umfassen eine große Anzahl einzelner Schaltkreiselemente wie beispielsweise Transistoren, Kondensatoren und Widerstände. Diese Elemente werden intern miteinander verbunden, um komplexe Schaltkreise wie Speichervorrichtungen, Logikbausteine und Mikroprozessoren auszubilden. Die Leistungsfähigkeit integrierter Schaltkreise kann verbessert werden, indem die Anzahl von Funktionseinheiten pro Schaltkreis vergrößert wird, um ihren Funktionsumfang zu erweitern, und/oder indem die Arbeitsgeschwindigkeit der Schaltkreiselemente vergrößert wird. Eine Verringerung der Strukturgrößen ermöglicht das Ausbilden einer größeren Anzahl von Schaltkreiselementen auf derselben Fläche, wodurch eine Erweiterung des Funktionsumfangs des Schaltkreises ermöglicht wird, und führt auch zu verringerten Signalausbreitungszeiten, wodurch eine Vergrößerung der Arbeitsgeschwindigkeit der Schaltkreiselemente ermöglicht wird.
  • In integrierten Schaltkreisen werden Feldeffekttransistoren als Schaltelemente verwendet. Sie stellen ein Mittel zum Steuern eines Stroms, der durch ein Kanalgebiet fließt, das sich zwischen einem Sourcegebiet an einem Draingebiet befindet, bereit. Das Sourcegebiet und das Draingebiet sind stark dotiert. In Transistoren vom n-Typ sind das Source- und das Draingebiet mit einer Dotiersubstanz vom n-Typ dotiert. In Transistoren vom p-Typ sind das Source- und das Draingebiet dagegen mit einer Dotiersubstanz vom p-Typ dotiert. Die Dotierung des Kanalgebiets ist invers zur Dotierung des Sourcegebiets und des Draingebiets. Die Leitfähigkeit des Kanalgebiet wird durch eine Gatespannung gesteuert, die an eine Gateelektrode angelegt wird, die über dem Kanalgebiet ausgebildet und von diesem durch eine dünne Isolierschicht getrennt ist. Abhängig von der Gatespannung kann das Kanalge biet zwischen einem leitfähigen "Ein"-Zustand und einem im Wesentlichen nichtleitenden "Aus"-Zustand geschaltet werden.
  • JP 2004-349372 A offenbart eine Halbleitervorrichtung, in der eine stromtreibende Kraft und eine Kurzkanalcharakteristik durch eine unterschiedliche Dicke der Offsetspacer in einem NMOS-Gebiet und einem PMOS-Gebiet bei der Ausbildung von dotierten Gebieten mittels einer Ionenimplantation verbessert wird, wobei für Offsetspacer und Ionenimplantation jeweils dieselben Masken verwendet werden.
  • Ein weiteres Verfahren zum Ausbilden einer Halbleiterstruktur mit Feldeffekttransistoren nach dem Stand der Technik wird im Folgenden mit Bezug auf die 1a bis 1c beschrieben.
  • 1a zeigt eine schematische Querschnittsansicht einer Halbleiterstruktur 100 in einem ersten Stadium des Verfahrens nach dem Stand der Technik.
  • Die Halbleiterstruktur 100 umfasst ein Substrat 101. In dem Substrat 101 sind ein erstes Transistorelement 102 mit einem aktiven Gebiet 104, eine Gateelektrode 106 und eine Gateisolierschicht, die eine elektrische Isolierung zwischen der Gateelektrode 106 und dem aktiven Gebiet 104 bereitstellt, ausbildet. Die Gateelektrode 106 kann eine Deckfläche 117 und eine Seitenfläche 118 aufweisen. Neben der Gateelektrode 106 sind ein erweitertes Sourcegebiet 107 und ein erweitertes Draingebiet 108 ausgebildet. Das Substrat 101 umfasst ferner ein zweites Transistorelement 202. Ähnlich wie das erste Transistorelement 102 umfasst das zweite Transistorelement 202 ein aktives Gebiet 204, eine Gateelektrode 206 mit einer Deckfläche 217 und einer Seitenfläche 218, eine Gateisolierschicht 205, ein erweitertes Sourcegebiet 207 und ein erweitertes Draingebiet 208. Eine Isoliergrabenstruktur 103 stellt eine elektrische Isolierung zwischen dem ersten Transistorelement 102 und dem zweiten Transistorelement 202 bereit.
  • Die oben beschriebenen Strukturelemente können mit Hilfe wohlbekannter Verfahren der Fotolithografie, des Ätzens, der Abscheidung, der Oxidation und der Ionenimplantation ausgebildet werden. Insbesondere können die aktiven Gebiete 104, 204, die erweiterten Sourcegebiete 107, 207 und die erweiterten Draingebiet 108, 208 mit Hilfe bekannter Ionenimplantationsprozesse ausgebildet werden, bei denen die Halbleiterstruktur 100 mit Ionen einer Dotiersubstanz bestrahlt wird. In manchen Beispielen von Verfahren zum Ausbilden einer Halbleiterstruktur nach dem Stand der Technik kann das erste Transistorelement 102 ein Transistor vom p-Typ sein und das zweite Transistorelement 202 kann ein Transistor vom n-Typ sein. In solchen Ausführungsformen können Ionen einer Dotiersubstanz vom p-Typ in das erweiterte Sourcegebiet 107 und das erweiterte Draingebiet 108 des ersten Transistorelements 102 implantiert werden und Ionen einer Dotiersubstanz vom n-Typ können in das erweiterte Sourcegebiet 207 und das erweiterte Draingebiet 208 des zweiten Transistorelements 202 implantiert werden. Bei jedem dieser Implantationsprozesse kann eines der Transistorelemente 102, 202 mit einer Maske bedeckt werden, die beispielsweise einen Fotoresist enthält, während Ionen in das andere Transis torelement 102, 202 implantiert werden. Die Masken können mit Hilfe wohlbekannter Techniken der Fotolithografie ausgebildet werden.
  • Anschließend können über der Halbleiterstruktur 100 eine Schicht 109, die ein erstes Material enthält und eine Schicht 110, die ein zweites Material enthält, ausgebildet werden. In manchen Beispielen von Verfahren nach dem Stand der Technik kann die Schicht 109 Siliziumnitrid enthalten und die Schicht 110 kann Siliziumdioxid enthalten. Die Schichten 109, 110 können mit Hilfe wohlbekannter Abscheidungsprozesse wie der chemischen Dampfabscheidung und/oder der plasmaverstärkten Dampfabscheidung ausgebildet werden.
  • 1b zeigt eine schematische Querschnittsansicht der Halbleiterstruktur 100 in einem späteren Stadium des Herstellungsprozesses nach dem Stand der Technik.
  • Nach dem Ausbilden der Schichten 109, 110 kann ein anisotroper Ätzprozess durchgeführt werden, bei dem die Halbleiterstruktur 100 einem Ätzmittel ausgesetzt wird, das dafür ausgelegt ist, selektiv das Material der Schicht 110 zu entfernen und das Material der Schicht 109 im Wesentlichen unversehrt zu lassen. In manchen Beispielen von Verfahren nach dem Stand der Technik kann der anisotrope Ätzprozess einen bekannten Trockenätzprozess umfassen.
  • Beim anisotropen Ätzen kann eine Ätzrate von im Wesentlichen horizontalen Teilen der Schicht 110 aus dem zweiten Material wie beispielsweise von Teilen über den erweiterten Sourcegebieten 107, 207, den erweiterten Draingebieten 108, 208 und den Deckflächen 117, 217 der Gateelektroden 106, 206 größer sein als eine Ätzrate von Teilen der Schicht 110, die geneigt oder im Wesentlichen vertikal sind, wie etwa eine Ätzrate von Teilen über den Seitenflächen 118, 218 der Gateelektroden 106, 206.
  • Der anisotrope Ätzprozess kann beendet werden, nachdem die Teile der Schicht 110 aus dem zweiten Material über den horizontalen Teilen der Halbleiterstruktur 100 im Wesentlichen entfernt sind. Somit können Teile der Schicht 110 auf der Halbleiterstruktur 100 verbleiben, um Seitenwandabstandshalterstrukturen 111, 211 neben der Gateelektrode 106 des ersten Transistorelements 102 und der Gateelektrode 206 des zweiten Transistorelements 202 auszubilden.
  • Danach kann das erste Transistorelement 102 mit einer Maske 112 bedeckt werden. Die Maske 112 kann einen Fotoresist enthalten und mit Hilfe wohlbekannter Techniken der Fotolithografie ausgebildet werden.
  • 1c zeigt eine schematische Querschnittsansicht der Halbleiterstruktur 100 in einem späteren Stadium des Herstellungsprozesses nach dem Stand der Technik.
  • Nach dem Ausbilden der Maske 112 kann ein Ätzprozess durchgeführt werden, bei dem die Halbleiterstruktur 100 einem Ätzmittel ausgesetzt wird, das dafür ausgelegt ist, selektiv das zweite Material in den Seitenwandabstandshalterstrukturen 111, 112 zu entfernen. In Beispielen von Verfahren zum Ausbilden einer Halbleiterstruktur, in denen das zweite Material Siliziumdioxid umfasst, kann der Ätzprozess ein Nassätzprozess sein, bei dem die Halbleiterstruktur 100 verdünnter Flusssäure ausgesetzt wird.
  • Der Ätzprozess kann die Seitenwandabstandshalterstruktur 211 neben der Gateelektrode 206 des zweiten Transistorelements 202 entfernen. Das erste Transistorelement 102 kann jedoch durch die Maske 112 davor geschützt werden, von dem Ätzmittel angegriffen zu werden. Deshalb bleibt die Seitenwandabstandshalterstruktur 111 neben der Gateelektrode 106 des ersten Transistorelements 102 auf der Halbleiterstruktur 100. Nach dem Ätzprozess kann die Maske 112 mit Hilfe eines bekannten Resiststripprozesses entfernt werden.
  • Anschließend kann ein weiterer anisotroper Ätzprozess durchgeführt werden, der in manchen Beispielen von Verfahren zum Ausbilden einer Halbleiterstruktur nach dem Stand der Technik einen Trockenätzprozess umfassen kann. Ein Ätzmittel, das bei dem anisotropen Ätzprozess verwendet wird, kann dafür ausgelegt sein, selektiv das erste Material in der Schicht 109 zu entfernen und das zweite Material in der Seitenwandabstandshalterstruktur 111 neben der Gateelektrode 106 des ersten Transistorelements 102 im Wesentlichen unversehrt zu lassen.
  • Der anisotrope Ätzprozess kann beendet werden, nachdem Teile der Schicht 109 aus dem ersten Material über horizontalen Teilen der Halbleiterstruktur 100 im Wesentlichen entfernt sind. Insbesondere können Teile der Schicht 109 über den erweiterten Sourcegebieten 107, 207, den erweiterten Draingebieten 108, 208 und den Deckflächen 117, 217 der Gateelektroden 106, 206 im Wesentlichen entfernt werden. Teile der Schicht 109 über den Seitenwänden 118, 218 der Gateelektroden 106, 206 können jedoch auf der Halbleiterstruktur 100 verbleiben, um eine Seitenwandabstandshalterstruktur 113 neben der Gateelektrode 106 und eine Seitenwandabstandshalterstruktur 213 neben der Gateelektrode 206 zu bilden.
  • Somit werden in dem Verfahren zum Ausbilden einer Halbleiterstruktur nach dem Stand der Technik zwei Seitenwandabstandshalterstrukturen 113, 111 neben der Gateelektrode 106 des ersten Transistorelements 102 ausgebildet und es wird eine einzelne Seitenwandabstandshalterstruktur 213 neben der Gateelektrode 206 des zweiten Transistorelements 202 ausgebildet.
  • Nach dem Ausbilden der Seitenwandabstandshalterstrukturen 111, 113, 213 kann ein Ionenimplantationsprozess durchgeführt werden, um neben der Gateelektrode 106 ein Sourcegebiet 114 und ein Draingebiet 115 auszubilden. Bei dem Ionenimplantationsprozess kann die Halbleiterstruktur 100 mit Ionen einer Dotiersubstanz bestrahlt werden. Das zweite Transistorelement 202 kann während des Ionenimplantationsprozesses mit einer Maske (nicht gezeigt) bedeckt werden. Die Seitenwandabstandshalterstrukturen 113, 111 können Ionen, die auf den Seitenwandabstandshalterstrukturen 113, 111 auftreffen, absorbieren, so dass das Sourcegebiet 114 und das Draingebiet 115 von der Gateelektrode 106 um einen Abstand 116 beabstandet sind, der der Gesamtdicke der Seitenwandabstandshalterstrukturen 113, 111 entspricht.
  • Es kann ein weiterer Ionenimplantationsprozess durchgeführt werden, um neben der Gateelektrode 206 des zweiten Transistorelements 202 ein Sourcegebiet 214 und ein Draingebiet 215 auszubilden. Über dem ersten Transistorelement 102 kann eine Maske (nicht gezeigt) ausgebildet werden, um das erste Transistorelement 102 davor zu schützen, mit Ionen bestrahlt zu werden. Die Seitenwandabstandshalterstruktur 213 kann Ionen absorbieren, die auf der Seitenwandabstandshalterstruktur 213 auftreffen, so dass das Sourcegebiet 214 und das Draingebiet 215 von der Gateelektrode 206 um einen Abstand 216 beabstandet sind, der der Dicke der Seitenwandabstandshalterstruktur 213 entspricht.
  • Der Abstand 216 kann kleiner als der Abstand 116 sein. Deshalb können die Source- und Draingebiete 114, 115 des ersten Transistorelements 102 im Vergleich zu den Source- und Draingebieten 214, 215 des zweiten Transistorelements 202 in einem größeren Abstand zur Gateelektrode des jeweiligen Transistorelements bereitgestellt werden. In Beispielen von Herstellungsprozessen nach dem Stand der Technik, in denen das erste Transistorelement 102 ein Transistor vom p-Typ ist und das zweite Transistorelement 202 ein Transistor vom n-Typ ist, kann dies eine Anpassung der Dotierprofile in den Transistorelementen 102, 202 an die besonderen Eigenschaften der Dotierstoffe vom p-Typ bzw. vom n-Typ ermöglichen.
  • Ein Nachteil des oben beschriebenen Verfahrens zum Ausbilden einer Halbleiterstruktur nach dem Stand der Technik ist, dass ein Fotolithografieprozess erforderlich ist, um die Maske 112 auszubilden, damit ein unterschiedlicher Abstand zwischen den Source- bzw. Draingebieten und der Gateelektrode im ersten und im zweiten Transistorelement erhalten wird. Neben dem Fotolithografieprozess, der beim Ausbilden der Maske 112 durchgeführt wird, können zwei weitere Fotolithografieprozesse erforderlich sein, um Masken auszubilden, die die Transistorelemente 102, 202 während der Ionenimplantationsprozesse, die durchgeführt werden, um die Sourcegebiete 114, 214 und die Draingebiete 115, 215 aus zubilden, zu bedecken. Somit kann das Ausbilden der Sourcegebiete 114, 214 und der Draingebiete 115, 215 insgesamt drei Fotolithografieprozesse umfassen. Wie bekannt können Fotolithografieprozesse erheblich zu den Kosten und der Komplexität des Herstellungsprozesses beitragen, da die Fotolithografie teure und komplizierte Geräte erfordert, die den hohen Grad an Präzision und Arbeitsgenauigkeit, der in der fortschrittlichen Halbleiterherstellungstechnologie erforderlich ist, zur Verfügung stellen. Somit kann das oben beschriebene Verfahren zum Herstellen einer Halbleiterstruktur relativ teuer und zeitaufwändig sein.
  • Die vorliegende Erfindung richtet sich auf ein Verfahren, mit dem die Auswirkungen von einem oder mehreren der oben beschriebenen Nachteile vermieden oder zumindest vermindert werden können.
  • Zusammenfassung der Erfindung
  • Erfindungsgemäß umfasst ein Verfahren zum Ausbilden einer Halbleiterstruktur die Merkmale des Anspruchs 1. Ausführungsformen der Erfindung sind in den abhängigen Ansprüchen definiert.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen des vorliegenden Gegenstands sind in den beigefügten Patentansprüchen definiert und werden anhand der folgenden ausführlichen Beschreibung besser ersichtlich, wenn diese mit Bezug auf die beigefügten Zeichnungen verwendet wird. Es zeigen:
  • 1a bis 1c schematische Querschnittsansichten einer Halbleiterstruktur in Stadien eines Herstellungsprozesses nach dem Stand der Technik; und
  • 2a bis 2c schematische Querschnittsansichten einer Halbleiterstruktur in Stadien eines Herstellungsprozesses gemäß der vorliegenden Erfindung.
  • Ausführliche Beschreibung der Erfindung
  • Gemäß einer Ausführungsform wird über einem ersten Strukturelement und einem zweiten Strukturelement, die über einem Substrat ausgebildet sind, eine Materialschicht ausgebildet. In manchen Ausführungsformen kann das Substrat einen Wafer umfassen, der ein Halbleitermaterial wie etwa Silizium enthält. Das erste Strukturelement und das zweite Strukturelement enthalten Gateelektroden eines ersten Transistorelements bzw. eines zwei ten Transistorelements. Die Materialschicht kann ein Seitenwandabstandshaltermaterial enthalten, das ein dielektrisches Material wie etwa Siliziumdioxid und/oder Siliziumnitrid sein kann. Die Materialschicht weist mehrere Unterschichten, die verschiedene Materialien enthalten, auf. Beispielsweise kann die Materialschicht eine Unterschicht aus einem ersten Material und eine Unterschicht aus einem zweiten Material aufweisen.
  • Das erste Strukturelement wird mit einer Maske bedeckt werden. Die Maske kann einen Fotoresist umfassen und mit Hilfe von Verfahren der Fotolithografie ausgebildet werden. Anschließend wird mindestens ein Ätzprozess durchgeführt. Der mindestens eine Ätzprozess kann einen anisotropen Ätzprozess umfassen, beispielsweise einen Trockenätzprozess, der dafür ausgelegt ist, selektiv eines oder mehrere Materialien der Materialschicht zu entfernen und das Material des Substrats sowie das Material des ersten und des zweiten Strukturelements im Wesentlichen unversehrt zu lassen. Die Maske kann Teile der Materialschicht über dem ersten Transistorelement davor schützen, von einem Ätzmittel, das bei dem Ätzprozess verwendet wird, angegriffen zu werden. Somit werden nur Teile der Materialschicht über dem zweiten Transistorelement geätzt.
  • Bei dem Ätzprozess können Teile der Materialschicht über im Wesentlichen horizontalen Teilen der Halbleiterstruktur, beispielsweise Teile über der Deckfläche des zweiten Strukturelements oder Teile über dem Substrat, mit einer größeren Ätzrate geätzt werden als geneigte Teile der Materialschicht wie etwa Teile an den Seitenwänden des zweiten Strukturelements. Der Ätzprozess kann beendet werden, nachdem die im Wesentlichen horizontalen Teile der Materialschicht im Wesentlichen entfernt sind. Somit kann aus Teilen der Materialschicht an der Seitenwand des zweiten Strukturelements eine Seitenwandabstandshalterstruktur ausgebildet werden.
  • Nach dem Ätzprozess wird ein Ionenimplantationsprozess durchgeführt, wobei die Maske während des Ionenimplantationsprozesses auf der Halbleiterstruktur verbleibt. Bei dem Ionenimplantationsprozess kann die Halbleiterstruktur mit Ionen einer Dotiersubstanz bestrahlt werden, um neben dem zweiten Strukturelement und der Seitenwandabstandshalterstruktur dotierte Bereiche auszubilden. In Ausführungsformen, in denen das zweite Strukturelement eine Gateelektrode eines Transistorelements umfasst, können die dotierten Gebiete ein Sourcegebiet und ein Draingebiet des Transistorelements umfassen. Ionen, die auf der Maske auftreffen, können von der Maske und dem Teil der Materialschicht unter der Maske absorbiert werden, so dass im Wesentlichen keine Dotierstoffionen in Teile des Substrats neben dem ersten Strukturelement eingebaut werden.
  • Somit können neben dem zweiten Strukturelement selektiv Seitenwandabstandshalterstrukturen und dotierte Gebiete im Substrat ausgebildet werden. Zu diesem Zweck ist nur ein Fotolithografieprozess erforderlich, der durchgeführt wird, um die Maske auszubilden. Nach dem Ausbilden der Seitenwandabstandshalter und den Source- und Draingebieten neben dem oben beschriebenen zweiten Transistorelement können weitere Produktionsschritte durchgeführt werden, um neben dem ersten Strukturelement eine Seitenwandabstandshalterstruktur und dotierte Bereiche auszubilden.
  • Die weiteren Produktionsschritte umfassen ein Ausbilden einer Maske über dem zweiten Strukturelement, ein Durchführen mindestens eines Ätzprozesses, der dafür ausgelegt ist, neben dem ersten Strukturelement aus einem anderen Teil der Materialschicht eine Seitenwandabstandshalterstruktur auszubilden, wobei die Maske Teile der Materialschicht über dem zweiten Strukturelement wie die Seitenwandabstandshalterstruktur neben dem zweiten Strukturelement, die aus der Materialschicht gebildet wurde, davor schützt, von dem mindestens einen Ätzprozess angegriffen zu werden, sowie ein Durchführen eines Ionenimplantationsprozesses zum Ausbilden von dotierten Bereichen neben dem ersten Strukturelement, wobei die Maske während des Ionenimplantationsprozesses über dem zweiten Strukturelement verbleibt.
  • Der mindestens eine Ätzprozess, der beim Ausbilden der Seitenwandabstandshalterstruktur neben dem ersten Strukturelement verwendet wird, kann sich von dem mindestens einen Ätzprozess, der beim Ausbilden der Seitenwandabstandshalterstruktur neben dem zweiten Strukturelement verwendet wird, unterscheiden. Somit können die dotierten Bereiche, die neben dem ersten Strukturelement ausgebildet werden, einen Abstand von dem ersten Strukturelement haben, der sich von dem Abstand zwischen dem zweiten Strukturelement und den dotierten Bereichen, die neben dem zweiten Strukturelement ausgebildet werden, unterscheidet. Wie oben bereits erwähnt, können die dotierten Bereiche Source- und Draingebiete eines ersten und eines zweiten Transistorelements umfassen. Folglich ermöglicht die vorliegende Erfindung das Ausbilden unterschiedlicher Dotierprofile im ersten und im zweiten Transistorelement, wobei nicht mehr als zwei Masken mit Hilfe von Fotolithografieprozessen ausgebildet werden müssen. Somit kann die Anzahl der erforderlichen Fotolithografieprozesse im Vergleich zu dem oben mit Bezug auf die 1a–1c beschriebenen Verfahren nach dem Stand der Technik verringert werden.
  • Im Folgenden werden mit Bezug auf die 2a bis 2c verschiedene Ausführungsformen beschrieben.
  • 2a zeigt eine schematische Querschnittsansicht einer Halbleiterstruktur 300 in einem ersten Stadium eines Verfahrens zum Ausbilden einer Halbleiterstruktur.
  • Die Halbleiterstruktur 300 umfasst ein Substrat 301. In dem Substrat 301 sind ein erstes Transistorelement 302 und ein zweites Transistorelement 402 ausgebildet. Das erste Transistorelement 302 umfasst eine Gateelektrode 306, die über einem aktiven Gebiet 304 ausgebildet ist und diesem durch eine Gateisolierschicht 305 getrennt wird. Neben der Gateelektrode 306 können ein erweitertes Sourcegebiet 307 und ein erweitertes Draingebiet 308 ausgebildet werden. Die Gateelektrode 306 kann eine Deckfläche 317 und eine Seitenfläche 318 aufweisen. Die Halbleiterstruktur 300 umfasst ferner ein zweites Transistorelement 402. Ähnlich wie das erste Transistorelement 302 umfasst das zweite Transistorelement 402 eine Gateelektrode 406 mit einer Deckfläche 417 und einer Seitenfläche 418, eine Gateisolierschicht 405, ein aktives Gebiet 404, ein erweitertes Sourcegebiet 407 und ein erweitertes Draingebiet 408. Eine Isoliergrabenstruktur 303 stellt eine elektrische Isolierung zwischen dem ersten Transistorelement 302, dem zweiten Transistorelement 402 und weiteren Schaltkreiselementen in der Halbleiterstruktur 300, die in 2a nicht gezeigt sind, bereit. Ähnlich dem Ausbilden der oben mit Bezug auf die 1a bis 1c beschriebenen Halbleiterstruktur 100 können die oben beschriebenen Strukturelemente mit Hilfe den Fachleute bekannter Verfahren der Fotolithografie, des Ätzens, der Abscheidung, der Oxidation und der Ionenimplantation ausgebildet werden.
  • Das erste Transistorelement 302 und das zweite Transistorelement 402 können Transistoren eines unterschiedlichen Typs sein. In manchen Ausführungsformen kann das erste Transistorelement 302 ein Transistor vom p-Typ sein und das zweite Transistorelement 402 kann ein Transistor vom n-Typ sein. In anderen Ausführungsformen kann das erste Transistorelement 302 ein Transistor vom n-Typ sein und das zweite Transistorelement 402 kann ein Transistor vom p-Typ sein.
  • Über dem ersten Transistorelement 302 und dem zweiten Transistorelement 402 werden eine Schicht 309 aus dem ersten Material und eine Schicht 310 aus einem zweiten Material ausgebildet. 2a zeigt die Halbleiterstruktur 300 in einem Stadium, in dem die Schicht 310 bearbeitet wurde, um Seitenwandabstandshalterstrukturen 311, 411 auszubilden, was unten genauer erläutert wird. Somit ist in 2a nicht die gesamte Schicht 310 so sichtbar, wie sie ausgebildet wurde. In manchen Ausführungsformen können die Schicht 309 und die Schicht 310 in Form von Unterschichten einer Materialschicht 350 bereitgestellt werden, die über der Halbleiterstruktur 300 ausgebildet wird.
  • Die Schicht 309 aus dem ersten Material und die Schicht 310 aus dem zweiten Material können mit Hilfe bekannter Abscheidungstechniken wie etwa der chemischen Dampfabscheidung und/oder der plasmaverstärkten chemischen Dampfabscheidung ausgebildet werden.
  • Das erste Material und das zweite Material sind so ausgewählt, dass die Schicht 309 aus dem ersten Material und die Schicht 310 aus dem zweiten Material selektiv geätzt werden können. Beim selektiven Ätzen kann die Halbleiterstruktur 300 einem Ätzmittel ausgesetzt werden, das dafür ausgelegt ist, das Material von einer der Schichten 309, 310 zu entfernen und das Material der anderen Schichten 309, 310 im Wesentlichen unversehrt zu lassen.
  • In einer Ausführungsform kann die Schicht 309 Siliziumnitrid enthalten und die Schicht 310 kann Siliziumdioxid enthalten. In anderen Ausführungsformen kann die Schicht 309 Siliziumdioxid enthalten und die Schicht 310 kann Siliziumnitrid enthalten. Ätzchemien, die ein selektives Ätzen von Siliziumdioxid und Siliziumnitrid ermöglichen, sind bekannt oder können jederzeit durch Routineelemente ermittelt werden.
  • Nach dem Ausbilden der Schichten 309, 310 wird ein Ätzprozess durchgeführt werden, um aus der Schicht 310 Seitenwandabstandshalterstrukturen 311 bzw. 411 neben der Gateelektrode 306 des ersten Transistorelements 302 bzw. der Gateelektrode 406 des zweiten Transistorelements 402 zu bilden. Der Ätzprozess ist dafür ausgelegt, selektiv das zweite Material der Schicht 310 zu entfernen und das erste Material der Schicht 309 im Wesentlichen unversehrt zu lassen.
  • In manchen Ausführungsformen kann der Ätzprozess ein Trockenätzprozess sein. Wie bekannt, wird die Halbleiterstruktur 300 beim Trockenätzen in ein Reaktorgefäß gebracht und dem Reaktorgefäß wird ein Ätzgas zugeführt. In dem Ätzgas kann durch Anlegen einer Wechselspannung mit Radiofrequenz an das Ätzgas eine Glimmentladung erzeugt werden. Außerdem kann zwischen der Halbleiterstruktur 300 und dem Ätzgas eine Vorspannung angelegt werden, die eine Gleichspannung oder eine Wechselspannung niedriger Frequenz sein kann. In der Glimmentladung können aus dem Ätzgas chemisch reaktionsfreudige Teilchensorten wie Atome, Radikale und Ionen erzeugt werden. Die chemisch reaktionsfreudigen Teilchensorten können mit dem zweiten Material der Schicht 310 reagieren, wodurch ein flüchtiges Reaktionsprodukt entsteht, das aus dem Reaktorgefäß gepumpt werden kann. Um eine Selektivität des Ätzprozesses zu erhalten, können Parameter wie etwa eine Zusammensetzung des Ätzgases, eine Frequenz und eine Amplitude der Wechselspannung mit Radiofrequenz und der Vorspannung, eine Temperatur und ein Druck so angepasst werden, dass die chemisch reaktionsfreudige Teilchensorten mit dem zweiten Material der Schicht 310 in größerem Ausmaße reagieren als mit dem ersten Material der Schicht 309.
  • Der Ätzprozess ist anisotrop. Beim anisotropen Ätzen werden Teile der Schicht 310 mit einer im Wesentlichen horizontalen Oberfläche wie etwa Teile über den erweiterten Sourcegebieten 307, 407, den erweiterten Draingebieten 308, 408, der Isoliergrabenstruktur 303 und der Deckflächen 317, 417 der Gateelektroden 306, 406 mit einer größeren Ätzrate entfernt als Teile der Schicht 310 mit einer geneigten Oberfläche wie etwa Teile über den Seitenwänden der Gateelektroden 306, 406. In Ausführungsformen, in denen der Ätzprozess einen Trockenätzprozess umfasst, kann ein Grad der Anisotropie des Ätzprozesses gesteuert werden, indem Parameter des Ätzprozesses variiert werden, insbesondere durch Variieren der Vorspannung.
  • Der Ätzprozess kann beendet werden, nachdem die Teile der Schicht 310 aus dem zweiten Material mit einer im Wesentlichen horizontalen Oberfläche im Wesentlichen entfernt wurden. Wegen der Anisotropie des Ätzprozesses können Reste der Teile der Schicht 310 mit einer geneigten Oberfläche, insbesondere Reste der Teile über den Seitenwänden der Gateelektroden 306, 406 auf der Halbleiterstruktur 300 bleiben und die Seitenwandabstandshalterstrukturen 311, 411 bilden.
  • Nach dem Ausbilden der Seitenwandabstandshalterstrukturen 311, 411 wird über dem ersten Transistorelement 302 eine Maske 312 ausgebildet. Die Maske 312 kann einen Fotoresist umfassen und mit Hilfe von bekannten Techniken der Fotolithografie ausgebildet werden.
  • 2b zeigt eine schematische Querschnittsansicht der Halbleiterstruktur 300 in einem späteren Stadium des Herstellungsprozesses.
  • Nach dem Ausbilden der Maske 312 wird ein Ätzprozess durchgeführt, bei dem z. B. die Halbleiterstruktur 300 einem Ätzmittel ausgesetzt wird, das dafür ausgelegt ist, selektiv das zweite Material der Seitenwandabstandshalterstruktur 411 zu entfernen und die Schicht 310 und die Maske 312 im Wesentlichen unversehrt zu lassen. Bei dem Ätzprozess kann die Seitenwandabstandshalterstruktur 411 neben der Gateelektrode 406 des zweiten Transistorelements 402 entfernt werden. Die Seitenwandabstandshalterstruktur 311 neben der Gateelektrode 306 des ersten Transistorelements 302 kann jedoch durch die Maske 312 geschützt sein und somit auf der Halbleiterstruktur 300 verbleiben.
  • Der Ätzprozess kann ein isotroper Ätzprozess sein. Beim isotropen Ätzen kann eine Ätzrate von der Orientierung der dem Ätzmittel ausgesetzten Oberfläche im Wesentlichen unabhängig sein. Somit kann die Seitenwandabstandshalterstruktur 411 effektiv entfernt werden.
  • In manchen Ausführungsformen kann der Ätzprozess ein Nassätzprozess sein, bei dem die Halbleiterstruktur 300 einer wässrigen Lösung einer chemischen Verbindung, die mit dem zweiten Material der Seitenwandabstandshalterstruktur 411 reagiert, ausgesetzt wird, beispielsweise durch Eintauchen der Halbleiterstruktur 300 in die Lösung oder durch Aufsprühen der Lösung auf die Halbleiterstruktur 300. In Ausführungsformen, in denen das zweite Material Siliziumdioxid umfasst, kann die Halbleiterstruktur 300 verdünnter Flusssäure (HF) ausgesetzt werden.
  • In anderen Ausführungsformen kann die Seitenwandabstandshalterstruktur 411 mit Hilfe eines Trockenätzprozesses entfernt werden.
  • Man ist nicht auf Ausführungsformen beschränkt, in denen die Seitenwandabstandshalterstruktur 411 vollständig entfernt wird. In anderen Ausführungsformen kann der Ätzprozess vor einem vollständigen Entfernen der Seitenwandabstandshalterstruktur 411 beendet werden. Somit können Teile der Seitenwandabstandshalterstruktur 411 auf der Halbleiterstruktur 300 verbleiben. Eine Form der Seitenwandabstandshalterstruktur 411 kann jedoch durch den Ätzprozess verändert werden, während die Form der Seitenwandabstandshalterstrukturen 311 nicht verändert wird.
  • In manchen dieser Ausführungsformen kann der Ätzprozess ein isotroper Ätzprozess oder ein anisotroper Ätzprozess mit einem geringen Grad an Asymmetrie sein. Somit kann eine Dicke 416 der Seitenwandabstandshalterstruktur 411 verringert werden. In anderen Ausführungsformen kann der Ätzprozess ein anisotroper Ätzprozess mit einem mäßig hohen Grad an Asymmetrie sein. Somit kann eine Höhe der Seitenwandabstandshalterstruktur 411 verringert werden, während eine Dicke der Seitenwandabstandshalterstruktur 411 im Wesentlichen unverändert bleiben kann. Dies kann dabei helfen, eine abgeschrägtere Form der Seitenwandabstandshalterstruktur 411 zu erhalten. Vorteilhafterweise kann eine abgeschrägte Form der Seitenwandabstandshalterstruktur 411 dabei helfen, ein Ausbilden von Hohlräumen zwischen den Transistorelementen 302, 402 zu vermeiden, wenn über der Halbleiterstruktur 300 eine Schicht aus einem Zwischenschichtdielektrikum ausgebildet wird.
  • Nach dem Entfernen oder Verändern der Seitenwandabstandshalterstruktur 411 kann ein anisotroper Ätzprozess durchgeführt werden, beispielsweise ein Trockenätzprozess, der dafür ausgelegt ist, selektiv das erste Material der Schicht 309 zu entfernen. Der anisotrope Ätzprozess kann beendet werden, nachdem im Wesentlichen horizontale Teile der Schicht 309 über dem zweiten Transistorelement 402 im Wesentlichen entfernt wurden. Somit können geneigte Teile der Schicht 309 über der Seitenfläche 418 der Gateelektrode 406 des zweiten Transistorelements 402 auf der Halbleiterstruktur 300 bleiben und eine Seitenwandabstandshalterstruktur 413 neben der Gateelektrode 406 bilden.
  • Anschließend wird ein Ionenimplantationsprozess durchgeführt bei dem die Halbleiterstruktur 300 mit Ionen einer Dotiersubstanz bestrahlt wird, was in 2b durch Pfeile 330 dargestellt wird. Die Maske 312 verbleibt während des Ionenimplantationsprozesses auf der Halbleiterstruktur 300. Die Ionen 330 können auf Teile des Substrats 301 neben der Gateelektrode 406 des zweiten Transistorelements 402 auftreffen und in das Substrat 301 eingebaut werden, so dass ein Sourcegebiet 414 und ein Draingebiet 415 ausgebildet werden. Ionen, die auf der Seitenwandabstandshalterstruktur 413 auftreffen, können von der Seitenwandabstandshalterstruktur 413 absorbiert werden, so dass das Sourcegebiet 414 und das Draingebiet 415 von der Gateelektrode 406 durch einen Abstand 416 getrennt sind, der im Wesentlichen einer Dicke der Seitenwandabstandshalterstruktur 413 entsprechen kann.
  • Ionen, die auf dem ersten Transistorelement 302 auftreffen, können in der Maske 312 und/oder dem Teil der Schicht 309 unter der Maske 312 absorbiert werden. Somit kann die Maske 312 Teil des Substrats 301 neben der Gateelektrode 306 des ersten Transistorelements 302 davor schützen, mit Ionen bestrahlt zu werden. Somit können das Sourcegebiet 414 und das Draingebiet 415 selektiv in dem zweiten Transistorelement 402 ausgebildet werden.
  • In manchen Ausführungsformen kann eine Dicke der Maske 312 während der Ätzprozesse, die zum Entfernen der Seitenwandabstandshalterstruktur 411 und zum Ausbilden der Seitenwandabstandshalterstruktur 413 durchgeführt werden, verringert werden. In solchen Ausführungsformen kann es vorkommen, dass nur ein Teil der Ionen, die auf das erste Transistorelement 302 auftreffen, in der Maske 312 absorbiert wird, während manche Ionen die Maske 312 durchdringen und in dem Teil der Schicht 309 aus dem ersten Material über dem ersten Transistorelement absorbiert werden können. Somit kann das erste Transistorelement 302 sowohl durch die Maske 312 als auch durch die Schicht 309 aus dem ersten Material davor geschützt werden, mit den Ionen bestrahlt zu werden.
  • 2c zeigt eine schematische Querschnittsansicht der Halbleiterstruktur 300 in einem späteren Stadium des Herstellungsprozesses.
  • Nach dem Ionenimplantationsprozess, der durchgeführt wird, um das Sourcegebiet 414 und das Draingebiet 415 auszubilden, kann die Maske 312, die das erste Transistorelement 302 bedeckt, mit Hilfe eines bekannten Resiststripprozesses entfernt werden und eine Maske 341 kann über dem zweiten Transistorelement 402 ausgebildet werden. Die Maske 341 kann einen Fotoresist umfassen und mit Hilfe wohlbekannter Techniken der Fotolithografie ausgebildet werden.
  • Danach wird ein Ätzprozess durchgeführt, bei dem die Halbleiterstruktur 300 einem Ätzmittel ausgesetzt wird, das dafür ausgelegt ist, selektiv das erste Material der Schicht 309 zu entfernen und das zweite Material in der Seitenwandabstandshalterstruktur 311 und der Maske 341 im Wesentlichen unversehrt zu lassen. Der Ätzprozess ist anisotrop und kann im manchen Ausführungsformen einen Trockenätzprozess umfassen.
  • Der anisotrope Ätzprozess wird beendet, nachdem im Wesentlichen horizontale Teile der Schicht 309 über dem erweiterten Sourcegebiet 307, dem erweiterten Draingebiet 308 und der Deckfläche 317 der Gateelektrode 306 des ersten Transistorelements 302 im Wesentlichen entfernt sind. Wegen der Anisotropie des Ätzprozesses können Reste der Schicht 309 über der Seitenfläche 318 der Gateelektrode 306 auf der Halbleiterstruktur 300 verbleiben und eine Seitenwandabstandshalterstruktur 313 bilden.
  • Da der anisotrope Ätzprozess dafür ausgelegt sein kann, die Seitenwandabstandshalterstruktur 311, die das zweite Material enthält, im Wesentlichen nicht anzugreifen, können sich neben der Gateelektrode 306 des ersten Transistorelements 302 nach dem Ätzprozess zwei Seitenwandabstandshalterstrukturen befinden, nämlich die Seitenwandabstandshalterstruktur 313 und die Seitenwandabstandshalterstruktur 311. Die Seitenwandabstandshalterstrukturen 311, 313 können zusammen eine Dicke 316 aufweisen, die größer als die Dicke 416 der Seitenwandabstandshalterstruktur 413 neben der Gateelektrode 406 des zweiten Transistorelements 402 ist.
  • Nach dem Ausbilden der Seitenwandabstandshalterstruktur 313 wird ein Ionenimplantationsprozess durchgeführt werden, bei dem die Halbleiterstruktur 300 mit Ionen einer Dotiersubstanz bestrahlt wird, was in 2c durch Pfeile 340 dargestellt wird. Die Maske 341 verbleibt während des Ionenimplantationsprozesses auf der Halbleiterstruktur 300. Die Ionen 340 können auf dem ersten Transistorelement 302 auftreffen, so dass neben der Gateelektrode 306 des ersten Transistorelements 302 ein Sourcegebiet 314 und ein Drain gebiet 315 ausgebildet werden. Da die Seitenwandabstandshalterstrukturen 311, 313 Ionen, die auf die Seitenwandabstandshalterstrukturen 311, 313 auftreffen, absorbieren können, kann ein Abstand zwischen dem Sourcegebiet 314 und der Gateelektrode 306 bzw. ein Abstand zwischen dem Draingebiet 315 und der Gateelektrode 306 im Wesentlichen gleich der Gesamtdicke 316 der Seitenwandabstandshalterstrukturen 311, 313 sein. Deshalb kann der Abstand des Sourcegebiets 314 und des Draingebiets 315 zu der Gateelektrode 306 des ersten Transistorelements 302 größer sein als der Abstand des Sourcegebiets 414 und des Draingebiets 415 zu der Gateelektrode 406 des zweiten Transistorelements 402. Somit können sich die Dotierstoffprofile im ersten Transistorelement 302 und im zweiten Transistorelement 402 unterscheiden.
  • Nach dem Ausbilden des Sourcegebiets 314 und des Draingebiets 315 kann die Maske 341 mit Hilfe eines bekannten Resiststripprozesses entfernt werden.
  • Wie oben genauer ausgeführt, können in manchen Ausführungsformen das erste Transistorelement 302 und das zweite Transistorelement 402 Transistoren unterschiedlichen Typs sein. Beispielsweise kann das erste Transistorelement 302 ein Transistor vom p-Typ sein und das zweite Transistorelement 403 kann ein Transistor vom n-Typ sein. In solchen Ausführungsformen können die Ionen 330 Ionen einer Dotiersubstanz vom p-Typ umfassen und die Ionen 340 können Ionen einer Dotiersubstanz vom n-Typ umfassen. Somit ermöglicht das oben beschriebene Verfahren zum Ausbilden einer Halbleiterstruktur das Ausbilden unterschiedlicher Dotierstoffprofile in Transistoren vom p-Typ und in Transistoren vom n-Typ.
  • In den oben mit Bezug auf die 1a bis 1c beschriebenen Verfahren zum Ausbilden einer Halbleiterstruktur nach dem Stand der Technik sind drei Masken erforderlich, um in dem ersten Transistorelement 102 und dem zweiten Transistorelement 202 Source- und Draingebiete auszubilden, wobei der Abstand zwischen Source- und Draingebieten und der Gateelektrode im ersten Transistorelement 102 größer ist als im zweiten Transistorelement 202: die Maske 112 sowie zwei Masken, die in den Figuren nicht gezeigt sind, und die jeweils dazu verwendet werden, eines der Transistorelemente 102, 202 abzudecken, während in dem anderen Transistorelement 102, 202 Source- und Draingebiete ausgebildet werden.
  • Im Gegensatz dazu werden in dem oben beschriebenen Verfahren zum Ausbilden der Halbleiterstruktur 300 nur zwei Masken 312, 341 benötigt, um die Sourcegebiete 314, 414 und die Draingebiete 315, 415 auszubilden. Somit kann die Anzahl der Fotolithografieprozesse, die in dem Verfahren zum Ausbilden einer Halbleiterstruktur durchgeführt werden, verringert werden, was dabei helfen kann, die Kosten und die Komplexität des Herstellungsprozesses zu verringern.

Claims (4)

  1. Verfahren zum Ausbilden einer Halbleiterstruktur, mit: Bereitstellen eines Halbleitersubstrats mit einem ersten Strukturelement, das eine Gateelektrode enthält, und einem zweiten Strukturelement, das eine Gateelektrode enthält; Ausbilden einer Schicht aus einem ersten Material und einer Schicht aus einem zweiten Material über dem ersten Strukturelement und dem zweiten Strukturelement, wobei die Schicht aus dem zweiten Material über der Schicht aus dem ersten Material ausgebildet wird; Durchführen eines ersten Ätzprozesses; wobei der erste Ätzprozeß anisotrop ist und dafür ausgelegt ist, selektiv das zweite Material zu entfernen und wobei nur ein Teil der Schicht aus dem zweiten Material bei dem ersten Ätzprozeß entfernt wird; Ausbilden einer ersten Maske über dem ersten Strukturelement nach dem ersten Ätzprozeß; Durchführen mindestens eines zweiten Ätzprozesses, der dafür ausgelegt ist, Teile der Schicht aus dem zweiten Material über dem zweiten Strukturelement zu entfernen und neben dem zweiten Strukturelement mindestens eine erste Seitenwandabstandshalterstruktur auszubilden; Durchführen eines ersten Ionenimplantationsprozesses, wobei die erste Maske während des ersten Ionenimplantationsprozesses über dem ersten Strukturelement verbleibt; Ausbilden einer zweiten Maske über dem zweiten Strukturelement; Durchführen mindestens eines dritten Ätzprozesses, der dafür ausgelegt ist, Teile der Schicht aus dem ersten Material über dem ersten Strukturelement zu entfernen und mindestens eine zweite Seitenwandabstandshalterstruktur neben dem ersten Strukturelement auszubilden; wobei der mindestens eine dritte Ätzprozeß einen anisotropen Ätzprozeß umfasst, der dafür ausgelegt ist, selektiv das erste Material zu entfernen und wobei der anisotrope Ätzprozeß beendet wird, nachdem Teile der Schicht aus dem ersten Material über horizontalen Teilen des ersten Strukturelements entfernt sind, so dass Teile der Schicht aus dem ersten Material und der Schicht aus dem zweiten Material über geneigten Teilen des ersten Strukturelements über dem Substrat verbleiben und die zweite Seitenwandabstandshalterstruktur bilden; und Durchführen eines zweiten Ionenimplantationsprozesses, wobei die zweite Maske während des zweiten Ionenimplantationsprozesses über dem zweiten Strukturelement bleibt.
  2. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 1, bei dem der erste Ätzprozess nach einem Entfernen von Teilen der Schicht aus dem zweiten Material über horizontalen Teilen des ersten und des zweiten Strukturelements beendet wird, so dass Teile der Schicht aus dem zweiten Material über geneigten Teilen des ersten und des zweiten Strukturelements über dem Substrat bleiben.
  3. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 1, bei dem der mindestens eine zweite Ätzprozess einen isotropen Ätzprozess, der dafür ausgelegt ist, selektiv die Teile der Schicht aus dem zweiten Material über den geneigten Teilen des ersten Strukturelements zu entfernen und einen anisotropen Ätzprozess, der dafür ausgelegt ist, selektiv das erste Material zu entfernen, umfasst, wobei der anisotrope Ätzprozess beendet wird, nachdem Teile der Schicht aus dem ersten Material über horizontalen Teilen des zweiten Strukturelements entfernt sind, so dass Teile der Schicht aus dem ersten Material über geneigten Teilen des zweiten Strukturelements über dem Substrat bleiben und die erste Seitenwandabstandshalterstruktur bilden.
  4. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 1, bei dem einer von dem ersten Ionenimplantationsprozess und dem zweiten Ionenimplantationsprozess eine Bestrahlung der Halbleiterstruktur mit Ionen einer Dotiersubstanz vom p-Typ umfasst, und der andere von dem ersten Ionenimplantationsprozess und dem zweiten Ionenimplantationsprozess eine Bestrahlung der Halbleiterstruktur mit Ionen einer Dotiersubstanz vom n-Typ umfasst.
DE102007030020A 2007-06-29 2007-06-29 Verfahren zum Ausbilden einer Halbleiterstruktur mit einem Ausbilden von mindestens einer Seitenwandabstandshalterstruktur Expired - Fee Related DE102007030020B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102007030020A DE102007030020B4 (de) 2007-06-29 2007-06-29 Verfahren zum Ausbilden einer Halbleiterstruktur mit einem Ausbilden von mindestens einer Seitenwandabstandshalterstruktur
US12/028,895 US8003460B2 (en) 2007-06-29 2008-02-11 Method of forming a semiconductor structure comprising a formation of at least one sidewall spacer structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007030020A DE102007030020B4 (de) 2007-06-29 2007-06-29 Verfahren zum Ausbilden einer Halbleiterstruktur mit einem Ausbilden von mindestens einer Seitenwandabstandshalterstruktur

Publications (2)

Publication Number Publication Date
DE102007030020A1 DE102007030020A1 (de) 2009-01-15
DE102007030020B4 true DE102007030020B4 (de) 2009-03-26

Family

ID=40121263

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007030020A Expired - Fee Related DE102007030020B4 (de) 2007-06-29 2007-06-29 Verfahren zum Ausbilden einer Halbleiterstruktur mit einem Ausbilden von mindestens einer Seitenwandabstandshalterstruktur

Country Status (2)

Country Link
US (1) US8003460B2 (de)
DE (1) DE102007030020B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8992085B2 (en) * 1999-06-24 2015-03-31 Alan D. Olin Self-supporting storage bag with resealable pour spout
US8552503B2 (en) * 2010-11-30 2013-10-08 United Microelectronics Corp. Strained silicon structure
US8697508B2 (en) * 2012-04-19 2014-04-15 United Microelectronics Corp. Semiconductor process
US9190272B1 (en) * 2014-07-15 2015-11-17 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
DE102016207936A1 (de) * 2016-05-09 2017-11-09 Sivantos Pte. Ltd. Verfahren zum Betrieb eines Hörgeräts

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11312741A (ja) * 1998-03-26 1999-11-09 Samsung Electronics Co Ltd 半導体装置及びその製造方法
US20020123181A1 (en) * 2001-03-02 2002-09-05 Mitsubishi Denki Kabushiki Kaisha Method for manufacturing semiconductor device and semiconductor device manufactured thereby
JP2004349372A (ja) * 2003-05-21 2004-12-09 Renesas Technology Corp 半導体装置
US20050287823A1 (en) * 2004-06-29 2005-12-29 International Business Machines Corporation Dual-frequency silicon nitride for spacer application

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930010124B1 (ko) * 1991-02-27 1993-10-14 삼성전자 주식회사 반도체 트랜지스터의 제조방법 및 그 구조
KR100393216B1 (ko) * 2001-02-19 2003-07-31 삼성전자주식회사 엘디디 구조를 갖는 모오스 트랜지스터의 제조방법
KR100508756B1 (ko) * 2003-03-12 2005-08-17 삼성전자주식회사 반도체 장치의 트랜지스터 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11312741A (ja) * 1998-03-26 1999-11-09 Samsung Electronics Co Ltd 半導体装置及びその製造方法
US20020123181A1 (en) * 2001-03-02 2002-09-05 Mitsubishi Denki Kabushiki Kaisha Method for manufacturing semiconductor device and semiconductor device manufactured thereby
JP2004349372A (ja) * 2003-05-21 2004-12-09 Renesas Technology Corp 半導体装置
US20050287823A1 (en) * 2004-06-29 2005-12-29 International Business Machines Corporation Dual-frequency silicon nitride for spacer application

Also Published As

Publication number Publication date
US8003460B2 (en) 2011-08-23
DE102007030020A1 (de) 2009-01-15
US20090004799A1 (en) 2009-01-01

Similar Documents

Publication Publication Date Title
DE102006015087B4 (de) Verfahren zur Herstellung von Transistoren
DE102004060831A1 (de) Verfahren zum Herstellen eines Vertiefungskanal-Arraytransistors unter Verwendung einer Maskenschicht mit einer hohen Ätzselektivität hinsichtlich eines Siliziumsubstrats
DE112010002352T5 (de) FinFET-Strukturen mit verspannungsinduzierenden Source/Drain-biIdenden Abstandshaltern und Verfahren zur Herstellung der FinFET-Strukturen
DE10351008B4 (de) Verfahren zur Herstellung von Transistoren mit erhöhten Drain- und Sourcegebieten mit unterschiedlicher Höhe sowie ein Halbleiterbauelement
DE10351006B4 (de) Verfahren zur Herstellung eines Transistors mit erhöhten Drain- und Source-Gebieten, wobei eine reduzierte Anzahl von Prozessschritten erforderlich ist
DE10355575A1 (de) Verfahren zur Herstellung von Seitenwandabstandselementen für ein Schaltungselement durch Erhöhen einer Ätzselektivität
DE112007002739B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Isolationsgraben und Kontaktgraben
DE102007025326B4 (de) Verfahren zum Ausbilden einer Halbleiterstruktur, das eine Implantation von Ionen in eine zu ätzende Materialschicht umfasst
DE102007030020B4 (de) Verfahren zum Ausbilden einer Halbleiterstruktur mit einem Ausbilden von mindestens einer Seitenwandabstandshalterstruktur
DE102009039522A1 (de) Vergrabene Ätzstoppschicht in Grabenisolationsstrukturen für eine bessere Oberflächenebenheit in dicht gepackten Halbleiterbauelementen
DE102007030021B4 (de) Verfahren zum Ausbilden einer Halbleiterstruktur mit einem Feldeffekttransistor, der ein verspanntes Kanalgebiet aufweist und Halbleiterstruktur
DE102017127154B4 (de) Finnenstrukturierung für halbleitervorrichtungen
DE102010040066A1 (de) Gateelektroden eines Halbleiterbauelements, die durch eine Hartmaske und Doppelbelichtung in Verbindung mit einem Größenreduzierungsabstandshalter hergestellt sind
DE10052208C2 (de) Verfahren zur Herstellung eines Feldeffekttransistors mittels einer Justiertechnologie auf der Grundlage von Seitenwandabstandselementen
DE102006046380B4 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit einem elastisch verspannten Kanalgebiet und Feldeffekttransistor
DE102007057688B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit verspanntem Zwischenschichtdielektrikum unter Anwendung einer Ätzsteuerzwischenschicht mit erhöhter Dicke
DE10361635B4 (de) Verfahren zur Herstellung eines Abstandselements für ein Leitungselement durch anwenden einer Ätzstoppschicht, die durch eine stark richtungsgebundene Abscheidetechnik aufgebracht wird und Transistor mit Abstandselement
DE10261404A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE102016114876B4 (de) Verfahren zur Herstellung einer Abstandshalterstruktur
DE10242145B4 (de) Halbleiterbauelement mit lokaler Zwischenverbindungsschicht und Herstellungsverfahren
DE102011004672B4 (de) SOI-Halbleiterbauelement mit einer Substratdiode mit reduzierter Metallsilizidleckage
DE102008011928A1 (de) Ätzstoppschicht mit geringerer Dicke zum Strukturieren eines dielektrischen Materials in einer Kontaktebene dichtliegender Transistoren
DE3280420T2 (de) Verfahren zum herstellen eines mos-transistors auf einem substrat.
DE102004057809A1 (de) Verfahren zur Herstellung von Seitenwandabstandselementen
DE102012201025A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit lokalen Kontakten

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

8328 Change in the person/name/address of the agent

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee