DE102010040066A1 - Gateelektroden eines Halbleiterbauelements, die durch eine Hartmaske und Doppelbelichtung in Verbindung mit einem Größenreduzierungsabstandshalter hergestellt sind - Google Patents

Gateelektroden eines Halbleiterbauelements, die durch eine Hartmaske und Doppelbelichtung in Verbindung mit einem Größenreduzierungsabstandshalter hergestellt sind Download PDF

Info

Publication number
DE102010040066A1
DE102010040066A1 DE102010040066A DE102010040066A DE102010040066A1 DE 102010040066 A1 DE102010040066 A1 DE 102010040066A1 DE 102010040066 A DE102010040066 A DE 102010040066A DE 102010040066 A DE102010040066 A DE 102010040066A DE 102010040066 A1 DE102010040066 A1 DE 102010040066A1
Authority
DE
Germany
Prior art keywords
mask
layer
forming
gate electrode
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102010040066A
Other languages
English (en)
Other versions
DE102010040066B4 (de
Inventor
Sven Beyer
Andreas Hellmich
Steffen Laufer
Klaus Gebauer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Dresden Module One LLC and Co KG, GlobalFoundries Inc filed Critical GlobalFoundries Dresden Module One LLC and Co KG
Priority to DE102010040066A priority Critical patent/DE102010040066B4/de
Priority to US13/187,795 priority patent/US8728924B2/en
Publication of DE102010040066A1 publication Critical patent/DE102010040066A1/de
Application granted granted Critical
Publication of DE102010040066B4 publication Critical patent/DE102010040066B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

Bei der Herstellung komplexer Gateelektrodenstrukturen wird eine Doppelbelichtungs-Doppelätzstrategie angewendet, in der der laterale Abstand in der Breitenrichtung der Gateelektrodenstrukturen vor dem Bilden von Maskenstrukturelementen, die zum Festlegen der Gatelänge dienen, definiert wird. In diesem Falle kann die Breitenabmessung der Maskenöffnung auf der Grundlage eines Abstandshalterelements eingestellt werden, wodurch somit das Erzeugen einer geringeren Abmessung auf der Grundlage gut etablierter Prozesstechniken möglich ist.

Description

  • Gebiet der vorliegenden Erfindung
  • Im Allgemeinen betrifft die vorliegende Erfindung integrierte Schaltungen und insbesondere Gateelektrodenstrukturen, die durch Doppelbelichtung und Doppelätztechniken hergestellt sind.
  • Beschreibung des Stands der Technik
  • Die Herstellung von Mikrostrukturbauelementen, etwa von integrierten Schaltungen, macht es notwendig, dass kleinste Gebiete mit genau gesteuerter Größe in einer oder mehreren Materialschichten eines geeigneten Substrats, etwa eines Siliziumsubstrats, eines SOI-(Silizium-auf-Halbleiter-)Substrats oder anderer geeigneter Trägermaterialien hergestellt werden. Diese ganzen Gebiete mit genau gesteuerter Größe werden typischerweise hergestellt, indem die Materialschicht bzw. die Schichten strukturiert werden durch Anwenden von Lithographie-, Ätz-, Implantations-, Abscheideprozesse und dergleichen, wobei typischerweise zumindest in einer gewissen Phase des Strukturierungsvorganges eine Maskenschicht aus der bzw. den Materialschicht bzw. -schichten, die zu behandeln sind, hergestellt wird, um diese kleinsten Gebiete festzulegen. Generell besteht eine Maskenschicht oder wird hergestellt aus einer Schicht aus Lack, die mittels eines lithographischen Prozesses, typischerweise eines photolithographischen Prozesses, strukturiert wird. Während des photolithographischen Prozesses wird der Lack auf Substratoberfläche aufgeschleudert und wird anschließend selektiv mit Ultraviolettstrahlung durch eine entsprechende Lithographiemaske hindurch, etwa einen Retikel, belichtet, wodurch das Retikel Strukturmuster in die Lackschicht übertragen wird, um darin ein leitendes Bild zu erzeugen. Nach der Entwicklung des Photolacks werden, abhängig von der Art des Lackes, d. h. Positivlack oder Negativlack, die belichteten Bereiche oder die nicht belichteten Bereiche entfernt, um das erforderliche Strukturmuster der Schicht aus Photolack zu erzeugen. Auf der Grundlage dieses Photolackstrukturmusters werden die eigentlichen Bauteilstrukturmuster mittels weiterer Fertigungsprozesse, etwa durch Ätzen, Implantation und dergleichen hergestellt. Da die Abmessungen der Strukturmuster in komplexen integrierten Mikrostrukturbauelementen ständig verkleinert werden, müssen die Anlagen zum Strukturieren der Bauteilstrukturelemente sehr strenge Auflagen im Hinblick auf das Auflösungsvermögen und die Überlagerungsgenauigkeit der geteilten Herstellungsprozesse erfüllen. In dieser Hinsicht ist das Auflösungsvermögen als ein Maß zu betrachten, um die konsistente Fähigkeit anzugeben, minimale Strukturbilder unter Bedingungen vordefinierter Fertigungsschwankungen zu erzeugen. Ein wichtiger Faktor bei der Verbesserung des Auflösungsvermögens ist der lithographische Prozess, in welchem in der Photomaske oder dem Retikel enthaltenen Strukturmuster optisch auf das Substrat über ein optisches Abbildungssystem übertragen werden. Daher wurden große Anstrengungen unternommen, um die optischen Eigenschaften des lithographischen Systems stetig zu verbessern, etwa die numerische Apertur, Fokustiefe und die Wellenlänge der verwendeten Lichtquelle.
  • Das Auflösungsvermögen des optischen Strukturierungsprozesses ist daher stark abhängig von den Abbildungseigenschaften der verwendeten Anlage, den Photolackmaterialien für die spezifizierte Belichtungswellenlänge und von den kritischen Sollabmessungen der Bauteilstrukturelemente, die in der betrachteten Bauteilebene zu erzeugen sind. Beispielsweise besitzen Gateelektroden von Feldeffekttransistoren, die eine wichtige Komponente moderner Logikschaltungen repräsentieren, eine Länge von weniger als 50 nm in aktuell hergestellten Bauelementen, wobei deutlich kleinere Abmessungen für Bauteilgenerationen vorgesehen sind, die aktuell in der Entwicklung sind. Folglich werden die tatsächlichen Strukturabmessungen deutlich unterhalb der Wellenlänge der aktuell verwendeten Lichtquellen, die in aktuellen Lithographiesystemen vorgesehen sind. Beispielsweise wird in kritischen Lithographieschritten aktuell eine Belichtungswellenlänge von 193 nm verwendet, wobei somit komplexe Techniken erforderlich sind, um schließlich Lackstrukturelemente zu erhalten, die Abmessungen deutlich unterhalb der Belichtungswellenlänge besitzen. Somit sind äußerst nicht-lineare Prozesse typischerweise zu verwenden, um Abmessungen unterhalb der optischen Auflösungsgrenze zu erreichen. Beispielsweise werden äußerst nicht lineare Photolackmaterialien angewendet, in denen eine gewünschte photochemische Reaktion auf der Grundlage eines gut definierten Schwellwertes in Gang gesetzt wird, so dass schwach belichtete Bereiche im Wesentlichen gar nicht geändert werden, wohingegen Bereiche, die den Schwellwert überschritten haben, eine ausgeprägte Änderung ihrer chemischen Stabilität im Hinblick auf einen nachfolgenden Entwicklungsprozess aufweisen.
  • Folglich erlauben deutliche Fortschritte und die Entwicklung geeigneter Photolackmaterialien in Verbindung mit den Fortschritten, die beim Bereitstellen äußerst komplexer Abbildungsanlagen gemacht werden, das Erzeugen von Maskenstrukturelementen mit kritischen Abmessungen, die deutlich kleiner sind im Vergleich zu der verwendeten Belichtungswellenlänge. Ferner können zusätzliche Prozesstechniken angewendet werden, die eine weitere Verringerung der Lackstrukturelemente in ihrer Größe ermöglichen, wodurch die kritischen Abmessungen von Schaltungselementen weiter reduziert werden können. Beispielsweise werden geeignete Hartmaskenstrukturelemente auf der Grundlage komplexer Schrumpfätztechniken mit einer Breite von ungefähr 50 nm hergestellt, wodurch das Strukturieren von Gateelektrodenstrukturen mit einer Gatelänge möglich ist, die im Wesentlichen der Breite der Maskenstrukturelemente entspricht. Bei einer weiteren Verringerung der gesamten Abmessungen komplexer Halbleiterbauelemente muss jedoch nicht nur die Länge der Gateelektrodenstrukturen verringert werden, beispielsweise auf 50 nm und weniger, sondern es muss auch die Breite der Gateelektrodenstrukturen auf mehrerer 100 nm und deutlich kleiner reduziert werden, insbesondere in dicht gepackten Bauteilbereichen, etwa in statischen RAM-Bereichen in komplexen Halbleiterbauelementen. In diesem Falle erlauben die komplexen Schrumpfätztechniken ggf. keine geeignete Verringerung der Gatebreite. Aus diesem Grunde und auf Grund der Tatsache, dass kritische Lithographieprozesse effizient gesteuert werden können, indem Lackstrukturelemente zu erzeugen sind, die eine kritische Abmessung lediglich in einer lateralen Richtung aufweisen, wurde auch vorgeschlagen, den Strukturierungsprozess zum Bereitstellung geeigneter Lackstrukturelemente für komplexe Gateelektrodenstrukturen in zwei Schritte aufzuteilen, um in geeigneter Weise die Gatelänge, beispielsweise auf der Grundlage von Schrumpftechniken, und die Gatebreite einzustellen, wodurch eine kleinere Transistorbreite möglich ist, wie dies häufig in kritischen Bauteilbereichen, etwa in RAM-Bereichen, erforderlich ist. Es zeigt sich jedoch, dass bei einer weiteren Verringerung der gesamten Bauteilabmessungen der zweistufige Strukturierungsprozess zur Herstellung der Maskenstrukturelemente für die Gateelektrodenstrukturen einen geringeren Grad an Skalierbarkeit und Steuerbarkeit aufweist, insbesondere während des Strukturierungsschrittes zum Definieren der Gatebreite, wie dies detaillierter mit Bezug zu den 1a bis 1j beschrieben ist.
  • 1a zeigt schematisch eine Draufsicht einer typischen geometrischen Gestaltung oder einer tatsächlichen Implementierung eines Halbleiterbauelements 100, das auf der Grundlage kleinerer Transistorabmessungen hergestellt werden soll. Wie gezeigt, umfasst das Halbleiterbauelement 100 aktive Gebiete 102a, 102b, die als Halbleitergebiete zu verstehen sind, in und über denen ein oder mehrere Transistoren herzustellen sind. Typischerweise sind die aktiven Gebiete 102a, 102b lateral durch eine Isolationsstruktur oder ein Gebiet 102c, etwa ein Siliziumdioxidgebiet, und dergleichen abgetrennt. Ferner sind mehrere Gateelektrodenstrukturen 160 über den aktiven Gebieten 102a, 102b gemäß dem allgemeinen geometrischen Aufbau des Halbleiterbauelements 100 vorgesehen, wie dies beispielsweise in einem dicht gepackten Bauteilgebiet erforderlich ist. Beispielsweise umfassen die Gateelektrodenstrukturen 160 solche Gateelektrodenstrukturen 160a, ..., 160d, die eine Gatelänge 160l aufweisen, die typischerweise 50 nm und weniger in komplexen Halbleiterbauelementen beträgt. In dicht gepackten Bauteilbereichen müssen die Gateelektrodenstrukturen 160, etwa die Gateelektrodenstrukturen 160a, 160b mit einem minimalen lateralen Abstand vorgesehen werden, der 100 nm oder weniger abhängig von den gesamten Bauteilerfordernissen beträgt. Wie zuvor erläutert ist, muss typischerweise die Breite der entsprechenden Transistoren und somit die Breite, die durch W angegeben ist, der Gateelektrodenstrukturen 160 verringert werden, wodurch auch ein lateraler Abstand in der Breitenrichtung erforderlich ist, wie dieser durch 160p angegeben ist, der in der gleichen Größenordnung wie die Gatelänge in komplexen Anwendungen liegen kann. Beispielsweise wird der laterale Abstand 160p so gewählt, dass eine gewisse Überlappung mit dem Isolationsgebiet 102c möglich ist, während gleichzeitig die diversen Gateelektrodenstrukturen voneinander zuverlässig getrennt sind. Folglich kann bei einer weiteren Verringerung der Gesamtabmessungen, beispielsweise der Breite der Isolationsstruktur 102c, der laterale Abstand 160p eine sehr kritische Abmessung bei der Herstellung der Gateelektrodenstrukturen 160 darstellen. Folglich wurden Strategien vorgeschlagen, in denen die Gatelänge 160l definiert wird, indem der erste Strukturierungsprozess ausgeführt wird, woran sich ein weiterer Strukturierungsprozess anschließt, in welchem der laterale Abstand 160p eingerichtet wird.
  • 1b zeigt schematisch eine Draufsicht des Bauelements 100, wenn ein zweistufiger Strukturierungsprozess zum Herstellen der Gateelektrodenstrukturen 160, wie sie in 1a gezeigt sind, ausgeführt wird. Wie gezeigt, werden in dieser Fertigungsphase Maskenstrukturelemente 110a, 110b über der Maskenschicht 110 ausgebildet, die ein geeignetes Hartmaskenmaterial, etwa Siliziumdioxid, Siliziumnitrid und dergleichen repräsentiert, das eine deutlich geringere Ätzrate im Vergleich zu dem eigentlichen Gateelektrodenmaterial, etwa Polysilizium und dergleichen besitzt. Die Maskenstrukturelemente 111a, 111b können in Form von Lackstrukturelementen bereitgestellt werden, die auf Basis komplexer Lithographietechniken in Verbindung mit zusätzlichen Ätzschrumpfprozessen und dergleichen erhalten werden, um damit die laterale Größe und die Lage der Gateelektrodenstrukturen 160 festzulegen, ohne jedoch die Breite festzulegen. Diese wird dann mittels eines weiteren Lithographie- und Strukturierungsprozesses bestimmt, in welchem eine Maskenöffnung 111o in der Maskenschicht 110 erzeugt wird, wodurch die Gateelektrodenstrukturen 160, die durch die Größe und Lage der Lackstrukturelemente 111a, 111b definiert sind, in Gateelektrodenbereiche mit der gewünschten Breite „geschnitten” werden, wie dies in 1a gezeigt ist. Ein entsprechender Prozess zur Herstellung der Maskenstrukturelemente 111a, 111b und der Maskenöffnung 111o und ein nachfolgender Strukturierungsprozess zur Herstellung der eigentlichen Gateelektrodenstrukturen 160a, ..., 160d (siehe 1a) werden nunmehr mit Bezug zu den 1c bis 1d detaillierter beschrieben.
  • 1c zeigt schematisch eine perspektivische Ansicht des Halbleiterbauelements 100, das ein Substrat 101, etwa ein Siliziummaterial, ein SOI-(Silizium-auf Isolator-)Substrat und dergleichen umfasst. Ferner ist eine Halbleiterschicht 102, etwa eine Siliziumschicht, über dem Substrat 101 vorgesehen und weist mehrere aktive Gebiete und Isolationsstrukturen auf, wie dies auch mit Bezug zu 1a beschrieben ist. Ferner ist ein Gatedielektrikumsmaterial 161, etwa in Form von Siliziumdioxid, Siliziumoxinitrid, und dergleichen, über der Halbleiterschicht 102 ausgebildet, woran sich ein Elektrodenmaterial 162, etwa ein Polysiliziummaterial, und dergleichen anschließt. Die Maskenschicht 110, die mehrere Teilschichten abhängig von Prozessgegebenheiten und dergleichen aufweisen kann, ist über dem Elektrodenmaterial 162 ausgebildet. Ferner sind in der gezeigten Fertigungsphase die Maskenstrukturelemente 111a, 111d auf der Maskenschicht 110 ausgebildet. Z. B. sind die Maskenstrukturelemente 111a, 111b aus Lackmaterial aufgebaut.
  • Das in 1c gezeigte Halbleiterbauelement 100 kann auf der Grundlage der folgenden Prozessstrategien hergestellt werden. Die Halbleiterschicht 102 wird so strukturiert, dass geeignete Isolationsstrukturen erzeugt werden, etwa das Isolationsgebiet 102c aus 1a, was mittels komplexer Lithographie-, Ätz-, Abscheide- und Einebnungstechniken bewerkstelligt werden kann. Auf diese Weise können auch aktive Gebiete in der Halbleiterschicht 102 lateral abgegrenzt werden und nachfolgend können diese behandelt werden, um die gewünschten grundlegenden Transistoreigenschaften einzustellen, indem eine geeignete Wannendotierstoffsorte und dergleichen eingebaut wird. Als nächstes wird das Gatedielektrikumsmaterial 161 hergestellt, beispielsweise durch Oxidation, Abscheidung und dergleichen, woran sich das Abscheiden des Elektrodenmaterials 162 unter Anwendung gut etablierter CVD-(chemische Dampfabscheide-)Techniken bei geringem Druck und dergleichen anschließt. Daraufhin wird die Hartmaskenschicht 110, die zwei oder drei Teilschichten und dergleichen aufweisen kann, auf Basis geeigneter Abscheidetechniken aufgebracht. Beispielsweise können Siliziumdioxid, Siliziumnitrid, amorpher Kohlenstoff und dergleichen als Hartmaskenmaterialien effizient eingesetzt werden. Als nächstes wird ein geeignetes Materialsystem mit einem Lackmaterial hergestellt und wird unter Anwendung komplexer Lithographietechniken belichtet. Das Lackmaterial wird dann entwickelt und weiterbehandelt, um die gewünschte Gatelänge einzustellen, wie dies auch zuvor mit Bezug zu den 1a und 1b erläutert ist. Dazu können gut etablierte Schrumpfätztechniken angewendet werden. Folglich kann die weitere Bearbeitung auf der Grundlage der Lackstrukturelemente 111a, 111b fortgesetzt werden, die die Sollgatelänge besitzen, während andererseits die Breite noch auf der Grundlage eines weiteren Lithographieprozesses einzustellen ist.
  • 1d zeigt schematisch das Bauelement 100 nach einem Ätzprozess zum Strukturieren der Maskenschicht 110 auf der Grundlage der Lackstrukturelemente 111a, 111b. Folglich können entsprechende Maskenstrukturelemente 111a, 111b in Form von Hartmaskenstrukturelementen bereitgestellt werden, und diese besitzen eine gewünschte Gatelänge. Dazu werden gut etablierte anisotrope Ätztechniken, etwa reaktives Ionenätzen und dergleichen eingesetzt.
  • 1e zeigt schematisch das Halbleiterbauelement 100 nach dem Entfernen der Maskenstrukturelemente 111a, 111b (siehe 1d), was unter Anwendung plasmaunterstützter und/oder nasschemischer Ätzprozesse gelingt. In dieser Phase kann das Bauelement 100 für einen weiteren kritischen Lithographieprozess vorbereitet werden, um die Hartmaskenstrukturelemente 110a, 110b so zu „schneiden”, das diese die gewünschte Sollbreite erhalten. Dazu werden geeignete Materialien, etwa optische Einebnungsmaterialien, angewendet, um eine im Wesentlichen ebene Oberflächentopographie zu schaffen, woran sich das Abscheiden eines Lackmaterials möglicherweise in Verbindung mit einem zusätzlichen ARC-(antireflektierenden Beschichtungs-)Material und dergleichen anschließt. Als nächstes wird ein Lithographieprozess auf der Grundlage einer Lithographiemaske ausgeführt, die die laterale Größe und die Lage eines Grabens festlegt, der in dem Lackmaterial zu erzeugen ist, der dann wiederum den lateralen Abstand 160p (siehe 1a) gemäß den Bauteilerfordernissen festlegt.
  • 1f zeigt schematisch das Bauelement 100 mit einer entsprechenden Öffnung oder einem Graben 112o, der in ein Materialsystem 112 erzeugt ist, das ein Lackmaterial, ein ARC-Material in Verbindung mit einem Einebnungsmaterial aufweist, wie dies auch zuvor erläutert ist. Auf Grund der aggressiven Skalierung von Transistorbauelementen repräsentiert die Breite des Grabens 112o, die somit den lateralen Abstand 160p (siehe 1a) festlegt, eine kritische Abmessung und muss zum Teil im Bereich der Auflösungsgrenze komplexer Lithographieprozesse bereitgestellt werden. Bei einer weiteren Bauteilgrößenreduzierung kann folglich die Breite der Öffnung 112o nicht mehr weiter verringert werden, so dass auch der laterale Abstand 160p (siehe 1a) nicht mehr weiter reduziert werden kann, sofern nicht große Anstrengungen unternommen werden, um beispielsweise neue Lackmaterialien zu entwickeln, die optischen Eigenschaften der komplexen Lithographiesysteme weiter zu verbessern, oder spezielle Ätztechniken bei der Herstellung der Öffnung 112o und/oder beim Ätzen durch die Maskenstrukturelemente 110a, 110b einzurichten.
  • 1g zeigt schematisch das Halbleiterbauelement 100 nach der Herstellung einer Maskenöffnung 110 auf der Grundlage der Öffnung 112o (siehe 1f) durch Ätzen durch die freiliegenden Bereiche der Maskenstrukturelemente 110a, 110b. In einigen konventionellen Vorgehensweisen werden die oben angegebenen Einschränkungen bei der Herstellung der Öffnung 112o (siehe 1f) umgangen, indem komplexe Ätztechniken eingesetzt werden, um die laterale Größe der Öffnung 110 tatsächlich zu verringern, wodurch auch der laterale Abstand 160p aus 1a verringert wird. Beispielsweise können komplexe Polymerisierungskomponenten der plasmabasierten Ätzchemie zugesetzt werden, um damit ein gewisses „Abscheideverhalten” während des Ätzprozesses an Seitenwänden der Öffnungen 110o zu erzeugen, wodurch auch der laterale Abstand zwischen getrennten Bereichen der Maskenstrukturelemente 110a, 110b verringert wird. Obwohl eine weitergehende Verringerung der kritischen Abmessungen, d. h. des lateralen Abstands 160p aus 1a, bewerkstelligt werden kann, zeigt sich dennoch, dass äußerst komplexe Prozessparameter zu steuern sind, die jedoch zu ausgeprägten Schwankungen führen können.
  • 1h zeigt schematisch das Bauelement 100 nach dem Entfernen des Materialsystems 112 (siehe 1g). Somit wird, wie gezeigt ist, eine Vielzahl an getrennten Maskenstrukturelementen 110a, ..., 110d bereitgestellt, die eine gewünschte Gatelänge besitzen, wie dies beispielsweise durch die Lackstrukturelemente 111a, 111b aus 1c festgelegt ist, während der laterale Abstand 160p (siehe 1a) so erhalten wird, wie dies durch die Öffnung 112o aus 1f festgelegt ist.
  • 1i zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase, in der die mehreren Gateelektrodenstrukturen 160a, ..., 160d auf der Grundlage einer geeigneten anisotropen Ätztechnik hergestellt werden, in der die Maskenstrukturelemente 110a, ..., 110d als eine effiziente Ätzmaske verwendet werden.
  • 1j zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase, in der das Gatedielektrikumsmaterial 161 ebenfalls strukturiert ist, was bewerkstelligt werden kann in einem separaten Ätzprozess auf der Grundlage beliebiger gut etablierter Ätztechniken.
  • Folglich kann die Anordnung der isolierten Gateelektrodenstrukturen 160a, ..., 160d auf der Grundlage zweier unterschiedlicher Strukturierungssequenzen erreicht werden, wovon jede einen speziellen Lithographieprozess und einen Ätzprozess beinhaltet, um damit die Hartmaskenstrukturelemente 110a, ..., 110d (siehe 1a) bereitzustellen, wobei die Gatelänge auf der Grundlage von Ätzschrumpftechniken festgelegt wird, während jedoch der laterale Abstand 160p (siehe 1a) zunehmend mit Schwierigkeiten bei einer weiteren Bauteilgrößenreduzierung eingerichtet werden kann. Andererseits können komplexe Ätztechniken, beispielsweise unter Anwendung von polymerisierenden Gasen während des Ätzprozesses zum Übertragen der Öffnung 112o (siehe 1f) in die darunter liegenden Maskenstrukturelemente, zu ausgeprägte Bauteilschwankungen führen, während andere Vorgehensweisen, etwa das Verbessern der Lackmaterialien und/oder des optischen Abbildungssystems, aufwendige Entwicklungs- und Forschungsarbeiten erfordern würden, wobei derartige Verbesserungen noch nicht verfügbar sind.
  • Angesichts der zuvor beschriebenen Situation betrifft die vorliegende Erfindung Fertigungstechniken und Halbleiterbauelemente, in denen Schaltungselemente, etwa Gateelektrodenstrukturen, auf der Grundlage einer Doppelbelichtungs-Doppelätzstrategie bereitgestellt werden, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest in der Auswirkung reduziert werden.
  • Überblick über die Erfindung
  • Im Allgemeinen stellt die vorliegende Erfindung Halbleiterbauelemente und Fertigungstechniken bereit, in denen Schaltungsstrukturelemente, etwa Gateelektrodenstrukturen, auf der Grundlage eines geeigneten Lithographie- und Strukturierungsschemas bereitgestellt werden, wobei die entsprechenden lateralen Abmessungen mit besserer Steuerbarkeit und Skalierbarkeit festgelegt werden. Dazu werden die lateralen Abmessungen einer Maskenöffnung verringert, beispielsweise durch Erzeugen eines Abstandshalterelements an inneren Seitenwänden, um damit die lateralen Abmessungen von Schaltungsstrukturelementen in einer Richtung zu bestimmen. Daraufhin werden geeignete Maskenstrukturelemente über der darunter liegenden Maskenschicht, die die Maskenöffnung mit den geringeren lateralen Abmessungen enthält, ausgebildet. Die Maskenöffnung definiert dann einen lateralen Abstand der Maskenstrukturelemente. Andererseits kann die Breite der Maskenstrukturelemente, die beispielsweise einer gewünschten Gatelänge entspricht, eingestellt werden, indem eine geeignete Prozesstechnik, etwa Schrumpfätztechniken, angewendet wird. Beim Übertragen der Maskenstrukturelemente in die darunter liegende Maskenschicht können somit die gewünschten lateralen Abmessungen in beiden lateralen Richtungen in der Maskenschicht mit einem hohen Grad an Steuerbarkeit und besserer Gleichmäßigkeit im Vergleich zu konventionellen Strategien erzeugt werden. Daher werden Schaltungsstrukturelemente und in einigen anschaulichen Ausführungsformen Gateelektrodenstrukturen mit einer gewünschten Gatelänge und auch mit einem kleineren lateralen Abstand in der Breitenrichtung erzeugt, wobei gut steuerbare Prozesstechniken angewendet werden, wodurch zu einer höheren Bauteilgleichmäßigkeit und zu einer geringeren Gesamtprozesskomplexität im Vergleich zu konventionellen Vorgehensweisen beigetragen wird.
  • Ein anschauliches hierin offenbartes Verfahren betrifft die Herstellung von Schaltungsstrukturelementen eines Halbleiterbauelements. Das Verfahren umfasst das Bilden einer länglichen Maskenöffnung in einer Maskenschicht, die über einer oder mehreren Materialschichten des Halbleiterbauelements ausgebildet ist, wobei die Maskenöffnung eine erste Breite und eine erste Länge besitzt. Das Verfahren umfasst ferner das Bilden eines Abstandshalterelements an inneren Seitenwänden der Maskenöffnung derart, dass die erste Breite verringert wird. Des weiteren umfasst das Verfahren das Bilden eines länglichen Lackmaskenstrukturelements über der Maskenschicht, wobei das Lackmaskenstrukturelement eine zweite Breite und eine zweite Länge besitzt und sich entlang einer Längsrichtung über die Maskenöffnung entlang ihrer Breitenrichtung erstreckt, wobei die Maskenöffnung die reduzierte erste Breite aufweist. Das Verfahren umfasst ferner das Bilden eines Maskenstrukturelements in der Maskenschicht unter Anwendung des Lackmaskenstrukturelements und der Maskenöffnung. Ferner umfasst das Verfahren das Bilden eines ersten Schaltungsstrukturelements und eines zweiten Schaltungsstrukturelements aus der einen oder den mehreren Materialschichten unter Anwendung der Maskenstrukturelemente als eine Ätzmaske.
  • Ein weiteres anschauliches hierin offenbartes Verfahren betrifft die Herstellung von Gateelektrodenstrukturen eines Halbleiterbauelements. Das Verfahren umfasst das Reduzieren lateraler Abmessungen einer Maskenöffnung, die in einer Maskenschicht ausgebildet ist, die wiederum über einem GAteschichtstapel ausgebildet ist. Das Verfahren umfasst ferner das Bilden eines ersten Maskenstrukturelements über der Maskenschicht und über der Maskenöffnung, wobei das erste Maskenstrukturelement eine Gatelänge von Gateelektrodenstrukturen festlegt, die aus dem Gateschichtstapel zu erzeugen sind, wobei die Maskenöffnung mit der reduzierten lateralen Abmessung einen Abstand der Gateelektrodenstrukturen in einer lateralen Richtung senkrecht zur Gatelänge festlegt. Ferner umfasst das Verfahren das Bilden zweiter Maskenstrukturelemente aus der Maskenschicht unter Anwendung der ersten Strukturelemente und der Maskenöffnung als eine Ätzmaske. Des weiteren umfasst das Verfahren das Bilden einer Gateelektrodenstruktur durch Ausführen eines Ätzprozesses und Verwenden der zweiten Maskenstrukturelemente als eine weitere Ätzmaske.
  • Ein anschauliches hierin offenbartes Halbleiterbauelement umfasst eine erste Gateelektrodenstruktur mit einem ersten Endbereich, der über einem Isolationsgebiet ausgebildet ist. Das Halbleiterbauelement umfasst ferner eine zweite Gateelektrodenstruktur mit einem zweiten Bereich, der über dem Isolationsgebiet gebildet ist. Die erste und die zweite Gateelektrodenstruktur besitzen eine Gatelänge von ungefähr 50 nm oder weniger und weisen ein Elektrodenmaterial mit einer Absenkung auf, die lokal in dem ersten und dem zweiten Endbereich ausgebildet ist.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a schematisch eine Draufsicht eines Halbleiterbauelements mit mehreren dicht liegenden Gateelektrodenstrukturen zeigt;
  • 1b schematisch eine Draufsicht darstellt, die eine Strategie zur Herstellung der mehreren Gateelektrodenstrukturen auf der Grundlage eines Doppelbelichtungs-Doppelätzstrukturierungsschemas darstellt;
  • 1c bis 1j schematisch perspektivische Ansichten des Halbleiterbauelements während diverser Fertigungsphasen zeigen, wenn Gateelektrodenstrukturen erzeugt werden, indem zunächst Maskenstrukturelemente bereitgestellt werden, die die Gatelänge festlegen, und indem nachfolgend eine Öffnung erzeugt wird, die die Gatebreite gemäß konventioneller Strategien festlegt;
  • 2a schematisch eine perspektivische Ansicht des Halbleiterbauelements während einer Fertigungsphase zeigt, um Schaltungsstrukturelemente, etwa Gateelektrodenstrukturen, unter Anwendung eines geeigneten Schichtstapels zu erzeugen;
  • 2b schematisch eine Querschnittsansicht des Halbleiterbauelements zeigt, wie es in 2a dargestellt ist;
  • 2c bis 2e schematisch perspektivische Ansichten des Halbleiterbauelements während diverser Fertigungsphasen zeigen, wenn eine Maskenöffnung für das Festlegen eines lateralen Abstandes von Schaltungsstrukturelementen, etwa von Gateelektrodenstrukturen, in einer Gatebreitenrichtung hergestellt wird, bevor Maskenstrukturelemente zum Festlegen der Gatelängenabmessungen gemäß anschaulicher Ausführungsformen erzeugt werden;
  • 2f schematisch eine Querschnittsansicht des Halbleiterbauelements aus 2e zeigt;
  • 2g und 2h schematisch eine Draufsicht bzw. eine Querschnittsansicht des Halbleiterbauelements zeigen, wobei eine Abstandshalterschicht zum Reduzieren der lateralen Abmessungen der Maskenöffnung gemäß anschaulicher Ausführungsformen vorgesehen ist;
  • 2i und 2j schematisch eine perspektivische Ansicht bzw. eine Querschnittsansicht des Halbleiterbauelements zeigen, wobei Seitenwandabstandshalter an inneren Seitenwänden der Maskenöffnung gemäß anschaulicher Ausführungsformen ausgebildet sind;
  • 2k bis 2p schematisch perspektivische Ansichten des Halbleiterbauelements während diverser Fertigungsphasen zeigen, wenn ein Maskenstrukturelement zum Festlegen einer kritischen Abmessung, etwa der Gatelänge, gemäß anschaulicher Ausführungsformen bereitgestellt wird;
  • 2q schematisch eine Querschnittsansicht des Halbleiterbauelements aus 2p zeigt, wobei eine Absenkung des Elektrodenmaterials an Endbereichen der Gateelektrodenstrukturen dargestellt ist; und
  • 2r schematisch eine perspektivische Ansicht des Halbleiterbauelements in einer weiter fortgeschrittenen Fertigungsphase zeigt, in der Transistoren auf der Grundlage der zuvor strukturierten Gateelektrodenstrukturen gemäß anschaulicher Ausführungsformen hergestellt werden.
  • Detaillierte Beschreibung
  • Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, ist durch die detaillierte Beschreibung und die Zeichnungen nicht beabsichtigt, die vorliegende Erfindung auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
  • Die vorliegende Erfindung stellt Halbleiterbauelemente und Fertigungstechniken bereit, in denen kritische Schaltungselemente, etwa leitungsartige Strukturelemente, beispielsweise in Form von Gateelektrodenstrukturen, auf der Grundlage einer Doppelbelichtungs-Doppelätzsequenz hergestellt werden, wobei eine Maskenöffnung in einem Hartmaskenmaterial erzeugt wird, um in geeigneter Weise den lateralen Abstand der Schaltungsstrukturelemente in einer lateralen Richtung zu definieren, etwa in der Breitenrichtung der Gateelektrodenstrukturen, was bewerkstelligt wird, indem Abscheide- und Ätztechniken zum Definieren der gewünschten kritischen Abmessungen in dieser lateralen Richtung angewendet werden. Daraufhin wird die Hartmaskenschicht weiter strukturiert unter Anwendung geeigneter Maskenstrukturelemente, die über der Hartmaskenschicht ausgebildet sind und unter Anwendung der darin ausgebildeten Öffnung, wodurch die lateralen Abmessungen in der senkrechten lateralen Richtung definiert werden, etwa in der Gatelängenrichtung. Auf diese Weise wird eine bessere Prozesssteuerung bewerkstelligt, wenn die lateralen Abmessungen der Maskenöffnung definiert werden, da steuerbare Abscheidetechniken in Verbindung mit geeigneten anisotropen Ätzprozessen Anwendung finden. Folglich können Gateelektrodenstrukturen mit geringerem lateralen Abstand entlang der Gatebreitenrichtung bereitgestellt werden, wobei dennoch für eine bessere Bauteilgleichmäßigkeit und Prozesssteuerbarkeit gesorgt ist, ohne dass die Gesamtkomplexität im Vergleich zu konventionellen Strategien wesentlich ansteigt.
  • Mit Bezug zu den 2a bis 2r werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben, wobei auch bei Bedarf auf die 1a bis 1j verwiesen wird.
  • 2a zeigt schematisch eine perspektivische Ansicht eines Halbleiterbauelements 200 in einer Prozessphase, in der eine Gateelektrodenstruktur aus einem Gateschichtstapel 260s herzustellen ist. In dieser Fertigungsphase umfasst das Halbleiterbauelement 200 ein Substrat 201 in Verbindung mit einer Halbleiterschicht 202, die eine SOI-Konfiguration oder eine Vollsubstratkonfiguration abhängig von den gesamten Bauteilerfordernissen bilden. Beispielsweise kann eine vergrabene isolierende Materialschicht (nicht gezeigt) unter der Halbleiterschicht 202 vorgesehen sein, um damit eine SOI-Architektur bereitzustellen. Andererseits kann die Halbleiterschicht 202 auf einem kristallinen Material des Substrats 201 in einer Vollsubstratkonfiguration ausgebildet sein. Die Halbleiterschicht 202 umfasst mehrere aktive Gebiete, die mittels einer Isolationsstruktur 202c lateral begrenzt sind. Der Schichtstapel 260s, der ein Gateschichtstapel in einigen anschaulichen Ausführungsformen repräsentiert, umfasst ein dielektrisches Material 261, woran sich ein Elektrodenmaterial 262 anschließt. Ferner ist eine Maskenschicht 210 über dem Schichtstapel 260s ausgebildet und besitzt einen beliebigen geeigneten Aufbau. Beispielsweise umfasst die Maskenschicht 210 ein Siliziumnitridmaterial, ein Siliziumdioxidmaterial und dergleichen.
  • 2b zeigt schematisch eine Querschnittsansicht des Halbleiterbauelements 200, wie es in 2a dargestellt ist. Wie gezeigt, sind aktive Gebiete 202a, 202b in der Halbleiterschicht 202 vorgesehen und sind durch die Isolationsstruktur 202c lateral begrenzt. Ferner ist die dielektrische Schicht 261, die ein Gatedielektrikumsmaterial in der gezeigten Ausführungsform repräsentiert, oder die zumindest ein geeignetes Ätzstoppmaterial darstellt, in Form einer oder mehrerer dielektrischer Materialien vorgesehen. Beispielsweise werden in komplexen Anwendungen Gateelektrodenstrukturen auf der Grundlage eines dielektrischen Materials mit großem ε hergestellt, um unerwünschte Gateleckströme zu verringern, während gleichzeitig eine gute Steuerbarkeit der entsprechenden Transistorelemente erreicht wird. Ein dielektrisches Material mit großem ε ist als ein dielektrisches Material zu verstehen, d. h. als ein isolierendes Material mit einer Dielektrizitätskonstante von 10,0 oder größer. Beispielsweise bietet eine Vielzahl an Metalloxiden die erforderlichen isolierenden Eigenschaften und besitzt eine moderat hohe Dielektrizitätskonstante, beispielsweise gehören dazu Hafniumoxid, Zirkonoxid, Aluminiumoxid und dergleichen. Z. B. wird eine dielektrische Materialschicht mit großem ε 261b in der dielektrischen Schicht 261 vorgesehen, möglicherweise in Verbindung mit einem „konventionellen” dielektrischen Material 261a, etwa einem Siliziumdioxidbasismaterial und dergleichen. In komplexen Anwendungen besitzt die Schicht 261a, falls diese vorgesehen ist, ggf. eine Dicke von 1 nm oder weniger, während die Schicht 261b eine Dicke von 1 bis mehrere Nanometer aufweisen kann. Ferner ist das Elektrodenmaterial 262 in Form eines Polysiliziummaterials, eines amorphen Siliziummaterials, eines Silizium/Germanium-Materials und dergleichen vorgesehen, während in einigen anschaulichen Ausführungsformen, wie in 2b gezeigt ist, das metallenthaltende Deckmaterial 262a bereitgestellt, um in geeigneter Weise das dielektrische Material 261 einzuschließen. Beispielsweise werden titan- und stickstoffenthaltende Materialien häufig als ein Basismaterial zum Bereitstellen einer leitenden Deckschicht verwendet. Ferner ist die Maskenschicht 210, die über dem Schichtstapel 260s angeordnet ist, mit weiteren Materialien ggf. vorgesehen, etwa als Ätzstoppschichten 210a, 210b, und dergleichen. Beispielsweise ist die Maskenschicht 210 im Wesentlichen aus Siliziumnitrid, Siliziumdioxid und dergleichen aufgebaut, während die Ätzstopp- oder Ätzsteuerschichten 210a, 210b, falls diese vorgesehen sind, einen anderen Materialaufbau besitzen, um damit ein effizientes Anhaften eines Ätzprozesses und/oder das Freisetzen einer gut erkennbaren Spezies während eines entsprechenden Ätzprozesses zu ermöglichen, wodurch ein zuverlässiges Ätzstoppsignal bereitgestellt wird, das dann zum Steuern von Ätzprozessen zur Strukturierung der Maskenschicht 210 eingesetzt werden kann.
  • Das in 2b gezeigte Halbleiterbauelement 200 kann auf der Grundlage einer beliebigen geeigneten Prozessstrategie hergestellt werden, beispielsweise werden die aktiven Gebiete 202a, 202b und das Isolationsgebiet 202c unter Anwendung von Prozesstechniken erzeugt, wie sie auch zuvor beschrieben sind. In ähnlicher Weise wird die dielektrische Schicht 261 durch Oxidation und/oder Abscheidung hergestellt, wobei dies von den in der Schicht 261 erforderlichen Materialien abhängt. In ähnlicher Weise kann die Deckschicht 262a, falls diese vorgesehen ist, durch eine geeignete Abscheidetechnik aufgebracht werden, wobei in einigen Fällen zusätzliche Strukturierungsschemata angewendet werden, um damit eine geeignete Austrittsarbeitssorte in und über der dielektrischen Schicht 261 vorzusehen, wobei dies von der Art des Transistors abhängt, der in und über den aktiven Gebieten 202a, 202b herzustellen ist. Daraufhin werden die Schichten 262b und die Maskenschicht 210, möglicherweise in Verbindung mit den Schichten 210a, 210b, auf der Grundlage einer geeigneten Abscheidetechnik hergestellt.
  • 2c zeigt schematisch das Bauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist ein weiteres Maskenschichtsystem 212 über der Maskenschicht 210 ausgebildet und das System 212 enthält eine Öffnung 212o, die generell zu der Isolationsstruktur 202c ausgerichtet ist. Die Öffnung 212o kann auch als ein längliche Öffnung mit einer anfänglichen Breite 212w und einer anfänglichen Länge 212l betrachtet werden. Das Materialsystem 212 umfasst mehrere einzelne Materialschichten, etwa eine Schicht 212a, die in Form eines organischen ARC-Materials oder Einebnungsmaterials bereitgestellt wird, woran sich die ARC-Schicht anschließt, etwa eine siliziumenthaltende ARC-Materialschicht, an die sich wiederum eine Lackschicht 212c anschließt. in der gezeigten Fertigungsphase ist die Öffnung 212o in der Lackschicht 212c ausgebildet, was auf der Grundlage komplexer Lithographietechniken bewerkstelligt werden kann. Folglich kann insbesondere die kritische Breite 212w der Öffnung 212o so hergestellt werden, dass sie mit den Auflösungseigenschaften der betrachteten Lithographietechnik vereinbar ist. Auf der Grundlage des Lackmaterials 212c, das die Öffnung 212o aufweist, wird ein weiterer Strukturierungsprozess ausgeführt, um die Öffnung 212o in die Schicht 212b und schließlich in die Schicht 212a zu übertragen, die dann als eine Maskenschicht zum Ausführen eines weiteren Ätzprozesses verwendet wird.
  • 2d zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase, in der die Schicht 212a als eine Ätzmaske zum Übertragen der entsprechenden Öffnung in die darunter liegende Maskenschicht 210 verwendet wird, wodurch eine Maskenöffnung 210o erzeugt wird, die im Wesentlichen die lateralen Abmessungen der Öffnung 212o aufweist, wie sie in 2c gezeigt ist. Bei der Erzeugung der Öffnung 2100 können somit gut etablierte anisotrope Ätzstrategien eingesetzt werden, wodurch aufwendige polymerisierende Ätzprozesse und dergleichen vermieden werden, die konventioneller Weise zum Reduzieren der lateralen Abmessungen einer entsprechenden Öffnung angewendet werden, um den lateralen Abstand in der Breitenrichtung komplexer Gateelektrodenstrukturen festzulegen.
  • 2e zeigt schematisch das Halbleiterbauelement 200 nach dem Entfernen der Schicht 231a aus 2d. Folglich wird die Maskenöffnung 210o in der Maskenschicht 210 bereitgestellt, wie zuvor erläutert ist, in einigen anschaulichen Ausführungsformen der entsprechende Ätzprozess auf der Grundlage eines Ätzstoppmaterials gesteuert wird, wie dies beispielsweise in 2d in Form der Schicht 210a gezeigt ist.
  • 2f zeigt schematisch eine Querschnittsansicht des Bauelements 200, wie es in 2e gezeigt ist. Wie dargestellt, ist die Öffnung 210o in der Maskenschicht 210 ausgebildet und ist auch möglicherweise in der Schicht 210b ausgebildet, falls diese vorgesehen ist. Während des vorhergehenden Ätzprozesses kann die Schicht 210a, falls diese vorgesehen ist, als ein Ätzsteuermaterial verwendet werden, das typischerweise zum Freisetzen einer geeigneten atomaren Sorte in der reaktiven Plasmaatmosphäre führt, wodurch ein ausgeprägtes Endpunkterkennungssignal bereitgestellt wird, das somit effizient für die Prozesssteuerung des entsprechenden Ätzprozesses eingesetzt werden kann. In einigen anschaulichen Ausführungsformen, wie dies in 2f gezeigt ist, wird die Schicht 210a mit einer reduzierten Dicke bereitgestellt, das zu besseren Prozessbedingungen bei der Erzeugung einer Maskenschicht 210 führt, wobei dennoch ein ausgeprägtes Endpunkterkennungssignal bereitgestellt wird. Während des Ätzprozesses zur Erzeugung der Öffnung 210o kann der Ätzprozess durch die Schicht 210a ätzen und kann in das Elektrodenmaterial 262 hineinätzen, wodurch eine Absenkung 252r erzeugt wird. In anderen Fällen wird die Ätzsteuerschicht 210a weggelassen, was zu einer etwas größeren Tiefe der Aussparung 262r führt, ohne jedoch in unerwünschter Weise die weitere Bearbeitung des Bauelements 200 zu beeinflussen. Folglich besitzt die Öffnung 210o eine anfängliche Breite 210w, die im Wesentlichen der Breite 212w aus 2c entspricht.
  • 2g zeigt schematisch das Bauelement 200 in einer weiter fortgeschrittenen Fertigungsphase, in der eine Abstandshalterschicht 220 mit einer geeigneten Materialzusammensetzung über der Maskenschicht 210 und in der Öffnung 210o ausgebildet ist.
  • 2h zeigt schematisch eine Querschnittsansicht des Bauelements 200 aus 2g. Wie gezeigt, ist die Abstandshalterschicht 220 mit einer gewünschten Dicke 220t bereitgestellt, wobei gut steuerbare und gut etablierte Abscheidetechniken, etwa thermisch aktivierte CVD-Techniken, plasmaunterstützte CVD-Techniken, und dergleichen zum Einsatz kommen. Folglich kann die Abstandshalterschicht 220 ebenfalls in sehr konformer Weise innerhalb der Öffnung 210o erzeugt werden, wodurch deren Breite verringert wird. Wie gezeigt, wird die Breite 210r auf der Grundlage der Abstandshalterschicht 220 erhalten, die im Wesentlichen durch die Anfangsbreite und die Dicke 220t bestimmt ist. Folglich wird die reduzierte Breite 210r auf der Grundlage gut steuerbarer Prozesstechniken erzeugt, d. h. mittels gut etablierter Lithographieprozesse, sehr anisotropen Ätzrezepten und konformen Abscheidetechniken. In einigen anschaulichen Ausführungsformen ist die Abstandshalterschicht 220 als ein Material mit im Wesentlichen den gleichen Ätzatzeigenschaften wie die Maskenschicht 210 bereitgestellt, wodurch eine bessere Prozessgleichmäßigkeit während der weiteren Bearbeitung, beispielsweise beim Entfernen der Maskenschicht 210 in einer weiter fortgeschrittenen Fertigungsphase, erreicht wird. In einigen anschaulichen Ausführungsformen wird, wie gezeigt ist, die Abstandshalterschicht 220 auf der Schicht 210b gebildet, die während der weiteren Bearbeitung als eine Ätzstoppschicht dienen kann, wenn die Abstandshalterschicht 220 strukturiert wird. Beispielsweise wird Siliziumnitridmaterial in der Abstandshalterschicht 220 verwendet und somit kann die Schicht 210b in Form eines Siliziumdioxidmaterials bereitgestellt werden. Es sollte jedoch beachtet werden, dass auch ein anderes Materialsystem anwendbar ist. In einigen anschaulichen Ausführungsformen wird ferner ein Ätzstoppmaterial, beispielsweise in Form von Siliziumdioxid, vor dem Abscheiden der Abstandshalterschicht 220 aufgebracht, wobei in diesem Falle ein entsprechendes Ätzstoppmaterial auch in der Öffnung 210o erzeugt wird. In diesem Falle hängt folglich die reduzierte Breite 210r auch von der Dicke des entsprechenden Ätzstoppmaterials ab. Daraufhin wird ein geeigneter Ätzprozess angewendet, um das Material der Abstandshalterschicht 220 von horizontalen Oberflächenbereichen abzutragen, während das Material der Schicht 220 an Seitenwänden der Schicht 210 bewahrt wird. Beispielsweise können gut etablierte Abstandshalterherstellungstechniken eingesetzt werden.
  • 2i zeigt schematisch das Halbleiterbauelement 200 nach der zuvor beschriebenen Prozesssequenz. Somit ist ein Abstandshalterelement 220s in der Öffnung 210o bereitgestellt.
  • 2j zeigt schematisch eine Querschnittsansicht des Bauelements 200, wobei das Abstandshalterelement 220s in der Öffnung 220o ausgebildet ist. Somit ist die Breite 210r durch die Abstandshalter 210o festgelegt, wobei eine Verringerung der Abstandshalterbreite, die durch den vorhergehenden Ätzprozess hervorgerufen wird, ebenfalls Berücksichtigung finden kann, wenn die Abstandshalterschicht 220 mit ihrer anfänglichen Dicke 220t aufgebracht wird. In anderen Fällen wird die anfängliche Dicke 220t im Wesentlichen bewahrt, wenn die Abstandshalterelemente 220s erzeugt werden. Daher ist der laterale Abstand der Schaltungsstrukturelemente, etwa von Gateelektrodenstrukturen, die aus dem Schichtstapel 260s zu erzeugen sind, auf der Grundlage der Öffnung 210o, die die reduzierte laterale Abmessung 210r besitzt, definiert.
  • Mit Bezug zu den 2k bis 2p werden nunmehr weitere Fertigungsphasen beschrieben, in denen Maskenstrukturelemente aus der Maskenschicht 210 erzeugt werden, die geeignet durch die Öffnung 210o getrennt sind.
  • 2k zeigt schematisch das Halbleiterbauelement 200 mit einem Materialsystem 211, das darin ausgebildet ein Maskenstrukturelement 211a aufweist, beispielsweise in Form eines Lackstrukturelements. Wie gezeigt, umfasst das Materialsystem 211 ein Einebnungsmaterial 211g, etwa ein organisches Einebnungsmaterial, wie es typischerweise in komplexen Lithographieprozessen verwendet wird. Ferner ist eine weitere ARC-Schicht 211s, etwa in Form eines siliziumenthaltenden ARC-Materials, und dergleichen vorgesehen, woran sich eine strukturierte Lackschicht in Form des Lackstrukturelements 211a anschließt. Das Lackstrukturelement 211a kann so ausgebildet sein, dass es sich über die Öffnung 210o gemäß einer Breitenrichtung hinweg erstreckt, d. h. entlang einer Richtung parallel zur lateralen Abmessung 210r (siehe 2j). Andererseits ist das Lackstrukturelement 211a eine Längsabmessung 260k, die auf der Grundlage komplexer Lithographietechniken erreicht wird und die ggf. zu reduzieren ist, um damit eine Solllänge, etwa eine Gatelänge, während der weiteren Bearbeitung zu erreichen. Dazu können gut etablierte Schrumpfätztechniken angewendet werden, in denen Material in gut steuerbarer Weise abgetragen wird, wodurch die lateralen Abmessungen und insbesondere die anfängliche Länge 260k weiter reduziert werden.
  • 2l zeigt schematisch das Halbleiterbauelement 200 nach dem entsprechenden Trimmprozess bzw. Schrumpfprozess. Wie gezeigt, umfasst das Lackstrukturelement 211a nunmehr eine Längenabmessung 260l, die der erforderlichen Sollabmessung von beispielsweise einer Gateelektrodenstruktur entspricht. Folglich können auf der Grundlage des Lackstrukturelements 211a die Materialschichten 211f und 211g so strukturiert werden, dass das Lackstrukturelement 211a in diese tiefer liegenden Materialschichten übertragen wird, die dann als Ätzmasken zum Strukturieren der Maskenschicht 210 dienen. Dazu können gut etablierte Techniken angewendet werden, um die Schicht 211s zu ätzen und es werden geeignete Ätzchemien angewendet, um in und durch die Schicht 211g zu ätzen. Während des entsprechenden Prozesses werden die Lackstrukturelemente 211a ggf. vollständig aufgebracht, wobei deren lateralen Abmessungen jedoch zuverlässig in die darunter liegenden Schichten 211g, 211a übertragen werden. Als nächstes wird die Schicht 211g als eine Ätzmaske zum Strukturieren der Schicht 210 verwendet.
  • 2m zeigt schematisch das Halbleiterbauelement 200 nach der zuvor beschriebenen Prozesssequenz. Somit bedeckt die strukturierte Schicht 211g entsprechende Maskenstrukturelemente 210a, 210d, d. h. die Reste der Maskenschicht 210, wobei die Maskenstrukturelemente 210a, 210d durch die Öffnung 210o, die die geringeren lateralen Abmessungen auf Grund der Anwesenheit der Abstandshalterelemente 220s besitzt, getrennt sind.
  • 2n zeigt schematisch das Halbleiterbauelement 200 nach dem Entfernen des Materials 211g (siehe 2m), wodurch die Maskenstrukturelemente 210a, 210d als getrennte Komponenten bereitgestellt werden, wobei ein lateraler Abstand zwischen diesen Strukturelementen durch die Öffnung 210o, die die Abstandshalterelemente 220s aufweist, definiert ist. Auf der Grundlage der Maskenstrukturelemente 210a, 210d kann der darunter liegende Schichtstapel 260s strukturiert werden, um Schaltungselemente, etwa Gateelektrodenstrukturen, herzustellen. D. h., während des entsprechenden anisotropen Strukturierungsprozesses werden die lateralen Abmessungen der Maskenstrukturelemente 210a, 210d in den Schichtstapel 260s übertragen. Da die Maskenstrukturelemente 210a, 210d im Wesentlichen die gleiche Längsabmessung 260l (siehe 2l) besitzen, werden die Schaltungsstrukturelemente, etwa die Gateelektrodenstrukturen, mit der Solllängenabmessung bereitgestellt, wobei die Trennung in der senkrechten lateralen Richtung auf der Grundlage der Öffnung 210o, die die Abstandshalterelemente 220s enthält, bewerkstelligt wird.
  • 2o zeigt schematisch das Halbleiterbauelement 200 nach einem ersten Strukturierungsschritt zum Ätzen des Schichtstapels 260s aus 2n. Wie gezeigt, wird eine erste Gateelektrodenstruktur 260a, die von dem Maskenstrukturelement 210a abgedeckt ist, in Verbindung mit einer zweiten Gateelektrodenstruktur 260d, die von dem Maskenstrukturelement 210d abgedeckt ist, bereitgestellt. In der gezeigten Ausführungsform wird der entsprechende Strukturierungsprozess auf dem dielektrischen Material 261 angehalten, das nachfolgend in einem weiteren speziellen Ätzschritt geätzt wird.
  • 2p zeigt schematisch das Bauelement 200 nach der Strukturierung der dielektrischen Schicht 261, wobei die Gateelektrodenstrukturen 260a, 260d weiterhin durch die Maskenstrukturelemente 210a, 210d bedeckt sind.
  • 2q zeigt schematisch eine Querschnittsansicht des Halbleiterbauelements 200 in der Fertigungsphase, die auch in 2p gezeigt ist. Wie dargestellt, ist die Gateelektrodenstruktur 260a über dem aktiven Gebiet 202a ausgebildet und erstreckt sich auch über einen gewissen Teil der Isolationsstruktur 202c. In ähnlicher Weise ist die Gateelektrodenstruktur 260d über dem aktiven Gebiet 202b ausgebildet und erstreckt sich auch über einen Teil des Isolationsgebiets 202c, wobei ein lateraler Abstand 260p, d. h. ein Abstand entlang einer Breitenrichtung der Gateelektrodenstrukturen 260a, 260d, durch die Abstandshalterelemente 220s und die Anfangsbreite 210w, wie sie durch die Maskenstrukturelemente 210a, 210d definiert ist, festgelegt ist.
  • Wie gezeigt, erstrecken sich die Abstandshalter 220s, die an jeweiligen Endbereichen oder Spitzenbereichen der Gateelektrodenstrukturen 260a, 260d vorgesehen sind, in das Elektrodenmaterial 262d auf Grund der Vertiefung 262r, die zuvor bei der Herstellung der entsprechenden Öffnung mit der Anfangsbreite 210w erzeugt wurde, wie dies auch zuvor erläutert ist.
  • Auf der Grundlage der in 2q gezeigten Konfiguration wird die weitere Bearbeitung gemäß einer beliebigen geeigneten Prozessstrategie fortgesetzt. Beispielsweise werden die Seitenwände der Gateelektrodenstrukturen 260a, 260d mittels eines geeigneten Beschichtungsmaterials abgedeckt, während dies im Hinblick auf das Bewahren der Integrität von beispielsweise des Materials 261 und des Materials 262a, falls dieses vorgesehen ist, als geeignet erachtet wird. Daraufhin werden in komplexen Anwendungen verformungsinduzierende Mechanismen eingerichtet, beispielsweise durch den Einbau eines verformungsinduzierenden Materials in aktive Gebiete zumindest einer Transistorart, was bewerkstelligt werden kann, indem entsprechende Aussparungen hergestellt werden und indem die Aussparungen mit einem geeigneten Halbleitermaterial, etwa einem Silizium/Germanium-Material, und dergleichen wieder aufgefüllt werden. In diesem Falle können die Maskenstrukturelemente 210a, 210d vorteilhaft als Abscheidemasken für zumindest eine Transistorart verwendet werden, wobei auch das Abstandshalterelement 220s für eine bessere Integrität der Endbereiche 260t sorgt. Während einer geeigneten Fertigungsphase werden die Maskenstrukturelemente 210a, 210d zusammen mit den Abstandshalterelemente 220s entfernt, wobei ein gemeinsamer Abtragungsprozess angewendet werden kann, wenn die Abstandshalter 220s und die Maskenstrukturelemente 210a, 210b im Wesentlichen das gleiche Ätzverhalten besitzen. In einigen anschaulichen Ausführungsformen wird das elektrische Leistungsverhalten der Gateelektrodenstrukturen 260a, 260d weiter verbessert, indem zumindest das Elektrodenmaterial 262b durch ein gut leitendes Elektrodenmetall, etwa Aluminium, und dergleichen ersetzt wird. In anderen Fällen wird zusätzlich zum Ersetzen des Materials 262b ein dielektrisches Material mit großem ε nach dem Entfernen des Elektrodenmaterials 262b bereitgestellt. In noch anderen Fällen weist bereits das dielektrische Material 261 ein dielektrisches Material mit großem ε auf und besitzt auch eine geeignete Austrittsarbeit, die in einer frühen Fertigungsphase eingestellt wurde, d. h. bei der Herstellung des anfänglichen Schichtstapels 260s (siehe 2a). In anderen anschaulichen Ausführungsformen werden die Gateelektrodenstrukturen 260a, 260d in Form „konventioneller” Elektrodenstrukturen bereitgestellt, die ein siliziumdioxidbasiertes Material in Verbindung mit einem Polysiliziummaterial aufweisen.
  • 2r zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist ein erster Transistor 250a über dem aktiven Gebiet 202a ausgebildet und umfasst die Gateelektrodenstruktur 260a. In ähnlicher Weise wird ein zweiter Transistor 250b lateral benachbart zu dem Transistor 250a ausgebildet und weist eine Gateelektrodenstruktur 260b. Die Gateelektrodenstrukturen 260a, 260b können gemäß den Prozesstechniken hergestellt werden, wie sie zuvor beschrieben sind und können somit die abgesenkten Bereiche 262r in dem Elektrodenmaterial 262b auf Grund der speziellen zuvor beschriebenen Strukturierungssequenz aufweisen. Ferner umfassen die Gateelektrodenstrukturen 260a, 260b eine Seitenwandabstandshalterstruktur 266, die zum Festlegen eines geeigneten lateralen und vertikalen Dotierstoffprofils für Drain- und Sourcegebiete 251 verwendet wird. Dazu können beliebige gut etablierte Prozesstechniken eingesetzt werden.
  • Somit werden die Transistoren 250a, 250b mit gewünschten Abmessungen in einer Breitenrichtung, die als W angegeben ist, und in einer Längsrichtung, die als L bezeichnet ist, bereitgestellt werden, wobei insbesondere der laterale Abstand von Transistoren in der Breitenrichtung und somit insbesondere der laterale Abstand entsprechender Gateelektrodenstrukturen effizient auf der Grundlage der zuvor beschriebenen Prozesstechniken eingestellt werden kann.
  • Es gilt also: Die vorliegende Erfindung stellt Fertigungstechniken und Halbleiterbauelemente bereit, in denen eine Doppelbelichtungs-Doppelstrukturierungs-Strategie angewendet wird, um Gateelektrodenstrukturen oder andere Schaltungselemente, die aus einem komplexen Schichtstapel hergestellt werden, zu erzeugen, wobei der laterale Abstand in der Breitenrichtung vor dem Vorsehen von Maskenstrukturelementen festgelegt wird, die die lateralen Abmessungen in der Längsrichtung vorgeben. Zu diesem Zweck wird eine Maskenöffnung in einer Maskenschicht erzeugt, wobei die lateralen Abmessungen verringert werden, beispielsweise durch Erzeugen von Abstandshalterelementen, wodurch der Abstand in der Breitenrichtung auf der Grundlage gut steuerbarer Abscheide- und Ätztechniken eingestellt wird. Daher wird eine bessere Prozessgleichmäßigkeit erreicht, ohne dass unnötig zur Prozesskomplexität beigetragen wird, da lediglich ein zusätzlicher Abscheideschritt und ein zusätzlicher Ätzprozess im Vergleich zu den konventionellen Strategien anzuwenden sind. Ferner können entsprechende Lithographiemasken zur Erzeugung der Öffnung für das Festlegen des Abstandes, der die Maskenstrukturelemente trennt, so erzeugt werden, dass die Verringerung in der lateralen Größe der Maskenöffnung bereits berücksichtigt wird, was auf der Grundlage konventioneller Maskendatensätze bewerkstelligt werden kann, ohne dass komplexe Neugestaltungen erforderlich sind.
  • Weitere Modifizierungen und Variationen der vorliegenden Erfindung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Daher dient diese Beschreibung lediglich anschaulichen Zwecken und soll dem Fachmann die allgemeine Art und Weise des Ausführens der hierin offenbarten Erfindung vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.

Claims (20)

  1. Verfahren zur Herstellung von Schaltungsstrukturelementen eines Halbleiterbauelements, wobei das Verfahren umfasst: Bilden einer länglichen Maskenöffnung in einer Maskenschicht, die über einer oder mehreren Materialschichten des Halbleiterbauelements ausgebildet ist, wobei die Maskenöffnung eine erste Breite und eine erste Länge besitzt; Bilden eines Abstandshalters an inneren Seitenwänden der Maskenöffnung derart, dass die erste Breite reduziert wird; Bilden eines länglichen Lackmaskenstrukturelements über der Maskenschicht, wobei das Lackmaskenstrukturelement eine zweite Breite und eine zweite Länge besitzt, wobei das längliche Lackmaskenstrukturelement sich entlang einer Längsrichtung über eine Breite der Maskenöffnung, die die reduzierte erste Breite besitzt, erstreckt; Bilden von Maskenstrukturelementen in der Maskenschicht unter Anwendung des Lackmaskenstrukturelements und der Maskenöffnung; und Bilden eines ersten Schaltungsstrukturelements und eines zweiten Schaltungsstrukturelements aus der einen oder den mehreren Materialschichten unter Anwendung der Maskenstrukturelemente als eine Ätzmaske.
  2. Verfahren nach Anspruch 1, wobei das längliche Lackmaskenstrukturelement so hergestellt wird, dass die zweite Breite auf 50 nm (Nanometer) oder weniger eingestellt wird.
  3. Verfahren nach Anspruch 1, wobei die eine oder die mehreren Materialschichten mindestens eine Elektrodenschicht aufweisen, die zur Herstellung eines leitenden Elektrodenbereichs in dem ersten und dem zweiten Schaltungsstrukturelement verwendet wird.
  4. Verfahren nach Anspruch 3, wobei die eine oder die mehreren Materialschichten eine dielektrische Schicht aufweisen, die unter der zumindest einen Elektrodenschicht ausgebildet ist.
  5. Verfahren nach Anspruch 1, wobei Bilden des Abstandshalterelements umfasst: Abscheiden einer Abstandshalterschicht über der Maskenschicht und in die längliche Maskenöffnung, Ausführen eines Ätzprozesses und Steuern des Ätzprozesses unter Anwendung einer Ätzsteuerschicht, die unter der Abstandshalterschicht ausgebildet ist.
  6. Verfahren nach Anspruch 5, wobei die Ätzsteuerschicht vor dem Bilden der Maskenschicht erzeugt wird.
  7. Verfahren nach Anspruch 5, wobei die Ätzsteuerschicht über der Maskenschicht gebildet wird.
  8. Verfahren nach Anspruch 1, das ferner umfasst: Bilden eines Isolationsgebietes, wobei Bilden der Maskenöffnung umfasst: Positionieren der Maskenöffnung über dem Isolationsgebiet.
  9. Verfahren nach Anspruch 1, das ferner umfasst: Bilden der Maskenschicht derart, dass diese Siliziumdioxid und/oder Siliziumnitrid aufweist.
  10. Verfahren nach Anspruch 1, wobei Bilden der Maskenöffnung umfasst: Bilden einer Lackmaske, die eine Lacköffnung enthält, und Ausführen eines Ätzprozesses derart, dass durch die Maskenschicht und in die eine oder die mehreren Materialschichten geätzt wird.
  11. Verfahren nach Anspruch 1, wobei Bilden des Abstandshalterelements umfasst: Verwenden eines Materials, das im Wesentlichen die gleichen Ätzeigenschaften wie die Maskenschicht besitzt.
  12. Verfahren nach Anspruch 4, wobei die dielektrische Schicht ein dielektrisches Material mit großem ε umfasst.
  13. Verfahren zur Herstellung von Gateelektrodenstrukturen eines Halbleiterbauelements, wobei das Verfahren umfasst: Reduzieren der lateralen Abmessungen einer Maskenöffnung, die in einer Maskenschicht ausgebildet ist, die wiederum über einem Gateschichtstapel ausgebildet ist; Bilden eines ersten Maskenstrukturelements über der Maskenschicht und über der Maskenöffnung, wobei das erste Maskenstrukturelement eine Gatelänge von Gateelektrodenstrukturen festlegt, die aus dem Gateschichtstapel zu erzeugen sind, wobei die Maskenöffnung mit den reduzierten lateralen Abmessungen einen Abstand der Gateelektrodenstrukturen in einer lateralen Richtung senkrecht zur Gatelänge festlegt; Bilden von zweiten Maskenstrukturelementen aus der Maskenschicht unter Anwendung des ersten Maskenstrukturelements und der Maskenöffnung als eine Ätzmaske; und Bilden der Gateelektrodenstrukturen durch Ausführen eines Ätzprozesses und Verwenden der zweiten Maskenstrukturelemente als eine weitere Ätzmaske.
  14. Verfahren nach Anspruch 13, wobei die Gatelänge auf ungefähr 50 nm (Nanometer) oder weniger festgelegt wird.
  15. Verfahren nach Anspruch 13, wobei Reduzieren von lateralen Abmessungen der Maskenöffnung umfasst: Abscheiden einer Abstandshalterschicht und Bilden eines Abstandshalterelements aus der Abstandshalterschicht an inneren Seitenwänden der Maskenöffnung.
  16. Verfahren nach Anspruch 15, das ferner umfasst: Vorsehen mindestens einer Ätzsteuerschicht vor dem Bilden der Abstandshalterschicht.
  17. Verfahren nach Anspruch 16, wobei die Ätzsteuerschicht auf der Maskenschicht vor dem Bilden der Maskenöffnung hergestellt wird.
  18. Verfahren nach Anspruch 13, wobei Bilden des ersten Maskenstrukturelements umfasst: Ausführen einer Lithographieprozesses derart, dass eine Anfangsgatelänge festgelegt wird, und Ausführen eines Schrumpfprozesses, so dass die Gatelänge festgelegt wird.
  19. Hableiterbauelement mit: einer ersten Gateelektrodenstruktur mit einem ersten Endbereich, der über einem Isolationsgebiet ausgebildet ist; und einer zweiten Gateelektrodenstruktur mit einem zweiten Endbereich, der über dem Isolationsgebiet ausgebildet ist, wobei die erste und die zweite Gateelektrodenstruktur eine Gatelänge von ungefähr 50 nm (Nanometer) oder weniger besitzen und wobei die erste und die zweite Gateelektrodenstruktur ein Elektrodenmaterial mit einer Absenkung aufweisen, die lokal in dem ersten und dem zweiten Endbereich ausgebildet ist.
  20. Halbleiterbauelement nach Anspruch 19, wobei die erste und die zweite Gateelektrodenstruktur ein dielektrisches Material mit großem ε enthalten.
DE102010040066A 2010-08-31 2010-08-31 Verfahren zur Herstellung von Gateelektroden eines Halbleiterbauelements, die durch eine Hartmaske und Doppelbelichtung in Verbindung mit einem Größenreduzierungsabstandshalter hergestellt sind Expired - Fee Related DE102010040066B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102010040066A DE102010040066B4 (de) 2010-08-31 2010-08-31 Verfahren zur Herstellung von Gateelektroden eines Halbleiterbauelements, die durch eine Hartmaske und Doppelbelichtung in Verbindung mit einem Größenreduzierungsabstandshalter hergestellt sind
US13/187,795 US8728924B2 (en) 2010-08-31 2011-07-21 Gate electrodes of a semiconductor device formed by a hard mask and double exposure in combination with a shrink spacer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102010040066A DE102010040066B4 (de) 2010-08-31 2010-08-31 Verfahren zur Herstellung von Gateelektroden eines Halbleiterbauelements, die durch eine Hartmaske und Doppelbelichtung in Verbindung mit einem Größenreduzierungsabstandshalter hergestellt sind

Publications (2)

Publication Number Publication Date
DE102010040066A1 true DE102010040066A1 (de) 2012-03-01
DE102010040066B4 DE102010040066B4 (de) 2012-05-24

Family

ID=45566241

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010040066A Expired - Fee Related DE102010040066B4 (de) 2010-08-31 2010-08-31 Verfahren zur Herstellung von Gateelektroden eines Halbleiterbauelements, die durch eine Hartmaske und Doppelbelichtung in Verbindung mit einem Größenreduzierungsabstandshalter hergestellt sind

Country Status (2)

Country Link
US (1) US8728924B2 (de)
DE (1) DE102010040066B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10181474B2 (en) 2011-09-19 2019-01-15 Texas Instruments Incorporated SRAM layout for double patterning
CN104241088B (zh) * 2013-06-09 2017-07-14 中芯国际集成电路制造(上海)有限公司 条形结构的形成方法
US9040405B2 (en) 2013-10-01 2015-05-26 Globalfoundries Inc. Gate electrode with a shrink spacer
US9318574B2 (en) 2014-06-18 2016-04-19 International Business Machines Corporation Method and structure for enabling high aspect ratio sacrificial gates
US10396206B2 (en) * 2017-07-07 2019-08-27 Globalfoundries Inc. Gate cut method
US10515803B1 (en) * 2018-07-12 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple layer scheme patterning process

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6069384A (en) * 1997-03-04 2000-05-30 Advanced Micro Devices, Inc. Integrated circuit including vertical transistors with spacer gates having selected gate widths
US20050176193A1 (en) * 2004-01-15 2005-08-11 Tae-Woong Kang Method of forming a gate of a semiconductor device
US20070238053A1 (en) * 2006-04-11 2007-10-11 Koji Hashimoto Manufacturing method of semiconductor device
US20080032508A1 (en) * 2006-08-07 2008-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method and Material For Forming A Double Exposure Lithography Pattern
US20080286698A1 (en) * 2007-05-18 2008-11-20 Haoren Zhuang Semiconductor device manufacturing methods
US20100124815A1 (en) * 2008-11-14 2010-05-20 Gaku Sudo Method of manufacturing semiconductor device
US20100176479A1 (en) * 2009-01-15 2010-07-15 Infineon Technologies Ag Method of fabricating a semiconductor device
US20100203717A1 (en) * 2009-02-12 2010-08-12 International Business Machines Corporation Cut first methodology for double exposure double etch integration

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6069382A (en) 1998-02-11 2000-05-30 Cypress Semiconductor Corp. Non-volatile memory cell having a high coupling ratio

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6069384A (en) * 1997-03-04 2000-05-30 Advanced Micro Devices, Inc. Integrated circuit including vertical transistors with spacer gates having selected gate widths
US20050176193A1 (en) * 2004-01-15 2005-08-11 Tae-Woong Kang Method of forming a gate of a semiconductor device
US20070238053A1 (en) * 2006-04-11 2007-10-11 Koji Hashimoto Manufacturing method of semiconductor device
US20080032508A1 (en) * 2006-08-07 2008-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method and Material For Forming A Double Exposure Lithography Pattern
US20080286698A1 (en) * 2007-05-18 2008-11-20 Haoren Zhuang Semiconductor device manufacturing methods
US20100124815A1 (en) * 2008-11-14 2010-05-20 Gaku Sudo Method of manufacturing semiconductor device
US20100176479A1 (en) * 2009-01-15 2010-07-15 Infineon Technologies Ag Method of fabricating a semiconductor device
US20100203717A1 (en) * 2009-02-12 2010-08-12 International Business Machines Corporation Cut first methodology for double exposure double etch integration

Also Published As

Publication number Publication date
US8728924B2 (en) 2014-05-20
DE102010040066B4 (de) 2012-05-24
US20120049286A1 (en) 2012-03-01

Similar Documents

Publication Publication Date Title
DE102006015087B4 (de) Verfahren zur Herstellung von Transistoren
DE102006046374B4 (de) Verfahren zum Reduzieren der Lackvergiftung während des Strukturierens von Siliziumnitridschichten in einem Halbleiterbauelement
DE10339989B4 (de) Verfahren zur Herstellung eines konformen Abstandselements benachbart zu einer Gateelektrodenstruktur
DE102010040066B4 (de) Verfahren zur Herstellung von Gateelektroden eines Halbleiterbauelements, die durch eine Hartmaske und Doppelbelichtung in Verbindung mit einem Größenreduzierungsabstandshalter hergestellt sind
DE102008059646B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements als Mehr-Gatetransistor mit Stegen mit einer Länge, die durch die Gateelektrode definiert ist und Halbleiterbauelement
DE10228807B4 (de) Verfahren zur Herstellung von Mikrostrukturelementen
DE10335100B4 (de) Verfahren zur Herstellung verkürzter Seitenwandabstandselemente für eine Polysiliziumleitung und Verfahren zur Herstellung eines Feldeffekttransistors
DE102007052051B4 (de) Herstellung verspannungsinduzierender Schichten über einem Bauteilgebiet mit dichtliegenden Transistorelementen
DE102008049727A1 (de) Kontaktelemente und Kontaktdurchführungen eines Halbleiterbauelements, die durch eine Hartmaske und Doppelbelichtung hergestellt sind
DE102009055435A1 (de) Verstärkter Einschluss von Metallgateelektrodenstrukturen mit großem ε durch Verringern der Materialerosion einer dielektrischen Deckschicht beim Erzeugen einer verformungsinduzierenden Halbleiterlegierung
DE102011080440B4 (de) Verfahren zur Herstellung von Metallgateelektrodenstrukturen mit großem ε mittels einer frühen Deckschichtanpassung
EP1540712B1 (de) Herstellungsverfahren für eine halbleiterstruktur
DE102006041006A1 (de) Verfahren zur Strukturierung von Kontaktätzstoppschichten unter Anwendung eines Planarisierungsprozesses
DE10052208C2 (de) Verfahren zur Herstellung eines Feldeffekttransistors mittels einer Justiertechnologie auf der Grundlage von Seitenwandabstandselementen
DE102007030020B4 (de) Verfahren zum Ausbilden einer Halbleiterstruktur mit einem Ausbilden von mindestens einer Seitenwandabstandshalterstruktur
DE102011090165B4 (de) Erhöhte Integrität von Metallgatestapeln mit großem ε durch Bewahren eines Lackmaterials über Endbereichen von Gateelektrodenstrukturen
DE102019204838B4 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit selbstausgerichteten aktiven Gebieten für eine ebene Transistorarchitektur
DE102019206959A1 (de) Halbleiterbauelemente mit aktiven Gebieten in RAM-Bereichen mit durch Abscheidung bestimmtem Abstand
DE102016114876B4 (de) Verfahren zur Herstellung einer Abstandshalterstruktur
DE102006030262B4 (de) Verfahren zum Strukturieren von Gateelektroden durch Reduzieren der Seitenwandwinkel einer Maskenschicht
DE102008011928A1 (de) Ätzstoppschicht mit geringerer Dicke zum Strukturieren eines dielektrischen Materials in einer Kontaktebene dichtliegender Transistoren
EP2562790A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen auf einem Substrat sowie Substrat mit Halbleiterbaulelementen
DE10052131C2 (de) Verfahren zur Herstellung von Feldeffekttransistoren mit einer vollständig selbstjustierenden Technologie
DE102010063778B4 (de) Verfahren zur Herstellung einer Gateelektrodenstruktur mit erhöhter Strukturierungsgleichmäßigkeit
DE102008011926B4 (de) Verfahren zur Herstellung einer Schicht mit großem ε mit geringerer Dicke zum Strukturieren eines dielektrischen Materials bei der Herstellung von Transistoren

Legal Events

Date Code Title Description
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120825

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee