DE102007030021B4 - Verfahren zum Ausbilden einer Halbleiterstruktur mit einem Feldeffekttransistor, der ein verspanntes Kanalgebiet aufweist und Halbleiterstruktur - Google Patents

Verfahren zum Ausbilden einer Halbleiterstruktur mit einem Feldeffekttransistor, der ein verspanntes Kanalgebiet aufweist und Halbleiterstruktur Download PDF

Info

Publication number
DE102007030021B4
DE102007030021B4 DE102007030021A DE102007030021A DE102007030021B4 DE 102007030021 B4 DE102007030021 B4 DE 102007030021B4 DE 102007030021 A DE102007030021 A DE 102007030021A DE 102007030021 A DE102007030021 A DE 102007030021A DE 102007030021 B4 DE102007030021 B4 DE 102007030021B4
Authority
DE
Germany
Prior art keywords
dielectric layer
forming
layer
transistor element
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102007030021A
Other languages
English (en)
Other versions
DE102007030021A1 (de
Inventor
Ralf Richter
Joerg Hohage
Michael Finken
Jana Schlott
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE102007030021A priority Critical patent/DE102007030021B4/de
Priority to US12/017,793 priority patent/US7858531B2/en
Publication of DE102007030021A1 publication Critical patent/DE102007030021A1/de
Application granted granted Critical
Publication of DE102007030021B4 publication Critical patent/DE102007030021B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Abstract

Verfahren zum Ausbilden einer Halbleiterstruktur mit:
Bereitstellen eines Halbleitersubstrats mit mindestens einem Transistorelement;
Ausbilden einer Ätzstoppschicht über dem Transistorelement;
Ausbilden einer elastisch verspannten ersten dielektrischen Schicht über der Ätzstoppschicht;
Ausbilden einer Schutzschicht, die dafür ausgelegt ist, ein Eindringen von Feuchtigkeit in die erste dielektrische Schicht zu verhindern, über der ersten dielektrischen Schicht, wobei die Schutzschicht siliziumreiches Tetraethylorthosilikat-Siliziumdioxid umfasst, und wobei die Dichte der Siliziumatome in der Schutz schicht größer als die Hälfte der Dichte der Sauerstoffatome in der Schutzschicht ist, und
Ausbilden mindestens einer elektrischen Verbindung zu dem Transistorelement, wobei zumindest ein Teil der Schutzschicht nach Abschluss des Ausbildens der mindestens einen elektrischen Verbindung über der ersten dielektrischen Schicht verbleibt.

Description

  • Gebiet der vorliegenden Erfindung
  • Die vorliegende Erfindung bezieht sich auf das Ausbilden integrierter Schaltkreise und insbesondere auf das Ausbilden von Feldeffekttransistoren mit einem Kanalgebiet mit einer definierten intrinsischen elastischen Spannung, um die Ladungsträgerbeweglichkeit zu verbessern.
  • Beschreibung des Stands der Technik
  • Integrierte Schaltkreise umfassen eine große Anzahl einzelner Schaltkreiselemente, wie beispielsweise Transistoren, Kondensatoren und Widerstände. Diese Elemente sind intern miteinander verbunden, um komplexe Schaltkreise, wie Speicherbausteine, Logikbausteine und Mikroprozessoren auszubilden. Die Leistungsfähigkeit integrierter Schaltkreise kann verbessert werden, indem die Anzahl von Funktionseinheiten pro Schaltkreis vergrößert wird, um ihren Funktionsumfang zu erweitern und/oder indem die Arbeitsgeschwindigkeit der Schaltkreiselemente vergrößert wird. Eine Verringerung der Strukturgrößen ermöglicht das Ausbilden einer größeren Anzahl von Schaltkreiselementen auf derselben Fläche, wodurch eine Erweiterung des Funktionsumfangs des Schaltkreises ermöglicht wird, und führt auch zu verringerten Signalausbreitungszeiten, wodurch eine Erhöhung der Arbeitsgeschwindigkeit der Schaltkreiselemente ermöglicht wird. In modernen Halbleiterstrukturen können Strukturelemente mit einer kritischen Abmessung von 90 nm oder weniger oder sogar 65 nm oder weniger ausgebildet werden.
  • In integrierten Schaltkreisen werden Feldeffekttransistoren als Schaltelemente verwendet. Sie ermöglichen es, einen Strom zu steuern, der durch ein Kanalgebiet fließt, das sich zwischen einem Sourcegebiet und einem Draingebiet befindet. Das Sourcegebiet und das Draingebiet sind stark dotiert. In Transistoren vom n-Typ sind das Source- und das Draingebiet mit einer Dotiersubstanz vom n-Typ dotiert. In Transistoren vom p-Typ sind das Source- und das Draingebiet dagegen mit einer Dotiersubstanz vom p-Typ dotiert. Die Dotierung des Kanalgebiets ist invers zur Dotierung des Sourcegebiets und des Draingebiets. Die Leitfähigkeit des Kanalgebiets wird durch eine Gatespannung gesteuert, die an eine Gateelektrode angelegt wird, die über dem Kanalgebiet ausgebildet ist und von diesem durch eine dünne Isolierschicht getrennt ist. Abhängig von der Gatespannung kann das Kanalgebiet zwischen einem leitfähigen ”Ein”-Zustand und einen im Wesentlichen nichtleitenden ”Aus”-Zustand geschaltet werden.
  • Wenn die Größe von Feldeffekttransistoren verringert wird, ist es wichtig, eine hohe Leitfähigkeit des Kanalgebiets im ”Ein”-Zustand beizubehalten. Die Leitfähigkeit des Kanalgebiets im ”Ein”-Zustand hängt von der Dotierstoffkonzentration im Kanalgebiet, der Beweglichkeit der Ladungsträger, der Ausdehnung des Kanalgebiets in der Breitenrichtung des Transistors und dem Abstand zwischen dem Sourcegebiet und dem Draingebiet, der allgemein als „Kanallänge” bezeichnet wird, ab. Während eine Verringerung der Breite des Kanalgebiets zu einer Abnahme der Kanalleitfähigkeit führt, verbessert eine Verringerung der Kanallänge die Kanalleitfähigkeit. Eine Zunahme der Trägerbeweglichkeit führt zu einer Zunahme der Kanalleitfähigkeit.
  • Wenn die Strukturgrößen verringert werden, verringert sich auch die Ausdehnung des Kanalgebiets in der Breitenrichtung. Eine Verringerung der Kanallänge führt zu einer Vielzahl damit verbundener Probleme. Zunächst müssen fortschrittliche Techniken der Fotolithografie und des Ätzens bereitgestellt werden, um Transistoren mit kurzer Kanallänge zuverlässig und reproduzierbar herzustellen. Außerdem werden im Sourcegebiet und im Draingebiet hochkomplizierte Dotierprofile benötigt, und zwar sowohl in der vertikalen Richtung als auch in der seitlichen Richtung, um einen geringen Flächenwiderstand und einen geringen Kontaktwiderstand in Kombination mit einer gewünschten Steuerbarkeit des Kanals bereitzustellen.
  • Im Hinblick auf die Probleme, die mit der weiteren Verringerung der Kanallänge verbunden sind, wurde vorgeschlagen, die Leistungsfähigkeit von Feldeffekttransistoren auch durch Vergrößern der Ladungsträgerbeweglichkeit im Kanalgebiet zu verbessern. Im Prinzip können mindestens zwei Ansätze verfolgt werden, um die Ladungsträgerbeweglichkeit zu vergrößern.
  • Erstens kann die Dotierstoffkonzentration im Kanalgebiet verringert werden. Dadurch verringert sich die Wahrscheinlichkeit von Streuvorgängen von Ladungsträgern im Kanalgebiet, was zu einer Zunahme der Leitfähigkeit des Kanalgebiets führt. Eine Verringerung der Dotierstoffkonzentration im Kanalgebiet beeinträchtigt jedoch die Schwellspannung der Transistorvorrichtung erheblich. Dies macht die Verringerung der Dotierstoffkonzentration zu einem weniger attraktiven Ansatz.
  • Zweitens kann die Gitterstruktur des Kanalgebiets verändert werden, indem eine elastische Zug- oder Druckspannung erzeugt wird. Dies führt zu einer veränderten Beweglichkeit der Elektroden bzw. Löcher. Eine elastische Druckspannung im Kanalgebiet vergrößert die Beweglichkeit der Löcher. Abhängig von der Größe der elastischen Druckspannung kann eine Zunahme der Löcherbeweglichkeit von bis zu 15% erreicht werden. In einem Transistor vom p-Typ führt dies zu einer entsprechenden Zunahme der Leitfähigkeit des Kanalgebiets. Umgekehrt vergrößert eine elastische Zugspannung im Kanalgebiet die Beweglichkeit der Elektronen. Somit kann die Leistungsfähigkeit der Transistoren vom n-Typ verbessert werden, indem im Kanalgebiet eine elastische Zugspannung vorgesehen wird.
  • Ein Verfahren zum Ausbilden einer Halbleiterstruktur mit Feldeffekttransistoren, die elastisch verspannte Kanalgebiete nach dem Stand der Technik aufweisen, wird mit Bezug auf 1a und 1b beschrieben.
  • 1a zeigt eine schematische Querschnittsansicht einer Halbleiterstruktur 100 in einem ersten Stadium eines Herstellungsprozesses nach dem Stand der Technik.
  • Die Halbleiterstruktur 100 umfasst ein Substrat 101, ein erstes Transistorelement 102 und ein zweites Transistorelement 202. Eine Isoliergrabenstruktur 103 stellt eine elektrische Isolierung zwischen dem ersten Transistorelement 102 und dem zweiten Transistorelement 202 bereit.
  • Das erste Transistorelement 102 umfasst eine Gateelektrode 106 und ein aktives Gebiet 104. Eine Gateisolierschicht 105 trennt die Gateelektrode 106 von dem aktiven Gebiet 104 und isoliert die Gateelektrode 106 elektrisch von dem aktiven Gebiet 104. Neben der Gateelektrode 106 werden eine Seitenwandabstandhalterstruktur 112, ein Sourcegebiet 107 und ein Draingebiet 108 ausgebildet. In dem Sourcegebiet 107, in dem Draingebiet 108 und auf der Deckfläche der Gateelektrode 106 können Silizidgebiete 109, 110, 111 ausgebildet werden.
  • Ähnlich wie das erste Transistorelement 102 kann das zweite Transistorelement 202 ein aktives Gebiet 204, eine Gateelektrode 206, eine Gateisolierschicht 205, ein Sourcegebiet 207, ein Draingebiet 208, eine Seitenwandabstandshalterstruktur 212 und Silizidgebiete 209, 210, 211 aufweisen.
  • Das erste Transistorelement 102 und das zweite Transistorelement 202 können Transistoren unterschiedlichen Typs sein. Beispielsweise kann das erste Transistorelement 102 ein Transistor vom p-Typ sein und das zweite Transistorelement 202 kann ein Transistor vom n-Typ sein.
  • Wie die Fachleute wissen, können die oben beschriebenen Strukturelemente mit Hilfe wohlbekannter Techniken der Fotolithografie, des Ätzens, der Ionenimplantation, der Abscheidung, der Oxidation und der Wärmebehandlung ausgebildet werden.
  • Über der Halbleiterstruktur 100 wird eine Ätzstoppschicht 113 ausgebildet. Die Ätzstoppschicht 113 kann ein dielektrisches Material, wie beispielsweise Siliziumnitrid, enthalten und kann mit Hilfe bekannter Abscheidungstechniken, wie etwa der plasmaverstärkten chemischen Dampfabscheidung, ausgebildet werden. Die Ätzstoppschicht 113 kann eine intrinsische elastische Spannung aufweisen.
  • Bei der plasmaverstärkten chemischen Dampfabscheidung befindet sich die Halbleiterstruktur 100 in einem Reaktorgefäß und dem Reaktorgefäß wird ein Reaktionsgas zugeführt. In dem Reaktionsgas wird durch Anlegen einer Wechselspannung mit Radiofrequenz zwischen Elektroden, die sich in dem Reaktionsgas befinden oder durch induktives Koppeln der Wechselspannung mit Radiofrequenz an das Reaktionsgas eine Glimmentladung erzeugt. Neben der Wechselspannung mit Radiofrequenz kann eine Vorspannung, die eine Gleichspannung oder eine Wechselspannung mit niedriger Frequenz sein kann, angelegt werden. In der Glimmentladung können aus dem Reaktionsgas chemisch reaktionsfreudige Teilchen, wie etwa Atome, Moleküle und Ionen, entstehen. Die reaktionsfreudigen Teilchen können miteinander auf der Oberfläche der Halbleiterstruktur 100 oder in deren Nähe reagieren. Bei der Reaktion kann das Material der Ätzstoppschicht gebildet und auf der Halbleiterstruktur 100 abgeschieden werden.
  • Eigenschaften der Ätzstoppschicht 113 können gesteuert werden, indem Parameter des plasmaverstärkten chemischen Dampfabscheidungsprozesses, wie etwa eine Leistung und eine Frequenz der Wechselspannung mit Radiofrequenz und der Vorspannung, eine Temperatur und ein Druck im Reaktorgefäß und die Zusammensetzung der gasförmigen Reaktionspartner variieren. Insbesondere kann die intrinsische elastische Spannung der Ätzstoppschicht 113 gesteuert werden, indem diese Parameter variiert werden. Parametersätze, die es ermöglichen, eine vorbestimmte elastische Zug- oder Druckspannung in der Ätzstoppschicht 113 zu erhalten, sind bekannt.
  • Die intrinsische elastische Spannung der Ätzstoppschicht 113 kann auf die Transistorelelemente 102, 202 unter der Ätzstoppschicht 113 wirken. Somit kann im Substrat 101 eine elastische Spannung erzeugt werden, insbesondere in Teilen des Substrats 101 unter den Gateelektroden 106, 206, in denen Kanalgebiete der Transistorelemente 102, 202 ausgebildet werden. Somit können im ersten Transistorelement 102 und im zweiten Transistorelement 202 elastisch verspannte Kanalgebiete bereitgestellt werden.
  • Nach dem Ausbilden der Ätzstoppschicht 113 kann über der Halbleiterstruktur 100 mit Hilfe bekannter Abscheidungstechniken wie etwa der chemischen Dampfabscheidung oder der plasmaverstärkten chemischen Dampfabscheidung eine Schicht 114 aus einem dielektri schen Material ausgebildet werden. Das dielektrische Material in der Schicht 104 kann so ausgewählt sein, dass das Material der Ätzstoppschicht 113 und das Material der Schicht 114 selektiv geätzt werden können. In Beispielen von Verfahren zum Ausbilden einer Halbleiterstruktur nach dem Stand der Technik, in denen die Ätzstoppschicht 113 Siliziumnitrid enthält, enthält die Schicht 114 Siliziumdioxid und weist keine intrinsische elastische Spannung auf.
  • 1b zeigt eine schematische Querschnittsansicht der Halbleiterstruktur 100 in einem späteren Stadium des Herstellungsprozesses.
  • Nach dem Ausbilden der Schicht 114 kann ein chemisch-mechanischer Polierprozess durchgeführt werden, um die Schicht 114 zu planarisieren. Wie die Fachleute wissen, wird beim chemisch-mechanischen Polieren die Halbleiterstruktur 100 relativ zu einem Polierkissen bewegt. Ein Poliermittel, das eine chemische Verbindung enthält, die dafür ausgelegt ist, chemisch mit dem Material der Schicht 114 zu reagieren, wird einer Grenzfläche zwischen der Halbleiterstruktur 100 und dem Polierkissen zugeführt. Produkte der chemischen Reaktion können mit Hilfe von Schleifmitteln, die im Poliermittel und/oder im Polierkissen enthalten sind, entfernt werden. Bei dem chemisch-mechanischen Polierprozess wird eine Oberfläche der Schicht 114 im Wesentlichen flach gemacht.
  • Nach dem chemisch-mechanischen Polierprozess werden Kontaktöffnungen 115, 116, 117 ausgebildet und mit einem elektrisch leitfähigen Material, wie etwa Wolfram, gefüllt, um elektrische Verbindungen zum Sourcegebiet 107, zur Gateelektrode 106 und zum Draingebiet 108 des ersten Transistorelements 102 bereitzustellen. Entsprechend können Kontaktöffnungen 118, 119, 120 ausgebildet werden, um elektrische Verbindungen zum Sourcegebiet 207, zur Gateelektrode 206 und zum Draingebiet 208 des zweiten Transistorelements 202 bereitzustellen.
  • Zu diesem Zweck kann über der Halbleiterstruktur 100 eine Maske (nicht gezeigt) ausgebildet werden. Die Maske weist an den Stellen, an denen die Kontaktöffnungen 115 bis 120 ausgebildet werden sollen, Öffnungen auf. Danach kann ein Ätzprozess durchgeführt werden, der dafür ausgelegt ist, selektiv das Material der Schicht 114 zu entfernen und das Material der Ätzstoppschicht 113 im Wesentlichen unversehrt zu lassen. Wegen der Selektivität des Ätzprozesses endet der Ätzprozess, sobald die Ätzfront die Ätzstoppschicht 113 erreicht.
  • Danach können Teile der Ätzstoppschicht am Boden der Kontaktöffnungen 115–120 mit Hilfe eines Ätzprozesses, der dafür ausgelegt ist, selektiv das Material der Ätzstoppschicht 113 zu entfernen und die Materialien der Schicht 114 und der Silizidgebiete 109, 110, 111, 209, 210, 211 im Wesentlichen unversehrt zu lassen, entfernt werden.
  • Anschließend kann über der Halbleiterstruktur 100 mit Hilfe eines bekannten Abscheidungsprozesses eine Schicht aus einem elektrisch leitfähigen Material ausgebildet werden und ein weiterer chemisch-mechanischer Polierprozess kann durchgeführt werden, um Teile der Schicht aus dem elektrisch leitfähigen Material außerhalb der Kontaktöffnungen 115–120 zu entfernen.
  • Ein Nachteil des Verfahrens zum Ausbilden einer Halbleiterstruktur nach dem Stand der Technik, das oben beschrieben wurde, ist, dass die elastische Spannung, die durch die intrinsisch elastisch verspannte Ätzstoppschicht 113 erzeugt wird, relativ schwach sein kann oder unzureichend auf Teile des Substrats 101 unter den Gateelektroden 106, 206 übertragen werden kann.
  • Ein weiterer Nachteil der Verfahrens zum Ausbilden einer Halbleiterstruktur nach dem Stand der Technik, das oben beschrieben wurde, ist, dass sowohl das erste Transistorelement 102 als auch das zweite Transistorelement 202 der elastischen Spannung, die durch die elastisch verspannte Ätzstoppschicht 113 erzeugt wird, ausgesetzt ist. Wenn das erste Transistorelement 102 und das zweite Transistorelement 202 Transistoren unterschiedlichen Typs sind, kann die elastische Spannung, die von der elastisch verspannten Ätzstoppschicht 113 erzeugt wird, dafür ausgelegt sein, die Ladungsträgerbeweglichkeit in einem der Transistorelemente 102, 202 zu verbessern. Beispielsweise kann, falls das erste Transistorelement 102 ein Transistor vom p-Typ ist und das zweite Transistorelement 202 ein Transistor vom n-Typ ist, eine elastische Druckspannung der Ätzstoppschicht 113 dabei helfen, die Leistungsfähigkeit des ersten Transistorelements 102 zu verbessern, aber sie muss keinen Einfluss auf die Leistungsfähigkeit des zweiten Transistorelements 202 haben oder kann für die Leistungsfähigkeit des zweiten Transistorelements 202 sogar nachteilig sein. Umgekehrt kann eine intrinsische elastische Zugspannung der Ätzstoppschicht 113 dabei helfen, die Leistungsfähigkeit des zweiten Transistorelements zu verbessern, falls dieses ein Transistor vom n-Typ ist, aber sie muss keinen Einfluss auf die Leistungsfähigkeit des ersten Transistorelements 102 haben, falls dieses ein Transistor vom p-Typ ist, oder sie kann der Leistungsfähigkeit des ersten Transistorelements 102 sogar abträglich sein.
  • Die vorliegende Offenbarung richtet sich auf verschiedene Verfahren und Vorrichtungen, mit denen die Auswirkungen von einem oder mehreren der oben identifizierten Nachteile vermieden oder zumindest verringert werden können.
  • Zusammenfassung der Erfindung
  • Ein erfindungsgemäßes Verfahren zum Ausbilden einer Halbleiterstruktur umfasst die Merkmale des Anspruchs 1.
  • Ein weiteres erfindungsgemäßes Verfahren zum Ausbilden einer Halbleiterstruktur umfasst die Merkmale des Anspruchs 10.
  • Eine erfindungsgemäße Halbleiterstruktur umfasst die Merkmale des Anspruchs 13.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen des vorliegenden Gegenstands sind in den beigefügten Patentansprüchen definiert und werden anhand der folgenden ausführlichen Beschreibung besser ersichtlich, wenn diese mit Bezug auf die beigefügten Zeichnungen verwendet wird.
  • Es zeigen:
  • 1a und 1b schematische Querschnittsansichten einer Halbleiterstruktur in Stadien eines Verfahrens zum Ausbilden einer Halbleiterstruktur nach dem Stand der Technik;
  • 2a und 2b schematische Querschnittsansichten einer Halbleiterstruktur in Stadien eines Verfahrens zum Ausbilden einer Halbleiterstruktur gemäß einer Ausführungsform;
  • 3 eine schematische Querschnittsansicht einer Halbleiterstruktur in einem Stadium eines Verfahrens zum Ausbilden einer Halbleiterstruktur gemäß einer anderen Ausführungsform; und
  • 4a bis 4c schematische Querschnittsansichten einer Halbleiterstruktur in Stadien eines Verfahrens zum Ausbilden einer Halbleiterstruktur gemäß noch einer weiteren Ausführungsform.
  • Ausführliche Beschreibung
  • Obwohl der vorliegende Gegenstand mit Bezug auf die in der folgenden ausführlichen Beschreibung und in den Zeichnungen dargestellten Ausführungsformen beschrieben wird, sollte verstanden werden, dass die folgende ausführliche Beschreibung sowie die Zeichnungen nicht beabsichtigen, den vorliegenden Gegenstand auf die speziellen Ausführungsformen, die offenbart werden, einzuschränken, sondern dass die beschriebenen Ausführungsformen vielmehr Beispiele für die verschiedenen Aspekte des vorliegenden Gegenstands, dessen Umfang durch die beigefügten Patentansprüche definiert wird, geben.
  • Gemäß einer Ausführungsform umfasst ein Verfahren zum Ausbilden einer Halbleiterstruktur Bereitstellen eines Halbleitersubstrats mit wenigstens einem Transistorelement. Über dem Transistorelement kann eine Ätzstoppschicht ausgebildet werden. Die Ätzstoppschicht muss nicht unter einer intrinsischen elastischen Spannung stehen. Über der Ätzstoppschicht kann eine erste dielektrische Schicht ausgebildet werden. Die erste dielektrische Schicht kann eine Dicke aufweisen, die größer als eine Dicke der Ätzstoppschicht ist. In manchen Ausführungsformen kann die Dicke der ersten dielektrischen Schicht größer als eine Höhe der Gateelektrode des Transistorelements sein. In anderen Ausführungsformen kann die Dicke der ersten dielektrischen Schicht jedoch kleiner als die Höhe der Gateelektrode sein.
  • Die erste dielektrische Schicht kann eine intrinsische elastische Spannung aufweisen, die eine Druckspannung oder eine Zugspannung sein kann. In manchen Ausführungsformen kann die intrinsische elastische Spannung der ersten dielektrischen Schicht nach dem Ausbilden der ersten dielektrischen Schicht verändert werden, beispielsweise mit Hilfe einer Plasmabehandlung. In manchen Ausführungsformen kann die erste dielektrische Schicht Siliziumdioxid enthalten und mit Hilfe eines chemischen Dampfabscheidungsprozesses oder eines plasmaverstärkten chemischen Dampfabscheidungsprozesses ausgebildet werden, bei dem ein Reaktionsgas Tetraethylorthosilikat enthält. Wie die Fachleute wissen, können chemische und/oder physikalische Eigenschaften einer Siliziumdioxidschicht durch die Zusammensetzung des Reaktionsgases, das beim Abscheidungsprozess verwendet wird, beeinflusst werden. Im Folgenden wird eine Siliziumdioxidschicht, die mit Hilfe eines Abscheidungsprozesses ausgebildet wird, bei dem ein verwendetes Reaktionsgas Tetraethylorthosilikat enthält, als ”Tetraethylortosilikat-Siliziumdioxid” bezeichnet.
  • In manchen Ausführungsformen kann die intrinsische elastische Spannung der ersten dielektrischen Schicht mit Hilfe eines Plasmabehandlungsverfahrens verändert werden. Bei dem Plasmabehandlungsverfahren kann die Halbleiterstruktur in eine Reaktorkammer gebracht werden, und in einem Reaktionsgas, das sich in der Plasmakammer befindet, kann eine Glimmentladung erzeugt werden. Bei der Glimmentladung können aus dem Reaktionsgas chemisch reaktionsfreudige Teilchensorten erzeugt werden. Die chemisch reaktionsfreudigen Teilchensorten können mit dem Material der ersten dielektrischen Schicht reagieren, so dass sich die chemische und/oder physikalische Struktur der ersten dielektrischen Schicht verändert. Die Veränderung der chemischen und/oder physikalischen Struktur kann zu einer Veränderung der intrinsischen elastischen Spannung der ersten dielektrischen Schicht führen, insbesondere zu einer Verstärkung der intrinsischen elastischen Spannung. In Ausführungsformen, in denen die erste dielektrische Schicht Tetraethylorthosilikat-Siliziumdioxid enthält, kann eine intrinsische elastische Zugspannung der ersten dielektrischen Schicht verstärkt werden, indem die Halbleiterstruktur einem Plasma ausgesetzt wird, das durch eine Glimmentladung in einem Reaktionsgas, das Sauerstoff und/oder Lachgas enthält, erzeugt wird.
  • Die intrinsische elastische Spannung kann sich auf andere Teile der Halbleiterstruktur übertragen, so dass die anderen Teile der Halbleiterstruktur elastisch verspannt sind. Insbesondere können Teile des Substrats unter der Gateelektrode des Transistorelements elastisch verspannt sein.
  • Da die erste dielektrische Schicht eine größere Dicke aufweisen kann als die Ätzstoppschicht, kann die intrinsische elastische Spannung der ersten dielektrischen Schicht einen größeren Einfluss auf Teile der Halbleiterstruktur unter der ersten dielektrischen Schicht ausüben als die intrinsisch elastisch verspannte Ätzstoppschicht, die in dem oben mit Be zug auf 1a und 1b beschriebenen Verfahren nach dem Stand der Technik ausgebildet wird. Somit kann unter der Gateelektrode des Transistorelements eine größere elastische Spannung erzeugt werden als in einem Transistorelement, das mit dem Verfahren nach dem Stand der Technik ausgebildet wird. Dies kann eine Verbesserung der Beweglichkeit von Ladungsträgern in einem Kanalgebiet des Transistorelements ermöglichen.
  • Die intrinsische elastische Spannung der ersten dielektrischen Schicht kann eine Empfindlichkeit bezüglich eines Eindringens von Feuchtigkeit aufweisen. Wassermoleküle, die in die erste dielektrische Schicht eindringen, können mit dem Material der ersten dielektrischen Schicht reagieren, was zu einer Relaxation der intrinsischen elastischen Spannung der ersten dielektrischen Schicht führen kann.
  • Um ein Eindringen von Feuchtigkeit in die erste dielektrische Schicht zu vermeiden oder zumindest zu verringern, wird über der ersten dielektrischen Schicht eine Schutzschicht ausgebildet. Die Schutzschicht enthält siliziumreiches Tetraethylorthosilikat-Siliziumdioxid, in dem eine Dichte von Siliziumatomen pro Einheitsvolumen größer als ungefähr eine Hälfte einer Dichte von Sauerstoffatomen pro Einheitsvolumen ist. Wie die Fachleute wissen, kann der Siliziumgehalt von Tetraethylorthosilikat-Siliziumdioxid gesteuert werden, indem Parameter des Abscheideprozesses variiert werden.
  • In manchen Ausführungsformen kann die Schutzschicht eine Dicke aufweisen, die derart ausgelegt ist, dass zumindest ein Teil der Schutzschicht während Verarbeitungsschritten, die nach dem Ausbilden der Schutzschicht durchgeführt werden, wie beispielsweise einem chemisch-mechanischen Polierprozess, der beim Ausbilden von elektrischen Verbindungen zum Transistorelement durchgeführt wird, nicht entfernt werden. Somit bleibt im Wesentlichen die gesamte erste dielektrische Schicht während und nach den Verarbeitungsschritten von der Schutzschicht bedeckt und wird weiterhin von der Schutzschicht geschützt.
  • In anderen Ausführungsformen kann über der Schutzschicht eine zweite dielektrische Schicht ausgebildet werden, wobei die zweite dielektrische Schicht eine Dicke aufweisen kann, die derart angepasst ist, dass zumindest ein Teil der zweiten dielektrischen Schicht während Verarbeitungsschritten, nach dem Ausbilden der zweiten dielektrischen Schicht durchgeführt werden, nicht entfernt wird. Somit kann bei den weiteren Verarbeitungsschritten die Schutzschicht zwischen der ersten dielektrischen Schicht und der zweiten dielektri schen Schicht eingebettet bleiben, so dass die Schutzschicht von den Verarbeitungsschritten nicht beeinträchtigt wird und weiter die erste dielektrische Schicht schützt.
  • In manchen Ausführungsformen kann die Halbleiterstruktur ein erstes Transistorelement und ein zweites Transistorelement umfassen. Das erste und das zweite Transistorelement können Transistoren unterschiedlichen Typs sein. Beispielsweise kann das erste Transistorelement ein Transistor vom p-Typ sein und das zweite Transistorelement kann ein Transistor vom n-Typ sein.
  • In solchen Ausführungsformen kann die erste dielektrische Schicht über einem von dem ersten und dem zweiten Transistorelement ausgebildet werden und eine weitere dielektrische Schicht, die eine andere intrinsische elastische Spannung als die intrinsische elastischen Spannung der ersten dielektrischen Schicht aufweisen kann, kann über dem zweiten Transistorelement ausgebildet werden. Somit kann im ersten Transistorelement und im zweiten Transistorelement eine unterschiedliche elastische Spannung bereitgestellt werden. Deshalb kann die elastische Spannung unter den Gateelektroden des ersten und des zweiten Transistorelements derart angepasst werden, dass eine Beweglichkeit von Ladungsträgern in beiden Transistorelementen verbessert werden kann, oder so, dass eine Beweglichkeit von Ladungsträgern in einem der Transistorelemente verbessert wird und nachteilige Auswirkungen der elastischen Spannung auf die Beweglichkeit der Ladungsträger im anderen Transistorelement im Wesentlichen vermieden werden können.
  • Weitere Ausführungsformen werden mit Bezug auf die 2a und 2b beschrieben.
  • 2a zeigt eine schematische Querschnittsansicht einer Halbleiterstruktur 300 in einem ersten Stadium eines Herstellungsprozesses gemäß der vorliegenden Erfindung.
  • Die Halbleiterstruktur 300 umfasst ein Halbleitersubstrat 301. In manchen Ausführungsformen kann das Halbleitersubstrat 301 ein Siliziumwafer oder ein Silizium-auf-Isolator(SOI)-Substrat sein. Das Substrat 301 umfasst ein Transistorelement 302. Neben dem Transistorelement 302 können in der Halbleiterstruktur 300 weitere Transistorelemente und andere Schaltkreiselemente als Transistoren, wie beispielsweise Kondensatoren, Widerstände und/oder elektrisch leitfähige Leitungen (nicht gezeigt) ausgebildet sein. Das Transistorelement 302 kann ein aktives Gebiet 304, das im Substrat 301 ausgebildet ist, eine Gateelektrode 306, die über dem aktiven Gebiet 304 ausgebildet und von diesem durch eine Gateisolierschicht 305 getrennt ist, eine Seitenwandabstandshalterstruktur 312, die neben der Gateelektrode 306 ausgebildet ist, ein Sourcegebiet 307 und ein Draingebiet 308 umfassen. Im Sourcegebiet 307 kann ein Silizidgebiet 309 ausgebildet werden. Entsprechend können in der Gateelektrode 306 bzw. im Draingebiet 308 Silizidgebiete 310, 311 bereitgestellt werden. Eine Isoliergrabenstruktur 300 stellt eine elektrische Isolierung zwischen dem Transistorelement 302 und anderen Schaltkreiselementen in der Halbleiterstruktur, die in 2a nicht gezeigt sind, bereit.
  • Die oben beschriebenen Strukturelemente können mit Hilfe von Verfahren der Fotolithografie, des Ätzens, der Abscheidung, der Oxidation, der Ionenimplantation und der Wärmebehandlung, die den Fachleuten wohlbekannt sind, ausgebildet werden.
  • Über dem Transistorelement 302 wird eine Ätzstoppschicht 350 ausgebildet. Die Ätzstoppschicht 350 kann ein dielektrisches Material, wie etwa Siliziumnitrid und/oder Siliziumdioxid, enthalten und kann mit Hilfe bekannter Abscheidungsprozesse, wie etwa der chemischen Dampfabscheidung und/oder der plasmaverstärkten chemischen Dampfabscheidung ausgebildet werden. Die Ätzstoppschicht 350 muss keine intrinsische elastische Spannung aufweisen. In anderen Ausführungsformen kann die Ätzstoppschicht 350 jedoch eine intrinsische elastische Zug- oder Druckspannung aufweisen.
  • Über der Ätzstoppschicht 350 wird eine erste dielektrische Schicht 351 ausgebildet. Die erste dielektrische Schicht 351 kann ein dielektrisches Material, wie etwa Siliziumdioxid und/oder Siliziumnitrid, enthalten, das bezüglich des Materials der Ätzstoppschicht 350 selektiv geätzt werden kann. In Ausführungsformen, in denen die Ätzstoppschicht 350 Siliziumnitrid enthält, kann die erste dielektrische Schicht 351 Siliziumdioxid enthalten. In anderen Ausführungsformen, in denen die Ätzstoppschicht 350 Siliziumdioxid enthält, kann die erste dielektrische Schicht 351 Siliziumnitrid enthalten. Ätzprozesse, die dafür ausgelegt sind, selektiv Siliziumdioxid zu entfernen und Siliziumnitrid im Wesentlichen unversehrt zu lassen sowie Ätzprozesse, die dafür ausgelegt sind, selektiv Siliziumnitrid zu entfernen und Siliziumdioxid im Wesentlichen unversehrt zu lassen, sind den Fachleuten bekannt.
  • Die erste dielektrische Schicht 351 kann eine intrinsische elastische Spannung aufweisen. Das Ausbilden der ersten dielektrischen Schicht 351 kann bekannte Verfahren der chemischen Dampfabscheidung und plasmaverstärkten chemischen Dampfabscheidung umfassen. Die intrinsische elastische Spannung der ersten dielektrischen Schicht kann gesteuert werden, indem Parameter des Abscheidungsprozesses, wie etwa die Zusammensetzung und der Druck des Reaktionsgases, die Temperatur eines Reaktorgefäßes, in dem der Abscheidungsprozess durchgeführt wird und, in Ausführungsformen, in denen die erste dielektrische Schicht 350 mit Hilfe eines plasmaverstärkten chemischen Dampfabscheidungsprozesses durchgeführt wird, die Leistung und die Frequenz einer Wechselspannung mit Radiofrequenz und eine Vorspannung, die an das Reaktionsgas angelegt wird, variiert werden.
  • In manchen Ausführungsformen kann die Halbleiterstruktur 300 nach dem Ausbilden der Schicht 351 einer Plasmabehandlung unterzogen werden, die dafür ausgelegt ist, die intrinsische elastische Spannung der ersten dielektrischen Schicht 351 zu verändern. Wie bereits oben erwähnt, kann die Halbleiterstruktur 300 bei der Plasmabehandlung in einem Reaktorgefäß angeordnet werden, in dem eine Glimmentladung in einem Reaktionsgas erzeugt wird, beispielsweise, indem eine Wechselspannung mit Radiofrequenz an das Reaktionsgas angelegt wird. Bei der Glimmentladung können chemisch reaktionsfreudige Teilchen erzeugt werden, die mit dem Material der ersten dielektrischen Schicht 351 reagieren können. Somit können die chemische und/oder die physikalische Struktur der ersten dielektrischen Schicht 350 verändert werden. Dies kann zu einer Zunahme der intrinsischen elastischen Spannung der ersten dielektrischen Schicht 351 führen.
  • Die Plasmabehandlung kann in demselben Reaktorgefäß durchgeführt werden wie die Abscheidung der ersten dielektrischen Schicht 351. In solchen Ausführungsformen können nach dem Abscheidungsprozess die Zusammensetzung des Reaktionsgases und andere Parameter, wie die Temperatur, der Druck und die Leistung sowie die Amplitude der Wechselspannung mit Radiofrequenz und der Vorspannung, modifiziert werden, um die Plasmabehandlung durchzuführen. In anderen Ausführungsformen können die Abscheidung der ersten dielektrischen Schicht 351 und die Plasmabehandlung in verschiedenen Reaktorgefäßen durchgeführt werden.
  • In manchen Ausführungsformen der vorliegenden Erfindung kann die erste dielektrische Schicht 351 Tetraethylorthosilikat-Siliziumdioxid enthalten, um mit Hilfe eines plasmaverstärkten chemischen Dampfabscheidungsprozesses ausgebildet werden, bei dem das Reaktionsgas Tetraethylorthosilikat und ein Oxidationsmittel, wie etwa Sauerstoff und/oder Ozon, enthält. Nach dem Abscheidungsprozess kann die Plasmabehandlung unter Verwendung eines Reaktionsgases, des Sauerstoffs, Lachgas, Ozon und/oder Stickstoff enthält, durchgeführt werden. Eine Leistung der Wechselspannung mit Radiofrequenz kann in manchen Ausführungsformen einen Wert in einem Bereich von ungefähr 400 W bis ungefähr 900 W haben. Insbesondere kann eine Leistung von ungefähr 450 W, 500 W oder 800 W verwendet werden. Durch die Plasmabehandlung kann Silanol, das im Tetraethylorthosilikat-Siliziumdioxid enthalten sein kann, entfernt werden. Das Entfernen des Silanols kann zusätzliche Zwischenräume zwischen Atomen der ersten dielektrischen Schicht 351 erzeugen, so dass eine intrinsische elastische Zugspannung der ersten dielektrischen Schicht 351 erzeugt oder verstärkt werden kann.
  • In manchen Ausführungsformen kann die intrinsische dielektrische Schicht 351 eine intrinsische elastische Zugspannung in einem Bereich von ungefähr 100 Mpa bis ungefähr 300 MPa aufweisen.
  • Die vorliegende Offenbarung ist nicht auf Ausführungsformen beschränkt, in denen die erste dielektrische Schicht 351 eine intrinsische elastische Zugspannung aufweist. In anderen Ausführungsformen kann die erste dielektrische Schicht 351 eine intrinsische elastische Druckspannung in einem Bereich von ungefähr –400 Mpa bis ungefähr –500 Mpa aufweisen.
  • Die erste dielektrische Schicht kann eine Dicke in einem Bereich von ungefähr 50 nm bis ungefähr 200 nm haben. In einer Ausführungsform hat die erste dielektrische Schicht 351 eine Dicke von ungefähr 160 nm haben.
  • Nach dem Ausbilden der ersten dielektrischen Schicht 351 wird über der ersten dielektrischen Schicht 351 eine Schutzschicht 352 ausgebildet. Die Schutzschicht 352 ist dafür ausgelegt sein, ein Eindringen von Feuchtigkeit in die erste dielektrische Schicht im Wesentlichen zu verhindern oder zumindest zu verringern.
  • Experimente, die von den Erfindern durchgeführt wurden, haben gezeigt, dass ein Eindringen von Feuchtigkeit in die erste dielektrische Schicht 351 nachteilige Auswirkungen auf die intrinsische elastische Spannung in der ersten dielektrischen Schicht haben kann. Nachdem eine Schicht aus Tetraethylorthosilikat-Siliziumdioxid mit einer intrinsischen elastischen Zugspannung von ungefähr 60 Mpa drei Tage lang der Luftfeuchtigkeit ausgesetzt wurde, war die intrinsische elastische Zugspannung verschwunden und die Schicht wies eine intrinsische elastische Druckspannung von ungefähr 40 Mpa auf. In Experimenten, in denen über der Tetraethylorthosilikat-Siliziumdioxidschicht 351 eine Schutzschicht 352 ausgebildet wurde, wurde im Wesentlichen keine Veränderung der intrinsischen elastischen Zugspannung beobachtet.
  • Die Schutzschicht 352 enthält siliziumreiches Tetraethylorthosilikat-Siliziumdioxid und wird mit Hilfe eines plasmaverstärkten chemischen Dampfabscheidungsprozesses ausgebildet, bei dem Parameter des Abscheidungsprozesses, insbesondere die Zusammensetzung des Reaktionsgases, so angepasst werden, dass man einen relativ hohen Siliziumgehalt der Schutzschicht 352 erhält.
  • Die Schutzschicht kann eine Dicke in einem Bereich von ungefähr 10 nm bis ungefähr 30 nm haben. In einer Ausführungsform kann die Schutzschicht 352 eine Dicke von ungefähr 20 nm aufweisen.
  • Über der Schutzschicht 352 kann eine zweite dielektrische Schicht 353 ausgebildet werden. Ähnlich wie die erste dielektrische Schicht 351 kann die zweite dielektrische Schicht 353 Tetraethylorthosilikat-Siliziumdioxid enthalten und mit Hilfe eines chemischen Dampfabscheidungsprozesses oder eines plasmaverstärkten chemischen Dampfabscheidungsprozesses, der den Fachleuten bekannt ist, ausgebildet werden. Andere Materialien und Abscheidungsprozesse können ebenfalls verwendet werden. Die zweite dielektrische Schicht 353 muss keine intrinsische elastische Spannung aufweisen und kann im Wesentlichen unverspannt sein. Die vorliegende Offenbarung ist jedoch nicht auf Ausführungsformen beschränkt, in denen die zweite dielektrische Schicht 353 im Wesentlichen unverspannt ist. In anderen Ausführungsformen kann die zweite dielektrische Schicht 353 eine intrinsische elastische Spannung aufweisen.
  • Eine Dicke der zweiten dielektrischen Schicht 353 kann so ausgelegt sein, dass zumindest ein Teil der zweiten dielektrischen Schicht 353 während Verarbeitungsschritten, die nach dem Ausbilden der zweiten dielektrischen Schicht 353 durchgeführt werden, nicht entfernt wird. Diese Verarbeitungsschritte werden unten genauer erläutert. Eine Materialmenge, die bei den Verarbeitungsschritten entfernt wird, kann von den Fachleuten mit Hilfe von Routineexperimenten leicht bestimmt werden. Somit kann die gesamte Schutzschicht 352 während des Herstellungsprozesses von der zweiten dielektrischen Schicht 353 bedeckt bleiben, so dass die Unversehrtheit der Schutzschicht 352 durch die weiteren Verarbeitungsschritte nicht beeinträchtigt wird. Folglich kann die Schutzschicht 352 während des gesamten Herstellungsprozesses und nach Abschluss des Herstellungsprozesses die erste dielektrische Schicht 351 schützen.
  • Nach ihrer Ausbildung kann die zweite dielektrische Schicht 353 eine Dicke in einem Bereich von ungefähr 300 nm bis ungefähr 700 nm aufweisen. In einer Ausführungsform kann die zweite dielektrische Schicht eine Dicke von ungefähr 520 nm haben.
  • 2b zeigt eine schematische Querschnittsansicht der Halbleiterstruktur 300 in einem späteren Stadium des Herstellungsprozesses.
  • Nach dem Ausbilden der zweiten dielektrischen Schicht 353 können elektrische Verbindungen zum Sourcegebiet 307, zur Gateelektrode 306 bzw. zum Draingebiet 308 des Transistorelements 302 ausgebildet werden. Die elektrischen Verbindungen können in Form von Kontaktöffnungen 315, 316, 317 bereitgestellt werden, die mit einem elektrisch leitfähigen Material wie etwa Wolfram gefüllt werden.
  • Zu diesem Zweck kann ein chemisch-mechanischer Polierprozess durchgeführt werden, um eine im Wesentlichen flache Oberfläche der zweiten dielektrischen Schicht 353 zu erhalten. Danach kann mit Hilfe eines bekannten Fotolithografieprozesses eine Maske (nicht gezeigt) über der zweiten dielektrischen Schicht 353 ausgebildet werden. Die Maske kann an den Stellen, an denen die Kontaktöffnungen 315, 316, 317 ausgebildet werden sollen, Öffnungen aufweisen. Anschließend kann ein Ätzprozess, beispielsweise ein anisotroper Trockenätzprozess, durchgeführt werden, um Teile der zweiten dielektrischen Schicht 353, der Schutzschicht 352 und der ersten dielektrischen Schicht 351 unter den Öffnungen der Maske zu entfernen. Der Ätzprozess kann dafür ausgelegt sein, selektiv das Material oder die Materialien der Schichten 351, 352, 353 zu entfernen und das Material der Ätzstoppschicht 350 im Wesentlichen unversehrt zu lassen. Deshalb kann der Ätzprozess beendet werden, sobald die Ätzfront die Ätzstoppschicht 350 erreicht.
  • Anschließend kann ein weiterer Ätzprozess durchgeführt werden, um Teile der Ätzstoppschicht 350 am Boden der Kontaktöffnungen 315, 316, 317 zu entfernen, so dass die Silizidgebiete 309, 310, 311 am Boden der Kontaktöffnungen 315, 316, 317 freiliegen. Dann kann die Maske mit Hilfe eines bekannten Resiststripverfahrens entfernt werden, eine Schicht aus elektrisch leitfähigem Material, beispielsweise eine Wolframschicht, kann über der Halbleiterstruktur 300 abgeschieden werden und es kann ein weiterer chemisch-mechanischer Polierprozess durchgeführt werden, um Teile der Schicht aus dem elektrisch leitfähigen Material außerhalb der Kontaktöffnungen 315, 316, 317 zu entfernen.
  • Bei den chemisch-mechanischen Polierprozessen sowie beim Entfernen der Maske und in Reinigungsprozessen, die zwischen den Schritten, die zum Ausbilden der elektrischen Verbindungen zum Transistorelement 302 durchgeführt werden, durchgeführt werden können, können Teil der zweiten dielektrischen Schicht 353 entfernt werden, so dass die Dicke der zweiten dielektrischen Schicht 353 verringert wird. Die anfängliche Dicke der zweiten dielektrischen Schicht 353 nach dem Ausbilden der zweiten dielektrischen Schicht kann größer als die Dicke desjenigen Teils der zweiten dielektrischen Schicht, der bei den chemisch-mechanischen Polierprozessen und anderen Verarbeitungsschritten, die durchgeführt werden, um die Kontaktöffnungen 315, 316, 317 auszubilden und die Kontaktöffnungen 315, 316, 317 mit dem elektrisch leitfähigen Material zu füllen, sein, so dass die Schutzschicht 352 von der zweiten dielektrischen Schicht 353 bedeckt bleibt.
  • In manchen Ausführungsformen können die erste dielektrische Schicht 351, die zweite dielektrische Schicht 352 und die dritte dielektrische Schicht 353 zusammen nach dem Ausbilden der Kontaktöffnungen 315, 316, 317 und nach dem Füllen der Kontaktöffnungen 315, 316, 317 eine Dicke in einem Bereich von ungefähr 250 nm bis ungefähr 450 nm haben.
  • Weitere Ausführungsformen werden mit Bezug auf 3 beschrieben.
  • 3 zeigt eine schematische Querschnittsansicht einer Halbleiterstruktur 400 in einem Stadium eines Herstellungsprozesses gemäß der vorliegenden Erfindung. Der Einfachheit halber werden in 2a und 2b sowie in 3 gleiche Bezugszeichen verwendet, um gleiche Teile zu bezeichnen.
  • Die Halbleiterstruktur 400 umfasst ein Substrat 301 mit einem Transistorelement 302 und eine Isoliergrabenstruktur 303, die eine elektrische Isolation zwischen dem Transistorelement 302 und anderen Schaltkreiselementen im Substrat 302 bereitstellt. Das Transistorelement 302 umfasst ein aktives Gebiet 304, eine Gateelektrode 306, eine Gateisolierschicht 305, ein Sourcegebiet 307 und ein Draingebiet 308. Im Sourcegebiet 307, der Gateelektrode 306 und dem Draingebiet 308 können Silizidgebiete 309, 310, 311 ausgebildet sein. Diese Strukturelemente können mit Hilfe von Verarbeitungsschritten, die den Fachleuten bekannt sind, ausgebildet werden.
  • Ähnlich wie in dem Verfahren zum Ausbilden einer Halbleiterstruktur, das oben mit Bezug auf die 2a und 2b beschrieben wurde, können über dem Transistorelement 302 eine Ätzstoppschicht 350 und eine erste dielektrische Schicht 351, die eine intrinsische elastische Spannung aufweist, ausgebildet werden. Merkmale der Ätzstoppschicht 350 und der ersten dielektrischen Schicht 351 können denen der entsprechenden Schichten in der oben mit Bezug auf 2a und 2b beschriebenen Halbleiterstruktur 300 entsprechen.
  • Nach dem Ausbilden der ersten dielektrischen Schicht 351 wird über der ersten dielektrischen Schicht 351 eine Schutzschicht 452 ausgebildet. Die Schutzschicht 452 kann mit Hilfe einer chemischen Dampfabscheidung und/oder einer plasmaverstärkten chemischen Dampfabscheidung ausgebildet werden. Die Schutzschicht 452 kann dafür ausgelegt sein, ein Eindringen von Feuchtigkeit in die erste dielektrische Schicht 351 im Wesentlichen zu verhindern oder zumindest zu verringern. Die Schutzschicht 452 umfasst siliziumreiches Tetraethylorthosilikat-Siliziumdioxid.
  • Nach dem Ausbilden der Schutzschicht 452 kann ein chemisch-mechanischer Polierprozess durchgeführt werden, um die Oberfläche der Schutzschicht 452 zu planarisieren und elektrische Verbindungen zum Sourcegebiet 307, zur Gateelektrode 306 und zum Drainge biet 308 können in Form von Kontaktöffnungen 315, 316, 317, die mit einem elektrisch leitfähigen Material, wie etwa Wolfram, gefüllt sind, ausgebildet werden.
  • Ähnlich wie in den oben mit Bezug auf die 2a und 2b beschriebenen Ausführungsformen kann das Ausbilden der Kontaktöffnungen 315, 316, 317 ein Ausbilden einer Maske über die Schutzschicht 452, ein Durchführen eines anisotropen Ätzprozesses, der dafür ausgelegt ist, selektiv das Material der ersten dielektrischen Schicht 351 und der Schutzschicht 352 zu entfernen, ein Durchführen eines weiteren Ätzprozesses, der dafür ausgelegt ist, selektiv das Material der Ätzstoppschicht zu entfernen, ein Entfernen der Maske, ein Abscheiden einer Schicht aus dem elektrisch leitfähigen Material über der Halbleiterstruktur 400 und ein Durchführen eines chemisch-mechanischen Polierprozesses zum Entfernen von Teilen der Schicht aus dem elektrisch leitfähigen Material außerhalb der Kontaktöffnungen 315, 316, 317 umfassen.
  • Die Dicke der Schutzschicht 452 kann so ausgelegt sein, dass zumindest ein Teil der Schutzschicht 452 während der Schritte, die beim Ausbilden der mit dem elektrisch leitfähigen Material gefüllten Kontaktöffnungen 315, 316, 317 durchgeführt werden, nicht entfernt wird. Bei den chemisch-mechanischen Polierprozessen, beim Entfernen der Maske und bei Reinigungsprozessen, die wahlweise zwischen einigen oder allen der Schritte, die beim Ausbilden der elektrischen Verbindungen durchgeführt werden können, können Teile der Schutzschicht 452 entfernt werden. Die anfängliche Dicke der Schutzschicht 452 kann größer als die Dicke der entfernten Teile sein. Somit bleibt die gesamte erste dielektrische Schicht 351 von der Schutzschicht 452 bedeckt, so dass ein Eindringen von Feuchtigkeit in die erste dielektrische Schicht 351 und eine Verringerung der intrinsischen elastischen Spannung der ersten dielektrischen Schicht 351, die dadurch verursacht werden kann, im Wesentlichen vermieden oder zumindest verringert werden können.
  • In manchen Ausführungsformen kann die Schutzschicht 452 nach ihrer Ausbildung eine Dicke in einem Bereich von ungefähr 350 nm bis ungefähr 700 nm haben. In einer Ausführungsform kann die Schutzschicht 452 mit einer Dicke von ungefähr 540 nm ausgebildet werden. Nach dem Ausbilden der Kontaktöffnungen 315, 316, 317 und dem Füllen der Kontaktöffnungen 315, 316, 317 mit dem elektrisch leitfähigen Material können die erste dielektrische Schicht 351 und die Schutzschicht 452 zusammen eines Gesamtdicke in einem Bereich von ungefähr 250 nm bis ungefähr 450 nm aufweisen.
  • Weitere Ausführungsformen werden mit Bezug auf die 4a bis 4c beschrieben.
  • 4a zeigt eine schematische Querschnittsansicht einer Halbleiterstruktur 500 in einem Stadium eines Herstellungsprozesses gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Die Halbleiterstruktur 500 umfasst ein Substrat 501. Das Substrat 501 umfasst ein erstes Transistorelement 502 und ein zweites Transistorelement 602. Eine Isoliergrabenstruktur 503 stellt eine elektrische Isolation zwischen den Transistorelementen 502, 602 und anderen Schaltkreiselementen in der Halbleiterstruktur 500 (nicht gezeigt) bereit. Das erste Transistorelement 502 umfasst eine Gateelektrode 506, die von einem aktiven Gebiet 504 durch eine Gateisolierschicht 505 getrennt wird. Im aktiven Gebiet 504 sind neben der Gateelektrode 506 ein Sourcegebiet 507 und ein Draingebiet 508 ausgebildet. Die Gateelektrode 506 wird von einer Seitenwandabstandshalterstruktur 512 flankiert. Im Sourcegebiet 507, im Draingebiet 508 und in der Gateelektrode 506 sind Silizidgebiete 509, 510, 511 ausgebildet. Ähnlich wie das erste Transistorelement 502 umfasst das zweite Transistorelement 602 ein aktives Gebiet 604, eine Gateelektrode 606, die von einer Seitenwandabstandshalterstruktur 612 flankiert wird, eine Gateisolierschicht, ein Sourcegebiet 607, ein Draingebiet 608 und Silizidgebiete 609, 610, 611.
  • Das erste Transistorelement 502 und das zweite Transistorelement 602 können Transistoren eines unterschiedlichen Typs sein. In einer Ausführungsform kann das erste Transistorelement 502 ein Transistor vom p-Typ sein und das zweite Transistorelement 602 kann ein Transistor vom n-Typ sein. In anderen Ausführungsformen kann das erste Transistorelement 502 ein Transistor vom n-Typ sein und das zweite Transistorelement 602 kann ein Transistor vom p-Typ sein. In weiteren Ausführungsformen können sowohl das erste Transistorelement 502 als auch das zweite Transistorelement 602 Transistoren vom p-Typ oder Transistoren vom n-Typ sein.
  • Die oben beschriebenen Merkmale der Halbleiterstruktur 500 können mit Hilfe von Techniken der Halbleiterherstellung, die den Fachleuten wohlbekannt sind, ausgebildet werden.
  • Über dem ersten Transistorelement 502 und dem zweiten Transistorelement 602 kann eine Ätzstoppschicht 550 ausgebildet werden. Ähnlich wie die oben mit Bezug auf 2a, 2b und 3 beschriebene Ätzstoppschicht 350 kann die Ätzstoppschicht 550 ein dielektrisches Material, wie etwa Siliziumnitrid oder Siliziumdioxid, aufweisen und mit Hilfe von Techniken der chemischen Dampfabscheidung und/oder der plasmaverstärkten chemischen Dampfabscheidung, die den Fachleuten wohlbekannt sind, ausgebildet werden.
  • Über der Ätzstoppschicht 550 kann eine erste dielektrische Schicht 551 ausgebildet werden. Die erste dielektrische Schicht 551 kann ein dielektrisches Material enthalten, das rela tiv zum Material der Ätzstoppschicht 550 selektiv geätzt werden kann. In Ausführungsformen, in denen die Ätzstoppschicht 550 Siliziumdioxid enthält, kann die erste dielektrische Schicht 551 Siliziumnitrid enthalten. In Ausführungsformen, in denen die Ätzstoppschicht 550 Siliziumnitrid enthält, kann die erste dielektrische Schicht 551 Siliziumdioxid enthalten.
  • Die erste dielektrische Schicht 551 kann eine intrinsische elastische Spannung aufweisen, die eine Druckspannung oder eine Zugspannung sein kann. Beim Ausbilden der ersten dielektrischen Schicht 551 können Techniken der Abscheidung und/oder der Plasmabehandlung ähnlich denen, die in den oben mit Bezug auf 2a, 2b und 3 zum Ausbilden der Schicht 351 beschrieben wurden, verwendet werden. Merkmale der ersten dielektrischen Schicht 551, wie etwa die Dicke, und der Betrag der intrinsischen elastischen Spannung können denen der oben mit Bezug auf 2a, 2b und 3 beschriebenen ersten dielektrischen Schicht 351 entsprechen.
  • Über der ersten dielektrischen Schicht 551 kann eine Ätzstoppschicht 554 ausgebildet werden. Die Ätzstoppschicht 554 kann ein Material enthalten, das relativ zum Material der ersten dielektrischen Schicht 551 selektiv ätzbar ist. In Ausführungsformen, in denen die erste dielektrische Schicht 551 eines von Siliziumdioxid und Siliziumnitrid enthält, kann die Ätzstoppschicht 554 das andere von Siliziumdioxid und Siliziumnitrid enthalten.
  • Nach dem Ausbilden der Ätzstoppschicht 554 kann über dem ersten Transistorelement 502 eine Maske 555 ausgebildet werden. Die Maske 555 kann einen Fotoresist enthalten und mit Hilfe von Techniken der Fotolithografie, die den Fachleuten wohlbekannt sind, ausgebildet werden.
  • 4b zeigt eine schematische Querschnittsansicht der Halbleiterstruktur 500 in einem späteren Stadium des Herstellungsprozesses.
  • Nach dem Ausbilden der Maske 555 kann ein Ätzprozess durchgeführt werden, der dafür ausgelegt ist, das Material der Ätzstoppschicht 554 zu entfernen. Somit kann ein Teil der Ätzstoppschicht 554 über dem zweiten Transistorelement 602 entfernt werden, um einen Teil der ersten dielektrischen Schicht 551 über dem zweiten Transistorelement 602 freizulegen. Danach kann ein weiterer Ätzprozess durchgeführt werden, der dafür ausgelegt ist, selektiv das Material der ersten dielektrischen Schicht 351 zu entfernen und das Material der Ätzstoppschicht 554 im Wesentlichen unversehrt zu lassen, um einen Teil der ersten dielektrischen Schicht 551 über dem zweiten Transistorelement 602 zu entfernen. Bei den Ätzprozessen kann die Maske 555 Teile der Ätzstoppschicht 554 und der ersten dielektrischen Schicht 551 über dem ersten Transistorelement 502 davor schützen, von dem Ätzmittel angegriffen zu werden.
  • Nach dem Entfernen des Teils der ersten dielektrischen Schicht 551 über dem zweiten Transistorelement 602 kann über der Halbleiterstruktur 500 eine zweite dielektrische Schicht 557 ausgebildet werden. Ähnlich wie die erste dielektrische Schicht 551 kann die zweite dielektrische Schicht 557 eine intrinsische elastische Spannung aufweisen und mit Hilfe von Techniken der chemischen Dampfabscheidung, der plasmaverstärkten chemischen Dampfabscheidung und der Plasmabehandlung, wie den oben mit Bezug auf die 2a, 2b und 3 für das Ausbilden der Schicht 351 beschriebenen, ausgebildet werden. Eine Dicke der zweiten dielektrischen Schicht 557 kann im Wesentlichen identisch zur Dicke der ersten dielektrischen Schicht 551 sein. Außerdem kann die zweite dielektrische Schicht 557 im Wesentlichen das gleiche Material wie die erste dielektrische Schicht 551 enthalten.
  • Die intrinsische elastische Spannung der ersten dielektrischen Schicht 551 kann sich von der intrinsischen elastischen Spannung der zweiten dielektrischen Schicht 557 unterscheiden. In manchen Ausführungsformen kann eine von der ersten dielektrischen Schicht 551 und der zweiten dielektrischen Schicht 557 eine intrinsische elastische Druckspannung aufweisen und die andere von der ersten dielektrischen Schicht 551 und der zweiten dielektrischen Schicht 557 kann eine intrinsische elastische Zugspannung aufweisen. In anderen Ausführungsformen kann eine von der ersten dielektrischen Schicht 551 und der zweiten dielektrischen Schicht 557 eine intrinsische elastische Druck- oder Zugspannung aufweisen und die andere von der ersten dielektrischen Schicht 551 und der zweiten dielektrischen Schicht 557 kann im Wesentlichen unverspannt sein. In solchen Ausführungsformen kann die unverspannte der dielektrischen Schichten 551, 557 mit Hilfe den Fachleuten wohlbekannter Techniken der chemischen Dampfabscheidung und/oder der plasmaverstärkten chemischen Dampfabscheidung ausgebildet werden. In einer Ausführungsform, in der das erste Transistorelement 502 einen Transistor vom p-Typ umfasst und das zweite Transistorelement 602 einen Transistor vom n-Typ umfasst, kann die erste dielektrische Schicht 551 eine intrinsische elastische Druckspannung aufweisen und die zweite dielektrische Schicht 557 kann eine intrinsische elastische Zugspannung aufweisen oder im Wesentlichen unverspannt sein. Da die elastische Spannung der ersten dielektrischen Schicht 551 bzw. der zweiten dielektrischen Schicht 557 auf Teile des Substrats 501 unter der Gateelektrode 506 des ersten Transistorelementes 502 bzw. der Gateelektrode 606 des zweiten Transistorelementes 602 übertragen werden kann, kann in Kanalgebieten, die unter den Gateelektroden 506, 606 der Transistorelemente 502, 602 ausgebildet werden, eine unterschiedliche elastische Spannung bereitgestellt werden.
  • Nach dem Ausbilden der zweiten dielektrischen Schicht 557 kann über dem zweiten Transistorelement 602 eine Maske 556, die in manchen Ausführungsformen einen Fotoresist umfassen kann, ausgebildet werden. Dies kann mit Hilfe den Fachleuten wohlbekannter Techniken der Fotolithografie geschehen.
  • 4c zeigt eine schematische Querschnittsansicht der Halbleiterstruktur 500 in einem späteren Stadium des Herstellungsprozesses.
  • Nach dem Ausbilden der Maske 556 kann ein Ätzprozess durchgeführt werden, der dafür ausgelegt ist, das Material der zweiten dielektrischen Schicht 557 zu entfernen. Der Ätzprozess kann dafür ausgelegt sein, selektiv das Material der zweiten dielektrischen Schicht 557 zu entfernen und das Material der Ätzstoppschicht 554 im Wesentlichen unversehrt zu lassen. Somit endet der Ätzprozess, sobald der Teil der zweiten dielektrischen Schicht 557 über dem ersten Transistorelement 502 im Wesentlichen entfernt ist. Der Teil der zweiten dielektrischen Schicht 554 über dem zweiten Transistorelement 602 wird von der Maske 556 geschützt und kann deshalb durch den Ätzprozess im Wesentlichen unversehrt bleiben.
  • Nach dem Ätzprozess kann die Maske 556 mit Hilfe eines bekannten Resiststripverfahrens entfernt werden und es kann ein weiterer Ätzprozess durchgeführt werden, der dafür ausgelegt ist, selektiv das Material der Ätzstoppschicht 554 zu entfernen und das Material oder die Materialien der ersten dielektrischen Schicht 551 und der zweiten dielektrischen Schicht 557 im Wesentlichen unversehrt zu lassen, um den Teil der Ätzstoppschicht 554 über dem ersten Transistorelement 502 zu entfernen. In anderen Ausführungsformen kann der Teil der Ätzstoppschicht 554 über dem ersten Transistorelement 502 auf der Halbleiterstruktur 500 verbleiben.
  • Die vorliegende Offenbarung ist nicht auf Ausführungsformen beschränkt, in denen der Ätzprozess, der zum Entfernen des Teils der zweiten dielektrischen Schicht 557 über dem ersten Transistorelement 502 mit Hilfe der Ätzstoppschicht 554 beendet wird, beschränkt. In anderen Ausführungsformen kann der Ätzprozess nach dem Ablauf einer vorbestimmten Ätzzeit beendet werden. In noch weiteren Ausführungsformen kann über der ersten dielektrischen Schicht eine Indikatorschicht ausgebildet werden, die ein Material enthält, das bei der Reaktion mit dem Ätzmittel eine chemische Verbindung bildet, deren Anwesenheit im Ätzmittel mit Hilfe bekannter Verfahren ermittelt werden kann. In Ausführungsformen, in denen der Ätzprozess einen Trockenätzprozess umfasst, kann die Anwesenheit der Verbindung mit Hilfe den Fachleuten wohlbekannter Techniken der Spektroskopie ermittelt werden. Der Ätzprozess kann nach einer Detektion der Anwesenheit der Verbindung im Ätzmittel, die anzeigt, dass der Teil der zweiten dielektrischen Schicht 557 über dem ersten Transistorelement 502 entfernt wurde und die Indikatorschicht an der Oberfläche der Halbleiterstruktur 500 freiliegt, beendet werden.
  • Nach dem Entfernen des Teils der zweiten dielektrischen Schicht 557 über dem ersten Transistorelement 502 wird über der Halbleiterstruktur 500 eine Schutzschicht 552 ausgebildet werden. Ähnlich wie die Schutzschicht 352, die in dem oben mit Bezug auf 2a und 2b beschriebenen Ausführungsformen verwendet wird, ist die Schutzschicht 552 dafür ausgelegt, ein Eindringen von Feuchtigkeit in dielektrischen Schichten 551, 557 im Wesentlichen zu verhindern oder zumindest zu verringern und sie umfasst siliziumreiches Tetraethylorthosilikat-Siliziumdioxid. Weitere Merkmale der Schutzschicht 552, wie beispielsweise die Dicke der Schutzschicht 552, können den Merkmalen der oben beschriebenen Schutzschicht 352 entsprechen.
  • Nach dem Ausbilden der Schutzschicht 552 kann über der Halbleiterstruktur 500 eine dritte dielektrische Schicht 553 ausgebildet werden. Ähnlich wie die zweite dielektrische Schicht 353 in den oben mit Bezug auf die 2a, 2b und 3 beschriebenen Ausführungsformen kann die dritte dielektrische Schicht 553 in manchen Ausführungsformen Tetraethylorthosilikat-Siliziumdioxid enthalten und mit Hilfe eines bekannten chemischen Dampfabscheidungsprozesses oder plasmaverstärkten chemischen Dampfabscheidungsprozesses ausgebildet werden. Andere Materialien als Tetraethylorthosilikat-Siliziumdioxid können ebenfalls verwendet werden. Merkmal der dritten dielektrischen Schicht 553, wie beispielsweise die Dicke der dritten dielektrischen Schicht 353 können Merkmalen der zweiten dielektrischen Schicht 353 in den oben mit Bezug auf 2a und 2b beschriebenen Ausführungsformen entsprechen.
  • Die vorliegende Erfindung ist nicht auf Ausführungsformen beschränkt, in denen die dritte dielektrische Schicht 553 ausgebildet wird. In anderen Ausführungsformen kann die dritte dielektrische Schicht 553 weggelassen werden und die Schutzschicht 552 kann eine Dicke haben, die so angepasst ist, dass ein Teil der Schutzschicht 552 während Verfahrensschritten, die nach dem Ausbilden der Schutzschicht 552 durchgeführt werden, auf der gesamten ersten dielektrischen Schicht 551 und der gesamten zweiten dielektrischen Schicht 552 verbleibt. In solchen Ausführungsformen können Merkmale der Schutzschicht 552 Merkmalen der oben mit Bezug auf 3 beschriebenen Schutzschicht 452 entsprechen.
  • Das Ausbilden der Schutzschicht 552 und wahlweise der dritten dielektrischen Schicht 553 kann dabei helfen, Probleme beim Ausbilden der ersten dielektrischen Schicht 551 und der zweiten dielektrischen Schicht 557 zu vermeiden, die durch die Form des Zwischenraums zwischen den Gateelektroden 506, 606 verursacht werden können. In modernen Halbleiterstrukturen kann ein Abstand zwischen dem ersten Transistorelement 502 und dem zweiten Transistorelement 602 relativ klein sein. Deshalb kann der Zwischenraum zwischen den Gateelektroden 506, 606 die Form eines relativ engen Grabens haben. In den oben beschriebenen Prozessen, die beim Ausbilden der dielektrischen Schichten 551, 557 durchgeführt werden, kann die Form des Zwischenraums gasförmige Ausgangsstoffe, die beim Abscheiden der dielektrischen Schichten 551, 557 verwendet werden und/oder Ätzgase, die beim Ätzen der dielektrischen Schichten 551, 557 verwendet werden, daran hindern, in den Zwischenraum einzudringen. Dies kann zu unerwünschten Effekten, wie etwa einer Entstehung von Hohlräumen, führen. Das Ausbilden der Schutzschicht 552 und wahlweise auch der dritten dielektrischen Schicht 553 kann dabei helfen, die Wahrscheinlichkeit, dass solche Probleme auftreten, zu verhindern, da so die dielektrischen Schichten 551, 557 eine geringere Dicke aufweisen können, so dass geringere Materialmengen abgeschieden und entfernt werden müssen.
  • Nach dem Ausbilden der ersten dielektrischen Schicht 551, der zweiten dielektrischen Schicht 557, der Schutzschicht 552 und wahlweise auch der dritten dielektrischen Schicht 553 kann eine elektrische Verbindung zu den Transistorelementen 502, 602 ausgebildet werden. Die elektrischen Verbindungen können in Form von Kontaktöffnungen 515, 516, 517, 518, 519, 520, die über den Sourcegebieten 507, 607, den Gateelektroden 506, 606 und den Draingebieten 508, 608 der Transistorelemente 502, 602 ausgebildet werden, bereitgestellt werden. Ähnlich wie in den oben mit Bezug auf die 2a, 2b und 3 beschriebenen Ausführungsformen kann das Ausbilden der elektrischen Verbindungen einen chemisch-mechanischen Polierprozess zum Planarisieren der Oberfläche der Halbleiterstruktur 500, einen Fotolithografieprozess zum Ausbilden einer Maske über der Halbleiterstruktur 500, einen oder mehrere Ätzprozesse zum Ausbilden der Kontaktöffnungen 515– 520, eine Abscheidung einer Schicht aus dem elektrisch leitfähigen Material und einen weiteren chemisch-mechanischen Polierprozess zum Entfernen von Teilen der Schicht aus dem elektrisch leitfähigen Material außerhalb der Kontaktöffnungen 515–520 umfassen.
  • In Ausführungsformen, in denen sowohl die Schutzschicht 552 als auch die dritte dielektrische Schicht 553 bereitgestellt wird, kann eine Dicke der dritten dielektrischen Schicht 553 so angepasst sein, dass während und nach Abschluss der Verarbeitungsschritte zumindest ein Teil der dritten dielektrischen Schicht 553 auf der gesamten Schutzschicht 552 verbleibt.
  • In Ausführungsformen, in denen die Schutzschicht 552 ausgebildet wird und die dritte dielektrische Schicht 553 weggelassen wird, kann eine Dicke der Schutzschicht 552 so angepasst sein, dass nach Abschluss der Ausbildung der elektrischen Verbindungen zumindest ein Teil der Schutzschicht 552 über der gesamten ersten dielektrischen Schicht 551 und der gesamten zweiten dielektrischen Schicht 557 verbleibt.

Claims (16)

  1. Verfahren zum Ausbilden einer Halbleiterstruktur mit: Bereitstellen eines Halbleitersubstrats mit mindestens einem Transistorelement; Ausbilden einer Ätzstoppschicht über dem Transistorelement; Ausbilden einer elastisch verspannten ersten dielektrischen Schicht über der Ätzstoppschicht; Ausbilden einer Schutzschicht, die dafür ausgelegt ist, ein Eindringen von Feuchtigkeit in die erste dielektrische Schicht zu verhindern, über der ersten dielektrischen Schicht, wobei die Schutzschicht siliziumreiches Tetraethylorthosilikat-Siliziumdioxid umfasst, und wobei die Dichte der Siliziumatome in der Schutz schicht größer als die Hälfte der Dichte der Sauerstoffatome in der Schutzschicht ist, und Ausbilden mindestens einer elektrischen Verbindung zu dem Transistorelement, wobei zumindest ein Teil der Schutzschicht nach Abschluss des Ausbildens der mindestens einen elektrischen Verbindung über der ersten dielektrischen Schicht verbleibt.
  2. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 1, das zusätzlich ein Ausbilden einer zweiten dielektrischen Schicht über der Schutzschicht vor dem Ausbilden der mindestens einen elektrischen Verbindung umfasst, wobei eine Dicke der zweiten dielektrischen Schicht derart ausgelegt ist, dass zumindest ein Teil der zweiten dielektrischen Schicht während des Ausbildens der mindestens einen elektrischen Verbindung nicht entfernt wird.
  3. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 2, bei dem die zweite dielektrische Schicht mit einer Dicke in einem Bereich von ungefähr 300 nm bis ungefähr 700 nm ausgebildet wird.
  4. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 3, bei dem die Schutzschicht eine Dicke in einem Bereich von ungefähr 10 nm bis ungefähr 30 nm hat.
  5. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 1, bei dem eine Dicke der Schutzschicht derart ausgelegt ist, dass zumindest ein Teil der Schutzschicht während des Ausbildens der mindestens einen elektrischen Verbindung nicht entfernt wird.
  6. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 5, bei dem sich eine Dicke der Schutzschicht in einem Bereich von ungefähr 350 nm bis ungefähr 700 nm befindet.
  7. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 1, bei dem die erste dielektrische Schicht eine Dicke in einem Bereich von ungefähr 50 nm bis ungefähr 200 nm aufweist.
  8. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 1, bei dem die erste dielektrische Schicht eine intrinsische elastische Zugspannung aufweist.
  9. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 8, bei dem das Ausbilden der ersten dielektrischen Schicht umfasst: Abscheiden der ersten dielektrischen Schicht über der Halbleiterstruktur; und Aussetzen der ersten dielektrischen Schicht an ein Plasma, das dafür ausgelegt ist, mindestens eines von einer physikalischen und einer chemischen Struktur der ersten dielektrischen Schicht zu verändern, um die intrinsische elastische Zugspannung zu vergrößern.
  10. Verfahren zum Ausbilden einer Halbleiterstruktur mit: Bereitstellen eines Halbleitersubstrats mit einem ersten Transistorelement und einem zweiten Transistorelement; Ausbilden einer Ätzstoppschicht über dem ersten Transistorelement und dem zweiten Transistorelement; Ausbilden einer ersten dielektrischen Schicht über dem ersten Transistorelement und einer zweiten dielektrischen Schicht über dem zweiten Transistorelement, wobei die erste dielektrische Schicht und die zweite dielektrische Schicht über der Ätzstoppschicht ausgebildet werden, und wobei eine von der ersten dielektrischen Schicht und der zweiten dielektrischen Schicht eine intrinsische elastische Spannung aufweist; und Ausbilden einer Schutzschicht über der ersten dielektrischen Schicht und der zweiten dielektrischen Schicht, wobei die Schutzschicht dafür ausgelegt ist, ein Eindrin gen von Feuchtigkeit in die erste dielektrische Schicht und die zweite dielektrische Schicht zu verhindern, wobei die Schutzschicht siliziumreiches Tetraethylorthosilikat-Siliziumdioxid umfasst, und wobei die Dichte der Siliziumatome in der Schutzschicht größer als die Hälfte der Dichte der Sauerstoffatome in der Schutzschicht ist.
  11. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 10, zusätzlich mit Ausbilden einer dritten dielektrischen Schicht über der ersten dielektrischen Schicht und der zweiten dielektrischen Schicht.
  12. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 10, zusätzlich mit Ausbilden einer dritten dielektrischen Schicht über der Schutzschicht.
  13. Halbleiterstruktur mit: einem Halbleitersubstrat mit mindestens einem Transistorelement; einer Ätzstoppschicht, die über dem Transistorelement ausgebildet ist; einer ersten dielektrischen Schicht, die eine intrinsische elastische Spannung aufweist und über der Ätzstoppschicht ausgebildet ist; einer Schutzschicht, die dafür ausgelegt ist, ein Eindringen von Feuchtigkeit in die erste dielektrische Schicht zu verhindern, wobei die Schutzschicht über der ersten dielektrischen Schicht ausgebildet ist, wobei die Schutzschicht siliziumreiches Tetraethylorthosilikat-Siliziumdioxid umfasst, und wobei die Dichte der Siliziumatome in der Schutzschicht größer als die Hälfte der Dichte der Sauerstoffatome in der Schutzschicht ist; und einer zweiten dielektrischen Schicht, die über der Schutzschicht ausgebildet ist.
  14. Halbleiterstruktur nach Anspruch 13, in der die erste dielektrische Schicht eine Dicke in einem Bereich von ungefähr 50 nm bis ungefähr 200 nm aufweist, die Schutzschicht eine Dicke in einem Bereich von ungefähr 10 nm bis ungefähr 30 nm aufweist und die erste dielektrische Schicht, die Schutzschicht und die zweite dielektrische Schicht zusammen eine Dicke in einem Bereich von ungefähr 250 nm bis ungefähr 450 nm aufweisen.
  15. Halbleiterstruktur nach Anspruch 13 mit einem ersten Transistorelement und einem zweiten Transistorelement, wobei die Ätzstoppschicht sowohl über dem ersten Transistorelement als auch über dem zweiten Transistorelement ausgebildet ist, die erste dielektrische Schicht über dem ersten Transistorelement ausgebildet ist und über dem zweiten Transistorelement eine dritte dielektrische Schicht ausgebildet ist, und die Schutzschicht und die zweite dielektrische Schicht sowohl über dem ersten Transistorelement als auch über dem zweiten Transistorelement ausgebildet sind.
  16. Halbleiterstruktur nach Anspruch 15, in der eine von der ersten dielektrischen Schicht und der dritten dielektrischen Schicht eine intrinsische elastische Druckspannung aufweist.
DE102007030021A 2007-06-29 2007-06-29 Verfahren zum Ausbilden einer Halbleiterstruktur mit einem Feldeffekttransistor, der ein verspanntes Kanalgebiet aufweist und Halbleiterstruktur Active DE102007030021B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102007030021A DE102007030021B4 (de) 2007-06-29 2007-06-29 Verfahren zum Ausbilden einer Halbleiterstruktur mit einem Feldeffekttransistor, der ein verspanntes Kanalgebiet aufweist und Halbleiterstruktur
US12/017,793 US7858531B2 (en) 2007-06-29 2008-01-22 Method of forming a semiconductor structure comprising a field effect transistor having a stressed channel region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007030021A DE102007030021B4 (de) 2007-06-29 2007-06-29 Verfahren zum Ausbilden einer Halbleiterstruktur mit einem Feldeffekttransistor, der ein verspanntes Kanalgebiet aufweist und Halbleiterstruktur

Publications (2)

Publication Number Publication Date
DE102007030021A1 DE102007030021A1 (de) 2009-01-02
DE102007030021B4 true DE102007030021B4 (de) 2010-04-01

Family

ID=40075966

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007030021A Active DE102007030021B4 (de) 2007-06-29 2007-06-29 Verfahren zum Ausbilden einer Halbleiterstruktur mit einem Feldeffekttransistor, der ein verspanntes Kanalgebiet aufweist und Halbleiterstruktur

Country Status (2)

Country Link
US (1) US7858531B2 (de)
DE (1) DE102007030021B4 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8164141B2 (en) 2005-10-06 2012-04-24 United Microelectronics Corp. Opening structure with sidewall of an opening covered with a dielectric thin film
US8236702B2 (en) * 2005-10-06 2012-08-07 United Microelectronics Corp. Method of fabricating openings and contact holes
US20100038670A1 (en) * 2008-08-18 2010-02-18 Luminus Devices, Inc. Illumination assembly including chip-scale packaged light-emitting device
US9142804B2 (en) * 2010-02-09 2015-09-22 Samsung Display Co., Ltd. Organic light-emitting device including barrier layer and method of manufacturing the same
US20130189822A1 (en) * 2012-01-24 2013-07-25 Globalfoundries Inc. Methods of fabricating integrated circuits with the elimination of voids in interlayer dielectics
CN107946367B (zh) * 2017-11-20 2021-04-27 京东方科技集团股份有限公司 一种薄膜晶体管的制作方法及薄膜晶体管
US10825721B2 (en) * 2018-10-23 2020-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. Insulating cap on contact structure and method for forming the same
CN111354783B (zh) * 2018-12-21 2024-02-20 苏州捷芯威半导体有限公司 一种半导体器件及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060223255A1 (en) * 2004-03-10 2006-10-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method for selectively stressing MOSFETs to improve charge carrier mobility

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5654589A (en) * 1995-06-06 1997-08-05 Advanced Micro Devices, Incorporated Landing pad technology doubled up as local interconnect and borderless contact for deep sub-half micrometer IC application
US6475925B1 (en) * 2000-04-10 2002-11-05 Motorola, Inc. Reduced water adsorption for interlayer dielectric
DE102004052578B4 (de) * 2004-10-29 2009-11-26 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Erzeugen einer unterschiedlichen mechanischen Verformung in unterschiedlichen Kanalgebieten durch Bilden eines Ätzstoppschichtstapels mit unterschiedlich modifizierter innerer Spannung
US20060292774A1 (en) * 2005-06-27 2006-12-28 Macronix International Co., Ltd. Method for preventing metal line bridging in a semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060223255A1 (en) * 2004-03-10 2006-10-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method for selectively stressing MOSFETs to improve charge carrier mobility

Also Published As

Publication number Publication date
US7858531B2 (en) 2010-12-28
DE102007030021A1 (de) 2009-01-02
US20090001453A1 (en) 2009-01-01

Similar Documents

Publication Publication Date Title
DE102004042167B4 (de) Verfahren zum Ausbilden einer Halbleiterstruktur, die Transistorelemente mit unterschiedlich verspannten Kanalgebieten umfasst, und entsprechende Halbleiterstruktur
DE102007030021B4 (de) Verfahren zum Ausbilden einer Halbleiterstruktur mit einem Feldeffekttransistor, der ein verspanntes Kanalgebiet aufweist und Halbleiterstruktur
DE112006001169B4 (de) Verfahren zur Herstellung eines SOI-Bauelements
DE102006046374B4 (de) Verfahren zum Reduzieren der Lackvergiftung während des Strukturierens von Siliziumnitridschichten in einem Halbleiterbauelement
DE102010064289B4 (de) Größenreduzierung von Kontaktelementen und Kontaktdurchführungen in einem Halbleiterbauelement durch Einbau eines zusätzlichen Abschrägungsmaterials
DE102010029533B3 (de) Selektive Größenreduzierung von Kontaktelementen in einem Halbleiterbauelement
DE102019201354A1 (de) Gate-Schnitt-Struktur mit Liner-Abstandshalter und zugehöriges Verfahren
DE10246718A1 (de) Feldeffekttransistor mit lokaler Source-/Drainisolation sowie zugehöriges Herstellungsverfahren
WO2006094495A1 (de) Herstellung eines traegerscheiben-kontakts in grabenisolierten integrierten soi schaltungen mit hochspannungs-bauelementen
DE102014119641B4 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE102010040071B4 (de) Verfahren zur Wiederherstellung von Oberflächeneigenschaften empfindlicher Dielektrika mit kleinem ε in Mikrostrukturbauelementen unter Anwendung einer in-situ-Oberflächenmodifizierung
DE102007025326B4 (de) Verfahren zum Ausbilden einer Halbleiterstruktur, das eine Implantation von Ionen in eine zu ätzende Materialschicht umfasst
DE102007030058B3 (de) Technik zur Herstellung eines dielektrischen Zwischenschichtmaterials mit erhöhter Zuverlässigkeit über einer Struktur, die dichtliegende Leitungen aufweist
DE102004057762B4 (de) Verfahren zur Herstellung einer Halbleiterstruktur mit Ausbilden eines Feldeffekttransistors mit einem verspannten Kanalgebiet
DE102006041006B4 (de) Verfahren zur Strukturierung von Kontaktätzstoppschichten unter Anwendung eines Planarisierungsprozesses
DE102004052577B4 (de) Verfahren zur Herstellung einer dielektrischen Ätzstoppschicht über einer Struktur, die Leitungen mit kleinem Abstand enthält
DE102006046380B4 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit einem elastisch verspannten Kanalgebiet und Feldeffekttransistor
DE102005063129B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Isolationsgraben mit reduzierter Seitenwandverspannung
DE102005022574A1 (de) Halbleiterspeicherbauelement mit Isolationsgrabenstruktur und zugehöriges Herstellungsverfahren
DE102008021565B4 (de) Verfahren zum selektiven Entfernen eines Abstandshalters in einem dualen Verspannungsschichtverfahren
DE102007030020B4 (de) Verfahren zum Ausbilden einer Halbleiterstruktur mit einem Ausbilden von mindestens einer Seitenwandabstandshalterstruktur
DE10361635B4 (de) Verfahren zur Herstellung eines Abstandselements für ein Leitungselement durch anwenden einer Ätzstoppschicht, die durch eine stark richtungsgebundene Abscheidetechnik aufgebracht wird und Transistor mit Abstandselement
DE10233195A1 (de) Halbleitervorrichtung mit Grabenisolierung und Verfahren zu deren Herstellung
DE102007057686A1 (de) Verfahren und Halbleiterbauelement mit einer Schutzschicht zum Reduzieren der Verspannungsrelaxation in einer Doppelverspannungsbeschichtungstechnik
DE102008011928B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements unter Verwendung einer Ätzstoppschicht mit geringerer Dicke zum Strukturieren eines dielektrischen Materials

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition