-
Im
Allgemeinen betrifft die vorliegende Erfindung das Gebiet der Halbleiterherstellung
und betrifft insbesondere Grabenisolationsstrukturen, die typischerweise
in modernen Halbleiterbauelementen eingesetzt werden, um benachbarte
Schaltungselemente voneinander elektrisch zu isolieren, und betrifft insbesondere
Techniken für
die Einstellung von Eigenschaften von Grabenisolationsstrukturen,
etwa Eckenverrundung um darin erzeugte Restverspannung.
-
Das
anhaltende Bestreben zum ständigen Verbessern
der Leistungsfähigkeit
von Mikrostrukturen, etwa von integrierten Schaltungen, erfordert nicht
nur ein ständiges
Reduzieren der Strukturgrößen der
Schaltungselemente, sondern erfordert auch eine Struktur, die in
zuverlässiger
Weise benachbarte Schaltungselemente elektrisch voneinander isoliert, wobei
die verfügbare
Chipfläche
zur Herstellung von Isolationsstrukturen bei Verringerung der Strukturgrößen der
Schaltungselementen und bei Ansteigen ihrer Anzahl ebenso abnimmt.
Für integrierte
Schaltungen mit Schaltungselementen mit einer Strukturgröße von ungefähr 1 μm und weniger
werden vorzugsweise die gut etablierten Isolationsstrukturen, etwa
die LOCOS-Struktur (lokale Oxidation von Silizium) durch weniger
platzverbrauchende und zuverlässigere
Grabenisolationsstrukturen ersetzt, die die Herstellung eines vertikalen
Grabens, der das betrachtete Schaltungselement umschließt, erfordert. Zusätzlich zur
Reduzierung der Chipfläche,
die von der Grabenisolationsstruktur im Vergleich zur LOCOS-Struktur
eingenommen wird, liefert die zuerst genannte Struktur eine im Wesentlichen
ebene Oberfläche
für nachfolgende
Photolithographieprozesse, wodurch die Auflösung der Photolithographieprozesse
im Vergleich zu einer stark variierenden Topographie der LOCOS-Struktur
verbessert wird. Obwohl die Einführung
von Grabenisolationsstrukturen in den Fertigungsprozess für integrierte
Schaltungen deutlich die Bauteilzuverlässigkeit sowie die Packungsdichte
erhöht,
treten gewisse Probleme bei der Fertigung von Grabenisolationsstrukturen
auf, insbesondere wenn die Abmessungen der Grabenisolationsstruktur
und der zugehöri gen
Schaltungselemente im Bereich deutlich unter 1 μm liegen. Für Abmessungen in dieser Größenordnung
entstehen relativ hohe elektrische Felder an scharfen Ecken bzw.
Kanten der Grabenisolationsstrukturen und können daher den Betrieb der
Schaltungselemente, etwa von Feldeffekttransistoren, Kondensatoren
und dergleichen, beeinflussen, woraus sich schließlich ein
erhöhter Leckstrom
zwischen benachbarten Schaltungselementen ergibt. Die Herstellung
einer Grabenisolationsstruktur erfordert im Allgemeinen das Anwenden von
Photolithographieverfahren und anisotropen Ätztechniken, wobei insbesondere
obere Kanten der Gräben
auf Grund des anisotropen Ätzprozesses
relativ scharfe Ecken besitzen, die nicht in ausreichender Weise
durch Steuerung der Prozessparameter des Ätzprozess verrundet werden.
Daher ist es üblich,
ein thermisch gewachsenes Oxid an inneren Oberflächen des Grabens zu bilden,
um damit einen größeren Krümmungsradius
insbesondere an oberen Ecken der Isolationsgräben vorzusehen, wobei jedoch
eine erhöhte
Dicke des thermisch gewachsenen Oxids eine zusätzliche kompressive Spannung bzw.
Verspannung mit sich bringt, die wiederum die Bauteileigenschaften
des benachbarten Schaltungselements nachteilig beeinflussen kann.
-
Mit
Bezug zu den 1a bis 1e wird
die Herstellung einer konventionellen Isolationsstruktur detaillierter
beschrieben.
-
In 1a umfasst
ein Halbleiterbauelement 100 ein Substrat 101,
beispielsweise ein Halbleitersubstrat, etwa eine Siliziumscheibe
oder ein dielektrisches Substrat, das eine Halbleiterschicht, etwa
ein SOI-(Silizium-auf-Isolator)Substrat trägt. Eine Oxidschicht 102 ist über dem
Substrat 101 beispielsweise in Form von Siliziumdioxid
gebildet, woran sich eine weitere dielektrische Schicht 103 anschließt, deren Materialzusammensetzung
vorzugsweise so festgelegt ist, um als eine Stoppschicht während eines CMP-Prozesses
zu dienen, der in einem späteren Fertigungsstadium
erforderlich ist. Beispielsweise kann die Schicht 103 als
eine Siliziumnitridschicht vorgesehen werden. Eine Lackmaskenschicht 104 ist über der
Siliziumnitridschicht 103 ausgebildet und besitzt darin
eine Öffnung 105,
deren Abmessungen im Wesentlichen den Abmessungen eines in dem Substrat 101 herzustellenden
Grabens entsprechen. Es sollte beachtet werden, dass abhängig von
der Art der eingesetzten Photolithographietechnik, die Lackmaske 104 eine
antireflektierende Beschichtung aufweist, um die Auflösung des
Photolithographieprozesses zu verbessern.
-
Ein
typischer Prozessablauf zur Herstellung der Halbleiterstruktur 100 kann
die folgenden Prozesse umfassen. Die Oxidschicht 102 wird
mittels eines konventionellen Oxidationsprozesses gebildet oder
kann durch chemische Dampfabscheidung (CVD) aus geeigneten Vorstufengasen
abgeschieden werden. Anschließend
wird die Siliziumnitridschicht 103 abgeschieden, woran
sich das Aufbringen einer Lackschicht anschließt, die nachfolgend durch Photolithographie
zur Herstellung der Öffnung 105 strukturiert
wird. Die lateralen Abmessungen der Öffnung 105 hängen von
der speziellen Gestaltung der herzustellenden Schaltung ab und können moderne
Photolithographieverfahren erfordern, wenn beispielsweise Strukturgrößen im Bereich
von ungefähr
0,2 μm und
weniger herzustellen sind.
-
1b zeigt
schematisch die Halbleiterstruktur 100 mit einem Graben 106,
der in der Siliziumnitridschicht 103, der Oxidschicht 102 und
teilweise in dem Substrat 101 gebildet ist. Der Graben 106 besitzt
untere Ecken oder Kanten 107, die eine Verrundung oder
einen Krümmungsradius
aufweisen, der von den Eigenheiten des anisotropen Ätzprozesses
abhängt.
An einem oberen Bereich des Grabens bildet jedoch die Grenzfläche zwischen
der Oxidschicht 102, dem Substrat 101 und dem
Graben 106, die als 108 bezeichnet ist, eine relativ
scharfe Ecke oder Kante, die nicht in einfacher Weise während des Ätzprozesses
auf Grund der Eigenschaften des anisotropen Ätzprozesses verrundet werden
können. Da
scharfe Ecken, beispielsweise die Bereiche 108 beim Anlegen
einer Spannung relativ hohe elektrische Felder in Bereichen, die
benachbart zu dem Graben 106 sind, hervorrufen, werden
typischerweise Gegenmaßnahmen
getroffen, um die Ecken 107 und insbesondere die Bereiche 108 zu
verrunden, um damit den nachteiligen Einfluss auf ein Schaltungselement,
etwa einen Feldeffekttransistor, zu minimieren, der in der Nähe des Isolationsgrabens 106 hergestellt
ist.
-
Daher
wird im Allgemeinen eine thermische Oxidbeschichtung auf inneren
Oberflächen
des Grabens 106 aufgewachsen, um insbesondere einen größeren Krümmungsradius
in den Bereichen 108 an der Grenzfläche zwischen dem dielektrischen
Siliziumdioxid 102 und dem Material des Substrats 101 zu erreichen.
Es zeigt sich jedoch, dass das Aufwachsen eines thermischen Oxids
in dem Graben 106 und das nachfolgende Abscheiden des Hauptanteils
des Oxids zum Auffüllen
des Grabens 106 mit einem dielektrischen Material zu einer
reduzierten Qualität
des abgeschiedenen Oxids führen
kann, das dann eine höhere Ätzrate im
Vergleich zu dem benachbarten thermischen Beschichtungsoxid aufweist,
wodurch möglicherweise
das Erzeugen von Einkerbungen während
des Entfernens der Siliziumnitridschicht 103 hervorgerufen
wird. Daher wird in einigen konventionellen Vorgehensweisen ein
sogenannter Prozess „mit
später
Beschichtung” eingesetzt,
in der der Hauptteil des Oxids vor dem Herstellen der thermischen
Oxidbeschichtung innerhalb des Grabens 106 abgeschieden
wird.
-
1c zeigt
schematisch die Halbleiterstruktur 100 mit einer Siliziumdioxidschicht 109,
die über
dem Graben 106 in einem Maße gebildet ist, so dass der
Graben 106 in zuverlässiger
Weise bis zumindest zu der Siliziumnitridschicht 103 gefüllt ist. Geeignete
Abscheideverfahren, etwa chemische Dampfabscheidung mit Vorstufengasen
TEOS, Sauerstoff und Ozon in einem Temperaturbereich von ungefähr 350°C bis ungefähr 650° können verwendet werden,
um den Graben 106 im Wesentlichen ohne das Erzeugen von
Hohlräumen
darin aufzufüllen.
-
1d zeigt
schematisch die Halbleiterstruktur 100 mit einer thermischen
Oxidschicht 110, die an oxidierbaren inneren Flächen des
Grabens 106 gebildet ist, wobei insbesondere die Verrundung an
den Bereichen 108 deutlich erhöht ist.
-
Die
thermische Oxidschicht 110 kann durch Einbringen des Substrats 101 in
eine oxidierende Umgebung 112 bei einer erhöhten Temperatur
gebildet werden, wobei gleichzeitig das dielektrische Oxidmaterial
der Schicht 109 verdichtet wird. Durch geeignetes Einstellen
der Prozessparameter des Oxidationsprozesses kann eine Dicke der
thermischen Oxidschicht 110 entsprechend den Entwurfserfordernissen
eingestellt werden. Obwohl eine erhöhte Dicke der thermischen Oxidschicht 110 vorteilhaft
ist im Hinblick auf die Verrundung, d. h. den Krümmungsradius, der Bereiche 108,
zeigt es sich dennoch, dass eine mechanische Spannung bzw. Verspannung 111 innerhalb
des Grabens 106 erzeugt wird, da das Volumen des thermischen
Oxids, das in der Schicht 110 geschaffen wird, das Volumen des
verbrauchten Siliziums des Substrats 101 übersteigt.
Die mechanische Verspannung 111, die von dem Wachstum der
thermischen Oxidschicht 110 hervorgerufen wird, kann jedoch
die Bauteileigenschaften benachbarter Schaltungselemente negativ beeinflussen,
indem beispielsweise Gitterschäden
in der Kristallstruktur hervorgerufen werden, und dies kann zunehmen,
wenn Hochtemperaturausheizzyklen während der weiteren Bearbeitungsschritte
ausgeführt
werden. Daher ist ein Kompromiss hinsichtlich des gewünschten
Maßes
an Verrundung der Bereiche 108 und dem Betrag einer akzeptierbaren
mechanischen Verspannung 111, die durch die thermische
Oxidschicht 110 hervorgerufen wird, zu machen. Da eine
Vielzahl unterschiedlicher Schaltungselemente mit einer unterschiedlichen
Empfindlichkeit für
nicht gewünschte
elektrische Felder und für
eine kompressive Verspannung für
gewöhnlich
in einer integrierten Schaltung hergestellt werden, repräsentieren
die Isolationsgräben 106 einen
Kompromiss im Hinblick auf die empfindlichste Art an Schaltungselementen.
-
1e zeigt
schematisch die Halbleiterstruktur 100 nach dem Entfernen überschüssigen Materials
der Oxidschicht 109 durch chemisch-mechanisches Polieren
(CMP). Die Dicke der Siliziumnitridschicht 103, die als
eine CMP-Stoppschicht dient, wird ebenso während des CMP verringert, wobei
die anfängliche
Dicke der Siliziumnitridschicht 103 so gewählt ist,
dass im Wesentlichen die Integrität des Substrats 101 über die
gesamte Substratoberfläche hinweg
gewährleistet
ist. Nachfolgend wird die restliche Siliziumnitridschicht 103 sowie
auch die Oxidschicht 102 durch geeignete nasschemische Ätzprozesse
(nicht gezeigt) entfernt.
-
Die
Patentschrift
US 6
657 276 B1 offenbart einen Flachgrabenisolationsprozess,
wobei ein Beschichtungsmaterial mit einer hohen relativen Dielektrizitätskonstante
(k > 10) eingesetzt
wird, um Verspannungen zu erzeugen.
-
Die
Patentanmeldung US 2004/0212035 A1 offenbart Transistoren mit unterschiedlich
verspannten Kanälen,
wobei die unterschiedlichen Verspannungen durch eine geeignete Modifikation
der umgebenden Grabenisolation erzielt werden. In dem Isolationsgraben
wird eine Siliziumnitridbeschichtung gebildet, die anschließend durch
Implantation oder teilweises Entfernen selektiv modifiziert wird.
-
Angesichts
der zuvor beschriebenen Situation besteht ein Bedarf für eine Technik
für die
Herstellung von Grabenisolationsstrukturen, die ein höheres Maß an Flexibilität beim Anpassen
der Grabenisolation an ein spezielles Schaltungselement ermöglicht.
-
Überblick über die Erfindung
-
Im
Allgemeinen richtet sich die vorliegende Erfindung an eine Technik,
die die Herstellung einer Isolationsgrabenstruktur mit geringerer
kompressiver Verspannung ermöglicht,
wobei dennoch ein gewünschtes
Maß an
Kantenverrundung bereitgestellt wird. Um die kompressive Verspannung,
die typischerweise in konventionellen Verfahren zur Herstellung
von Grabenisolationsstrukturen in modernen Halbleiterbauelementen
angetroffen wird, zu reduzieren, wird die Herstellung einer Beschichtung
durch thermische Oxidation, beispielsweise auf der Grundlage eines
Vorgehens mit einer späten
Beschichtung weggelassen und es wird eine nicht oxidierbare Beschichtung
vor dem Auffüllen
des Grabens mit einem isolierenden Füllmaterial angewendet.
-
Die
Aufgabe der vorliegenden Erfindung wird durch die Verfahren der
Ansprüche
1 und 11 gelöst.
-
Kurze Beschreibung der Zeichnungen
-
Weitere
Vorteile, Aufgaben und Ausführungsformen
der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert
und gehen deutlicher aus der folgenden detaillierten Beschreibung
hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert
wird, in denen:
-
1a bis 1e schematisch
Querschnittsansichten eines Halbleiterbauelements mit einem konventionellen
Isolationsgraben während
diverser Fertigungsphasen zeigen;
-
2a bis 2e schematisch
Querschnittsansichten eines Halbleiterbauelements zeigen, das einen
Isolationsgraben mit geringerer kompressiver Verspannung auf Grund
einer nicht oxidierbaren Beschichtung, die an Seitenwänden des
Grabens ausgebildet ist, gemäß anschaulicher
Ausführungsformen
der vorliegenden Erfindung aufweist; und
-
3a bis 3d schematisch
Querschnittsansichten eines Isolationsgrabens mit reduzierter kompressiver
Verspannung zeigen, der gemäß weiterer
anschaulicher Ausführungsformen
der vorliegenden Erfindung gebildet ist.
-
Detaillierte Beschreibung
-
Im
Allgemeinen richtet sich die vorliegende Erfindung an eine Technik
für die
Herstellung von Isolationsgräben
in äußerst modernen
Halbleiterbauelementen, wobei ein hohes Maß an Eckenverrundung insbesondere
an der oberen Kante des Isolationsgrabens erreicht wird. Gemäß einem
Aspekt der vorliegenden Erfindung kann ein konventionell thermisch gewachsenes
Siliziumdioxid weggelassen oder entfernt werden, nachdem ein gewünschtes
Maß an Eckenverrundung
erreicht ist. In anschaulichen Ausführungsformen wird ein nicht
oxidierbares Beschichtungsmaterial zumindest an Seitenwändenbereichen eines
entsprechenden Isolationsgrabens gebildet, was auf der Grundlage
geeigneter Abscheiderezepte hergestellt werden kann, um damit eine
kompressive Verspannung zu reduzieren, die typischerweise in einer
konventionellen Vorgehensweise mit später Beschichtung auftritt.
-
Mit
Bezug zu den 2a bis 2e und 3a bis 3d werden
weitere anschauliche Ausführungsformen
der vorliegenden Erfindung nunmehr detaillierter beschrieben, wobei
eine nicht oxidierbare Beschichtung an Seitenwänden der entsprechenden Isolationsgräben ge bildet
wird, und wobei ein Oxidationsprozess im Wesentlichen während des
Verdichtens und anderer thermischer Wärmebehandlungen nach dem Abscheiden
eines isolierenden Füllmaterials
in dem Graben vermieden wird. Folglich kann eine unerwünschte Erzeugung
von kompressiver Verspannung deutlich reduziert werden, während gleichzeitig
ein hohes Maß an
Kantenverrundung sowie ein hohes Maß an Kompatibilität mit einem
konventionellen Prozessablauf erreicht wird.
-
2a zeigt
schematisch eine Querschnittsansicht eines Halbleiterbauelements 200,
das ein Substrat 201 aufweist, das ein Halbleitersubstrat, etwa
ein Siliziumsubstrat sein kann, das für die Herstellung von Halbleiterschaltungselementen
darauf und darin geeignet ist. Zu diesem Zweck kann das Substrat 201 eine
Halbleiterschicht 220 aufweisen, etwa eine Siliziumschicht,
eine Germaniumschicht, eine Galliumarsenidschicht, oder eine Schicht
mit diversen anderen Arten von II-VI oder III-V-Halbleiterverbindungen
oder Kombinationen dieser Materialien aufweisen. Das Substrat 201 kann
in Verbindung mit der Halbleiterschicht 220 eine beliebige
Art eines Substrats repräsentieren,
das für
die Herstellung von Schaltungselementen darin geeignet ist. In einigen anschaulichen
Ausführungsformen
repräsentiert
das Substrat 201 in Verbindung mit der Schicht 220 ein Siliziumvollsubstrat,
während
in anderen anschaulichen Ausführungsformen
das Substrat 201 in Verbindung mit der Schicht 220 ein
SOI-Substrat (Silizium oder Halbleiter auf Isolator) repräsentiert,
wobei das Substrat 201 aus einem isolierenden Material
aufgebaut ist oder darauf ausgebildet eine isolierende Schicht aufweist,
auf der die Halbleiterschicht 220 gebildet ist. Da der
Hauptanteil an integrierten Schaltungen gegenwärtig auf der Grundlage von
Silizium hergestellt wird, wird im Folgenden das Substrat 201 oder
die Halbleiterschicht 220 als ein siliziumbasiertes Material
bezeichnet, das bei Einwirkung einer oxidierenden Umgebung Siliziumdioxid
bildet. Das Halbleiterbauelement 200 umfasst ferner einen
Isolationsgraben 206, wobei der Isolationsgraben 206 innerhalb
eines Bereichs der Schicht 220 gebildet sein kann, oder
sich bis zu einer vergrabenen isolierenden Schicht (nicht gezeigt)
erstrecken kann, wenn eine SOI-Architektur betrachtet wird. Der
Isolationsgraben 206 kann eine Tiefe und eine laterale
Breite aufweisen, wie sie für
moderne Halbleiterbauelemente geeignet ist. Beispielsweise kann
in anspruchsvollen Anwendungen die Grabenbreite des Isolationsgrabens 206 bei
100 nm oder sogar weniger für äußerst moderne
Halbleiterbauelemente mit Transistorelementen mit einer Gatelänge von
90 nm oder weniger aufweisen. In einigen anschaulichen Ausführungsformen
umfasst das Halbleiterbauelement 200 in dieser Ferti gungsphase
eine oder mehrere zusätzliche Schichten
auf horizontalen Bereichen der Schicht 220, wie dies detaillierter
mit Bezug zu den 3a bis 3d beschrieben
ist.
-
Ein
typischer Prozessablauf zur Herstellung des Halbleiterbauelements 200,
wie es in 2a gezeigt ist, kann im Wesentlichen
die gleichen Prozesse enthalten, wie sie zuvor mit Bezug zu 1a beschrieben
sind. Somit wird der Isolationsgraben 206 in der Halbleiterschicht 220 auf
der Grundlage gut etablierter Photolithographie- und anisotroper Ätzverfahren
gebildet, wobei, wie zuvor erläutert
ist, beliebige geeignete ARC-(antireflektierende)Schichten vorgesehen
werden können.
Ferner können
vor dem Bilden des Isolationsgrabens 206 eine oder mehrere
zusätzliche
Schichten, etwa eine Siliziumdioxidschicht, eine Siliziumnitridschicht,
und dergleichen, gebildet werden, wie dies auch mit Bezug zu 1a beschrieben
ist. Unabhängig
davon, ob zusätzliche
dielektrische Schichten vor dem Strukturieren des Isolationsgrabens 206 gebildet
sind, wird in einer anschaulichen Ausführungsform nach der Herstellung
des Grabens 206 das Halbleiterbauelement 200 in
eine oxidierende Umgebung 221 eingebracht, um damit eine
thermisch gewachsene Opferoxidschicht 222 zu bilden, die
zu einer geeigneten Eckenverrundung an oberen Ecken oder Kanten 208 sowie
an unteren Ecken oder Kanten 207 führt. Der thermische Oxidationsprozess 221 kann
auf der Grundlage gut etablierter Rezepte ausgeführt werden, wobei die Oxidationsrate
auf der Grundlage der Temperatur, dem Sauerstoffanteil in der Umgebung 221,
dem Druck, und dergleichen gesteuert werden kann. Beispielsweise
wird in einigen anschaulichen Ausführungsformen im Wesentlichen
das gleiche Rezept angewendet, wie es auch zuvor für die Herstellung
der Oxidbeschichtung 102 in 1a beschrieben
ist. Nach dem Bilden der Opferoxidschicht 222 wird ein
geeigneter selektiver Ätzprozess
ausgeführt,
um die Schicht 222 zumindest an Seitenwandbereichen des Isolationsgrabens 206 zu
entfernen. Zu diesem Zweck wird in einigen anschaulichen Ausführungsformen
ein äußerst selektiver
nasschemischer Ätzprozess
auf der Grundlage von Flusssäure
gemäß gut etablierter
Rezepte ausgeführt,
um zumindest die Schicht 222 innerhalb des Isolationsgrabens 206 zu entfernen.
In einer anschaulichen Ausführungsform, wenn
andere dielektrische Schichten, etwa eine aus Siliziumnitrid aufgebaute
CMP-Stoppschicht, in dieser Fertigungsphase nicht vorgesehen sind,
wird die Schicht 222 auch von horizontalen Bereichen der Halbleiterschicht 222 entfernt.
Nach dem Abtragen der Opferschicht 222 zumindest von Seitenwandbereichen
der Isolationsstruktur 206 wird die weitere Bearbeitung
fortgesetzt, indem eine nicht oxidierbare Schicht abgeschieden wird,
um damit Seitenwandbereiche des Isolationsgrabens 206 abzudecken.
-
2b zeigt
schematisch das Halbleiterbauelement 200 nach dem Abscheiden
einer nicht oxidierbaren Schicht 223, die in einer anschaulichen Ausführungsform
aus Siliziumnitrid aufgebaut ist, während in einer weiteren anschaulichen
Ausführungsform
die Schicht 223 aus Siliziumoxinitrid, Siliziumkarbid,
stickstoffangereichertem Siliziumkarbid, und dergleichen aufgebaut
sein kann. Die nicht oxidierbare Schicht 223 kann auf der
Grundlage gut etablierter Rezepte hergestellt werden, wobei für Siliziumnitrid
gut erprobte CVD-(chemische Dampfabscheide-)Rezepte bei geringem
Druck angewendet werden können,
um die Schicht 223 mit einem hohen Maß an Formtreue und mit einer
gewünschten
Dicke zu bilden, die beispielsweise im Bereich von ungefähr 10 bis
50 nm liegen kann. Es sollte beachtet werden, dass die Schicht 223 auf
der Grundlage von Prozessparametern abgeschieden werden kann, die
für einen
gewünschten
kleinen Betrag einer inneren Verspannung sorgen. Beispielsweise
kann Siliziumnitrid mit hoher oder geringer Druckspannung oder Zugspannung
abgeschieden werden, wodurch die Möglichkeit geschaffen wird,
um nachteilige Auswirkungen auf Schaltungselemente deutlich zu reduzieren, die
benachbart zu dem Isolationsgraben 206 zu bilden sind.
-
In
einer anschaulichen Ausführungsform wird
das Halbleiterbauelement 200 einer Behandlung 224 unterzogen,
um zumindest einen Oberflächenbereich 223a der
nicht oxidierbaren Schicht 223 zu modifizieren. Die Modifizierung
durch die Behandlung 224 kann zu einem modifizierten Ätzverhalten des
Oberflächenbereichs 223a im
Vergleich zu dem nicht modifizierten Schichtbereich 223b in
Bezug auf ein spezifiziertes Ätzrezept
führen.
In einer anschaulichen Ausführungsform
ist die nicht oxidierbare Schicht 223 aus Siliziumnitrid
aufgebaut, das selektiv in Bezug auf Silizium und Siliziumdioxid
auf der Grundlage gut etablierter nasschemischer Ätzrezepte
unter Anwendung heißer
Phosphorsäure
geätzt werden
kann. In diesem Falle kann die Behandlung 224 den Oberflächenbereich 223a so
modifizieren, dass die Ätzrate
für den
nasschemischen Ätzprozess auf
der Grundlage heißer
Phosphorsäure
deutlich reduziert wird, wodurch dem Oberflächenbereich 223a eine
moderat hohe Ätzresistenz
gegenüber
heißer Phosphorsäure verliehen
wird. In einer Ausführungsform
kann die Behandlung 224 einen Chloroxidationsprozess bei
erhöhter
Temperatur beispielsweise im Bereich von ungefähr 500 bis 900°C auf der Grundlage
einer chlorenthaltenden Umgebung umfassen, die auch eine inerte
Gattung, etwa Edelgase, und dergleichen enthalten kann. Während der
Behandlung 224 kann der Oberflächenbereich 223a chemisch
mit dem Chlor in der Umgebung reagieren und kann daher eine modifizierte
O berflächenstruktur erhalten,
die dann eine deutlich erhöhte Ätzresistenz gegenüber heißer Phosphorsäure aufweisen
kann. Die Eindringtiefe der Behandlung 224, d. h. eine
Dicke des Oberflächenbereichs 223a,
kann auf der Grundlage von Prozessparametern, etwa der Temperatur,
dem Chloranteil, der Behandlungsdauer, und dergleichen gesteuert
werden. Beispielsweise können
geeignete Werte für
die oben genannten Prozessparameter auf der Grundlage von Experimenten
ermittelt werden, in denen die Abtragsrate in Bezug auf heiße Phosphorsäure für unterschiedliche
Werte eines oder mehrerer der Prozessparameter bestimmt wird.
-
In
einer noch weiteren anschaulichen Ausführungsform basiert die Behandlung 224 auf
einer Plasmaumgebung, die Sauerstoff enthalten kann, um damit eine
oxidierende Plasmaumgebung zu erzeugen, in der ein gewisses Maß an Siliziumdioxid
in dem Oberflächenbereich 223a gebildet
werden kann, wodurch deutlich der Ätzwiderstand für heiße Phosphorsäure erhöht wird.
Zu diesem Zweck kann eine Behandlung 224 in einer beliebigen
geeigneten Abscheide- oder Ätzanlage
ausgeführt
werden, die in der Lage ist, eine erforderliche Plasmaumgebung zu erzeugen.
In einer anschaulichen Ausführungsform wird
die Behandlung 224, wenn diese einen Plasmaoxidationsprozess
beinhaltet, in einer Abscheideanlage ausgeführt, die zum Ausführen eines
plasmaunterstützten
Abscheideprozesses geeignet ist. Beispielsweise kann die Schicht 223 mittels
einer plasmaunterstützten
Abscheidetechnik oder durch eine Abscheidetechnik bei geringem Druck,
d. h. ohne Bereitstellung einer Plasmaumgebung, mit der erforderlichen
Dicke aufgebracht werden, und anschließend kann eine geeignete sauerstoffbasierte
Plasmaumgebung hergestellt werden, um die Behandlung 224 auszuführen, wodurch
der Oberflächenbereich 223a gebildet
wird.
-
In
anderen anschaulichen Ausführungsformen
werden der Abscheideprozess und die Behandlung 224 als
separate Prozesse ausgeführt,
die in getrennten Prozessanlagen durchgeführt werden.
-
2c zeigt
schematisch das Halbleiterbauelement 200 in einem weiter
fortgeschrittenen Fertigungsstadium. Eine Schicht aus isolierendem
Material 209, das in einer anschaulichen Ausführungsform ein
Oxidmaterial, etwa Siliziumdioxid, ist, ist über der Schicht 223 gebildet,
so dass der Isolationsgraben 206 im Wesentlichen vollständig gefüllt ist,
so dass überschüssiges Material über horizontalen
Bereichen vorgesehen wird, um damit ein zuverlässiges Füllen des Grabens 206 sicherzustellen.
Das isolierende Material 209 kann gemäß gut etablierter Prozesse
unter Anwendung von beispielsweise TEOS, Sauerstoff und Ozon als
Vorstufenmaterialien bei einem Temperaturbereich von ungefähr 350°C bis 650°C gebildet
werden. In einigen anschaulichen Ausführungsformen wird das isolierende
Material 209 dann einer Wärmebehandlung bei erhöhter Temperatur
von ungefähr
700°C bis
900°C unterzogen, wodurch
das Material 209 in effizienter Weise verdichtet wird.
Die Wärmebehandlung
zum Verdichten des Materials 209 kann in einer inerten
Umgebung mit beispielsweise Stickstoff, Wasserstoff, Helium und
dergleichen ausgeführt
werden. In noch anderen anschaulichen Ausführungsformen wird eine Wärmebehandlung
zum Verdichten des Materials 209 weggelassen und der Prozessablauf
geht weiter zu einem Prozess zum Entfernen des überschüssigen Materials der Schicht 209.
Während
eines nachfolgenden Abtragungsprozesses, der in einer anschaulichen
Ausführungsform
einen CMP-(chemisch-mechanischen
Polier-)Prozess umfasst, wird das überschüssige Material der Schicht 209 effizient
entfernt, während
gleichzeitig die Oberflächentopographie des
Bauelements 200 eingeebnet wird. Während des CMP-Prozesses kann
die Schicht 223 mit dem modifizierten Oberflächenbereich 223a als
eine CMP-Stoppschicht auf Grund der erhöhten Härte der Schicht 223 im
Vergleich zu dem Oxidmaterial der Schicht 209 dienen. Ferner
kann während
des CMP-Prozesses der modifizierte Oberflächenbereich 223a zumindest
teilweise entfernt werden, wodurch der nicht modifizierte Bereich 223b freigelegt
wird, der das im Wesentlichen nicht modifizierte Ätzverhalten
in Bezug auf das spezifizierte Ätzrezept,
etwa einen nasschemischen Ätzprozess
auf der Grundlage heißer
Phosphorsäure,
aufweist.
-
2d zeigt
schematisch das Halbleiterbauelement 200 nach dem Ende
des zuvor beschriebenen CMP-Prozesses. Somit ist der Schichtbereich 223a im
Wesentlichen vollständig
von horizontalen Bereichen entfernt, während der modifizierte Oberflächenbereich 223a innerhalb
des Grabens 206 und auch an den oberen Ecken oder Kanten 208 noch vorhanden
ist. Es sollte beachtet werden, dass in den oberen Ecken oder Kanten 208 ein
erhöhtes
Maß an Oberflächenmodifizierung
auf Grund des größeren Diffusionsbereichs
stattgefunden haben kann, wodurch sich eine entsprechende „Kantenverrundung” an Bereichen 223c ergibt,
so dass diese Bereiche 223c einen erhöhten Widerstand für eine chemische Behandlung 225 aufweisen,
die eine Behandlung auf der Grundlage heißer Phosphorsäure in einigen
anschaulichen Ausführungsformen
sein kann, wenn die nicht oxidierbare Schicht 223 in Form
einer Siliziumnitridschicht vorgesehen wird. Während des Ätzangriffes in der Behandlung 225 werden
daher die nicht modifizierten Bereiche 223b äußerst effizient
und selektiv zu dem darunter liegenden Material entfernt, das eine
Oxidschicht sein kann, wenn ein entsprechendes Abscheideschema angewendet
wird, wie dies mit Bezug zu 3a beschrieben
wird, oder das ein Siliziumdioxid sein kann, wenn die Schicht 223 ohne
eine dazwischenliegende Pufferschicht abgeschieden wurde. Durch
Steuern der Ätzzeit
des Prozesses 225 kann ein gewisses Maß an Eckenverrundung an den
Bereichen 223c eingestellt werden, da ein gewisser Materialabtrag
auch in dem modifizierten Material 223b stattfindet, jedoch
mit einer deutlich geringeren Abtragsrate im Vergleich zu dem nicht modifizierten
Material 223b.
-
2e zeigt
schematisch das Halbleiterbauelement 200 nach dem Ende
des zuvor beschriebenen Prozessablaufes, wobei der Isolationsgraben 206 mit
dem isolierenden Material der Schicht 209 und der Beschichtung 223 gefüllt ist,
der eine deutlich reduzierte kompressive Verspannung aufweisen kann,
unabhängig
davon, ob das Material 209 verdichtet ist oder nicht, da
das nicht oxidierbare Material 223 im Wesentlichen eine
weitere Oxidation von Material benachbart zu dem Graben 206 verhindert, wodurch
eine Zunahme des Volumens und damit das Erzeugen einer kompressiven
Verspannung reduziert wird. Des weiteren kann ein gewünschtes
Maß an
Eckenverrundung an den oberen Ecken bzw. Kanten 208 und
an den unteren Kanten 207 auf Grund der Ausbildung der
Opferoxidschicht 222 erreicht werden, wobei zusätzlich ein
gewisses Maß an
Kantenverrundung auch an den oberen Kanten 208 auf der
Grundlage einer Steuerung des Ätzprozesses 225 erreicht
werden kann, wie dies mit Bezug zu 2d beschrieben
ist. Folglich können
Schaltungselemente benachbart zu dem Isolationsgraben 206 mit
geringerer kompressiver Verspannung gebildet werden, wodurch die
Bauteileigenschaften deutlich verbessert werden, beispielsweise
für n-Kanalfeldeffekttransistoren,
in denen eine unerwünschte
kompressive Verspannung zu einer reduzierten Elektronbeweglichkeit
in den entsprechenden Kanalgebieten führen kann.
-
Mit
Bezug zu den 3a bis 3d werden nun
weitere anschauliche Ausführungsformen
der vorliegenden Erfindung detaillierter beschrieben.
-
3a zeigt
schematisch eine Querschnittsansicht eines Halbleiterbauelements 300 mit
einem Substrat 301, auf der eine Halbleiterschicht 320 gebildet
ist. Hinsichtlich den Eigenschaften des Substrats 301 und
der Halbleiterschicht 320 gelten die gleichen Kriterien,
wie sie zuvor mit Bezug zu den Substraten 101, 201 und
die Halbleiterschicht 220 erläutert sind. Des weiteren umfasst
das Bauelement 300 einen Isolationsgraben 306,
der zumindest in einem Teil der Halbleiterschicht 320 ausgebildet
ist, wohingegen in einigen anschaulichen Ausführungsformen der Isolationsgraben 306 sich
bis zu einer vergrabenden isolierenden Schicht erstrecken kann,
wenn eine SOI-Architektur vorgesehen ist. Auf der Halbleiterschicht 320 kann
eine isolierende Schicht 302 gefolgt von einer CMP-Stoppschicht 303 vorgesehen
sein, die aus Siliziumnitrid, und dergleichen aufgebaut ist. Ferner
ist eine Schicht aus nicht oxidierbarem Material 323 in
dem Isolationsgraben 306 und über den Schichten 302 und 303 gebildet.
Des weiteren ist ein isolierendes Material 309 in dem Isolationsgraben 306 und über der
Schicht 323 ausgebildet.
-
Ein
typischer Prozessablauf zur Herstellung des Halbleiterbauelements 300,
wie es in 3a gezeigt ist, kann die folgenden
Prozesse umfassen. Nach der Herstellung der Schichten 302 und 303 auf der
Grundlage gut etablierter Abscheiderezepte, wie sie auch mit Bezug
zu dem Bauelement 100 beschrieben sind, wird der Isolationsgraben 306 auf
der Grundlage gut etablierter Photolithographieverfahren und anisotroper Ätztechniken
gebildet, wie sie zuvor auch mit Bezug zu den Gräben 106 und 206 beschrieben
sind. Danach wird in einigen anschaulichen Ausführungsformen das Bauelement
einem Oxidationsprozess zur Herstellung einer Opferoxidschicht innerhalb
des Isolationsgrabens 306 unterzogen, wie dies in ähnlicher
Weise auch mit Bezug zu 2a beschrieben
ist, so dass ein gewünschtes Maß an Kantenverrundung
in dem Isolationsgraben 306 erreicht wird. Danach wird
die Opferoxidschicht auf der Grundlage gut etablierter Rezepte,
etwa auf der Grundlage eines nasschemischen Ätzprozesses basierend auf Flusssäure entfernt.
Danach wird die nicht oxidierbare Schicht 323 auf der Grundlage
gut etablierter Rezepte, etwa einer CVD bei geringem Druck, wenn
beispielsweise eine Siliziumnitridschicht gebildet wird, abgeschieden.
Hinsichtlich den Eigenschaften des Abscheideprozesses gelten die
gleichen Kriterien, wie sie zuvor mit Bezug zu der Schicht 223 (siehe 2b)
erläutert
sind. Es sollte beachtet werden, dass in einigen anschaulichen Ausführungsformen
(nicht gezeigt) die weitere Bearbeitung fortgesetzt werden kann,
wie dies in 2b beschrieben ist, d. h., die
Schicht 323 wird der Behandlung 224 unterzogen,
um einen deutlichen Anteil der Schicht 323 oder die gesamte
Schicht 323 zu modifizieren, um der Schicht 323 eine
erhöhte Ätzresistenz
in Bezug auf ein spezifiziertes Ätzrezept
zu verleihen. Danach kann die weitere Bearbeitung fortgesetzt werden,
wie dies auch mit Bezug zu den 2b und 2c beschrieben
ist, wobei eine noch weiter erhöhte
Effizienz und damit Zuverlässigkeit
der Oberflächenmodifizierung
an dem oberen Bereich 223c (2d) erreicht
werden kann, da auf der Grundlage der in 3a gezeigten
Bauteilkonfiguration im Wesentlichen alle oberen Bereiche 323c (siehe 3b) der
Schicht 323 modifiziert werden, so dass diese die erhöhte Ätzresistenz
aufweisen, wodurch die Gefahr eines unerwünschten Entfernens während eines nachfolgenden Ätzprozesses
zum Entfernen von Siliziumnitridrestbereichen nach einem vorhergehenden CMP-Prozess
reduziert ist.
-
In
der in 3a gezeigten Ausführungsform bleibt
die nicht oxidierbare Schicht 323 in dieser Fertigungsphase
unbehandelt und die Schicht 309 aus isolierendem Material,
etwa Siliziumdioxid, wird in den Graben 306 eingefüllt, wodurch
auch eine spezifizierte Menge an Prozessmaterial über horizontalen Bereichen
der Schicht 323 vorgesehen wird. Danach wird das überschüssige Material
der Schicht 309 auf der Grundlage eines CMP-Prozesses entfernt,
wobei die Schicht 323 möglicherweise
in Verbindung mit der Schicht 303 als eine zuverlässige CMP-Stoppschicht dient.
-
3b zeigt
schematisch das Halbleiterbauelement 300 nach dem Ende
der zuvor beschriebenen Prozesssequenz. Somit umfasst das Halbleiterbauelement
eine im Wesentliche eingeebnete Oberflächentopographie, wobei ein
Teil der Schicht 323 entfernt ist, um damit einen reduzierten
Schichtbereich 322b zurückzulassen,
wohingegen in anderen anschaulichen Ausführungsformen der CMP-Prozess
im Wesentlichen die gesamte Schicht 323 abgetragen hat,
wobei dennoch ein zuverlässiger
Stopp des CMP-Prozesses auf Grund des Vorhandenseins der darunter
liegenden Schicht 303 gewährleistet ist. Danach wird
in einer anschaulichen Ausführungsform
ein Ätzprozess 325 ausgeführt, um
beispielsweise auf der Grundlage heißer Phosphorsäure zumindest
einen Teil der Schicht 323b und möglicherweise der Schicht 303 zu
entfernen, wobei für
gegebene Prozessparameter des Ätzprozesses 325 beispielsweise
für eine
gegebene Temperatur und Konzentration der heißen Phosphorsäure, die
Prozesszeit so gesteuert werden kann, dass ein gewünschtes Maß an Kantenverrundung
an den Bereichen 323c erreicht wird. In anderen anschaulichen
Ausführungsformen
wird der Ätzprozess 325 in
dieser Fertigungsphase weggelassen und das Bauteil 300 geht direkt
weiter zu dem nachfolgenden Fertigungsprozess.
-
3c zeigt
schematisch das Bauelement 300 nach dem Ende des Ätzprozesses 325,
wobei die Schicht 323b und ein Teil der Schicht 303 während des Ätzprozesses 325 entfernt
wurden. Des weiteren unterliegt das Bauelement 300 der
Einwirkung eines Hochtemperaturoxidationsprozesses 326 in
einer oxidierenden Umgebung bei erhöhter Temperatur im Bereich
von ungefähr
700°C bis
1100°C. Während dieses
Hochtemperaturoxidationspro zesses 326 wird das Material 309 in
dem Isolationsgraben 306 verdichtet, während gleichzeitig eine Oberflächenmodifizierung
in der Schicht 323, die mit dem Material 309 innerhalb
des Isolationsgrabens 306 in Kontakt ist, stattfindet,
die durch eine erhöhte
Sauerstoffdiffusion hervorgerufen wird. Folglich wird ein merklicher
Anteil der Schicht 323 in ein Material 323a mit
einem deutlichen Anteil an eingebauten Sauerstoff umgewandelt, woraus
sich ein erhöhter
Widerstand im Hinblick auf einen nasschemischen Ätzprozess auf der Grundlage
heißer
Phosphorsäure
ergibt. Andererseits sind freiliegende Bereiche der verbleibenden
Schicht 303 im Wesentlichen nicht durch die oxidierende
Umgebung 326 beeinflusst, wodurch diese im Wesentlichen
ihre hohe Lösbarkeit
in Bezug auf heiße
Phosphorsäure
beibehalten.
-
3d zeigt
schematisch das Halbleiterbauelement 300 während eines Ätzprozesses 325a,
der auf der Grundlage heißer
Phosphorsäure
ausgeführt werden
kann, um die Schicht 303 oder zumindest deren verbleibende
Bereiche zu entfernen, wobei die modifizierte Beschichtung des nicht
oxidierbaren Materials 323a einen erhöhten Ätzwiderstand aufweist, um damit
unerwünschte
Einkerbungen zwischen dem Material in dem Isolationsgraben 306 und
der Beschichtung 323a im Wesentlichen zu vermeiden. Ferner
kann auf der Grundlage des Ätzprozesses 325a ein
gewünschtes
Maß an
Kantenverrundung an den Bereichen 323c erreicht werden,
während
andererseits ein gewünschtes
Maß an
Eckenverrundung an den Kanten 308 und 307, d.
h. an den Grenzflächen
zwischen der Halbleiterschicht 320 und dem isolierenden
Material des Isolationsgrabens 306 auf der Grundlage eines
Oxidationsprozesses zur Herstellung einer Opferoxidschicht eingestellt
werden kann, wie dies beispielsweise mit Bezug zu 2a erläutert ist,
wenn dort auf die Opferoxidschicht 222 Bezug genommen wird.
Folglich kann auch in der mit Bezug zu den 3a bis 3d beschriebenen Ausführungsform
der Isolationsgraben 306 so gebildet werden, dass dieser
eine deutlich reduzierte kompressive Verspannung aufweist, wodurch
nachteilige Auswirkungen auf benachbarte Schaltungselemente, etwa
Feldeffekttransistoren, verringert werden.
-
Es
gilt also: Die vorliegende Erfindung stellt eine verbesserte Technik
für die
Herstellung äußerst moderner
Isolationsgräben
in Halbleitervollsubstraten oder SOI-Substraten bereit, wobei eine
verbesserte Verfahrenstechnik für
Verspannungen und Verformungen für
moderne Schaltungselemente, etwa Feldeffekttransistoren, ausgeführt werden
kann, indem ein verbessertes „verspannungsneutrales” Verhalten
von entsprechenden Isolationsstrukturen erreicht wird. Zu diesem
Zweck wird der Isolationsgraben mit einem nicht oxidierbaren Material,
d. h. einem Material, das nicht oxidierbar ist, so dass Wärmebehandlungen
zum Verdichten oder in späteren
Phasen des Fertigungsprozesses, nicht in unerwünschter Weise zu einer erhöhten kompressiven
Verspannung führen,
versehen, während
andererseits durch Bilden einer Opferoxidschicht nach dem Strukturieren
des Isolationsgrabens und eine nachfolgende Entfernung der Opferschicht
eine effiziente Steuerung der Kantenverrundung an der Grenzfläche zwischen
dem isolierenden Material und dem Halbleitermaterial der Isolationsstruktur
erreicht wird. Ferner wird in einigen anschaulichen Ausführungsformen
ein hohes Maß an
Kompatibilität
mit bestehenden Prozessverfahren erreicht, indem gut etablierte
nicht oxidierbare Materialien, etwa Siliziumnitrid, eingesetzt werden,
wobei das Ätzverhalten
in geeigneter Weise auf der Grundlage einer Chloroxidation, einer
sauerstoffbasierten Plasmabehandlung oder eines Hochtemperaturoxidationsprozesses
in Verbindung mit einem Oxidmaterial modifiziert werden kann, um
die Abtragsrate für einen
nasschemischen Ätzprozess
auf der Grundlage heißer
Phosphorsäure
zu reduzieren. Somit kann das siliziumnitridbasierte Beschichtungsmaterial
in oberen Ecken oder Kanten der Isolationsstruktur zuverlässig gegen
einen Ätzangriff
zum Entfernen nicht modifizierter Bereiche der verbleibenden Siliziumnitridschicht
geschützt
werden, die als eine effiziente CMP-Stoppschicht in einem vorhergehenden
Einebnungsprozess dient. Als Ergebnis wird ein hohes Maß an Grabenintegrität an den
oberen Eckenbereichen erreicht, während das Maß der Eckenverrundung
an den oberen Kanten auch auf der Grundlage einer Überätzzeit während des
Prozesses zum Entfernen der nicht modifizierten Bereiche der CMP-Stoppschicht eingestellt
werden kann. Wie zuvor erläutert
ist, wird in einigen anschaulichen Ausführungsformen eine einzelne
Siliziumnitridschicht nach der Grabenstrukturierung gebildet, wobei
ein oberer Oberflächenbereich
davon auf der Grundlage einer oder mehrerer der zuvor genannten
Prozessverfahren modifiziert werden kann, während in anderen anschaulichen
Ausführungsformen
eine konventionelle Siliziumnitrid-CMP-Stoppschicht vor oder nach
der Grabenstrukturierung vorgesehen werden kann und nachfolgend
eine entsprechende Beschichtung gebildet werden kann, die auf der
Grundlage eines Chloroxidationsprozesses oder einer Sauerstoffplasmabehandlung
behandelt wird, wodurch in zuverlässiger Weise ein äußerst ätzresistenter
oberer Eckenbereich der Siliziumnitridschicht bereitgestellt wird.
In anderen anschaulichen Ausführungsformen wird
das Beschichtungsmaterial des Isolationsgrabens selektiv mittels
eines Hochtemperaturoxidationsprozesses nach dem Entfernen von überschüssigen Oxidmaterial
modifiziert, wobei die Beschichtung und/oder die zuvor gebildete
Siliziumnitridoxidschicht in zuverlässiger Weise den CMP- Prozess stoppen. Danach
wird das Beschichtungsmaterial modifiziert, so dass dieses einen
erhöhten Ätzwiderstand
aufweist, wodurch obere Eckenbereiche des Isolationsgrabens während des
Entfernens der restlichen CMP-Stoppschicht geschützt werden.
-
Eine
entsprechende Prozessstrategie, die einen Hochtemperaturoxidationsprozess
beinhaltet, kann auch in den Ausführungsformen angewendet werden,
wie sie mit Bezug zu den 2a bis 2e beschrieben
sind, wobei, wie in 2b gezeigt ist, das Beschichtungsmaterial 223 auf
der Grundlage gut etablierter Rezepte im Wesentlichen ohne vorhergehende
CMP-Stoppschicht abgeschieden werden kann, wobei jedoch die entsprechende
Behandlung 224 weggelassen wird und die Prozesssequenz
fortgesetzt wird, indem das Material 209 abgeschieden und
nachfolgend dieses ohne einen Hochtemperaturverdichtungsprozess
eingeebnet wird. Danach kann überschüssiges Material
durch chemisch-mechanisches
Polieren entfernt werden, wobei die Schicht 223 als eine
CMP-Stoppschicht dienen kann. Danach wird der Hochtemperaturoxidationsprozess ausgeführt, wodurch
das Material 209 verdichtet wird, während auch die Beschichtung 223,
die mit dem Material 209 in Kontakt ist, mit dem erhöhten Ätzwiderstand
bereitgestellt wird, der für
das selektive Entfernen nicht modifizierter Schichtbereiche der Schicht 223 erforderlich
ist.
-
Es
sollte beachtet werden, dass zumindest einige der zuvor beschriebenen
anschaulichen Ausführungsformen
auf spezielle Substratbereiche angewendet werden können, wodurch
die Möglichkeit
geschaffen wird, Isolationsgräben
mit einem unterschiedlichen Maß an
Verspannung herzustellen. Beispielsweise wird in der zuvor beschriebenen
Prozessstrategie, in der auf eine Schichtmodifizierung auf der Grundlage
eines Hochtemperaturoxidationsprozesses Bezug genommen wird, die
Beschichtung 223 (siehe 2b) oder 323 (siehe 3a)
in ausgewählten
Bereichen des Substrats 301, 201 vor dem Einfüllen des
Oxidmaterials 209, 309 entfernt. Folglich kann
nach dem Einfüllen
des Materials 309, 209 und nach einem nachfolgenden
Hochtemperaturoxidationsprozess in jenen Isolationsgräben, in denen
die Beschichtung entfernt wurde, eine weitere Oxidation der Grabenisolation
durchgeführt
werden, wodurch beabsichtigterweise eine kompressive Verspannung
erhöht
wird, was vorteilhaft sein kann für die Herstellung von P-Kanalfeldeffekttransistoren
in der Nähe
dieser Isolationsgräben.
Andererseits wird in den Isolationsgräben, die die nicht oxidierbare
Beschichtung aufweisen, eine deutlich reduzierte kompressive Verspannung
erreicht, wodurch das Leistungsverhalten von beispielsweise N-Kanalfeldeffekttransistoren,
die in der Nähe
dieser Isolationsgräben gebildet
werden, verbessert wird.
-
Folglich
wird ein hohes Maß an
Prozessflexibilität
durch die vorliegende Erfindung geschaffen, so dass Isolationsgräben mit
reduzier kompressiver Verspannung bereitgestellt werden, während gleichzeitig ein
hohes Maß an
Prozesskompatibilität
mit gut etablierten Prozessverfahren beibehalten wird.